專利名稱：一種驅(qū)動集成電路及包含該電路的馬達(dá)驅(qū)動器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明主要涉及模擬集成電路領(lǐng)域，尤其涉及一種驅(qū)動集成電路及包含該 電路的馬達(dá)驅(qū)動器。
背景技術(shù)：
馬達(dá)驅(qū)動集成電路廣泛應(yīng)用于家用電'器、計算機、軍事電子、工業(yè)控制等 領(lǐng)域，其中高效率、低成本、高性能是其技術(shù)的發(fā)展趨勢，目前，馬達(dá)驅(qū)動集
成電路多采用雙極(Bipolar)集成電路技術(shù)，以實現(xiàn)大輸出電流。
發(fā)明人在實現(xiàn)本發(fā)明的過程中發(fā)現(xiàn)，現(xiàn)有技術(shù)至少存在以下缺陷現(xiàn)有的 基于Bipolar工藝所實現(xiàn)的馬達(dá)驅(qū)動集成電路的效率比較低，導(dǎo)致電路自身的 發(fā)熱量很大，所以在封裝的時候必須引入散熱片以維持在一定的溫度，增加了 成本和電路體積。此外，由于Bipolar工藝的結(jié)壓降等原因，其所實現(xiàn)的馬達(dá) 驅(qū)動集成電路不能工作在低電源電壓條件下，從而大大限制了電路性能及其應(yīng) 用領(lǐng)域。
發(fā)明內(nèi)容
本發(fā)明提出一種驅(qū)動集成電路及包含該電路的馬達(dá)驅(qū)動器，具有較寬的工 作電壓范圍，能夠工作在低電源電壓條件下，并具有較小的功耗。 本發(fā)明實施例的技術(shù)方案是這樣實現(xiàn)的
一種驅(qū)動集成電路，包括振蕩器電路、電荷泵電路、控制電路、第一驅(qū) 動、第二驅(qū)動和H橋驅(qū)動電路；
所述振蕩器電路，用于產(chǎn)生兩相不交疊時鐘信號CP、 CN，并輸出所述時 鐘信號CP、 CN;
所述電荷泵電路，用于接收所述時鐘信號CP、 CN,并根據(jù)所述時鐘信號 CP、 CN的驅(qū)動，將低輸入電壓升壓至高輸出電壓，并輸出所述高輸出電壓；所述控制電路，用于接收第一輸入信號IN1和第二輸入信號IN2，并產(chǎn)生 第 一驅(qū)動信號和第二驅(qū)動信號；
所述第一驅(qū)動，用于接收所述高輸出電壓和所述第一驅(qū)動信號，并根據(jù)所 述高輸出電壓和所述第一驅(qū)動信號，產(chǎn)生控制所述H橋驅(qū)動電路的高端NMOS 晶體管的第 一控制信號和第二控制信號，控制所述H橋驅(qū)動電路的高端NMOS 晶體管工作在線性區(qū)；
所述第二驅(qū)動，用于接收所述第二驅(qū)動，并根據(jù)所述第二驅(qū)動信號，產(chǎn)生 控制所述H橋驅(qū)動電路的低端NMOS晶體管的第三控制信號和第四控制信
號；
所述H橋驅(qū)動電路由NMOS晶體管組成，在所述第一控制信號、第二控 制信號、第三控制信號和所述第四控制信號的控制下輸出一用于提高驅(qū)動能力 的驅(qū)動信號。
優(yōu)先的，所述H橋驅(qū)動電路由4個NMOS晶體管組成，所述H橋驅(qū)動電 路的NMOS晶體管采用環(huán)柵結(jié)構(gòu)，從而在較小的版圖面積下得到較小的導(dǎo)通 電阻，提高驅(qū)動能力。
優(yōu)先的，所述電荷泵電路采用5級電荷泵結(jié)構(gòu)。
優(yōu)先的，所述電荷泵電路包括第一NMOS晶體管、第二NMOS晶體管、 第三NMOS晶體管、第四NMOS晶體管、第五NMOS晶體管、第六NMOS 晶體管、第一電容、第二電容、第三電容、第四電容、第五電容和第六電容；
所述第一 NMOS晶體管的柵極和漏極短接后接電源，所述第一 NMOS晶 體管的源極接所述第 一 電容的高端和所述第二 NMOS晶體管的柵極和漏極；
所述第二 NMOS晶體管的源極接所述第二電容的高端和所述第三NMOS 晶 體管的柵極和漏極；
所述第三NMOS晶體管的源極接所述第三電容和所述第四NMOS晶體管 的漏極和柵極；
所述第四NMOS晶體管的源極接所述第四電容的高端和所述第五NMOS 晶體管的柵極和漏極；
所述第五NMOS晶體管的源極接所述第五電容的高端和所述第六NMOS
晶體管的漏極和柵極；
7所述第六NMOS晶體管的源極接所述第六電容的高端和輸出，所述第一 電容、第三電容和第五電容的低端連接在一起接所述振蕩器電路的時鐘信號 CN，所述第二電容和所述第四電容的低端連接在一起接所述振蕩器電路的時 鐘信號CP。
優(yōu)先的，所述H橋驅(qū)動電路包括第七NMOS晶體管、第八NMOS晶體管、 第九NMOS晶體管和第十NMOS晶體管；
所述第七M(jìn)OS晶體管的柵極接所述第一驅(qū)動的第一控制信號，所述第八 NMOS晶體管的4冊極接所述第一驅(qū)動的第二控制信號，所述第七NMOS晶體 管和所述第八NMOS晶體管的漏極接電源，所述第七NMOS晶體管的源極接 第一輸出和所述第九NMOS晶體管的漏極，所述第八NMOS晶體管的源極接 所述第十NMOS晶體管的漏極和第二輸出，所述第九NMOS晶體管和所述第 十NMOS晶體管的源極接地，所述第九NMOS晶體管的柵極接所述第二驅(qū)動 的第三控制信號，所述第十NMOS晶體管的柵極接所述第二驅(qū)動的第四控制 信號。
一種馬達(dá)驅(qū)動器，包括一驅(qū)動集成電路，所述驅(qū)動集成電路包括振蕩器電 路、電荷泵電路、控制電路、第一驅(qū)動、第二驅(qū)動和H橋驅(qū)動電路；
所述振蕩器電路，用于產(chǎn)生兩相不交疊時鐘信號CP、 CN,并輸出所述時 鐘信號CP、 CN;
所述電荷泵電路，用于接收所述時鐘信號CP、 CN,并根據(jù)所述時鐘信號 CP、 CN的驅(qū)動，將低輸入電壓升壓至高輸出電壓，并輸出所述高輸出電壓；
所述控制電路，用于接收第一輸入信號IN1和第二輸入信號IN2，并產(chǎn)生 第一驅(qū)動信號和第二驅(qū)動信號；
所述第一驅(qū)動，用于接收所述高輸出電壓和所述第一驅(qū)動信號，并根據(jù)所 述高輸出電壓和所述第一驅(qū)動信號，產(chǎn)生控制所述H橋驅(qū)動電路的高端NMOS 晶體管的第一控制信號和第二控制信號，控制所述H橋驅(qū)動電路的高端NMOS 晶體管工作在線性區(qū)；
所述第二驅(qū)動，用于接收所述第二驅(qū)動，并根據(jù)所述第二驅(qū)動信號，產(chǎn)生 控制所述H橋驅(qū)動電路的低端NMOS晶體管的第三控制信號和第四控制信
號；所述H橋驅(qū)動電路由NMOS晶體管組成，在所述第一控制信號、第二控 制信號、第三控制信號和所述第四控制信號的控制下輸出一用于提高驅(qū)動能力 的驅(qū)動信號。
優(yōu)先的，所述H橋驅(qū)動電路由4個NMOS晶體管組成，所述H橋驅(qū)動電 路的NMOS晶體管采用環(huán)柵結(jié)構(gòu)，從而在較小的版圖面積下得到較小的導(dǎo)通 電阻，提高驅(qū)動能力。
優(yōu)先的，所述電荷泵電路采用5級電荷泵結(jié)構(gòu)。
優(yōu)先的，所述電荷泵電路包括第一NMOS晶體管、第二NMOS晶體管、 第三NMOS晶體管、第四NMOS晶體管、第五NMOS晶體管、第六NMOS 晶體管、第一電容、第二電容、第三電容、第四電容、第五電容和第六電容；
所述第一NMOS晶體管的柵極和漏極短接后接電源，所述第一NMOS晶 體管的源極接所述第 一電容的高端和所述第二 NMOS晶體管的柵極和漏極；
所述第二 NMOS晶體管的源極接所述第二電容的高端和所述第三NMOS 晶體管的柵極和漏極；
所述第三NMOS晶體管的源極接所述第三電容的高端和所述第四NMOS 晶體管的漏極和柵極；
所述第四NMOS晶體管的源極接所述第四電容的高端和所述第五NMOS 晶體管的柵極和漏極；
所述第五NMOS晶體管的源極接所述第五電容的高端和所述第六NMOS 晶體管的漏極和柵極；
所述第六NMOS晶體管的源極接所述第六電容的高端和輸出，所迷第一 電容、第三電容和第五電容的低端連接在一起接所述振蕩器電路的時鐘信號 CN，所述第二電容和所述第四電容的低端連接在一起接所述振蕩器電路的時 鐘信號CP。
優(yōu)先的，所述H橋驅(qū)動電路包括第七NMOS晶體管、第八NMOS晶體管、 第九NMOS晶體管和第十NMOS晶體管；
所述第七M(jìn)OS晶體管的柵極接所述第一驅(qū)動的第一控制信號，所迷第八 NMOS晶體管的柵極接所述第一驅(qū)動的第二控制信號，所述第七NMOS晶體 管和所述第八NMOS晶體管的漏極接電源，所述第七NMOS晶體管的源招^妻
9第一輸出和所述第九NMOS晶體管的漏極，所述第八NMOS晶體管的源極接 所迷第十NMOS晶體管的漏極和第二輸出， 所述第九NMOS晶體管和所述第 十NMOS晶體管的源極接地，所述第九NMOS晶體管的柵極接所述第二驅(qū)動 的第三控制信號，所述第十NMOS晶體管的柵極接所述第二驅(qū)動的第四控制 信號。
本發(fā)明采用CMOS工藝實現(xiàn)H橋驅(qū)動電路的控制、驅(qū)動和輸出，電路簡 單，由于采用了電荷泵電路和4個NMOS晶體管作為功率輸出，在實現(xiàn)較大 的輸出電流的同時，使H橋驅(qū)動電路的導(dǎo)通電阻較小，響應(yīng)速度較快，電路 自身的發(fā)熱量降低，封裝成本降低，并且實現(xiàn)馬達(dá)驅(qū)動器可以在較低的工作電 壓下工作。
為了更清楚地說明本發(fā)明實施例的技術(shù)方案，下面將對實施例描述中所需 要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的 一些實施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動性的前提下， 還可以根據(jù)這些附圖獲得其他的附圖。
圖1為本發(fā)明一種驅(qū)動集成電路第一實施例的組成結(jié)構(gòu)圖2為本發(fā)明一種驅(qū)動集成電路第一實施例的優(yōu)選組成結(jié)構(gòu)圖3為本發(fā)明一種驅(qū)動集成電路第一實施例中所述電荷泵電路的電路圖4為本發(fā)明一種驅(qū)動集成電路第一實施例中所述H橋驅(qū)動電路的電路圖。
具體實施例方式
下面將結(jié)合本發(fā)明實施例中的附圖，對本發(fā)明實施例中的4支術(shù)方案進(jìn)行清 楚、完整地描述，顯然，所描述的實施例僅僅是本發(fā)明一部分實施例，而不是 全部的實施例?；诒景l(fā)明中的實施例，本領(lǐng)域普通技術(shù)人員在沒有作出創(chuàng)造 性勞動前提下所獲得的所有其他實施例，都屬于本發(fā)明保護(hù)的范圍。
首先對本發(fā)明所涉及的專業(yè)術(shù)語進(jìn)行說明
MOS: metal oxide semiconductor,金屬氧4匕4勿半導(dǎo)體；CMOS: complementary metal-oxide semiconductor, 互補金屬氧化物半導(dǎo)
體；
NMOS: N-channel metal oxide semiconductor FET, N溝道金屬氧4b物半導(dǎo) 體場效應(yīng)晶體管。
參照圖1,示出了本發(fā)明一種驅(qū)動集成電路第一實施例的組成結(jié)構(gòu)圖。所 述驅(qū)動集成電路包括振蕩器電路110、電荷泵電路120、控制電路130、第 一驅(qū)動140、第二驅(qū)動150和H橋驅(qū)動電路160。
所述振蕩器電路110用于產(chǎn)生兩相不交疊時鐘信號CP、 CN，并輸出所述 時鐘信號CP、 CN至所述電荷泵電路120。
所述電荷泵電路120，用于根據(jù)所述時鐘信號CP、 CN的驅(qū)動，將低輸入 電壓升壓至高輸出電壓，并輸出至所述第一驅(qū)動140。
所述電荷泵電路120接受振蕩脈沖CN、 CP,將較低的電源電壓升至較高 的電平，并輸出到所述第一驅(qū)動140。
所述電荷泵電路120優(yōu)選采用5級電荷泵結(jié)構(gòu)。
所述控制電路130，用于接收第一輸入信號IN1和第二輸入信號IN2，并 產(chǎn)生第一驅(qū)動信號和第二驅(qū)動信號。
所述控制電路130接受控制信號IN1、 IN2轉(zhuǎn)化成第一驅(qū)動140和第二驅(qū) 動150的驅(qū)動信號。
所述第一驅(qū)動140,用于根據(jù)所述高輸出電壓和所述第一驅(qū)動信號，產(chǎn)生 控制所述H橋驅(qū)動電路160的高端NMOS晶體管的第一控制信號和第二控制 信號，控制所述H橋驅(qū)動電路160的高端NMOS晶體管工作在線性區(qū)。
所述第一驅(qū)動140是將所述控制電路130產(chǎn)生的高端H橋驅(qū)動信號(第 一驅(qū)動信號)進(jìn)行電平轉(zhuǎn)換，產(chǎn)生第一控制信號(CTR1)和第二控制信號 (CTR2),增加驅(qū)動能力，保證H橋高端NMOS晶體管工作在線性區(qū)，使其 具有較小的導(dǎo)通電阻，減小系統(tǒng)延時，以降低功誄毛。
所述第二驅(qū)動150，用于根據(jù)所述第二驅(qū)動信號，產(chǎn)生控制所述H橋驅(qū)動 電路160的低端NMOS晶體管的第三控制信號(CTR3)和第四控制信號 (CTR4 )。
所述第二驅(qū)動150是緩沖所述控制電路130輸出的低端H橋的驅(qū)動信號
ii(第二驅(qū)動信號)，產(chǎn)生第三控制信號和第四控制信號，增加驅(qū)動能力，減 小延遲時間。
所述H橋驅(qū)動電路160由4個NMOS晶體管組成，在所述第一控制信號、 第二控制信號、第三控制信號和所述第四控制信號的控制下輸出驅(qū)動信號，提 高驅(qū)動能力。
所述H橋驅(qū)動電路160的NMOS晶體管采用環(huán)柵結(jié)構(gòu)，從而在較小的版 圖面積下得到較小的導(dǎo)通電阻，提高驅(qū)動能力。
其中，所述高端NMOS晶體管是指漏極和電源相連接的NMOS晶體管； 底端NMOS晶體管指源極和地線相連的NMOS晶體管。
參照圖2,示出了本發(fā)明一種驅(qū)動集成電路第一實施例的優(yōu)選組成結(jié)構(gòu)圖。
參照圖3，示出了本發(fā)明一種驅(qū)動集成電路第一實施例中所述電荷泵電路 的電路圖。
所述電荷泵電路120包括第一NMOS晶體管Nl、第二NMOS晶體管N2、 第三NMOS晶體管N3、第四NMOS晶體管N4、第五NMOS晶體管N5、第 六NMOS晶體管N6、第一電容C1、第二電容C2、第三電容C3、第四電容 C4、第五電容C5和第六電容C6;
所述第一NMOS晶體管Nl的柵極和漏極短接后接電源，所述第一NMOS 晶體管Nl的源極接所述第一電容C1的高端和所述第二NMOS晶體管N2的 柵極和漏極；
所述第二NMOS晶體管N2的源極接所述第二電容C2的高端和所述第三 NMOS晶體管N3的柵極和漏極；
所述第三NMOS晶體管N3的源極接所述第三電容C3和所述第四NMOS 晶體管N4的漏極和柵極；
所述第四NMOS晶體管N4的源極接所述第四電容CM的高端和所述第五 NMOS晶體管N5的柵極和漏極；
所述第五NMOS晶體管N5的源極接所述第五電容C5的高端和所述第六 NMOS晶體管N6的漏極和柵極；
所述第六NMOS晶體管N6的源極接所述第六電容C6的高端和輸出，所述第一電容C1、第三電容C3和第五電容C5的低端連接在一起接所述振蕩器 電路110的時鐘信號CN，所述第二電容C2和所述第四電容C4的低端連^^妻在 一起接所述振蕩器電路110的時鐘信號CP。
所迷電荷泵電路120將較低的輸入電壓VIN升壓至較高的輸出電壓 VOUT,提供給第一驅(qū)動140電路。所述電荷泵電路120的輸出電壓可由下式 計算
乂^ t V匕卞匕s乂7osc 乂
其中^為時鐘的高電平電壓，N為電荷泵的級數(shù)，Q是NMOS晶體管的 寄生電容，^是NMOS晶體管的閾值電壓，,。sc是CP和CN的開關(guān)頻率，4' 是所述電荷泵電路120的輸出電流。
參照圖4,示出了本發(fā)明一種驅(qū)動集成電路第一實施例中所述H橋驅(qū)動電 路的電路圖。
所述H橋驅(qū)動電路160包括第七NMOS晶體管N7、第八NMOS晶體管 N8、第九NMOS晶體管N9和第十NMOS晶體管N10;
所述第七M(jìn)OS晶體管的柵極接所述第一驅(qū)動140的第一控制信號，所述 第八NMOS晶體管N8的柵極接所述第一驅(qū)動140的第二控制信號，所述第 七NMOS晶體管N7和所述第八NMOS晶體管N8的漏極接電源，所述第七 NMOS晶體管N7的源極接第一輸出和所述第九NMOS晶體管N9的漏極，所 述第八NMOS晶體管N8的源極接所述第十NMOS晶體管N10的漏極和第二 輸出，所述第九NMOS晶體管N9和所述第十NMOS晶體管N10的源極接地， 所述第九NMOS晶體管N9的柵極接所述第二驅(qū)動150的第三控制信號，所 述第十NMOS晶體管N10的柵極接所述第二驅(qū)動150的第四控制信號。
第一控制信號至第四控制信號分別控制第一至第四NMOS晶體管N4的 開關(guān)，產(chǎn)生輸出驅(qū)動信號。
所述H橋驅(qū)動電路160將所述控制電路130傳過來的控制信號經(jīng)電平轉(zhuǎn) 換，轉(zhuǎn)化成第七NMOS晶體管N7、第八NMOS晶體管N8的第一控制信號和 第二控制信號，第一控制信號和第二控制信號的高電平等于所述電荷泵電路 120的輸出電壓，此電壓比電源電壓大很多，滿足使第一NMOS晶體管N1和第二NMOS晶體管N2工作在線性區(qū)的要求。第一輸入信號IN1和第二輸入 信號IN2經(jīng)控制電路130和驅(qū)動電路產(chǎn)生的高端H橋控制信號第一控制信號、 第二控制信號以及低端H橋控制信號第三控制信號、第四控制信號。其中第 一控制信號和第四控制信號同相，第二控制信號和第三控制信號同相，即第七 NMOS晶體管N7和第十NMOS晶體管N10導(dǎo)通，第八NMOS晶體管N8和 第九NMOS晶體管N9關(guān)斷；第七NMOS晶體管N7和第十NMOS晶體管N10 關(guān)斷，第八NMOS晶體管N8和第九NMOS晶體管N9導(dǎo)通。
由于采用了內(nèi)部升壓電路(電荷泵電路)，使得H橋驅(qū)動電路具有較低的 導(dǎo)通電阻和快速開關(guān)響應(yīng)，并與標(biāo)準(zhǔn)CMOS工藝兼容，從而大大降低了成本， 功耗低，本芯片的驅(qū)動MOS管的版圖設(shè)計采用了環(huán)柵結(jié)構(gòu)，實現(xiàn)了單位面積 下的最長寬長比(W/L),從而有效縮小整個驅(qū)動器的芯片面積，芯片可以工 作在2.5V 5V較寬的電源范圍內(nèi)工作，且導(dǎo)通電阻較小，功耗低，工藝兼容 性好，成本低，更好的滿足了馬達(dá)驅(qū)動集成電路設(shè)計產(chǎn)業(yè)化生產(chǎn)的需要。
以上所述僅為本發(fā)明的較佳實施例而已，并不用以限制本發(fā)明，凡在本發(fā) 明的精神和原則之內(nèi)，所作的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā) 明的保護(hù)范圍之內(nèi)。
權(quán)利要求
1.一種驅(qū)動集成電路，其特征在于，包括振蕩器電路、電荷泵電路、控制電路、第一驅(qū)動、第二驅(qū)動和H橋驅(qū)動電路；所述振蕩器電路，用于產(chǎn)生兩相不交疊時鐘信號CP、CN，并輸出所述時鐘信號CP、CN；所述電荷泵電路，用于接收所述時鐘信號CP、CN，并根據(jù)所述時鐘信號CP、CN的驅(qū)動，將低輸入電壓升壓至高輸出電壓，并輸出所述高輸出電壓；所述控制電路，用于接收第一輸入信號IN1和第二輸入信號IN2，并產(chǎn)生第一驅(qū)動信號和第二驅(qū)動信號；所述第一驅(qū)動，用于接收所述高輸出電壓和所述第一驅(qū)動信號，并根據(jù)所述高輸出電壓和所述第一驅(qū)動信號，產(chǎn)生控制所述H橋驅(qū)動電路的高端NMOS晶體管的第一控制信號和第二控制信號，控制所述H橋驅(qū)動電路的高端NMOS晶體管工作在線性區(qū)；所述第二驅(qū)動，用于接收所述第二驅(qū)動，并根據(jù)所述第二驅(qū)動信號，產(chǎn)生控制所述H橋驅(qū)動電路的低端NMOS晶體管的第三控制信號和第四控制信號；所述H橋驅(qū)動電路由NMOS晶體管組成，在所述第一控制信號、第二控制信號、第三控制信號和所述第四控制信號的控制下輸出一用于提高驅(qū)動能力的驅(qū)動信號。
2. 根據(jù)權(quán)利要求1所述的驅(qū)動集成電路，其特征在于 所述H橋驅(qū)動電路由4個NMOS晶體管組成，所述H橋驅(qū)動電路的NMOS晶體管采用環(huán)^B吉構(gòu)。
3. 根據(jù)權(quán)利要求2所述的驅(qū)動集成電路，其特征在于 所述電荷泵電路采用5級電荷泵結(jié)構(gòu)。
4. 根據(jù)權(quán)利要求3所述的驅(qū)動集成電路，其特征在于所述電荷泵電路包括第一 NMOS晶體管、第二 NMOS晶體管、第三NMOS 晶體管、第四NMOS晶體管、第五NMOS晶體管、第六NMOS晶體管、第 一電容、第二電容、第三電容、第四電容、第五電容和第六電容；所述第一NMOS晶體管的柵極和漏極短接后接電源，所述第一NMOS晶 體管的源極接所述第一電容的高端和所述第二 NMOS晶體管的4冊極和漏極；所述第二NMOS晶體管的源極接所述第二電容的高端和所述第三NMOS 晶體管的柵極和漏極；所述第三NMOS晶體管的源極接所述第三電容的高端和所述第四NMOS 晶體管的漏極和4冊極；所述第四NMOS晶體管的源極接所述第四電容的高端和所述第五NMOS 晶體管的柵極和漏極；所述第五NMOS晶體管的源極接所述第五電容的高端和所述第六NMOS 晶 體管的漏極和柵極；所述第六NMOS晶體管的源極接所述第六電容的高端和輸出，所述第一 電容、第三電容和第五電容的低端連接在一起接所述振蕩器電路的時鐘信號 CN,所述第二電容和所述第四電容的低端連接在一起接所述振蕩器電路的時 鐘信號CP。
5. 根據(jù)權(quán)利要求1至4任一項所述的驅(qū)動集成電路，其特征在于 所述H橋驅(qū)動電路包括第七NMOS晶體管、第八NMOS晶體管、第九NMOS晶體管和第十NMOS晶體管；所述第七M(jìn)OS晶體管的柵極接所述第一驅(qū)動的第一控制信號，所述第八 NMOS晶體管的柵極接所述第一驅(qū)動的第二控制信號，所述第七NMOS晶體 管和所述第八NMOS晶體管的漏極接電源，所述第七NMOS晶體管的源極接 第一輸出和所述第九NMOS晶體管的漏極，所述第八NMOS晶體管的源極接 所述第十NMOS晶體管的漏極和第二輸出，所述第九NMOS晶體管和所述第 十NMOS晶體管的源極接地，所述第九NMOS晶體管的柵極接所述第二驅(qū)動 的第三控制信號，所述第十NMOS晶體管的柵極接所述第二驅(qū)動的第四控制 信號，所述第一輸出和所述第二輸出組成所述驅(qū)動信號。
6. —種馬達(dá)驅(qū)動器，其特征在于，包括一驅(qū)動集成電路，所述驅(qū)動集成 電路包括振蕩器電路、電荷泵電路、控制電路、第一驅(qū)動、第二驅(qū)動和H橋 驅(qū)動電路；所述振蕩器電路，用于產(chǎn)生兩相不交疊時鐘信號CP、 CN,并輸出所述時鐘信號CP、 CN;所述電荷泵電路，用于接收所述時鐘信號CP、 CN,并根據(jù)所述時鐘信號 CP、 CN的驅(qū)動，將低輸入電壓升壓至高輸出電壓，并輸出所述高輸出電壓；所述控制電if各，用于接收第一輸入信號IN1和第二輸入信號IN2，并產(chǎn)生 第 一驅(qū)動信號和第二驅(qū)動信號；所述第一驅(qū)動，用于接收所述高輸出電壓和所述第一驅(qū)動信號，并才艮據(jù)所 述高輸出電壓和所述第一驅(qū)動信號，產(chǎn)生控制所述H橋驅(qū)動電路的高端NMOS 晶體管的第 一控制信號和第二控制信號，控制所述H橋驅(qū)動電路的高端NMOS 晶體管工作在線性區(qū)；所述第二驅(qū)動，用于接收所述第二驅(qū)動，并根據(jù)所述第二驅(qū)動信號，產(chǎn)生 控制所述H橋驅(qū)動電路的低端NMOS晶體管的第三控制信號和第四控制信 號；所述H橋驅(qū)動電路由NMOS晶體管組成，在所述第一控制信號、第二控 制信號、第三控制信號和所述第四控制信號的控制下輸出一用于提高驅(qū)動能力 的驅(qū)動信號。
7. 根據(jù)權(quán)利要求6所述的馬達(dá)驅(qū)動器，其特征在于所述H橋驅(qū)動電路由4個NMOS晶體管組成，所述H橋驅(qū)動電路的NMOS 晶體管采用環(huán)柵結(jié)構(gòu)。
8. 根據(jù)權(quán)利要求7所述的馬達(dá)驅(qū)動器，其特征在于 所述電荷泵電路采用5級電荷泵結(jié)構(gòu)。
9. 根據(jù)權(quán)利要求8所述的馬達(dá)驅(qū)動器，其特征在于所述電荷泵電路包括第一 NMOS晶體管、第二 NMOS晶體管、第三NMOS 晶體管、第四NMOS晶體管、第五NMOS晶體管、第六NMOS晶體管、第 一電容、第二電容、第三電容、第四電容、第五電容和第六電容；所述第一NMOS晶體管的柵極和漏極短接后接電源，所述第一NMOS晶 體管的源極接所述第一電容的高端和所述第二 NMOS晶體管的柵極和漏極；所述第二NMOS晶體管的源極接所述第二電容的高端和所述第三NMOS 晶體管的柵極和漏極；所述第三NMOS晶體管的源極接所述第三電容的高端和所述第四NMOS晶體管的漏極和柵極；所述第四NMOS晶體管的源極接所述第四電容的高端和所述第五NMOS 晶體管的柵極和漏極；所述第五NMOS晶體管的源極接所述第五電容的高端和所述第六NMOS 晶體管的漏極和柵極；所述第六NMOS晶體管的源極接所述第六電容的高端和輸出，所述第一 電容、第三電容和第五電容的低端連接在一起接所述振蕩器電路的時鐘信號 CN，所述第二電容和所述第四電容的低端連接在一起接所述振蕩器電路的時 鐘信號CP。
10.根據(jù)權(quán)利要求6至9任一項所述的馬達(dá)驅(qū)動器，其特征在于 所述H橋驅(qū)動電路包括第七NMOS晶體管、第八NMOS晶體管、第九 NMOS晶體管和第十NMOS晶體管；所述第七M(jìn)OS晶體管的柵極接所述第一驅(qū)動的第一控制信號，所述第八 NMOS晶體管的柵極接所述第一驅(qū)動的第二控制信號，所述第七NMOS晶體 管和所述第八NMOS晶體管的漏極接電源，所述第七NMOS晶體管的源極接 第一輸出和所述第九NMOS晶體管的漏極，所述第八NMOS晶體管的源極接 所述第十NMOS晶體管的漏極和第二輸出，所述第九NMOS晶體管和所述第 十NMOS晶體管的源極接地，所述第九NMOS晶體管的柵極接所述第二驅(qū)動 的第三控制信號，所述第十NMOS晶體管的柵極接所述第二驅(qū)動的第四控制 信號，所述第一輸出和所述第二輸出組成所述驅(qū)動信號。
全文摘要
本發(fā)明公開了一種驅(qū)動集成電路及包含該電路的馬達(dá)驅(qū)動器，所述驅(qū)動集成電路包括振蕩器電路、電荷泵電路、控制電路、第一驅(qū)動、第二驅(qū)動和H橋驅(qū)動電路。采用CMOS工藝實現(xiàn)H橋驅(qū)動電路的控制、驅(qū)動和輸出，電路簡單，由于采用了電荷泵電路和NMOS晶體管作為功率輸出，在實現(xiàn)較大的輸出電流的同時，使H橋驅(qū)動電路的導(dǎo)通電阻較小，響應(yīng)速度較快，電路自身的發(fā)熱量降低，封裝成本降低，并且實現(xiàn)馬達(dá)驅(qū)動器可以在較低的工作電壓下工作。
文檔編號H03K19/094GK101557221SQ20091000808
公開日2009年10月14日 申請日期2009年3月3日 優(yōu)先權(quán)日2009年3月3日
發(fā)明者朱樟明, 石立勇, 許樂平 申請人:深圳市民展科技開發(fā)有限公司