專利名稱：使用來自先前操作的殘余電壓來建立用于后續(xù)操作的偏壓的系統(tǒng)及方法
技術(shù)領(lǐng)域：
本發(fā)明大體上涉及通信系統(tǒng)，且更具體地說，涉及針對低工作周期應(yīng)用改進(jìn)接收 器的功率效率的系統(tǒng)及方法。
背景技術(shù)：
以有限電源(例如，電池)操作的通信裝置通常使用在消耗相對較少量的功率的 同時提供期望功能性的技術(shù)。一種已獲得普及的技術(shù)涉及使用脈沖調(diào)制技術(shù)接收信號。此 技術(shù)通常包括使用低工作周期脈沖接收信息且在不接收脈沖的時間期間以低功率模式操 作。因此，在這些裝置中，功率效率通常優(yōu)于使接收器連續(xù)操作的通信裝置。為了使此類型的接收技術(shù)有效，形成接收器的裝置中的一者或一者以上應(yīng)被迅速 啟用并達(dá)到一充分的操作狀態(tài)，使得接收器可有效地處理傳入的低工作周期脈沖。此將允 許接收器在較長時間段內(nèi)保持在較低功率消耗模式，且在處理傳入脈沖所需的時間內(nèi)處于 較高功率消耗模式。另外，應(yīng)將在所述一個或一個以上接收裝置已處理脈沖之后留下的任 何殘余電位能加以利用，以更好地改進(jìn)接收器的功率效率。

發(fā)明內(nèi)容
本發(fā)明的一方面涉及一種設(shè)備，其包含放大器，其包括具有耦合在一起的輸入端 及耦合在一起的輸出端的第一互補裝置及第二互補裝置；及啟用電路，其位于所述互補裝 置的輸入端與輸出端之間，其中所述啟用電路適于在放大器啟用時使所述互補裝置傳導(dǎo)大 體上相同的電流。在另一方面中，所述啟動電路進(jìn)一步適于在放大器停用時在所述互補裝 置的輸入端或輸出端處建立規(guī)定電壓。一方面可包含技術(shù)方案的至少一個要素。在另一方面中，所述啟用電路適于響應(yīng)于控制信號來啟用及停用放大器。所述啟 用電路可進(jìn)一步經(jīng)配置以在規(guī)定時間常數(shù)內(nèi)啟用所述放大器。另外，所述啟用電路可適于 將電荷添加到所述互補裝置的輸入端或?qū)㈦姾蓮乃龌パa裝置的輸入端移除，以使所述互 補裝置傳導(dǎo)大體上相同的電流。所述互補裝置可包含P溝道場效應(yīng)晶體管(FET)及η溝道 FET0所述設(shè)備可用作為接收器的一部分，其適于將具有大約20%或以上的分?jǐn)?shù)頻譜、大約 500MHz或以上的頻譜、或大約20%或以上的分?jǐn)?shù)頻譜及大約500MHz或以上的頻譜的輸入 信號放大。在又一方面中，本發(fā)明涉及一種用于產(chǎn)生或設(shè)置用于一個或一個以上組件的偏壓 的設(shè)備。確切地說，所述設(shè)備包含第一電容性元件及第二電容性元件以及控制器，所述控制 器適于基于所述第一電容性元件上的第一電壓而將所述第二電容性元件調(diào)諧到一電容，且 將經(jīng)調(diào)諧的第二電容性元件與所述第一電容性元件耦合以建立所述第一電容性元件上的 偏壓。所述控制器可進(jìn)一步適于將所述第一電壓的源耦合到所述第一電容性元件。所述控 制器進(jìn)一步適于響應(yīng)于第一定時信號而將所述第一電壓源耦合到所述第一電容性元件，且 適于響應(yīng)于第二定時信號將經(jīng)調(diào)諧的第二電容性元件耦合到所述第一電容性元件。
5
當(dāng)結(jié)合隨附圖式考慮時，本發(fā)明的其它方面、優(yōu)點及新穎特征將從以下對本發(fā)明 的詳細(xì)描述變得顯而易見。


圖1說明根據(jù)本發(fā)明的一方面的用于低工作周期應(yīng)用的示范性接收器的框圖。圖2說明根據(jù)本發(fā)明的另一方面的由示范性接收器產(chǎn)生及/或處理的示范性信號 的時序圖。圖3說明根據(jù)本發(fā)明的另一方面的包括示范性啟用電路的示范性低噪聲放大器 (LNA)的示意圖。圖4說明根據(jù)本發(fā)明的另一方面的包括示范性啟用電路的另一示范性低噪聲放 大器(LNA)的示意圖。圖5說明根據(jù)本發(fā)明的另一方面的示范性偏壓設(shè)置電路的示意圖。圖6說明根據(jù)本發(fā)明的另一方面的由示范性偏壓設(shè)置電路產(chǎn)生及/或處理的示范 性信號的時序圖。圖7說明根據(jù)本發(fā)明的另一方面的示范性通信裝置的框圖。圖8說明根據(jù)本發(fā)明的另一方面的另一示范性通信裝置的框圖。圖9A到圖9D說明根據(jù)本發(fā)明的另一方面的各種脈沖調(diào)制技術(shù)的時序圖。圖10說明根據(jù)本發(fā)明的另一方面的經(jīng)由各種信道來相互通信的各種通信裝置的 框圖。圖11說明根據(jù)本發(fā)明的另一方面的示范性設(shè)備的框圖。
具體實施例方式以下描述本發(fā)明的各種方面。顯然，本文中的教示可以各種形式實施，且本文中揭 示的任何特定結(jié)構(gòu)、功能或兩者只是代表性的?；诒疚闹械慕淌?，所屬領(lǐng)域的技術(shù)人員應(yīng) 了解，本文中所揭示的一方面可獨立于任何其它方面而實施，且可以各種方式組合這些方 面中的兩者或兩者以上。舉例來說，可使用本文中所闡述的任何數(shù)目的方面來實施一設(shè)備 或?qū)嵺`一方法。另外，可使用除本文中所闡述的方面中的一者或一者以上以外或不同于本 文中所闡述的方面中的一者或一者以上的其它結(jié)構(gòu)、功能性或結(jié)構(gòu)及功能性來實施此設(shè)備 或?qū)嵺`此方法。作為上述概念中的一些的實例，在一些方面中，本發(fā)明涉及一種針對低工作周期 應(yīng)用改進(jìn)接收器的功率效率的系統(tǒng)及方法。在一個方面中，所述接收器包括低噪聲放大 器(LNA)，LNA能夠以相對迅速的方式被啟用以便將傳入數(shù)據(jù)脈沖放大，且接著被停用以將 LNA設(shè)置于低功率消耗模式。確切地說，LNA包括一對互補裝置及一啟用電路，所述啟用電 路適于迅速地使所述互補裝置傳導(dǎo)大體上相同的電流。在另一方面中，提供偏壓產(chǎn)生設(shè)備， 其使用來自先前操作的殘余電壓來建立用于LNA的當(dāng)前偏壓。確切地說，所述設(shè)備包括控 制器，所述控制器適于基于殘余電壓將可調(diào)整電容器調(diào)諧到一電容，且將所述電容器耦合 在一起以形成用于LNA的偏壓。圖1說明根據(jù)本發(fā)明的一方面的用于低工作周期應(yīng)用的示范性接收器100的框 圖。總而言之，接收器100包括用于低噪聲放大器(LNA)的啟用電路，所述啟用電路經(jīng)配置而以相對快速的方式啟用LNA使得所述LNA能夠?qū)魅朊}沖放大，且以相對快速的方式停 用所述LNA使得所述LNA可再次處于低功率消耗模式。另外，接收器100包括偏壓設(shè)置電 路，其利用所述LNA的先前操作留下的殘余電荷或電壓來建立用于所述LNA的后續(xù)操作的 偏壓。這些特征幫助改進(jìn)接收器100的功率效率。確切地說，接收器100包含定時產(chǎn)生器102、偏壓設(shè)置電路104及LNA 106 (其包括 用于所述LNA的啟用電路)。LNA 106接收并放大輸入信號以產(chǎn)生輸出信號。所述輸入信 號可配置為一個或一個以上低工作周期脈沖。LNA 106內(nèi)部包括啟用電路，所述啟用電路經(jīng) 配置而以相對快速的方式啟用所述LNA使得所述LNA能夠?qū)⑤斎胄盘柮}沖放大，且以相對 快速的方式停用所述LNA使得所述LNA可處于低功率消耗模式。一般來說，啟用電路可為 任何激活一裝置(例如LNA)以便使所述裝置能夠處理輸入信號的電路。偏壓設(shè)置電路104經(jīng)配置以通過利用儲存在外部電容器C中的從LNA 106的先前 操作剩下的殘余電壓或電荷來設(shè)置用于LNA 106的偏壓Vdd_Lna。如以下較詳細(xì)論述，定時 產(chǎn)生器102通過使用相應(yīng)BIAS VOLTAGE ENABLE AND LNA ENABLE (偏壓啟用及LNA啟用) 信號而使偏壓VdcLLna的設(shè)置與LNA 106的啟用及停用協(xié)調(diào)。圖2說明根據(jù)本發(fā)明的另一方面的由示范性接收器100產(chǎn)生及/或處理的示范性 信號的時序圖。根據(jù)所述時序圖，定時產(chǎn)生器102首先斷言BIAS VOLTAGE ENABLE信號以 使偏壓設(shè)置電路104設(shè)置用于LNA 106的偏壓Vdd_Lna。如果LNA 106先前未操作，則外 部電容器C上可不存在殘余電壓。因此，偏壓設(shè)置電路104將從零(0)伏特起設(shè)置LNA偏 壓Vdd_Lna。在偏壓Vdd_Lna已建立之后，可在斷言LNA ENABLE信號之前將BIAS VOLTAGE ENABLE信號解除斷言。然而，應(yīng)了解，如稍后將較詳細(xì)論述，可繼續(xù)在用于LNA 106的整個 接收窗中斷言BIAS VOLTAGE ENABLE信號。在設(shè)置了 LNA偏壓Vdd_Lna之后，定時產(chǎn)生器102斷言LNA ENABLE信號以用相對 快速的方式啟用LNA 106，以便適當(dāng)?shù)貙魅氲男盘柮}沖放大。定時產(chǎn)生器102在足夠時 間內(nèi)繼續(xù)斷言LNA ENABLE信號以形成一接收窗或時間間隔，在所述接收窗或時間間隔中將 接收輸入信號脈沖。如此實例中所示，在第一接收窗中相對較早地接收輸入信號脈沖，所述 第一接收窗可以特定方式(例如，邏輯高)來解譯。在接收窗之后，定時產(chǎn)生器102停止斷 言BIAS VOLTAGE ENABLE信號及LNA ENABLE信號以停用LNA 106且使其處于低功率消耗 模式。以此方式，接收器100通過在預(yù)期無輸入信號時使LNA 106以相對低功率模式操作 及在預(yù)期有輸入信號時使所述LNA以相對高功率模式操作而以功率有效方式操作。當(dāng)?shù)搅讼乱唤邮罩芷诘臅r間時，定時產(chǎn)生器102再次斷言BIAS VOLTAGE ENABLE 信號以使偏壓設(shè)置電路104設(shè)置LNA偏壓Vdd_Lna。因為在此實例中LNA 106已操作，所 以外部電容器C上可存在某一殘余電壓，電壓設(shè)置電路104使用所述殘余電壓來設(shè)置用于 LNA 106的后續(xù)操作的LNA偏壓Vdd_Lna。此外，以此方式，通過利用可能從先前操作留下 的殘余電位能將功率供應(yīng)到LNA 106而使接收器100以功率有效方式操作。按照先前接收 周期，定時產(chǎn)生器102接著斷言LNA ENABLE信號而以相對快速的方式啟用LNA 106，以便適 當(dāng)?shù)貙魅氲男盘柮}沖放大。在此實例中，在第二接收窗中相對稍后地接收輸入信號脈沖， 所述第二接收窗可以另一特定方式(例如，邏輯低)來解譯。圖3說明根據(jù)本發(fā)明的另一方面的包括示范性啟用電路的示范性低噪聲放大器 (LNA)300的示意圖。LNA 300可為先前所論述的LNA 106的一個實例。確切地說，LNA 300
7包含一對P溝道場效應(yīng)晶體管(FET)Ml及M2、一對η溝道FET Μ3及Μ4及一對電阻器Rl及 R2。ρ溝道FET Ml及Μ2的源極適于接收偏壓Vdd_Lna。FET Ml及M4的柵極適于接收先前 所論述的LNA ENABLE信號。FET M2及M3的柵極適于接收輸入信號。在FET M3及M2的漏極處產(chǎn)生輸出信號。 FET Ml的漏極電耦合到輸入信號端子(及FET M2及M3的柵極)。電阻器Rl電耦合在FET M4的源極與輸入信號端子(FET M2及M3的柵極)之間。 電阻器R2電耦合在FET M4的漏 極與輸出信號端子(FET M2及M3的漏極)之間。FET M3的源極電耦合到Vss電位，其可處 于接地電位或一比Vdd_Lna負(fù)的電位。在操作中，當(dāng)LNA ENABLE信號處于低邏輯電平時，LNA 300處于低功率消耗模式。 FET Ml的柵極上的低邏輯電平使FET Ml接通。此將電壓Vdd_LNA施加到FET M2及M3的柵 極。此電壓又使FET M2斷開且使FET M3接通。另外，施加到FET M4的柵極的LNA ENABLE 信號的低邏輯電平使FET M4斷開。因此，在低功率消耗模式下，LNA 300的輸出信號端子 由于FET M3的接通及FET M2的斷開而大約處于Vss電位。輸入信號端子由于FET Ml的 接通而大體上處于VdcLLna電位，且由于FET M4的斷開而大體上與輸出信號端子隔離。當(dāng)LNAENABLE信號從低邏輯電平過渡到高邏輯電平時，F(xiàn)ET Ml斷開且FET M4接 通。因為在LNA ENABLE信號過渡到高邏輯電平之前，輸入信號端子上的電壓大體上處于 Vdd_Lna且FET M3接通，所以FET M4的接通使電荷從輸入信號端子經(jīng)由電阻器Rl、FET M4 的源極及漏極、電阻器R2及FET M3的源極及漏極而流到Vss。此使輸入信號端子上的電壓 下降，因此使FET M2傳導(dǎo)較多電流而FET M3傳導(dǎo)較少電流。輸入信號端子上的電壓下降，直到其在由FET M2及M3傳導(dǎo)的電流中達(dá)到大致平 衡為止。在平衡狀態(tài)下，輸入信號端子(例如，F(xiàn)ET M2及M3的柵極)處的電壓大約為Vdd_ Lna/2。當(dāng)此發(fā)生時，F(xiàn)ET M2及M3兩者均偏壓于大體上相同的線性區(qū)域，且FET M2及M3 作為互補的推挽式(push-pull)裝置操作以將輸入信號放大以便產(chǎn)生輸出信號。在LNA ENABLE信號過渡到高邏輯電平時的FET M2及M3的自偏壓在相對較小的所定義的時間間隔 內(nèi)發(fā)生，進(jìn)而允許迅速地設(shè)置LNA 300以在需要時將輸入信號放大。如上所論述，一旦輸入 信號已經(jīng)處理，便將LNA ENABLE信號設(shè)置為低邏輯電平以使LNA 300再次處于低功率消耗 模式。圖4說明根據(jù)本發(fā)明的另一方面的包括示范性啟用電路的另一示范性低噪聲放 大器(LNA)400的示意圖。LNA 400可為先前所論述的LNA 106的另一實例。確切地說，LNA 400包含一 ρ溝道FET M2，三(3)個η溝道FET Ml、Μ3及Μ4，一對電阻器Rl及R2，及一對 反相器Il及12。ρ溝道FET M2的源極適于接收偏壓Vdd_Lna。反相器Il的輸入端適于接 收先前所論述的LNA ENABLE信號。FET M2及M3的柵極適于接收輸入信號。在FET M2及M3的漏極處產(chǎn)生輸出信號。 FET Ml的漏極電耦合到輸入信號端子(FET M2及M3的柵極)。電阻器Rl電耦合在FET M4 的源極與輸入信號端子(FET M2及M3的柵極)之間。電阻器R2電耦合在FET M4的漏極 與輸出信號端子(FET M2及M3的漏極)之間。FET Ml及M3的源極電耦合到Vss，其可處 于接地電位或比VdcLLna更負(fù)的電位。反相器Il的輸出端電耦合到FET Ml的柵極及反相 器12的輸入端。反相器12的輸出端電耦合到FET M4的柵極。在操作中，當(dāng)LNA ENABLE信號處于低邏輯電平時，LNA 400處于低功率消耗模式。反相器Il使所述低邏輯電平反相以產(chǎn)生高邏輯電平。所述高邏輯電平使FET M3接通，借 此將Vss電位接地到或施加到輸入信號端子(FET M2及M3的柵極)。FET M2及M3的柵極 處的接地或Vss電位使FET M2接通且使FET M3斷開。反相器12使反相器Il的輸出端處 的高邏輯電平反相以在FET M4的柵極處產(chǎn)生低邏輯電平。此低邏輯電平使FET M4斷開， 借此將輸出信號端子與輸入信號端子隔離。在低功率模式下，輸出信號端子處的電壓大約 為Vdd_Lna，且LNA 300幾乎不汲取電流，因為FET Ml及M3兩者均斷開。當(dāng)LNA ENABLE從所述低邏輯電平過渡到高邏輯電平時，反相器Il產(chǎn)生低邏輯電 平，借此斷開FET Ml。反相器12又使反相器Il的輸出端處的低邏輯電平反相以產(chǎn)生高邏 輯電平，借此接通FET M4。因為在LNA ENABLE信號過渡到高邏輯電平之前，輸出信號端子 處的電壓大約為Vdd_Lna，所以FET M4的接通使電荷從輸出信號端子流到輸入信號端子， 借此使輸入信號端子處的電壓上升。輸入信號端子上的電壓上升，直到其在由FET M2及M3傳導(dǎo)的電流中產(chǎn)生大致 平衡為止。在此平衡狀態(tài)下，輸入信號端子(FET M2及M3的柵極)處的電壓大約為Vdd_ Lna/2。當(dāng)此發(fā)生時，F(xiàn)ET M2及M3兩者均偏壓于大體上相同的線性區(qū)域，且FETM2及M3作 為互補的推挽式裝置操作以將輸入信號放大，以便產(chǎn)生輸出信號。當(dāng)LNA ENABLE信號過渡 到高邏輯電平時的FET M2及M3的自偏壓在相對較小的所定義的時間間隔內(nèi)發(fā)生，進(jìn)而允 許迅速地啟用LNA400以在需要時將輸入信號放大。如上所論述，一旦輸入信號已經(jīng)處理， 便將LNA ENABLE信號設(shè)置為低邏輯電平以使LNA400再次處于低功率消耗模式。圖5說明根據(jù)本發(fā)明的另一方面的示范性偏壓設(shè)置電路500的示意圖。偏壓設(shè)置 電路500可為先前所論述的偏壓設(shè)置電路104的一個實例。偏壓設(shè)置電路500設(shè)置用于LNA 的偏壓Vdd_Lna。如先前所論述，如果在LNA的操作后外部電容器上存在某一殘余電壓，則 偏壓設(shè)置電路500使用所述殘余電壓來建立用于LNA的下一操作周期的Vdd_Lna。以此方 式，偏壓設(shè)置電路500改進(jìn)LNA或并入有LNA的接收器的功率效率。確切地說，偏壓設(shè)置電路500包含控制器502、可調(diào)諧電容器506、芯片外電容器C 及一對FET Tl及T2?？刂破?02包括用以從定時產(chǎn)生器102接收BIAS VOLTAGE ENABLE 信號的輸入端。控制器502進(jìn)一步包括用以接收電壓Vdd_Chip、Vdd_Lna及Vss的輸入端， Vss可為接地電位?？刂破?02進(jìn)一步包括用以產(chǎn)生可調(diào)諧電容器506上的電壓VdcLBoost 及用于FET Tl及T2的柵極的相應(yīng)控制信號的輸出端。電壓VdcLBoost可比電壓Vdd_Chip 高或低?？刂破?02還包括用以產(chǎn)生用于可調(diào)諧電容器506的調(diào)諧字的輸出端。FET Tl的源極適于接收電壓Vdd_Chip。FET Tl的漏極電耦合到外部電容器C的 一末端及FET T2的漏極。在FET Tl的漏極處產(chǎn)生用于LNA的偏壓Vdd_Lna。電容器C的 另一末端電耦合到Vss電位，如先前所論述，所述電位可處于接地電位。FET T2的源極電耦 合到VdcLBoost軌道及可調(diào)諧電容器506的一末端?？烧{(diào)諧電容器506的另一末端電耦合 到Vss。將如下解釋偏壓設(shè)置電路500的操作。圖6說明根據(jù)本發(fā)明的另一方面的由示范性偏壓設(shè)置電路500產(chǎn)生及/或處理的 示范性信號的時序圖。在LNA的初次操作之前，VdcLLna處的電壓可表示為Vtl，其可處于零 (0)伏特?？刂破?02基于當(dāng)前電壓VdcLLna(其在此實例中為Vtl)產(chǎn)生用于可調(diào)諧電容器 506的調(diào)諧字及電壓VdcLBoost。實質(zhì)上，控制器502將電壓V。與參考電壓比較以便為可 調(diào)諧電容器506選擇適當(dāng)電容及電壓Vdd_B00St。因為在此實例中電壓Vtl可相對較小(例
9如，約0伏特)，所以控制器502將可調(diào)諧電容器506調(diào)諧到相對高的電容且產(chǎn)生相對高的 電壓Vdd_B00St，使得其能夠?qū)⑿枰碾姾赊D(zhuǎn)移到外部電容器C，使得規(guī)定的VdcLLna電壓
得以建立。響應(yīng)于從定時產(chǎn)生器102接收的BIAS VOLTAGE ENABLE信號，控制器502將一脈 沖發(fā)送到FET Tl的柵極。此暫時接通FET Tl以將Vdd_Chip施加到電容器C。作為響應(yīng)， 電壓VdcLLna從Vtl上升到V11。接著，控制器502將一脈沖發(fā)送到FET T2的柵極。此暫時 接通FET T2以將電荷從可調(diào)諧電容器506轉(zhuǎn)移到外部電容器C。作為響應(yīng)，電壓Vdd_Lna 從V11上升到V12 (LNA的規(guī)定偏壓)。接著在一時間段內(nèi)斷言LNA ENABLE信號以啟用LNA以 形成用于輸入信號脈沖的接收窗。雖然在此實例中FET T2僅在足以將需要的電荷從可調(diào) 諧電容器506轉(zhuǎn)移到外部電容器C的時間內(nèi)接通，但應(yīng)了解，F(xiàn)ET T2可在LNA啟用的時間 內(nèi)接通。如時序圖中所示，在LNA的操作期間，電壓VdcLLna從V12下降到V13。在第二操作周期中，控制器502基于當(dāng)前電壓Vdd_Lna(其在此實例中現(xiàn)在處于 V13)產(chǎn)生用于可調(diào)諧電容器506的另一調(diào)諧字。如上文所論述，控制器502將電壓V13與參 考電壓比較，以便為可調(diào)諧電容器506選擇適當(dāng)電容。因為在此實例中電壓V13可能比Vtl高 (因為V13是外部電容器C上從LNA的先前操作剩下的殘余電壓)，所以控制器502將可調(diào) 諧電容器506調(diào)諧到相對低的電容且產(chǎn)生相對低的電壓VdcLBoost，因為其不需要將一樣 多的電荷轉(zhuǎn)移到外部電容器C以實現(xiàn)用于LNA的規(guī)定VdcLLna電壓。以此方式，偏壓設(shè)置 電路500使用來自LNA的先前操作的殘余電壓來建立當(dāng)前偏壓Vdd_Lna。此改進(jìn)了接收器 的功率效率，因為C上的殘余電荷從一個接收周期保留到下一接收周期。第二周期類似于第一周期的操作而操作。具體地說，響應(yīng)于從定時產(chǎn)生器102接 收的定時信號，控制器502將一脈沖發(fā)送到FET Tl的柵極。此暫時接通FET Tl以將Vdd_ Chip施加到電容器C。作為響應(yīng)，電壓VdcLLna從V13上升到V21。又，響應(yīng)于從定時產(chǎn)生 器102接收的另一定時信號，控制器502將一脈沖發(fā)送到FET T2的柵極。此暫時接通FET T2以將電荷從可調(diào)諧電容器506轉(zhuǎn)移到電容器C。作為響應(yīng)，電壓VdcLLna從V21上升到 V22 (LNA的規(guī)定偏壓)。接著在一時間段內(nèi)斷言LNA ENABLE信號以啟用LNA以形成用于輸 入信號脈沖的接收窗。如時序圖中所示，在LNA的操作期間，電壓VdcLLna從V22下降到V23。 如時序圖中所示，此過程針對LNA的第N個操作周期進(jìn)行重復(fù)。雖然在所提供的實例中，已參照設(shè)置用于LAN的偏壓描述了偏壓設(shè)置電路500，但 應(yīng)了解，所述電路可用以設(shè)置用于其它裝置的偏壓。又，所述偏壓設(shè)置電路利用來自一裝置 的先前操作的殘余電壓來建立用于所述裝置的新偏壓。此為設(shè)置用于任何裝置(不僅是如 上文所論述的LNA)的偏壓的功率有效方式，因為C上的殘余電荷從一個接收周期保留到下 一接收周期。圖7說明根據(jù)本發(fā)明的另一方面的包括示范性接收器的示范性通信裝置700的框 圖。通信裝置700可特別適合于將數(shù)據(jù)發(fā)送到其它通信裝置及從其它通信裝置接收數(shù)據(jù)。 通信裝置700包含天線702、Tx/Rx隔離裝置704、前端接收器部分706、RF到基帶接收器部 分708、基帶單元710、基帶到RF發(fā)射器部分712、發(fā)射器714、數(shù)據(jù)接收器716及數(shù)據(jù)產(chǎn)生 器718。接收器706可經(jīng)配置為或包括先前所論述的接收器100的組件中的至少一些，包括 LNA 300及400及偏壓設(shè)置電路500中的一者或一者以上。在操作中，數(shù)據(jù)處理器716可經(jīng)由天線702 (其拾取來自遠(yuǎn)程通信裝置的RF信號)、Tx/Rx隔離裝置704 (其將所述信號發(fā)送到前端接收器部分706)、接收器前端706 (其 將所接收的信號放大)、RF到基帶接收器部分708 (其將RF信號轉(zhuǎn)換成基帶信號)及基帶 單元710 (其處理所述基帶信號以確定所接收的數(shù)據(jù))而從遠(yuǎn)程通信裝置接收數(shù)據(jù)。數(shù)據(jù)接 收器716可接著基于所接收的數(shù)據(jù)而執(zhí)行一個或一個以上所定義的操作。舉例來說，數(shù)據(jù) 處理器716可包括微處理器、微控制器、精簡指令集計算機(jī)(RISC)處理器、顯示器、音頻裝 置(例如，頭戴耳機(jī)，其包括例如揚聲器的換能器)、醫(yī)療裝置、滑軌(shoe)、表、對數(shù)據(jù)有響 應(yīng)的機(jī)器人或機(jī)械裝置、用戶接口(例如，顯示器)、一個或一個以上發(fā)光二極管(LED)等。此外，在操作中，數(shù)據(jù)產(chǎn)生器718可產(chǎn)生傳出數(shù)據(jù)以經(jīng)由基帶單元710(其將傳 出數(shù)據(jù)處理成基帶信號以進(jìn)行傳輸)、基帶到RF發(fā)射器部分712 (其將所述基帶信號轉(zhuǎn) 換成RF信號)、發(fā)射器714(其調(diào)節(jié)所述RF信號以經(jīng)由無線媒體來傳輸)、Tx/Rx隔離裝 置704 (其將所述RF信號路由到天線702，同時將輸入端與接收器前端706隔離)及天線 702 (其將所述RF信號輻射到無線媒體)而傳輸?shù)搅硪煌ㄐ叛b置。數(shù)據(jù)產(chǎn)生器718可為 傳感器或其它類型的數(shù)據(jù)產(chǎn)生器。舉例來說，數(shù)據(jù)產(chǎn)生器718可包括微處理器、微控制器、 RISC處理器、鍵盤、指向裝置(例如，鼠標(biāo)或軌跡球)、音頻裝置(例如，頭戴耳機(jī)，其包括例 如麥克風(fēng)的換能器)、醫(yī)療裝置、滑軌、產(chǎn)生數(shù)據(jù)的機(jī)器人或機(jī)械裝置、用戶接口(例如，顯 示器)、一個或一個以上發(fā)光二極管(LED)等。圖8說明根據(jù)本發(fā)明的另一方面的包括示范性接收器的示范性通信裝置800的框 圖。通信裝置800可特別適合于從其它通信裝置接收數(shù)據(jù)。通信裝置800包含天線802、前 端接收器804、RF到基帶發(fā)射器部分806、基帶單元808及數(shù)據(jù)接收器810。接收器804可 經(jīng)配置為或包括先前所論述的接收器100的組件中的至少一些，包括LNA 300及400及偏 壓設(shè)置電路500中的一者或一者以上。在操作中，數(shù)據(jù)處理器810可經(jīng)由天線802 (其拾取來自遠(yuǎn)程通信裝置的RF信 號)、接收器前端804 (其將所接收的信號放大)、RF到基帶接收器部分806 (其將所述RF 信號轉(zhuǎn)換成基帶信號)及基帶單元808 (其處理所述基帶信號以確定所接收的數(shù)據(jù))而從 遠(yuǎn)程通信裝置接收數(shù)據(jù)。數(shù)據(jù)接收器810可接著基于所接收的數(shù)據(jù)執(zhí)行一個或一個以上 所定義的操作。舉例來說，數(shù)據(jù)處理器810可包括微處理器、微控制器、精簡指令集計算機(jī) (RISC)處理器、顯示器、音頻裝置(例如，頭戴耳機(jī)，其包括例如揚聲器的換能器)、醫(yī)療裝 置、滑軌、表、對數(shù)據(jù)有響應(yīng)的機(jī)器人或機(jī)械裝置、用戶接口(例如，顯示器)、一個或一個以 上發(fā)光二極管(LED)等。圖9A說明作為可在本文中所描述的通信系統(tǒng)中的任一者中使用的脈沖調(diào)制的實 例以不同脈沖重復(fù)頻率(PRF)定義的不同信道(信道1及信道2)。具體地說，信道1的脈 沖具有對應(yīng)于脈沖間延遲周期902的脈沖重復(fù)頻率(PRF)。相反，信道2的脈沖具有對應(yīng)于 脈沖間延遲周期904的脈沖重復(fù)頻率(PRF)。因此可使用此技術(shù)來定義在兩個信道之間具 有相對低的脈沖碰撞可能性的偽正交信道。確切地說，可經(jīng)由對脈沖使用低工作周期來實 現(xiàn)低的脈沖碰撞可能性。舉例來說，經(jīng)由恰當(dāng)選擇脈沖重復(fù)頻率(PRF)，可在不同于任何其 它信道的脈沖的時間發(fā)射給定信道的大體上所有脈沖。針對給定信道定義的脈沖重復(fù)頻率(PRF)可視所述信道所支持的數(shù)據(jù)速率而定。 舉例來說，支持極低數(shù)據(jù)速率(例如，大約每秒數(shù)千位或Kbps)的信道可使用對應(yīng)的低脈沖 重復(fù)頻率(PRF)。相反，支持相對高的數(shù)據(jù)速率(例如，大約每秒數(shù)兆位或Mbps)的信道可使用對應(yīng)較高的脈沖重復(fù)頻率(PRF)。圖9B說明作為可在本文中所描述的通信系統(tǒng)中的任一者中使用的調(diào)制的實例以 不同脈沖位置或偏移定義的不同信道(信道1及信道2)。根據(jù)第一脈沖偏移(例如，相對 于未圖示的一給定時間點)在線906所表示的時間點處產(chǎn)生信道1的脈沖。相反，根據(jù)第二 脈沖偏移在線908所表示的時間點處產(chǎn)生信道2的脈沖。已知脈沖之間的脈沖偏移差(如 箭頭910所表示)，可使用此技術(shù)降低兩個信道之間的脈沖碰撞的可能性。視針對信道定義 的任何其它信令參數(shù)(例如，如本文中所論述)及設(shè)備之間的定時精確度(例如，相對時鐘 漂移)而定，可使用不同脈沖偏移來提供正交或偽正交信道。圖9C說明以可在本文中所描述的通信系統(tǒng)中的任一者中使用的不同跳時序列 (time hopping sequence)調(diào)制定義的不同信道(信道1及信道2)。舉例來說，可根據(jù)一 個跳時序列在數(shù)個時間處產(chǎn)生信道1的脈沖912，而可根據(jù)另一跳時序列在數(shù)個時間處產(chǎn) 生信道2的脈沖914。視所使用的具體序列及裝置之間的定時精確度而定，可使用此技術(shù)以 提供正交或偽正交信道。舉例來說，跳時脈沖位置可能并非周期性的，從而減小相鄰信道的 重復(fù)脈沖碰撞的可能性。圖9D說明作為可在本文中所描述的通信系統(tǒng)中的任一者中使用的脈沖調(diào)制的實 例以不同時隙定義的不同信道。在特定時刻產(chǎn)生信道Ll的脈沖。類似地，在其它時刻產(chǎn)生 信道L2的脈沖。以相同方式在另外其它時刻產(chǎn)生信道L3的脈沖。一般來說，與不同信道 相關(guān)的時刻不會重合或可能正交，以減少或消除各種信道之間的干擾。應(yīng)了解，可根據(jù)脈沖調(diào)制方案使用其它技術(shù)來定義信道。舉例來說，可基于不同的 擴(kuò)頻偽隨機(jī)數(shù)序列或某一或某些其它合適的參數(shù)來定義信道。此外，可基于兩個或兩個以 上參數(shù)的組合來定義信道。圖10說明根據(jù)本發(fā)明的另一方面的經(jīng)由各種信道來相互通信的各種超寬帶 (UffB)通信裝置的框圖。舉例來說，UffB裝置1 1002正經(jīng)由兩個并存的UWB信道1及2與 UWB裝置2 1004通信。UWB裝置1002正經(jīng)由單一信道3與UWB裝置3 1006通信。且，UWB 裝置3 1006又正經(jīng)由單一信道4與UWB裝置4 1008通信。其它配置也是可能的。所述通 信裝置可用于許多不同應(yīng)用，且可實施于(例如)頭戴耳機(jī)、麥克風(fēng)、生物計量傳感器、心率 監(jiān)視器、計步器、EKG裝置、表、滑軌(shoe)、遠(yuǎn)程控制設(shè)備、開關(guān)、輪胎壓力監(jiān)視器或其它通 信裝置中。圖11說明根據(jù)本發(fā)明的另一方面的示范性設(shè)備1100的框圖。設(shè)備1100包含第 一電容性元件C、第二電容性元件Cvar、用于在第一電容性元件C上施加第一電壓V1的模 塊1102、用于基于第一電壓V1調(diào)諧第二電容性元件Cva,的模塊1106，及用于使經(jīng)諧調(diào)的第 二電容性元件Cvm與第一電容性元件C耦合以在第一電容性元件C上形成第二電壓的模塊 1104。本發(fā)明的以上方面中的任一者可實施于許多不同裝置中。舉例來說，除上文所論 述的醫(yī)療應(yīng)用外，本發(fā)明的方面可應(yīng)用于健康及健身應(yīng)用。另外，本發(fā)明的方面可實施于用 于不同類型應(yīng)用的滑軌中。存在可并入有如本文中所描述的本發(fā)明的任何方面的其它大量 應(yīng)用。上文已描述本發(fā)明的各種方面。應(yīng)明白，本文中的教示可以各種形式實施，且本文 中所揭示的任何特定結(jié)構(gòu)、功能或兩者只是代表性的?；诒疚闹械慕淌荆鶎兕I(lǐng)域的技術(shù)人員應(yīng)了解，本文中所揭示的一方面可獨立于任何其它方面而實施，且可以各種方式組合 這些方面中的兩者或兩者以上。舉例來說，可使用本文中所闡述的任何數(shù)目的方面來實施 一設(shè)備或?qū)嵺`一方法。另外，可使用除本文中所闡述的方面中的一者或一者以上以外或不 同于本文中所闡述的方面中的一者或一者以上的其它結(jié)構(gòu)、功能性或結(jié)構(gòu)及功能性來實施 此設(shè)備或?qū)嵺`此方法。作為以上概念中的一些的實例，在一些方面中，可基于脈沖重復(fù)頻率 來建立并存的信道。在一些方面中，可基于脈沖位置或偏移來建立并存的信道。在一些方 面中，可基于跳時序列來建立并存的信道。在一些方面中，可基于脈沖重復(fù)頻率、脈沖位置 或偏移及跳時序列來建立并存的信道。所屬領(lǐng)域的技術(shù)人員將理解，可使用多種不同技藝及技術(shù)中的任一者來表示信息 及信號。舉例來說，可通過電壓、電流、電磁波、磁場或磁粒子、光場或光粒子或其任何組合 來表示可貫穿以上描述而引用的數(shù)據(jù)、指令、命令、信息、信號、位、符號及碼片。所屬領(lǐng)域的技術(shù)人員將進(jìn)一步了解，結(jié)合本文中所揭示的方面描述的各種說明性 邏輯塊、模塊、處理器、裝置、電路及算法步驟可實施為電子硬件(例如，可使用源編碼或某 一其它技術(shù)而設(shè)計的數(shù)字實施方案、模擬實施方案或兩者的組合)、并入有指令的各種形式 的程序或設(shè)計代碼(為方便起見，在本文中可將其稱為“軟件”或“軟件模塊”)，或兩者的組 合。為清楚地說明硬件與軟件的此可互換性，在上文中已大體上根據(jù)各種說明性組件、塊、 模塊、電路及步驟的功能性而對其進(jìn)行描述。此功能性是實施為硬件還是軟件取決于特定 應(yīng)用及強加于整個系統(tǒng)的設(shè)計約束。所屬領(lǐng)域的技術(shù)人員可針對每一特定應(yīng)用以變化的方 式實施所描述的功能性，但這些實施決策不應(yīng)被解釋為偏離本發(fā)明的范圍。結(jié)合本文中所揭示的方面描述的各種說明性邏輯塊、模塊及電路可實施于集成電 路(“IC”)、接入終端或接入點內(nèi)或可由以上各者執(zhí)行。IC可包含通用處理器、數(shù)字信號處 理器(DSP)、專用集成電路(ASIC)、現(xiàn)場可編程門陣列(FPGA)或其它可編程邏輯裝置、離散 門或晶體管邏輯、離散硬件組件、電組件、光學(xué)組件、機(jī)械組件，或其經(jīng)設(shè)計以執(zhí)行本文中所 描述的功能且可執(zhí)行駐存在IC內(nèi)、IC外或兩者兼有的代碼或指令的任何組合。通用處理 器可為微處理器，但在替代方案中，處理器可為任何常規(guī)的處理器、控制器、微控制器或狀 態(tài)機(jī)。處理器也可實施為計算裝置的組合，例如，DSP與微處理器的組合、多個微處理器、與 DSP核心結(jié)合的一個或一個以上微處理器，或任何其它此配置。當(dāng)然，任何所揭示過程中的步驟的任何特定次序或?qū)蛹壥菢颖痉椒ǖ膶嵗??；?設(shè)計偏好，應(yīng)了解可在保持在本發(fā)明的范圍內(nèi)的同時重新排列過程中的步驟的特定次序或 層級。隨附方法項以樣本次序呈現(xiàn)各種步驟的要素，且其并不打算限于所呈現(xiàn)的特定次序 或?qū)蛹?。結(jié)合本文中所揭示的方面描述的方法或算法的步驟可直接在硬件中、由處理器執(zhí) 行的軟件模塊中或在兩者的組合中實施。軟件模塊(例如，包括可執(zhí)行指令及有關(guān)數(shù)據(jù)) 及其它數(shù)據(jù)可駐存于數(shù)據(jù)存儲器(例如，RAM存儲器、快閃存儲器、ROM存儲器、EPROM存儲 器、EEPROM存儲器、寄存器、硬盤、可裝卸盤、⑶-ROM)或此項技術(shù)中已知的任何其它形式的 計算機(jī)可讀存儲媒體中。樣本存儲媒體可耦合到如(例如)計算機(jī)/處理器的機(jī)器(為方 便起見，在本文中可將其稱為“處理器”)，使得處理器可從存儲媒體讀取信息(例如，代碼) 且可將信息寫入到存儲媒體。樣本存儲媒體可與處理器成一體式。處理器及存儲媒體可駐 存在ASIC中。ASIC可駐存在用戶設(shè)備中。在替代方案中，處理器及存儲媒體可作為離散組件而駐存在用戶設(shè)備中。此外，在一些方面中，任何適合的計算機(jī)程序產(chǎn)品可包含一計算機(jī) 可讀媒體，其包含關(guān)于本發(fā)明的方面中的一者或一者以上的代碼。在一些方面中，計算機(jī)程 序產(chǎn)品可包含封裝材料。 雖然已結(jié)合各種方面描述了本發(fā)明，但應(yīng)理解，本發(fā)明能夠進(jìn)行進(jìn)一步修改。本申 請案希望涵蓋本發(fā)明的任何改變、使用或調(diào)適，所述改變、使用或調(diào)適大體上遵循本發(fā)明的 原理且包括在本發(fā)明所屬技術(shù)中的已知及習(xí)慣做法的范圍內(nèi)的對本發(fā)明的所述偏離。
權(quán)利要求
一種設(shè)備，其包含第一電容性元件；第二電容性元件；以及控制器，其適于基于所述第一電容性元件上的第一電壓將所述第二電容性元件調(diào)諧到一電容；以及使所述經(jīng)調(diào)諧的第二電容性元件與所述第一電容性元件耦合以在所述第一電容性元件上建立第二電壓。
2.根據(jù)權(quán)利要求1所述的設(shè)備，其中所述控制器進(jìn)一步適于將所述第一電壓的第一源 耦合到所述第一電容性元件。
3.根據(jù)權(quán)利要求2所述的設(shè)備，其中所述控制器進(jìn)一步適于響應(yīng)于第一定時信號將所 述第一電壓源耦合到所述第一電容性元件，且接著響應(yīng)于第二定時信號將所述經(jīng)調(diào)諧的第 二電容性元件耦合到所述第一電容性元件。
4.根據(jù)權(quán)利要求3所述的設(shè)備，其進(jìn)一步包含適于產(chǎn)生所述第一定時信號及所述第二 定時信號的定時產(chǎn)生器。
5.根據(jù)權(quán)利要求1所述的設(shè)備，其中所述控制器適于在所述第二電容性元件上產(chǎn)生第 三電壓。
6.根據(jù)權(quán)利要求1所述的設(shè)備，其進(jìn)一步包含接收器，所述接收器包括一個或一個以 上適于響應(yīng)于所述第二電壓而操作的組件。
7.根據(jù)權(quán)利要求6所述的設(shè)備，其中所述接收器的所述一個或一個以上組件包括低噪 聲放大器(LNA)。
8.根據(jù)權(quán)利要求7所述的設(shè)備，其中所述接收器的所述一個或一個以上組件包括用于 所述LNA的啟用電路。
9.根據(jù)權(quán)利要求1所述的設(shè)備，其進(jìn)一步包含發(fā)射器，所述發(fā)射器包括一個或一個以 上適于響應(yīng)于所述第二電壓而操作的組件。
10.一種操作設(shè)備的方法，其包含在第一電容性元件上施加第一電壓；基于所述第一電壓將第二電容性元件調(diào)諧到一電容；以及將所述經(jīng)調(diào)諧的第二電容性元件與所述第一電容性元件耦合以在所述第一電容性元 件上建立第二電壓。
11.根據(jù)權(quán)利要求10所述的方法，其進(jìn)一步包含將所述第一電壓的第一源耦合到所述 第一電容性元件。
12.根據(jù)權(quán)利要求11所述的方法，其進(jìn)一步包含產(chǎn)生第一定時信號及第二定時信號；且其中將所述第一電壓源耦合到所述第一電容性元件是響應(yīng)于所述第一定時信號，且進(jìn) 一步其中使所述經(jīng)調(diào)諧的第二電容性元件與所述第一電容性元件耦合是響應(yīng)于所述第二 定時信號。
13.根據(jù)權(quán)利要求10所述的方法，其進(jìn)一步包含在所述第二電容性元件上產(chǎn)生第三電壓。
14.根據(jù)權(quán)利要求10所述的方法，其進(jìn)一步包含使用一個或一個以上適于響應(yīng)于所述第二電壓而操作的組件來處理輸入信號。
15.一種設(shè)備，其包含用于在第一電容性元件上施加第一電壓的裝置； 用于基于所述第一電壓將第二電容性元件調(diào)諧到一電容的裝置；以及 用于使所述經(jīng)調(diào)諧的第二電容性元件與所述第一電容性元件耦合以在所述第一電容 性元件上建立第二電壓的裝置。
16.根據(jù)權(quán)利要求15所述的設(shè)備，其進(jìn)一步包含用于將所述第一電壓的第一源耦合到 所述第一電容性元件的裝置。
17.根據(jù)權(quán)利要求16所述的設(shè)備，其進(jìn)一步包含 用于產(chǎn)生第一定時信號及第二定時信號的裝置；且其中所述用于將所述第一電壓源耦合到所述第一電容性元件的裝置是響應(yīng)于所述第 一定時信號，且進(jìn)一步其中所述用于將所述經(jīng)調(diào)諧的第二電容性元件耦合到所述第一電容 性元件的裝置是響應(yīng)于所述第二定時信號。
18.根據(jù)權(quán)利要求17所述的設(shè)備，其進(jìn)一步包含用于產(chǎn)生所述第一定時信號及所述第 二定時信號的裝置。
19.根據(jù)權(quán)利要求15所述的設(shè)備，其進(jìn)一步包含用于在所述第二電容性元件上產(chǎn)生第 三電壓的裝置。
20.根據(jù)權(quán)利要求15所述的設(shè)備，其進(jìn)一步包含用于使用一個或一個以上適于響應(yīng)于 所述第二電壓而操作的組件來處理輸入信號的裝置。
21.根據(jù)權(quán)利要求20所述的設(shè)備，其中所述處理裝置的所述一個或一個以上組件包括 低噪聲放大器(LNA)。
22.根據(jù)權(quán)利要求21所述的設(shè)備，其中所述處理裝置的所述一個或一個以上組件包括 用于所述LNA的啟用電路。
23.根據(jù)權(quán)利要求15所述的設(shè)備，其進(jìn)一步包含發(fā)射器，所述發(fā)射器包括一個或一個 以上適于響應(yīng)于所述第二電壓而操作的組件。
24.根據(jù)權(quán)利要求20所述的設(shè)備，其中所述輸入信號具有約為20%或以上的分?jǐn)?shù)頻 譜、約為500MHz或以上的頻譜，或約為20%或以上的分?jǐn)?shù)頻譜及約為500MHz或以上的頻譜。
25.一種頭戴耳機(jī)，其包含 適于產(chǎn)生數(shù)據(jù)的換能器；適于處理所述數(shù)據(jù)的裝置；以及 第一電容性元件； 第二電容性元件；以及 控制器，其適于基于所述第一電容性元件上的第一電壓將所述第二電容性元件調(diào)諧到一電容；以及 使所述經(jīng)調(diào)諧的第二電容性元件與所述第一電容性元件耦合以建立用于所述裝置的 偏壓。
26.一種表，其包含適于接收數(shù)據(jù)的接收器；適于基于所述數(shù)據(jù)提供指示的用戶接口 ；以及 第一電容性元件； 第二電容性元件；以及 控制器，其適于基于所述第一電容性元件上的第一電壓將所述第二電容性元件調(diào)諧到一電容；以及 使所述經(jīng)調(diào)諧的第二電容性元件與所述第一電容性元件耦合以建立用于所述接收器 的一個或 一個以上組件的偏壓。
27. 一種感應(yīng)裝置，其包含 適于產(chǎn)生數(shù)據(jù)的傳感器； 適于發(fā)射所述數(shù)據(jù)的發(fā)射器；以及 第一電容性元件； 第二電容性元件；以及 控制器，其適于基于所述第一電容性元件上的第一電壓將所述第二電容性元件調(diào)諧到一電容；以及 使所述經(jīng)調(diào)諧的第二電容性元件與所述第一電容性元件耦合以建立用于所述發(fā)射器 的一個或一個以上組件的偏壓。
全文摘要
本發(fā)明揭示一種針對低工作周期應(yīng)用改進(jìn)接收器的功率效率的系統(tǒng)及方法。在一個方面中，所述接收器包括低噪聲放大器(LNA)，所述LNA能夠以相對快速的方式被啟用以便在需要時將傳入信號放大，且接著被停用以將所述LNA設(shè)置為低功率消耗模式。確切地說，所述LNA包括一對互補裝置及一啟用電路，所述啟用電路適于快速地使所述互補裝置傳導(dǎo)大體上相同的電流。在另一方面中，提供偏壓產(chǎn)生設(shè)備，其使用來自先前操作的殘余電壓來建立用于所述LNA的當(dāng)前偏壓。確切地說，所述設(shè)備包括控制器，所述控制器適于基于施加到固定電容器的殘余電壓而將可調(diào)整電容器調(diào)諧到一電容，且將所述電容器耦合在一起以建立所述偏壓。
文檔編號H03F1/06GK101960404SQ200880127907
公開日2011年1月26日 申請日期2008年3月14日 優(yōu)先權(quán)日2008年3月10日
發(fā)明者魯塞爾·約翰·法格 申請人:高通股份有限公司