專利名稱：可編程設(shè)備、設(shè)備控制方法及信息處理系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及可編程設(shè)備的節(jié)電化。
背景技術(shù)：
近年來，開發(fā)出了即使在動作中也能夠在幾微妙到幾納秒的短時間內(nèi)改變結(jié)構(gòu)的 動態(tài)可重構(gòu)設(shè)備(參照非專利文獻1)。在使上述設(shè)備更高速化、微細化的情況下，有時占芯片的總消耗電力的50%左右 的泄露電力成為問題。作為對上述問題的對策，在專利文獻1中公開了采用電源門控(PowerGating)技 術(shù)，切斷向沒有功能分配而未使用、或為待機狀態(tài)的電路塊的電源供給的技術(shù)。專利文獻1 美國專利第7098689號非專禾丨J 文獻 1 :Masato Motomura, "A Dynamically ReconfigurableProcessor Architecture，，，Microprocessor Forum, Oct, 2002但是，在上述現(xiàn)有技術(shù)中，如果為了節(jié)電化而將臨時停止動作、為待機狀態(tài)的電 路塊的電源切斷，則連定義電路塊的動作的配置信息也從SRAM(Static Random Access Memory 靜態(tài)隨機存取存儲器)中消失，在此后要供給電源時需要再次設(shè)定該配置信息，所 以有不能從待機前的狀態(tài)立即再開始動作的問題。

發(fā)明內(nèi)容
鑒于上述問題，本發(fā)明的目的是提供一種可編程設(shè)備，能夠在電源切斷時不使內(nèi) 部狀態(tài)消失而進行高速的電源切斷控制并實現(xiàn)節(jié)電化。為了解決上述問題，本發(fā)明是一種可編程設(shè)備，具備1個以上的處理區(qū)塊，該處 理區(qū)塊包括進行由電路信息表示的運算的核心邏輯部、和用于存儲設(shè)定于上述核心邏輯部 的電路信息的配置存儲器；電力供給機構(gòu)，對核心邏輯部和配置存儲器供給電力；以及控 制機構(gòu)，對于1個以上的處理區(qū)塊，在該處理區(qū)塊是未使用的情況下，與向配置存儲器供給 電力的電力供給路徑獨立地將向核心邏輯部供給電力的電力供給路徑切斷。發(fā)明效果本發(fā)明的可編程設(shè)備通過具備上述結(jié)構(gòu)，對于沒有被使用的核心邏輯部能夠不使 內(nèi)部狀態(tài)消失而進行電源切斷、恢復(fù)，能夠有效地削減由向上述核心邏輯部始終通電而產(chǎn) 生的不需要的泄露電流所引起的消耗電力，實現(xiàn)節(jié)電化。這里，核心邏輯部與配置存儲器部相比通常消耗電力高兩位數(shù)，如果僅將核心邏 輯部的電力供給切斷，則消耗電力能夠降低到百分之一以下左右。此外，一旦將向核心邏輯部及配置存儲器兩者的電力供給切斷，則在再次進行電 力供給而使其動作的情況下，需要從外部存儲裝置等將初始設(shè)定依次讀出到配置存儲器 中，讀出花費時間。如果如本發(fā)明那樣對配置存儲器進行電力供給，則不需要上述那樣的從 外部存儲裝置等向配置存儲器讀出初始設(shè)定等的時間，能夠迅速地實現(xiàn)電源切斷、恢復(fù)，作為設(shè)備整體能夠減少處理所需要的時間。此外，也可以是，上述控制機構(gòu)在將向上述核心邏輯部供給電力的電力供給路徑 切斷的情況下，不切斷向上述配置存儲器供給電力的電力供給路徑。根據(jù)該結(jié)構(gòu)，能夠一邊向配置存儲器供電，一邊與配置存儲器單獨獨立地將向消 耗電力比配置存儲器大的核心邏輯部的電力供給停止，所以能夠?qū)崿F(xiàn)低消耗電力化。此外，也可以是，在對該處理區(qū)塊分配了功能、將該處理區(qū)塊的動作臨時中斷的情 況下，上述控制機構(gòu)不將向包含在該處理區(qū)塊中的配置存儲器供給電力的電力供給路徑切 斷，而將向包含在該處理區(qū)塊中的核心邏輯部供給電力的電力供給路徑切斷。根據(jù)該結(jié)構(gòu)，能夠降低被分配了功能但不在動作中的核心邏輯的消耗電力，即使 在核心邏輯的電源切斷時也能夠維持配置存儲器的內(nèi)容，所以能夠縮短動作再開始所需要 的時間。此外，也可以是，在沒有對該處理區(qū)塊分配功能的情況下，上述控制機構(gòu)將向包含 在該處理區(qū)塊中的配置存儲器及核心邏輯部供給電力的電力供給路徑分別切斷。此外，也可以是，在對該處理區(qū)塊分配功能的情況下，上述控制機構(gòu)在核心邏輯部 中設(shè)定電路信息。根據(jù)該結(jié)構(gòu)，將沒有動作的核心邏輯電源切斷，另一方面，對于配置存儲器，根據(jù) 是沒有功能分配的狀態(tài)還是待機狀態(tài)而進行電源切斷，由此能夠在有效的期間和范圍內(nèi)適 用電源切斷。此外，也可以是，上述控制機構(gòu)在將向上述核心邏輯部供給電力的電力供給路徑 切斷的情況下，在切斷前利用上述配置存儲器保存上述核心邏輯部的內(nèi)部狀態(tài)，在連接上 述電力供給路徑的情況下，在連接后將上述內(nèi)部狀態(tài)恢復(fù)到上述核心邏輯部中。根據(jù)該結(jié)構(gòu)，能夠不使用外部的存儲機構(gòu)而將因被電源切斷而丟失的核心邏輯的 內(nèi)部狀態(tài)在各處理區(qū)塊內(nèi)同時并列地保存、恢復(fù)，能夠?qū)崿F(xiàn)電源切斷控制的高速化。此外，也可以是，上述控制機構(gòu)在保存上述核心邏輯部的內(nèi)部狀態(tài)的情況下，使其 保存到上述配置存儲器中的儲存上述核心邏輯部的初始設(shè)定的區(qū)域中。此外，也可以是，上述控制機構(gòu)在恢復(fù)上述核心邏輯部的內(nèi)部狀態(tài)的情況下，從儲 存上述初始設(shè)定的區(qū)域中讀出上述內(nèi)部狀態(tài)而設(shè)定到上述核心邏輯部中。根據(jù)該結(jié)構(gòu)，通過將核心邏輯的內(nèi)部狀態(tài)保存到配置存儲器的已有區(qū)域中，不需 要擴展配置存儲器的區(qū)域，能夠抑制面積成本的增大。此外，也可以是，上述控制機構(gòu)在保存上述核心邏輯部的內(nèi)部狀態(tài)的情況下，使其 保存到上述配置存儲器中的與儲存上述核心邏輯部的初始設(shè)定的區(qū)域不同的區(qū)域中。根據(jù)該結(jié)構(gòu)，在配置變更時，在不能保存到配置存儲器中的被寫入變更后的配置 信息的區(qū)域中的情況下，通過使配置存儲器具有新的擴展區(qū)域，能夠保存配置變更時的內(nèi) 部狀態(tài)。此外，也可以是，上述配置存儲器由閾值電壓比上述核心邏輯部所具有的晶體管 的閾值電壓高的晶體管構(gòu)成。此外，也可以是，上述配置存儲器由柵極絕緣膜的絕緣性比上述核心邏輯部所具 有的晶體管的柵極絕緣膜的絕緣性高的晶體管構(gòu)成。根據(jù)該結(jié)構(gòu)，不是使一般對動作速度提高的要求嚴格的核心邏輯成為低泄露、而
5是能夠使在配置變更后基本上為靜止?fàn)顟B(tài)的配置存儲器成為低泄露，在僅將核心邏輯電源 切斷的情況下也能夠降低整體的泄露電力。本發(fā)明的設(shè)備控制方法，控制具備1個以上的處理區(qū)塊的可編程設(shè)備，該處理區(qū) 塊包括進行由電路信息表示的運算的核心邏輯部；和用于存儲設(shè)置于上述核心邏輯部的 電路信息的配置存儲器，該設(shè)備控制方法包括電力供給步驟，對核心邏輯部和配置存儲器 供給電力；以及控制步驟，對于1個以上的處理區(qū)塊，在該處理區(qū)塊是未使用的情況下，與 向配置存儲器供給電力的電力供給路徑獨立地將向核心邏輯部供給電力的電力供給路徑 切斷。本發(fā)明的信息處理系統(tǒng)具備可編程設(shè)備；外部存儲機構(gòu)，儲存對上述可編程設(shè) 備分發(fā)的電路信息；以及外部電源機構(gòu)，驅(qū)動上述可編程設(shè)備；上述可編程設(shè)備具備1個 以上的處理區(qū)塊，該處理區(qū)塊包括進行由電路信息表示的運算的核心邏輯部、和用于存儲 設(shè)定于上述核心邏輯部的電路信息的配置存儲器；電力供給機構(gòu)，對核心邏輯部和配置存 儲器供給從上述外部電源機構(gòu)提供的電力；以及控制機構(gòu)，對于1個以上的處理區(qū)塊，在該 處理區(qū)塊是未使用的情況下，與向配置存儲器供給電力的電力供給路徑獨立地將向核心邏 輯部供給電力的電力供給路徑切斷。根據(jù)該結(jié)構(gòu)，對于不動作的核心邏輯部，能夠不使內(nèi)部狀態(tài)消失而進行電源切斷、 恢復(fù)，能夠削減由向上述核心邏輯部始終通電而產(chǎn)生的不需要的泄露電流所引起的消耗電 力，實現(xiàn)節(jié)電化。


圖1是表示有關(guān)實施方式1的可編程設(shè)備的結(jié)構(gòu)的框圖。圖2是用來詳細說明有關(guān)實施方式1的可編程設(shè)備的框圖。圖3是表示有關(guān)實施方式1的處理單元的構(gòu)造的圖。圖4是表示有關(guān)實施方式1的電源門控開關(guān)的例子的圖。圖5是有關(guān)實施方式1的可編程設(shè)備的整體控制流程圖。圖6是表示有關(guān)實施方式1的各處理區(qū)塊的單獨電力控制的流程圖。圖7(a)是表示對有關(guān)實施方式1的處理區(qū)塊分配的用戶電路的狀態(tài)機的例子的 圖。圖7(b)是表示用戶電路的功能模塊分配例的圖。圖7(c)是表示各功能模塊的待機狀 態(tài)信號的例子的圖。圖8是有關(guān)實施方式2的可編程設(shè)備的框圖。圖9是用來詳細說明有關(guān)實施方式2的可編程設(shè)備的框圖。圖10是有關(guān)實施方式2的可編程設(shè)備的整體控制流程圖。圖11是表示有關(guān)實施方式2的各處理區(qū)塊的單獨電力控制的流程圖。圖12是表示有關(guān)實施方式3的向動態(tài)可重構(gòu)設(shè)備的功能模塊分配及它們的待機 狀態(tài)信號的例子的圖，是搭載了有關(guān)本發(fā)明的可編程設(shè)備的信息處理系統(tǒng)的框圖。圖13是表示有關(guān)實施方式3的處理單元的構(gòu)造的圖。圖14是搭載了有關(guān)本發(fā)明的可編程設(shè)備的信息處理系統(tǒng)的框圖。標(biāo)號說明2可編程設(shè)備
11各處理區(qū)塊
12電源控制機構(gòu)
14 16電源配線
21配置存儲器
22核心邏輯
23,25電源門控開關(guān)
32存儲器單元
41處理邏輯
51移位寄存器
52配置定序器
100可編程設(shè)備
101邏輯塊
103邏輯單元
105配置存儲器
106核心邏輯
121各開關(guān)元件
123存儲器單元
301電源門控開關(guān)
501配置存儲器
503電力控制機構(gòu)
507核心邏輯
具體實施例方式以下，利用附圖對有關(guān)本發(fā)明的一實施方式的可編程設(shè)備進行說明。1.實施方式11. 1.結(jié)構(gòu)圖1是表示有關(guān)本發(fā)明的一實施方式的處理系統(tǒng)1的框圖。處理系統(tǒng)1包括可編程設(shè)備2、存儲可編程設(shè)備2中的電路的配置信息(Config) 的外部存儲機構(gòu)3、以及電源機構(gòu)4而構(gòu)成?？删幊淘O(shè)備2包括分別是邏輯處理單位且可編程的多個處理區(qū)塊(tile) 11 (11a、 lib……lli)、將上述配置信息分發(fā)給各處理區(qū)塊11而編程的配置控制機構(gòu)13、控制電源 機構(gòu)4輸出的電力的電力控制機構(gòu)12、和電源配線14 16而構(gòu)成。此外，處理區(qū)塊1 Ia 11 i包括保持上述配置信息的配置存儲器21、按照上述配置 存儲器21的存儲內(nèi)容進行運算處理的核心邏輯22、和用來控制向核心邏輯22的電源供給 的開啟/關(guān)閉的電源門控開關(guān)23而構(gòu)成。配置控制機構(gòu)13包括電源門控開關(guān)25、和控制向處理區(qū)塊11的數(shù)據(jù)輸入輸出的 數(shù)據(jù)控制部24?？删幊淘O(shè)備2通過對沒有分配功能或沒有設(shè)為激活(active)的核心邏輯22切斷 電源供給而實現(xiàn)節(jié)電化。在電源控制中，通過將核心邏輯22的內(nèi)部狀態(tài)保存到配置存儲器11中之后將核心邏輯22的電源切斷，并再次供給核心邏輯22的電源、將上述內(nèi)部狀態(tài)從配 置存儲器11向核心邏輯22恢復(fù)，從而在維持核心邏輯22的內(nèi)部狀態(tài)不消失的同時進行節(jié) 電化。以下，對結(jié)構(gòu)更詳細地說明。1.1.1.可編程設(shè)備2可編程設(shè)備2如上所述，包括多個處理區(qū)塊(tile) 11 (11a、lib……lli)、配置控 制機構(gòu)13、電力控制機構(gòu)12、和電源配線14 16而構(gòu)成。這里，處理區(qū)塊lib Ili的結(jié)構(gòu)與處理區(qū)塊Ila的結(jié)構(gòu)相同，所以對于可編程設(shè) 備2的結(jié)構(gòu)，主要說明圖1的用虛線包圍的部分——即處理區(qū)塊11a、配置控制機構(gòu)13、電 力控制機構(gòu)12、和電源配線14 16的結(jié)構(gòu)。圖2詳細示出了圖1中的用虛線包圍的部分。1. 1. 1. 1.處理區(qū)塊 11處理區(qū)塊Ila包括存儲從配置控制機構(gòu)13取得的配置信息(Config)的配置存 儲器21 ；根據(jù)其內(nèi)容實現(xiàn)算術(shù)及邏輯運算功能、及內(nèi)外的相互連接功能的核心邏輯22 ；和 控制是否向核心邏輯進行電源供給的電源門控開關(guān)72而構(gòu)成。(1)核心邏輯22核心邏輯22包括多個處理邏輯41 (41a、41b……)而構(gòu)成。圖3是表示處理邏輯41a的構(gòu)造的圖。另外，處理邏輯41b……的構(gòu)造與處理邏輯41a同樣，所以省略說明。處理邏輯41a包括進行算術(shù)、邏輯運算的邏輯塊101 ；和在與其他處理區(qū)塊和邏 輯塊之間進行數(shù)據(jù)的輸入輸出的互連線(inter connect) 102。在邏輯塊101中，集成有多個具有算術(shù)、邏輯運算功能的邏輯單元103 (邏輯單元 103a、103b......)。邏輯單元103包括作為基本運算元件的LUT (Look Up Table 查找表)111、保持 LUTlll的運算結(jié)果數(shù)據(jù)的D觸發(fā)器(D-flip flop, D_FF) 113、以及選擇輸出的多路轉(zhuǎn)換器 117而構(gòu)成。LUTlll是對η位(bit)的輸入、輸出1位的運算結(jié)果的基本運算元件，包括存儲器 單元114、和選擇器115而構(gòu)成。存儲器單元114是儲存2的η次方位的配置信息的存儲器，作為一例，由2的η次 方位的 SRAM (Static Random Access Memory)構(gòu)成。選擇器115從存儲在存儲器單元114中的2的η次方位的數(shù)據(jù)中，選擇對應(yīng)于η 位的輸入值(118)的1位的數(shù)據(jù)，輸出所選擇的1位的數(shù)據(jù)。D-FFl 13是用來保持LUT114的運算結(jié)果等的內(nèi)部狀態(tài)的寄存器。多路轉(zhuǎn)換器112由2輸入1輸出的選擇器116和存儲器單元117構(gòu)成。選擇器116按照記錄在存儲器單元117中的數(shù)據(jù)，輸出2個輸入中的1個?；ミB線102包括傳送數(shù)據(jù)的配線元件、和切換各配線元件的連接的開關(guān)盒104。上述配線元件與其他處理單元的配線元件連接。開關(guān)盒104如圖3所示，作為一例而包括6個開關(guān)元件121。各開關(guān)元件121包括傳輸晶體管(“^卜，> 夕^夕)122和存儲器單元123，在
8記錄在存儲器單元123中的數(shù)據(jù)是1的情況下傳輸晶體管122開啟，在數(shù)據(jù)是0的情況下 傳輸晶體管122關(guān)閉。S卩，通過變更記錄在各存儲器單元123中的數(shù)據(jù)，能夠自由地切換與位于上下左 右的其他處理區(qū)塊的連接。以上，處理邏輯41a、41b……分別需要多個2的η次方位的存儲器單元210、和1 位的存儲器單元211，還需要多個6組的1位存儲器單元212。如以上說明，在具有多個處理邏輯41的核心邏輯22內(nèi)集成有多個存儲器單元。(2)配置存儲器21配置存儲器21包括由多個存儲器單元32(32a、32b、……、32i)構(gòu)成的陣列；和 將指定一個存儲器單元32的全局地址(ADDR)解碼、輸出確定上述一個存儲器單元32的地 址Al A3的地址解碼機構(gòu)31而構(gòu)成。地址解碼機構(gòu)31將從配置控制機構(gòu)13輸入的全局地址(ADDR)解碼，確定由ADDR 指定的存儲器單元32(32a、32b、……、32i中的某一個)，輸出選擇所確定的存儲器單元32 所屬于的列的地址(A1、A2、A3中的某一個)。這里，圖2的存儲器單元32作為一例而為3X3的2維陣列構(gòu)造，但實際上具有為 了編程而需要的幾百 幾千個存儲器單元的陣列。存儲器單元32是保持從配置控制機構(gòu)13輸出的數(shù)據(jù)(D1、D2、D3)的存儲器。指定存儲器單元32a……32i中的、本存儲器單元所屬于的列的地址，由地址解碼 機構(gòu)31輸出，在對本存儲器單元所屬于的行輸出了數(shù)據(jù)的情況下，該存儲器單元接收并保 持數(shù)據(jù)。例如，在通過地址解碼機構(gòu)31，地址線515被驅(qū)動而指定地址A3，并從配置控制機 構(gòu)13對數(shù)據(jù)線77c輸出了數(shù)據(jù)D3的情況下，在存儲器單元32i中寫入數(shù)據(jù)D3。存儲器單元32通過由配置控制機構(gòu)13經(jīng)由信號線76輸入清空(clear)信號 (CLR)而將存儲內(nèi)容復(fù)位。電源門控開關(guān)23通過該開關(guān)的開啟/關(guān)閉而將核心邏輯22的電源配線16連接 /切斷，切換向核心邏輯22的電源供給的開啟/關(guān)閉。該開關(guān)的開啟/關(guān)閉通過由電力控制機構(gòu)12輸出的信號SLP_I#切換。電源門控開關(guān)23如圖4所示，有作為頭開關(guān)(header switch)而將p_M0S晶體管 插入到作為電源切斷的對象的邏輯電路的電源電壓Vdd側(cè)、作為腳開關(guān)(footer switch) 而將n-MOS晶體管插入到接地Vss側(cè)的情況。也可以是與現(xiàn)有技術(shù)(專利文獻1)同樣插入這兩個開關(guān)等其他結(jié)構(gòu)，但一般由于 n-MOS晶體管的電阻較小，所以使用腳開關(guān)的情況較多。關(guān)于用來控制這些電源門控開關(guān)的 休眠信號SLP (或者負邏輯的SLP#)，根據(jù)配置控制機構(gòu)13及處理區(qū)塊11的動作狀態(tài)而在 電力控制機構(gòu)12內(nèi)生成。此外，在本實施方式中，作為一例而做成了在處理區(qū)塊Ila的內(nèi)部中具有這些電 源門控開關(guān)，但并不限于此。例如也可以是在電力控制機構(gòu)12內(nèi)具有這些電源門控開關(guān)的 結(jié)構(gòu)，在此情況下，也可以是將開關(guān)插入到向多個處理區(qū)塊Ila的電源配線中、將它們一齊 電源切斷的結(jié)構(gòu)。這里，一般核心邏輯22被要求瞬間運算大量的數(shù)據(jù)，所以由閾值電壓較低的高速
9的晶體管構(gòu)成的情況較多，相應(yīng)地泄露電流較大。另一方面，配置存儲器21基本上如果配 置信息的裝載(load)結(jié)束則成為靜止?fàn)顟B(tài)，所以可以由泄露電流與核心邏輯22相比為百 分之一以下的很小的低速的晶體管構(gòu)成。對于本發(fā)明的配置存儲器21，也采用閾值電壓較高的晶體管，此外，對于柵極絕緣 膜也實現(xiàn)厚膜化或采用介電常數(shù)較高的high-k材料等而實現(xiàn)進一步的低泄露化，將高泄 露的核心邏輯22的內(nèi)部狀態(tài)電源切斷而使泄露大致為零，能夠?qū)⑵鋬?nèi)部狀態(tài)保持在低泄 露的配置存儲器21中，所以能夠進一步提高發(fā)明的效果。1. 1. 1. 2.配置控制機構(gòu)13配置控制機構(gòu)13包括控制包含在處理區(qū)塊Ila中的配置存儲器21的初始化及配 置信息的設(shè)定順序的配置定序器(configuration sequencer) 52、和將從外部存儲機構(gòu)3 輸入的配置信息(Config) —邊依次移位一邊儲存的移位寄存器51而構(gòu)成。(1)配置定序器52配置定序器52在將數(shù)據(jù)寫入到存儲器單元32的陣列中的情況下，通過選擇地址 輸出的地址線81a 81c中的1個而指定陣列的列，通過選擇數(shù)據(jù)輸出的數(shù)據(jù)線77a 77c 的1個而指定陣列的行，確定要寫入的存儲器單元32的行和列，將數(shù)據(jù)寫入到確定的存儲 器單元中。此外，配置定序器52在進行配置存儲器21的初始化的情況下，經(jīng)由信號線76輸 出清空信號CLR。信號線76連接在存儲器單元32的陣列中的所有的同列的存儲器陣列上，清空以 列單位進行，但也可以如上述向存儲器單元32的數(shù)據(jù)的寫入的例子那樣構(gòu)成為，使得能夠 指定單獨的存儲器單元而發(fā)送清空信號。具體而言，配置定序器52如果開始電力供給則發(fā)出配置存儲器的清空信號CLR而 進行其初始化，對于所有的處理區(qū)塊11的配置存儲器21，如上述那樣一邊依次變更全局地 址ADDR—邊以其存儲器單元32的列單位設(shè)定配置信息(Config) 78。(2)移位寄存器51此外，移位寄存器51串行地(serially)接收配置信息78。接著，將輸入的配置信息作為輸出數(shù)據(jù)(D1、D2、D3)518對要寫入的存儲器513所 屬的行，進行輸出。此外，地址解碼機構(gòu)516并不需要所有的處理區(qū)塊500的每個配置存儲器501中 都具有，也可以考慮將其輸出的地址線(A1、A2、A3)515連接在列方向的多個處理區(qū)塊的存 儲器單元上、將它們以列單位一齊編程，在此情況下地址解碼機構(gòu)516只要是每個處理區(qū) 塊的列具有的結(jié)構(gòu)就可以。(3)電源門控開關(guān)25電源門控開關(guān)25通過該開關(guān)的開啟/關(guān)閉而將數(shù)據(jù)控制部24的電源配線14連 接/切斷等，切換向核心邏輯22的電源供給的開啟/關(guān)閉。這里，作為一例，做成了在配置控制機構(gòu)13的內(nèi)部中具有這些電源門控開關(guān)25的 結(jié)構(gòu)，但也可以在其外部具有。例如，也可以是在電力控制機構(gòu)12內(nèi)具有的結(jié)構(gòu)，也可以將 開關(guān)插入到其他電源配線中。電源門控開關(guān)25如圖4所示，有作為頭開關(guān)而將p-MOS晶體管插入到作為電源切斷的對象的邏輯電路的電源電壓Vdd側(cè)、作為腳開關(guān)而將n-MOS晶體管插入到接地Vss側(cè) 的情況。也可以是與現(xiàn)有技術(shù)(專利文獻1)同樣插入這兩個開關(guān)等其他結(jié)構(gòu)，但一般由于 n-MOS晶體管的電阻較小，所以使用腳開關(guān)的情況較多。關(guān)于用來控制這些電源門控開關(guān)的休眠(sle印)信號SLP(或者負邏輯的SLP#)， 根據(jù)配置控制機構(gòu)13區(qū)塊而在電力控制機構(gòu)12內(nèi)生成。1. 1. 1. 3.電力控制機構(gòu)12電力控制機構(gòu)12將電源機構(gòu)4輸出的電源電壓VdcUVss經(jīng)由電源配線14 16 提供給配置控制機構(gòu)13及處理區(qū)塊11內(nèi)的配置存儲器21及核心邏輯22。另外，提供給它們的電源電壓Vdd并不一定必須是相同的，也可以利用安裝在電 力控制機構(gòu)12或電源機構(gòu)4中的開關(guān)電源(switching regulator)等分別供給不同的電 壓。電力控制機構(gòu)12包括電力定序器61。電力定序器61監(jiān)視配置控制機構(gòu)13及處理區(qū)塊11內(nèi)的核心邏輯22的動作狀態(tài)， 生成分別控制電源門控開關(guān)23、25的休眠控制信號(分別為SLP_c#、SLP_I#)71、72，控制 電力供給順序。由于核心邏輯22的內(nèi)部狀態(tài)(即處理邏輯41的寄存器值等)通過電源切斷而易 失，所以電力定序器61將用來在電源切斷前將這些寄存器的值寫回到對應(yīng)的存儲器單元 32中的狀態(tài)保存信號(Backup) 73、和用來在從電源切斷恢復(fù)時再次從存儲器單元32將值 設(shè)定到寄存器中的狀態(tài)恢復(fù)信號(Restore) 74輸出給處理區(qū)塊11a。這樣，能夠在電源切斷的前后不使核心邏輯22的內(nèi)部狀態(tài)消失、而在電源恢復(fù)時 以切斷前的內(nèi)部狀態(tài)再開始動作。1.2.動作圖5是表示可編程設(shè)備1的整體控制的流程圖。首先，用戶將可編程設(shè)備1啟動(boot)。此時，電力控制機構(gòu)12將休眠控制信號SLP_c#取否(這里由于是負邏輯，所以從 “0”變化為“1”)，使電源門控開關(guān)25成為開啟狀態(tài)，開始向配置控制機構(gòu)13的電力供給 (步驟Si)。配置控制機構(gòu)13內(nèi)的配置定序器52，如果開始電力供給則斷言(assert)配置存 儲器的清空信號CLR而進行其初始化(步驟S2)。接著，對所有處理區(qū)塊11的配置存儲器21，如上述那樣一邊依次變更全局地址 ADDR —邊以其存儲器單元32的列單位設(shè)定配置信息(Config)(步驟S3)。如果步驟S3結(jié)束，則電力控制機構(gòu)12斷言將向配置控制機構(gòu)13的電力供給切斷 的休眠控制信號(31^_(#)(從“1”變換為“0”)，將電源門控開關(guān)25設(shè)為關(guān)閉(步驟S4)。然后，電力控制機構(gòu)12監(jiān)視這些處理區(qū)塊11各自的動作狀態(tài)，直到結(jié)束對所有處 理區(qū)塊11分配的處理。對于動作結(jié)束后的處理區(qū)塊11，進行將向其核心邏輯22的電力供 給切斷的控制(步驟S5)。圖6是表示步驟S5、即各處理區(qū)塊500的單獨電力控制的詳細情況的流程圖。電力控制機構(gòu)12確認表示作為控制對象的處理區(qū)塊11是待機狀態(tài)(非激活狀 態(tài))還是激活狀態(tài)的待機狀態(tài)信號，在其表示激活狀態(tài)的情況下開始處理(步驟Sll)。
該待機狀態(tài)信號作為一例，由用戶設(shè)計的邏輯電路(用戶電路)生成。對于該用戶電路，利用圖7補充說明。例如，考慮將圖7(a)所示那樣的、由在從空閑(idle)狀態(tài)(200)啟動后依次執(zhí)行 任務(wù)(task) A (201)、任務(wù)B (202)、任務(wù)C (203)之后，再次轉(zhuǎn)移到空閑狀態(tài)(200)的狀態(tài)機 控制的用戶電路，分配給圖7 (b)所示的可編程設(shè)備204而執(zhí)行的情況。在此情況下，在將分別執(zhí)行這些任務(wù)A、B、C的電路模塊A(205) ,B (206) ,C(207)分 配給可編程設(shè)備204內(nèi)的多個處理區(qū)塊208的情況下(圖7 (b))，生成模塊A (205)、B (206)、 C(207)的待機狀態(tài)信號，以使其僅在對自己分配的任務(wù)的執(zhí)行中表示激活狀態(tài)、除此以外 表示非激活的狀態(tài)(圖7(c))。此外，生成沒有功能分配的未使用區(qū)域209的處理區(qū)塊的待機狀態(tài)信號，以使其 總是表示待機狀態(tài)。另外，待機狀態(tài)信號不僅由用戶電路明確地設(shè)計，也可以考慮根據(jù)其設(shè)計數(shù) 據(jù)(RTL :Register Transfer Level,寄存器傳輸級)通過 EDA(ElectronicDesign Automation 電子設(shè)計自動化)工具檢測上述那樣的狀態(tài)信息而自動生成。相同模塊內(nèi)的多個處理區(qū)塊中的待機狀態(tài)信號是共通的，電力控制機構(gòu)12能夠 通過這樣的待機狀態(tài)信號監(jiān)視各處理區(qū)塊的動作狀態(tài)。以上，結(jié)束關(guān)于用戶電路的說明，回到流程圖的說明。電力控制機構(gòu)12如果檢測到處理區(qū)塊11是激活狀態(tài)，則將休眠控制信號(SLP_ W取否(從“0”變換為“1”)，將電源門控開關(guān)23設(shè)為開啟狀態(tài)，對核心邏輯22開始電源 供給(步驟S12)。接著，斷言狀態(tài)恢復(fù)信號(Restore)，使核心邏輯22內(nèi)的處理邏輯41的內(nèi)部狀態(tài) 寄存器的內(nèi)容從對應(yīng)于內(nèi)部狀態(tài)寄存器的存儲器單元32被裝載(步驟S13)。接著，如果內(nèi)部狀態(tài)的恢復(fù)結(jié)束，則處理區(qū)塊11成為動作狀態(tài)，所以電力控制機 構(gòu)12進行監(jiān)視直到處理區(qū)塊11的待機狀態(tài)信號表示待機狀態(tài)(步驟S14)。如果檢測到成為待機狀態(tài)，則電力控制機構(gòu)12斷言狀態(tài)保存信號(Backup)，使核 心邏輯22的處理邏輯41的內(nèi)部狀態(tài)寄存器的內(nèi)容寫回到對應(yīng)的存儲器單元32中(步驟
515)。接著，如果內(nèi)部狀態(tài)保存(步驟S15)結(jié)束，則斷言休眠控制信號(SLP_I#)(從“1” 變化為“0”)，將電源門控開關(guān)23設(shè)為關(guān)閉狀態(tài)，將向核心邏輯22的電力供給切斷(步驟
516)。并且，如果對該處理區(qū)塊11分配的處理沒有結(jié)束，則再次監(jiān)視待機狀態(tài)信號，進 行等待直到成為激活狀態(tài)(步驟Sll)，在已結(jié)束的情況下將該處理區(qū)塊500各自的單獨電 力控制結(jié)束(步驟S17)。2.實施方式2在實施方式1中，如圖7(b)所示，在將用戶電路分配給可編程設(shè)備時，并不必然使 用所有的處理區(qū)塊，根據(jù)分配方式，一部分處理區(qū)塊為未使用區(qū)域209。雖然不需要向作為未使用區(qū)域209的處理區(qū)塊進行電力供給，但在實施方式1的 處理系統(tǒng)的結(jié)構(gòu)中，不能將向配置存儲器的電力供給切斷。此外，配置存儲器可以由低泄露的晶體管構(gòu)成，但如果其容量變大，則有作為整體的泄露電力不能忽視的情況。所以，在本實施方式2中，對于上述未使用的處理區(qū)塊的配置存儲器也能夠進行 電源切斷而構(gòu)成可編程設(shè)備，實現(xiàn)了進一步的節(jié)電化。以下，以與實施方式1的差異點為中心進行說明。2. 1.結(jié)構(gòu)圖8是表示有關(guān)實施方式2的處理系統(tǒng)的圖。有關(guān)實施方式2的處理系統(tǒng)，在配置存儲器21與電力控制機構(gòu)12之間設(shè)有電源 門控開關(guān)301，這一點與有關(guān)實施方式1的處理系統(tǒng)不同。圖9詳細示出在圖8中用虛線包圍的部分。如圖9所示，在連接配置存儲器21和電力控制機構(gòu)12的電源配線15上插入了電 源門控開關(guān)301。并且，電力控制機構(gòu)12中的電力定序器61除了在實施方式1中說明的信號以外， 還生成控制電源門控開關(guān)301的休眠控制信號(分別為SLP_m#)302，對電源門控開關(guān)301 供給，控制向配置存儲器的電力供給的開啟/關(guān)閉。這里，如利用圖7(b)在上文中說明的那樣，在將用戶電路分配給可編程設(shè)備時有 產(chǎn)生沒有功能分配的未使用區(qū)域209的情況，所以，在本實施方式中，關(guān)于有關(guān)未使用區(qū)域 209的處理區(qū)塊中的存儲器單元的配置信息，包括表示功能分配的有無的分配標(biāo)志而構(gòu)成。電力控制機構(gòu)12在有關(guān)包含在處理區(qū)塊中的存儲器單元的配置信息中的分配標(biāo) 志表示沒有功能分配的情況下，對于該處理區(qū)塊，將表示電力供給關(guān)閉的SLP_m#，提供給有 關(guān)該存儲器單元的電源門控開關(guān)301。電源門控開關(guān)301按每個處理區(qū)塊設(shè)置，但也可以按每個存儲器單元設(shè)置，也可 以按照其他單位、例如每3個存儲器單元進行設(shè)置等。2. 2.動作圖10是表示有關(guān)本實施方式的可編程設(shè)備1的整體控制的流程圖。圖10在步驟S31、步驟S32中與實施方式1的圖5不同，其他步驟相同。在步驟S31中，在有關(guān)實施方式2的可編程設(shè)備2中，對于處理區(qū)塊1 Ia內(nèi)的配置 存儲器12也默認為電源切斷狀態(tài)，所以在剛剛啟動之后，除了配置控制機構(gòu)13以外還進行 向各配置存儲器21的電力供給(步驟S31)。圖11詳細示出步驟S32。圖11對應(yīng)于實施方式1的圖6，在步驟S41和步驟S42中與圖6不同。在步驟S41中，電力控制機構(gòu)12判斷表示功能分配的有無的分配標(biāo)志，判斷向控 制對象的處理區(qū)塊Ila的功能分配的有無(S41)，在有功能分配的情況下(步驟S41 =Y, 是)，進行作為步驟Sll S17已經(jīng)說明的動作。在沒有功能分配的情況下(步驟S41 :N，否)，斷言休眠控制信號(SLP_m#)(從“1” 變化為“0”)，將電源門控開關(guān)30設(shè)為關(guān)閉狀態(tài)，將向配置存儲器12的電力供給切斷(步 驟S42)，結(jié)束該單獨的電力控制。如以上說明，不僅是待機狀態(tài)的核心邏輯22，對于沒有功能分配的處理區(qū)塊Ila 也進行電源切斷，與上述實施方式1相比得到進一步的節(jié)電效果。3.實施方式3
在實施方式2中，對用戶電路進行圖7(b)所示那樣的功能分配，如圖7(c)那樣動 作，以使得同時僅有1個模塊成為激活狀態(tài)。在此情況下，設(shè)備的大部分成為非激活的待機 狀態(tài)，電路資源的利用效率較低。有關(guān)實施方式3的可編程設(shè)備是在動作中能夠變更配置的動態(tài)可重構(gòu)設(shè)備。具體而言，如圖12所示，對于1個設(shè)備400，一邊動態(tài)地以時分割方式分配模塊 A (401)、模塊B (402)、模塊C (403) —邊進行處理。這里，在從模塊A(401)向模塊B(402)配置變更時，即使與上述實施方式同樣地將 屬于模塊A(401)的處理區(qū)塊的內(nèi)部狀態(tài)保存到對應(yīng)的(儲存有將其初始化的結(jié)構(gòu)信息的) 存儲器單元中，由于在該存儲器單元上被覆蓋寫入下個模塊B(402)的配置信息，所以在狀 態(tài)機循環(huán)一周而再次配置變更為模塊A(401)的情況下，上次的處理結(jié)果已被破壞，也不能繼續(xù)。此外，如果利用外部的存儲機構(gòu)進行這樣的數(shù)據(jù)的保存，則配置變更時需要的時 間變多，不能發(fā)揮動態(tài)可重構(gòu)的優(yōu)點。有關(guān)本實施方式3的可編程設(shè)備構(gòu)成為，使得在上述那樣的配置變更時也能夠保 存內(nèi)部狀態(tài)。3. 1.結(jié)構(gòu)圖13所示的實施方式3的處理區(qū)塊Ila與圖9所示的實施方式1的結(jié)構(gòu)相比，在 配置存儲器21內(nèi)設(shè)有擴展存儲區(qū)域500，這一點不同。在擴展存儲區(qū)域500中，保存核心邏輯22的處理邏輯41a等的內(nèi)部狀態(tài)。3. 2.動作實施方式3的可編程設(shè)備的整體控制流程圖用已經(jīng)說明的圖6表示。電力控制機構(gòu)的各處理區(qū)塊的單獨控制的流程圖用圖7表示。但是，在圖7中，內(nèi)部狀態(tài)恢復(fù)S13和內(nèi)部狀態(tài)保存S15的詳細動作與實施方式1 不同。在本實施方式的內(nèi)部狀態(tài)恢復(fù)S13中，對于核心邏輯22的處理邏輯41a等的內(nèi)部 狀態(tài)，在剛啟動后的最初的恢復(fù)時用儲存在對應(yīng)的存儲器32中的配置信息的值，進行初始 化。此外，在本實施方式的內(nèi)部狀態(tài)保存S15中，恢復(fù)保存在擴展存儲區(qū)域500中的值。這樣，在本實施方式中，通過利用擴展存儲區(qū)域500進行處理邏輯41的內(nèi)部狀態(tài) 的保存、恢復(fù)，從而不僅在核心邏輯22的電源斷開時，在配置變更時，也能夠?qū)⑵鋬?nèi)部狀態(tài) 在處理區(qū)塊11內(nèi)保持在本地，能夠?qū)崿F(xiàn)從電源斷開的恢復(fù)及配置變更時的內(nèi)部狀態(tài)的恢 復(fù)的高速化。4.變形例另外，基于上述實施方式說明了本發(fā)明，但本發(fā)明并不限于上述實施方式，在不脫 離本發(fā)明的主旨的范圍內(nèi)當(dāng)然能夠加以各種變更。(1)關(guān)于處理區(qū)塊，如圖2所示，對包括配置存儲器21、核心邏輯22、電源門控開關(guān) 23的結(jié)構(gòu)進行了說明，但本結(jié)構(gòu)是一例，并不限于此。此外，關(guān)于處理邏輯，也如圖3所示，對包括各1個邏輯塊101、互連線102的結(jié)構(gòu)進行了說明，但本結(jié)構(gòu)是一例，并不限于此。既可以變更各結(jié)構(gòu)要素的數(shù)量、結(jié)構(gòu)要素間的相互的連接，也可以將各結(jié)構(gòu)要素 做成其他結(jié)構(gòu)。例如，既可以變更邏輯塊、互連線的數(shù)量、它們的相互的連接，也可以不使用LUT 而構(gòu)成邏輯塊。(2)本發(fā)明的可編程設(shè)備如圖14所示，在具備CPU、主存儲器、外圍設(shè)備及對它們 供給電力的電源裝置等的信息處理系統(tǒng)中，可以在CPU內(nèi)以寄存器文件或進行存儲器內(nèi)的 數(shù)據(jù)處理的可編程數(shù)據(jù)路徑的形式、或在該CPU的外部以卸載運算處理的可編程協(xié)處理器 那樣的形式搭載。(3)上述各裝置具體而言是由微處理器、R0M、RAM、硬盤單元、顯示器單元、鍵盤、鼠 標(biāo)等構(gòu)成的計算機系統(tǒng)。在上述RAM或上述硬盤單元中，存儲有計算機程序。通過上述微 處理器按照上述計算機程序動作，各裝置實現(xiàn)其功能。這里，計算機程序是為了實現(xiàn)規(guī)定的 功能，將表示對計算機的指令的命令代碼組合多個而構(gòu)成的。這里，各裝置并不限于包括微處理器、ROM、RAM、硬盤單元、顯示器單元、鍵盤、鼠標(biāo) 等的全部的計算機系統(tǒng)，也可以是由它們的一部分構(gòu)成的計算機系統(tǒng)。(4)構(gòu)成上述各裝置的結(jié)構(gòu)要素的一部分或全部也可以由1個系統(tǒng)LSI (Large Scale Integration:大規(guī)模集成電路)構(gòu)成。系統(tǒng)LSI是將多個構(gòu)成部分集成在1個芯片 上而制造的超多功能LSI，具體而言，是包括微處理器、R0M、RAM等而構(gòu)成的計算機系統(tǒng)。在 上述RAM中存儲有計算機程序。通過上述微處理器按照上述計算機程序動作，系統(tǒng)LSI實 現(xiàn)其功能。它們既可以單獨地1芯片化，也可以包含一部分或全部而單芯片化。此外，這里設(shè)為系統(tǒng)LSI，但根據(jù)集成度的差異，也有稱作IC、系統(tǒng)LSI、超級 (super)LSI、超大(ultra)LSI 的情況。此外，集成電路化的方法并不限于LSI，也可以通過專用電路或通用處理器實現(xiàn)。 也可以使用在LSI制造后能夠編程的FPGA(Field ProgrammableGate Array 現(xiàn)場可編程 門陣列)、或能夠重新配置LSI內(nèi)部的電路單元的連接及設(shè)定的可重構(gòu)處理器。進而，如果因半導(dǎo)體技術(shù)的進步或派生的其他技術(shù)而出現(xiàn)代替LSI的集成電路化 的技術(shù)，則當(dāng)然也可以利用該技術(shù)進行功能塊的集成化。有可能是生物技術(shù)的應(yīng)用等。(5)構(gòu)成上述各裝置的結(jié)構(gòu)元件的一部分或全部也可以由相對于各裝置可拆裝的 IC卡或單體的模塊構(gòu)成。上述IC卡或上述模塊是由微處理器、R0M、RAM等構(gòu)成的計算機系 統(tǒng)。上述IC卡或上述模塊也可以包括上述超多功能LSI。通過微處理器按照計算機程序動 作，上述IC卡或上述模塊實現(xiàn)其功能。該IC卡或該模塊也可以具有耐篡改性。(6)本發(fā)明也可以是上述所示的方法。此外，也可以是通過計算機實現(xiàn)這些方法的 計算機程序，也可以是由上述計算機程序構(gòu)成的數(shù)字信號。此外，本發(fā)明也可以是將上述計算機程序或上述數(shù)字信號記錄到計算機能夠讀取 的記錄媒體——例如軟盤、硬盤、CD-ROM、MO、DVD、DVD-ROM、DVD-RAM、BD (Blu-ray Disc 藍 光光盤)、半導(dǎo)體存儲器等中而成的產(chǎn)品。此外，也可以是記錄在這些記錄媒體中的上述計 算機程序或上述數(shù)字信號。此外，本發(fā)明也可以是將上述計算機程序或上述數(shù)字信號經(jīng)由電氣通信線路、無 線或有線通信線路、以因特網(wǎng)為代表的網(wǎng)絡(luò)、數(shù)字廣播等傳送的系統(tǒng)。
15
此外，也可以通過將上述程序或上述數(shù)字信號記錄到上述記錄媒體中并移送、或 者通過將上述程序或上述數(shù)字信號經(jīng)由上述網(wǎng)絡(luò)等移送，由獨立的其他計算機系統(tǒng)實施。(7)也可以將上述實施方式及上述變形例分別組合。工業(yè)實用性有關(guān)本發(fā)明的可編程設(shè)備搭載在要求節(jié)電、從電源切斷狀態(tài)的高速的啟動的信息 處理裝置等中，由該信息處理設(shè)備的制造商等制造、轉(zhuǎn)移等。
1權(quán)利要求
一種可編程設(shè)備，其特征在于，具備1個以上的處理區(qū)塊，該處理區(qū)塊包括進行由電路信息表示的運算的核心邏輯部、和用于存儲設(shè)定于上述核心邏輯部的電路信息的配置存儲器；電力供給機構(gòu)，對核心邏輯部和配置存儲器供給電力；以及控制機構(gòu)，對于1個以上的處理區(qū)塊，在該處理區(qū)塊是未使用的情況下，與向配置存儲器供給電力的電力供給路徑獨立地將向核心邏輯部供給電力的電力供給路徑切斷。
2.如權(quán)利要求1所述的可編程設(shè)備，其特征在于，上述控制機構(gòu)在將向上述核心邏輯部供給電力的電力供給路徑切斷的情況下，不切斷 向上述配置存儲器供給電力的電力供給路徑。
3.如權(quán)利要求2所述的可編程設(shè)備，其特征在于，在對該處理區(qū)塊分配了功能、將該處理區(qū)塊的動作臨時中斷的情況下，上述控制機構(gòu) 不將向包含在該處理區(qū)塊中的配置存儲器供給電力的電力供給路徑切斷，而將向包含在該 處理區(qū)塊中的核心邏輯部供給電力的電力供給路徑切斷。
4.如權(quán)利要求2所述的可編程設(shè)備，其特征在于，在沒有對該處理區(qū)塊分配功能的情況下，上述控制機構(gòu)將向包含在該處理區(qū)塊中的配 置存儲器及核心邏輯部供給電力的電力供給路徑分別切斷。
5.如權(quán)利要求4所述的可編程設(shè)備，其特征在于，在對該處理區(qū)塊分配功能的情況下，上述控制機構(gòu)在核心邏輯部中設(shè)定電路信息。
6.如權(quán)利要求1所述的可編程設(shè)備，其特征在于，上述控制機構(gòu)在將向上述核心邏輯部供給電力的電力供給路徑切斷的情況下，在切斷 前利用上述配置存儲器保存上述核心邏輯部的內(nèi)部狀態(tài)，在連接上述電力供給路徑的情況 下，在連接后將上述內(nèi)部狀態(tài)恢復(fù)到上述核心邏輯部中。
7.如權(quán)利要求6所述的可編程設(shè)備，其特征在于，上述控制機構(gòu)在保存上述核心邏輯部的內(nèi)部狀態(tài)的情況下，使其保存到上述配置存儲 器中的儲存上述核心邏輯部的初始設(shè)定的區(qū)域中。
8.如權(quán)利要求7所述的可編程設(shè)備，其特征在于，上述控制機構(gòu)在恢復(fù)上述核心邏輯部的內(nèi)部狀態(tài)的情況下，從儲存上述初始設(shè)定的區(qū) 域中讀出上述內(nèi)部狀態(tài)而設(shè)定到上述核心邏輯部中。
9.如權(quán)利要求6所述的可編程設(shè)備，其特征在于，上述控制機構(gòu)在保存上述核心邏輯部的內(nèi)部狀態(tài)的情況下，使其保存到上述配置存儲 器中的與儲存上述核心邏輯部的初始設(shè)定的區(qū)域不同的區(qū)域中。
10.如權(quán)利要求1所述的可編程設(shè)備，其特征在于，上述配置存儲器由閾值電壓比上述核心邏輯部所具有的晶體管的閾值電壓高的晶體 管構(gòu)成。
11.如權(quán)利要求1所述的可編程設(shè)備，其特征在于，上述配置存儲器由柵極絕緣膜的絕緣性比上述核心邏輯部所具有的晶體管的柵極絕 緣膜的絕緣性高的晶體管構(gòu)成。
12.—種設(shè)備控制方法，控制具備1個以上的處理區(qū)塊的可編程設(shè)備，該處理區(qū)塊包 括進行由電路信息表示的運算的核心邏輯部；和用于存儲設(shè)置于上述核心邏輯部的電路信息的配置存儲器，其特征在于， 該設(shè)備控制方法包括電力供給步驟，對核心邏輯部和配置存儲器供給電力；以及控制步驟，對于1個以上的處理區(qū)塊，在該處理區(qū)塊是未使用的情況下，與向配置存儲 器供給電力的電力供給路徑獨立地將向核心邏輯部供給電力的電力供給路徑切斷。
13. 一種信息處理系統(tǒng)，其特征在于， 具備可編程設(shè)備；外部存儲機構(gòu)，儲存對上述可編程設(shè)備分發(fā)的電路信息；以及 外部電源機構(gòu)，驅(qū)動上述可編程設(shè)備； 上述可編程設(shè)備具備1個以上的處理區(qū)塊，該處理區(qū)塊包括進行由電路信息表示的運算的核心邏輯部、和用 于存儲設(shè)定于上述核心邏輯部的電路信息的配置存儲器；電力供給機構(gòu)，對核心邏輯部和配置存儲器供給從上述外部電源機構(gòu)提供的電力；以及控制機構(gòu)，對于1個以上的處理區(qū)塊，在該處理區(qū)塊是未使用的情況下，與向配置存儲 器供給電力的電力供給路徑獨立地將向核心邏輯部供給電力的電力供給路徑切斷。
全文摘要
提供一種能夠在降低消耗電力的同時高速地動作的可編程設(shè)備?？删幊淘O(shè)備(2)具備包括配置存儲器(21)和核心邏輯(22)的多個處理區(qū)塊(11)、將它們編程的配置控制機構(gòu)(13)、和根據(jù)它們的動作狀態(tài)將電力供給切斷的電力控制機構(gòu)(12)，通過將核心邏輯(22)的內(nèi)部狀態(tài)保存到配置存儲器(11)中后將核心邏輯(22)的電源切斷，并再次供給核心邏輯(22)的電源，將上述內(nèi)部狀態(tài)從配置存儲器(21)向核心邏輯(22)恢復(fù)，從而能夠在維持內(nèi)部狀態(tài)的同時實現(xiàn)節(jié)電化。
文檔編號H03K19/00GK101971500SQ20088001605
公開日2011年2月9日 申請日期2008年9月18日 優(yōu)先權(quán)日2007年11月13日
發(fā)明者西岡伸一郎 申請人:松下電器產(chǎn)業(yè)株式會社