專利名稱：一種改進(jìn)的放大器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種改進(jìn)的放大器，并且特別涉及一種CMOS推挽 式放大器。
背景技術(shù)：
此處將參考圖1來描述一種已知的CMOS推挽式放大器。已知 的CMOS推挽式放大器10包括連接在電壓供給端Vdd與GND之間 的PMOS晶體管MP1禾卩NMOS晶體管MN1 。由電壓源VRF和源電 阻Rwe來向放大器IO提供輸入信號，并且將來自放大器10的輸出 信號饋送給負(fù)載電阻R^d。電阻器Rft提供偏壓、輸入匹配以及對增 益的控制。電容器Csup在電壓供給端Vdd與GND之間實(shí)現(xiàn)高頻低 阻抗，使任何可能呈現(xiàn)在Vdd與GND之間的RF信號衰減。
MOS晶體管的漏電流大致取決于如等式(1)中所示的晶體管 的幾何特性
々"fUm)2............(1)
其中，4是漏電流，^是取決于所使用工藝的常量，W是晶體管 的寬度，并且L是晶體管的長度，^,是施加在晶體管柵極端和源極端
之間的電壓，并且R，H是晶體管的門限電壓。
晶體管MP1和MN1均具有約為300mV的電壓門限(rra )。如 果使用匹配的晶體管來實(shí)現(xiàn)MOS晶體管對，則輸出(和輸入)的DC 電壓通常為電源電壓的一半。當(dāng)不提供輸入信號VRF時(shí)，則電路處于 平衡狀態(tài)，晶體管MP1和MN1均導(dǎo)通并且具有^,二vdd/2。處于平衡 狀態(tài)時(shí)，偏置電流IwAs分別取決于PMOS和NMOS晶體管的門限值 〖；而流經(jīng)晶體管MP1和MN1。
這種CMOS推挽式模擬放大器可以獲得作為低噪、寬帶放大器
6的應(yīng)用，用于對射頻(RF)信號進(jìn)行放大。
使用包括串聯(lián)連接在電壓供給端的正極和負(fù)極之間的兩個晶體
管的電路存在的一個問題是電源電壓電平的很小的電壓變化會導(dǎo)致 流經(jīng)所述兩個晶體管的偏置電流ImAS的很大的變化。參考圖1所示 的電路以及上述等式(l)，流經(jīng)晶體管MN1和MN2的每個的漏(偏 置)電流與(4S-Kffl)的平方成比例。例如，如果VoD為1.2V，并 且兩個晶體管MP1和MN1的J^為0.3V， Vdd増加到1.3V (1.083 倍)則導(dǎo)致兩個晶體管MP1和MN1的J^電壓升高0.05V，從而導(dǎo)致
DC偏置電流以如下倍數(shù)增大
/Wo (1.3F) (0.65 —0.3)20.1225 ,,, ,,、
-=-=-= 1.36............(2)
歷一1.2P0(0.6 _ 0.3)2 0.9
因此，電源電壓以1.083倍增大則導(dǎo)致偏置電流以更大的1.36 倍增大。因此，即使電源電壓電平的很小的變化也會使整體功率消耗 難以預(yù)測，并且還會導(dǎo)致輸入和輸出阻抗、增益以及放大器的噪聲特 性的改變。
這些改變使得與兩個串聯(lián)晶體管有關(guān)的電路的設(shè)計(jì)復(fù)雜化，并 且使得電路的穩(wěn)定運(yùn)行難以實(shí)現(xiàn)。

發(fā)明內(nèi)容
因此，本發(fā)明的目的是改進(jìn)已知技術(shù)。
根據(jù)本發(fā)明的第一方面，提供了一種電路，該電路包括串聯(lián)連 接在電壓供給端的正極和負(fù)極之間的兩個晶體管，所述電路還包括控
制電路，其用于
-測量電路的電流或電壓參數(shù)，其表示流經(jīng)上述兩個晶體管的 偏置電流；以及
-響應(yīng)于所測量的參數(shù)來改變至少一個晶體管的主體電壓，從 而保持所述偏置電流處于目標(biāo)電平。
因此，本發(fā)明提供了一種電路，該電路可以修改至少一個晶體 管的主體電壓，從而保持偏置電流的穩(wěn)定。對至少一個晶體管的主體 電壓的修改用于控制至少一個晶體管的門限電壓，并且所述至少一個
7晶體管的門限電壓對偏置電流電平具有直接影響。這是因?yàn)楫?dāng)不改變 其他因素時(shí)，門限電壓的減小將導(dǎo)致偏置電流的增大。
可通過測量表示偏置電流當(dāng)前電平的電路的電流或電壓參數(shù)來 確定用于使偏置電流保持目標(biāo)電平期望的主體電壓。例如，如果測量 所得的當(dāng)前電平略高于或略低于所述目標(biāo)電平時(shí)，則可以改變主體電 壓來使當(dāng)前電平更接近目標(biāo)電平。
偏置電流的穩(wěn)定使得更容易預(yù)測電路的功率消耗，并且改進(jìn)了 電路的輸入和輸出阻抗、增益以及噪聲特性的穩(wěn)定性。此外，保持偏 置電流的穩(wěn)定有助于防止電源供給電壓的改變進(jìn)入信號路徑，從而改 進(jìn)了電源抑制(Power Supply Rejection)。
有利地，所述兩個晶體管可以是NMOS晶體管和PMOS晶體管。 使用適當(dāng)?shù)腎C生產(chǎn)工藝，可以把這些晶體管布置在隔離井中，并且 可以容易地控制這些晶體管的主體電壓。此外，所述兩個晶體管可以 一起形成用于模擬放大器應(yīng)用的推挽式AB類放大器，這對本領(lǐng)域技 術(shù)人員來說是顯然的。這些放大器電路可以級聯(lián)形成多級放大器，以 實(shí)現(xiàn)與單級放大器相比更高級別的增益。
所測量的表示偏置電流電平的參數(shù)是其值隨偏置電流電平的改 變而改變的參數(shù)。這與該參數(shù)是否引起偏置電流的改變、該偏置電流 是否引起該參數(shù)的改變或者另一因素是否引起該偏置電流和該參數(shù) 一起改變無關(guān)。 有利地，所測量的參數(shù)可以是電源電壓電平，該電源電壓電平 是正電源電壓電平與負(fù)電源電壓電平之間的電壓差。所述電源電壓電 平表示偏置電流電平，因?yàn)楫?dāng)不改變所有其他因素時(shí)，增大的電源電 壓電平將導(dǎo)致偏置電流電平的增大。因此，如果所測量的電源電壓電 平增大，則可通過改變至少一個晶體管的主體電壓來使至少一個晶體 管的門限電壓增大，從而抵消增大的電源電壓對偏置電流電平的影 響。
如果所測量的電源電壓電平減小，則可通過改變至少一個晶體 管的主體電壓來使至少一個晶體管的門限電壓減小，從而抵消減小的 電源電壓對偏置電流電平的影響。有利地，所述控制電路可以包括至少一個復(fù)制晶體管(replica transistor)，其用于確定應(yīng)該施加到所述兩個晶體管的至少一個晶體 管的主體電壓電平。每個復(fù)制晶體管可以連接到電壓供給端的正極和 負(fù)極之間串聯(lián)的各恒定電流源，并且可以改變復(fù)制晶體管的主體電壓 電平從而保持復(fù)制晶體管與各恒定電流源之間的連接的穩(wěn)定電壓。
接著將所述至少一個復(fù)制晶體管的主體電壓電平用于改變兩個 晶體管的至少一個的主體電壓電平。術(shù)語"復(fù)制"用于表示復(fù)制晶體 管有效地復(fù)制兩個晶體管中的一個，從而可以準(zhǔn)確地確定用于給定電 源電壓電平的正確主體電壓。
可選地，所測量的參數(shù)可以是偏置電流自身的電平。如果所測 量的流經(jīng)兩個晶體管的偏置電流電平高于目標(biāo)電平，則可通過改變至 少一個晶體管的主體電壓來使兩個晶體管的至少一個晶體管的門限 電壓增大，從而將偏置電流電平減小為目標(biāo)電平。
如果所測量的偏置電流電平低于目標(biāo)電平，則可通過改變至少 一個晶體管的主體電壓來使至少一個晶體管的門限電壓減小，從而使
偏置電流電平增大到目標(biāo)電平。
根據(jù)本發(fā)明的第二方面，提供了一種用于保持電路的偏置電流 處于目標(biāo)電平的方法，所述電路包括串聯(lián)連接在電壓供給端的正極和 負(fù)極之間的兩個晶體管，該電路還包括控制電路，并且所述方法包括
-使用控制電路來測量電路的電流或電壓參數(shù)，所述參數(shù)表示 流經(jīng)所述兩個晶體管的偏置電流；以及
-響應(yīng)于所測量的參數(shù)使用控制電路來改變至少一個晶體管的 主體電壓，從而保持偏置電流處于目標(biāo)電平。


參考下文所描述的實(shí)施例來說明，本發(fā)明的這些以及其他方面 將很明顯。
圖1示出了現(xiàn)有技術(shù)已知的并在上文討論的CMOS放大器電路 的電路圖2示出了根據(jù)本發(fā)明的實(shí)施例的CMOS放大器電路的電路9圖3示出了圖2的實(shí)施例中使用的控制電路的電路圖4a和圖4b示出了圖2的實(shí)施例中使用的替代控制電路的不 同部分的電路圖5示出了圖4b的電路的替代實(shí)現(xiàn)方式的電路圖；以及 圖6示出了根據(jù)本發(fā)明的另 一個實(shí)施例的電路的電路圖。 相同或相似的參考符號表示相同或相似的特征。
具體實(shí)施例方式
圖2中所示的CMOS放大器電路24包括NMOS晶體管MN2和 PMOS晶體管MP2。兩個晶體管MN2和MP2的漏極端串聯(lián)連接在 一起并且形成所述電路的輸出。兩個晶體管MN2和MP2的柵極端連 接在一起并且形成所述電路的輸入端Vin。 NMOS晶體管MN2的源 極端連接到負(fù)電源供給端GND，并且PMOS晶體管MP2的源極端連 接到正電源供給端VDD?？刂齐娐?5分別向晶體管MN2和MP2的 主體端子施加電壓信號VB1和VB2。
偏置電流Iwaw從正的VDD通過兩個串聯(lián)的晶體管流向負(fù)的 GND電源供給端。偏置電流ImA^使放大器的DC工作點(diǎn)偏置。所述 DC工作點(diǎn)是指如本領(lǐng)域技術(shù)人員所能理解的兩個晶體管之間的連接 將恢復(fù)平衡的電壓點(diǎn)(即當(dāng)沒有輸入信號施加到放大器時(shí))。
在使用中，所述控制電路25有效地測量電源電壓電平VDD，并 且接著根據(jù)電源電壓的測量來設(shè)置晶體管主體電壓Vw和VB2。所述 電源電壓電平VoD表示流經(jīng)晶體管MN2和MP2的偏置電流IBIAS1， 因?yàn)楫?dāng)不改變所有其他因素時(shí)VDD電平的增大將引起偏置電流電平 的增大。
如本領(lǐng)域技術(shù)人員所知，由于主體效應(yīng)(或者是'背柵效應(yīng)(back gate effect)')，晶體管的主體電壓電平的改變導(dǎo)致晶體管門限電 壓電平的改變。例如，對于增強(qiáng)型NMOS MOSFET來說，可以根據(jù) 以下等式來計(jì)算門限電壓
Km = rro + x(V20F-&s 一
其中，^。是零偏置門限電壓，x是主體效應(yīng)參數(shù)，^、,是體-源電
10壓，并且20V是表面電壓的絕對值。
因此，對于增強(qiáng)型NMOS MOSFET來說，體-源電壓的增大導(dǎo)致 門限電壓的減小。對于PMOSMOSFET來說，體-源電壓的增大導(dǎo)致門 限電壓的增大。
因此，當(dāng)控制電路25檢測電壓供給VDD的電平增大時(shí)(期望導(dǎo)致 偏置電流IWAW的增大)，控制電路減小主體電壓Vw并且增大主體電 壓VB2，從而使兩個晶體管MN和MP的門限電壓增大，并且保持偏置
電流IBIAS1低于目標(biāo)電平。
盡管，圖2的實(shí)施例描述了控制兩個晶體管的兩個主體電壓的 情況，但是本領(lǐng)域技術(shù)人員可以理解在其他實(shí)施例中控制電路25可 以僅控制兩個晶體管中的一個的主體電壓，例如MN2。接著，可以 改變晶體管MN2的主體電壓來改變晶體管MN2的門限電壓，使其 足以保持偏置電流處于目標(biāo)電平。如果同時(shí)改變兩個晶體管MN2和 MP2的門限電壓，則很明顯將不得不再次改變晶體管MN2的門限電 壓。
應(yīng)該注意，對于這種特定CMOS放大器實(shí)施例來說，電壓源
VRF、電阻器Rs鍾ce、 Rft和R^。ad以及所有的電容器均是專用的，而
對于由附加權(quán)利要求所限定的本發(fā)明來說，這些則不是必須的。從本 發(fā)明可以得到許多其他包括兩個串聯(lián)晶體管和控制電路25的電路結(jié) 構(gòu)的益處，并且本領(lǐng)域技術(shù)人員可以很容易地想出。
圖3示出了圖2的控制電路25的一個可能的實(shí)施的電路圖。所 述控制電路包括連接在正的電源電壓VDD和負(fù)的電源電壓GND之間 的串聯(lián)網(wǎng)絡(luò)。所述串聯(lián)網(wǎng)絡(luò)由并聯(lián)的電阻器和電容器、驅(qū)動取決于電 源電壓的電流lDc的電流源26以及并聯(lián)的另一個電阻器和電容器形 成。
在使用中，根據(jù)由電流源26驅(qū)動的電流lDc的電平來產(chǎn)生電阻 器兩端的電壓電平。將所述電壓電平施加到晶體管MN2和MP2的主 體端子。將電流lDc的電平設(shè)置為K*(1.3-VDD)mA，其中K是常量。 對于實(shí)施為圖2的控制電路25的圖3的電路來說，當(dāng)K=0.0025時(shí)， 在VDD=1.1-1.3V的電源電壓的范圍，偏置電流IwAs,基本保持為常因此，所述控制電路有效地測量電壓參數(shù)VDD的電平，并且作 為響應(yīng)將電壓電平施加到晶體管MN2和MP2的主體端子。
與電阻器并聯(lián)的電容器減小可能出現(xiàn)在晶體管的主體端子的任 何RF信號，包括由電阻器產(chǎn)生的任何噪聲。因此，對于該電路，電 容器時(shí)可選的而不是必須的。
作為圖3的實(shí)施例的替代，在將要控制兩個晶體管的僅一個(如 MN2)的主體電壓的情況下，本領(lǐng)域技術(shù)人員可以理解僅僅包括電 流源IDC和電流IDC流經(jīng)的單個電阻器的電路足以產(chǎn)生電壓VB1 。
圖4a和圖4b示出了圖2的實(shí)施例中使用的替代控制電路25的 不同部分的電路圖。圖4a的電路用于產(chǎn)生電壓VB1，并且圖4b的電 路用于從電壓VB1來產(chǎn)生電壓VB2。
參考圖4a，所述控制電路包括由兩個電阻器&和Rb形成的分 壓器、恒定電流源lREin、 NMOS晶體管MN5以及放大器AMP1。分 壓器的輸出連接到放大器AMP1的反向輸入端(-)，并且連接到晶 體管MN5的柵極端。電流源IREF1的輸出連接到晶體管MN5的漏極 端，并且連接到放大器AMP1的正向輸入端(+ )。放大器AMP1的 輸出連接到晶體管MN5的主體端子，并且提供輸出電壓信號VB1。
在使用中，分壓器產(chǎn)生參考電壓電平VDD/2，電流源驅(qū)動電流 IREF1，并且放大器AMP1設(shè)置晶體管MN5的主體電壓VB1，從而改 變晶體管MN5的門限電壓以使晶體管MN5的漏極端(以及放大器 AMP1的正向輸入端)電壓等于參考電壓電平VDD/2。晶體管MN5 用于晶體管MN2的復(fù)制，并且因此所述電路通過使用復(fù)制晶體管 MN5的主體電壓Vw可以設(shè)置晶體管MN2的主體電壓。這使得可以 對通過兩個晶體管MN2和MP2的偏置電流進(jìn)行準(zhǔn)確的控制，而不需 要任何對MN2和MP2的偏置電流的直接測量。因此，這兩個晶體管 電路部分的設(shè)計(jì)不限于直接連接參數(shù)測量電路。
圖4b的鏡像電路55通過對電壓信號V^鏡像約為電源電壓電 平一半的電壓電平來產(chǎn)生電壓信號VB2，以使VB2=VDD-(VB1-GND)。 例如，如果VDD=1.2V并且VB1=0.8V，貝ij VB2=0.4V。因此，對本領(lǐng)
12域技術(shù)人員來說，顯然對VM鏡像大約0.6V (VDD/2)將產(chǎn)生VB2。當(dāng)圖4a和圖4b的電路用于形成圖2的控制電路25時(shí)，圖2的 電路的運(yùn)行情況如下。如果電源供給VDD的電壓電平增大，則通過 晶體管MN2和MP2的偏置電流IBIAS1開始增大到高于目標(biāo)電平，并 且施加到放大器AMP1的反向端的電壓電平VDD/2增大。接著，放 大器AMP1減小電壓VB1，從而增大晶體管MN5的門限電壓，所述 門限電壓導(dǎo)致MN5的漏電流的減小從而引起放大器AMP1的正向輸 入端電壓升高到VDD/2。由于VB2=VDD- (GND-VB1)，因此圖4b的鏡像電路引起電壓VB2的相應(yīng)增大。電壓VB1的減小導(dǎo)致晶體管MN2的門限電壓的增大，并且電壓 VB2的增大導(dǎo)致晶體管MP2的門限電壓的增大，從而使偏置電流 Ibiasi的電平減小到目標(biāo)電平。因此，將晶體管MN5用作晶體管MN2 的'復(fù)制'，以確定期望的主體電壓的改變，從而保持穩(wěn)定的偏置電流Ibiasi， 以作為對電源電壓VDD的改變的響應(yīng)。圖4a的電路的一種可能的變型是用另一恒定電流源來代替電阻 器R"接著，由電阻器Rb兩端產(chǎn)生的電壓來固定晶體管MN5的柵-源電壓，并且放大器AMP1的輸出設(shè)置主體電壓VB1從而使晶體管 MN5的柵-源電壓和漏-源電流lR肌均保持固定。圖5示出了圖4b的替代電路，其用于產(chǎn)生施加到圖2的放大器 的PMOS晶體管MP2的主體電壓信號VB2。對于本領(lǐng)域技術(shù)人員來 說，很明顯圖5的電路與圖4a的電路以非常類似的方式工作。在該 實(shí)施例中，由電阻器Ra和Rb形成的相同的分壓器用于產(chǎn)生施加到圖 4a和圖5的兩個電路的反向輸入端(-)的參考電壓?？蛇x地，可以 單獨(dú)產(chǎn)生用于圖4a和圖5的電路的參考電壓，例如使用兩個分壓器 或者使用兩個串聯(lián)網(wǎng)絡(luò)，每個包括串聯(lián)的電阻器和恒定電流源。圖4b的鏡像電路比圖5的電路需要較少的電路元件，但是圖4b 的鏡像電路假設(shè)NMOS和PMOS晶體管的特性相同，但是實(shí)際上不 可能總是這種情況。因此，可以使用圖5的電路來代替圖4b的電路，以產(chǎn)生對主體電壓信號VB2的更準(zhǔn)確的控制。此處將參考圖6來描述本發(fā)明的另一個實(shí)施例，其中直接測量13通過兩個晶體管的偏置電流。圖6中所示的電路50包括串聯(lián)連接在 正電源電壓Voo和負(fù)電源電壓GND之間的PMOS晶體管MP3和 NMOS晶體管MN3 。此外，在晶體管MN3和負(fù)電源電壓GND之間 串聯(lián)連接檢測電阻器RSENSE 。所述電路50還包括放大器AMP3和電阻器RREF，所述放大器 AMP3具有一個連接到檢測電阻器RsENSE的反向輸入端(-)和一個 連接到恒定電流源Iref3的正向瑜入端(+ )。放大器AMP3的輸出 Vb3逢接到晶體管MN3的主體端子，并且連接到鏡像電路40的輸入 端。鏡像電路40的輸出端Vb4逢接到晶體管MP3的主體電壓端。顯然，該實(shí)施例的控制電路由電阻器RsENSE、放大器AMP3、鏡像電路40、電阻器rref和恒定電流源Iref3形成。在使用中，偏置電流IwAS2流經(jīng)兩個晶體管MN3和MP3以及檢測電阻器RSENSE。電阻器RsENSE兩端產(chǎn)生的電壓與偏置電流IBIAS2的電平成比例，并且該電壓是放大器AMP3的反向端的輸入。對本領(lǐng) 域技術(shù)人員來說很明顯，放大器AMP3的正向端連接到根據(jù)恒定電 流源電平和電阻器RKEF的值設(shè)置的電壓參考信號。放大器AMP3的 輸出VB3連接到鏡像電路40的輸入從而輸出信號VB4=VDD-(VB3-GND)，其中所述鏡像電路40鏡像VB3的值大約VDD/2。如 圖4b所示實(shí)現(xiàn)鏡像電路40，除此之外，由Vb3代替Vb!并且由VB4 代替VB2。放大器AMP3的輸出改變晶體管MN3和MP3的主體電壓VB3和VB4，從而改變晶體管的門限電壓以使偏置電流IwAS2在電阻器 RSENSE兩端產(chǎn)生的電壓與在電阻器RREF兩端產(chǎn)生的電壓相同。因此，偏置電流 1bias2 保持在目標(biāo)電平。例如，如果偏置電流IwAS2的電平開始增大(例如，由于電源電 壓電平VDD的增大)，則電阻器RsENSE兩端產(chǎn)生的電壓將增大。因 此，放大器AMP3將減小其輸出電壓VB3，并且鏡像電路將增大其輸出電壓VB4。 Vb3的減小和VB4的增大導(dǎo)致兩個晶體管MN3和MP3的門限電壓的增大，從而使偏置電流IBIAS2減小到目標(biāo)電平。在該實(shí)施例中，電阻器RSENSE的值為5歐姆，并且電阻器RREF14的值也為5歐姆。因此，放大器AMP3控制晶體管主體電壓vb3和vb4，以使偏置電流ImAS2的電平與由恒定電流源IllEF3所提供的電流電平相同。因此， 可通過設(shè)置恒定電流源IREF3的電平來設(shè)置電流IwAS2的目標(biāo)電平?？梢詥为?dú)改變電阻器Rref和RSENSE的值，雖然優(yōu)選地電阻器 RSENSE的值很小以使其兩端產(chǎn)生的電壓不消耗電源電壓范圍的過多 的部分(例如大于10%)，并且不會明顯減小放大器的輸出電壓的范圍。該實(shí)施例的一個優(yōu)點(diǎn)是提供了一種簡單的控制電路，其中可以 通過設(shè)置恒定電流源IREF3的值來容易地設(shè)置偏置電流IBIAS2的電平總之，本發(fā)明提供了一種用于使流經(jīng)兩個晶體管的偏置電流保 持在目標(biāo)電平的方法和電路。所述兩個晶體管連接形成正的電壓供給 端和負(fù)的電壓供給端之間的串聯(lián)網(wǎng)絡(luò)。當(dāng)該電路處于平衡時(shí)，所述偏 置電流流經(jīng)兩個晶體管，并且通過控制施加到晶體管主體端子的電壓 來控制晶體管的門限電壓。除這兩個晶體管之外，還提供了控制電路， 其用于測量表示流經(jīng)這兩個晶體管的偏置電流電平的電路參數(shù)。作為 對所測量參數(shù)的響應(yīng)，控制電路調(diào)整兩個晶體管的主體電壓電平從而 改變晶體管的門限電壓并且保持偏置電流的電平為目標(biāo)電平。通過閱讀本發(fā)明的公開，其他變體和變型對于本領(lǐng)域技術(shù)人員 來說是很顯然的。這些變體和變型可以包含等效的或放大器設(shè)計(jì)領(lǐng)域 中已知的并且可用于代替本文已描述的(或另外的)其他特性。特別 地，本領(lǐng)域技術(shù)人員可以很容易地想到的并且實(shí)現(xiàn)期望的測量電路參 數(shù)并改變晶體管的主體電壓從而保持偏置電流處于目標(biāo)電平的功能 的替代控制電路具有很大的范圍，其中所述電路參數(shù)表示流經(jīng)兩個晶 體管的偏置電流。實(shí)施例中所描述的電路均使用接地電壓電平作為負(fù)的電源電壓，但是也可以使用低于電源電壓電平vdd的其他電壓電平。盡管所附權(quán)利要求是針對特征的特定組合，但是應(yīng)該理解的是 本發(fā)明的公開范圍也包括本文明顯地或隱含地或可概括地公開的任 何新的特征或者特征的任何新的組合，而與其是否涉及與任意權(quán)利要求中所要求的相同的發(fā)明以及其是否減輕了與本發(fā)明中相同的任意 或全部技術(shù)問題無關(guān)。也可以在一個單獨(dú)的實(shí)施例中組合提供在各實(shí)施例中描述的特 征。相反，為了簡潔，也可以以單獨(dú)或者以任意合適的子組合的形式 來提供單個實(shí)施例中描述的各種特征。因此，申請人提醒注意，在本申請或者任意來源于本申請的其 他申請的審査期間，可以構(gòu)造新的權(quán)利要求來闡述這些特征和/或這 些特征的組合。為了完整， 一般認(rèn)為術(shù)語"包括"不排除其他元件或步驟，術(shù) 語"一"或"一個"不排除多個，單個處理器或其他單元可以實(shí)現(xiàn)權(quán)利要求中所述的幾個裝置的功能，并且權(quán)利要求中的參考符號不應(yīng)當(dāng) 解釋為對權(quán)利要求的范圍的限制。
權(quán)利要求
1.一種電路(24；50)，其包括兩個串聯(lián)連接在正的電壓供給端和負(fù)的電壓供給端(VDD，GND)之間的兩個晶體管(MN2，MP2；MN3，MP3)，所述電路還包括控制電路(25)，其用于-測量電路的電流或電壓參數(shù)(VDD；IBIAS2)，其表示流經(jīng)所述兩個晶體管的偏置電流(IBIAS1；IBIAS2)；以及-響應(yīng)于所測量的參數(shù)來改變至少一個晶體管的主體電壓(VB1，VB2；VB3，VB4)，從而保持所述偏置電流(IBIAS1；IBIAS2)處于目標(biāo)電平。
2. 根據(jù)權(quán)利要求1所述的電路，其中所測量的參數(shù)是電壓供給 電平(VDD)，并且其中所述控制電路用于改變至少一個晶體管(MN2， MP2)的主體電壓(VB1， VB2)，從而-響應(yīng)于電壓供給電平的增大來增大至少一個晶體管的門限電 壓；并且-響應(yīng)于電壓供給電平的減小來減小至少一個晶體管的門限電壓。
3. 根據(jù)權(quán)利要求2所述的電路，其中控制電路(25)包括串聯(lián) 連接在正的電壓供給端和負(fù)的電壓供給端(VDD， GND)之間的第一 復(fù)制晶體管(MN5)和第一恒定電流源(IREF1)，所述控制電路還包 括第一放大器(AMP1)，所述第一放大器(AMP1)具有連接在第 一復(fù)制晶體管和第一恒定電流源之間的輸入端(+ )和連接到第一復(fù) 制晶體管的主體的輸出端(VB1)，其中所述第一放大器(AMP1) 用于控制第一復(fù)制晶體管(MN5)的主體電壓從而保持放大器的輸 入(+ )處于第一參考電壓電平；并且其中布置第一復(fù)制晶體管的輸 出(VB1)來改變兩個晶體管(MN2， MP2)的至少一個晶體管的主 體電壓(VB1， VB2)。
4. 根據(jù)權(quán)利要求3所述的電路，其中第一參考電壓電平提供給 第一放大器(AMP1)的另一輸入端(-)，并且其中參考電壓電平由 連接在正的電壓供給端和負(fù)的電壓供給端之間的分壓器(Ra， Rb)來 產(chǎn)生，或者由串聯(lián)連接在正的電壓供給端和負(fù)的電壓供給端之間的電 阻器和電流源來產(chǎn)生。
5. 根據(jù)權(quán)利要求3或4所述的電路，其中所述控制電路(25) 還包括鏡像電路(55)，用于對第一復(fù)制晶體管的主體電壓(VB1) 鏡像約為電源電壓電平的一半的電壓電平，其中第一復(fù)制晶體管的主 體電壓(VB1)連接到兩個晶體管中的一個的主體，并且其中鏡像所 得的主體電壓(VB2)連接到兩個晶體管的另一個的主體。
6. 根據(jù)權(quán)利要求3所述的電路，其中布置第一復(fù)制晶體管的輸 出(VB1)來改變兩個晶體管(MN2， MP2)中的一個晶體管(MN2) 的主體電壓；并且其中所述控制電路(25)還包括-第二復(fù)制晶體管(MP5)和第二恒定電流源(IREF2)，其串聯(lián) 連接在正的電壓供給端和負(fù)的電壓供給端(VDD， GND)之間；以及-第二放大器(AMP2)，其具有連接在第二復(fù)制晶體管和第二 恒定電流源之間的輸入端(+ )，以及連接到第二復(fù)制晶體管的主體 的輸出端(VB2);其中第二放大器(AMP2)用于控制第二復(fù)制晶 體管(MP5)的主體電壓從而使放大器的輸入(+ )保持在第二參考 電壓電平；并且其中布置第二復(fù)制晶體管的輸出(VB2)來改變兩個 晶體管(MN2， MP2)中的另一個晶體管(MP2)的主體電壓(VB2)。
7. 根據(jù)權(quán)利要求6所述的電路，其中將第一參考電壓電平提供 給第一放大器(AMP1)的另一個輸入端(-)，其中將第二參考電壓 電平提供給第二放大器(AMP2)的另一輸入端(-)，并且其中第一 參考電壓電平和第二參考電壓電平是相同的電壓電平，并且均由連接 在正的電壓供給端和負(fù)的電壓供給端之間的分壓器(Ra， Rb)產(chǎn)生， 或者由串聯(lián)連接在正的電壓供給端和負(fù)的電壓供給端之間的電阻器和電流源產(chǎn)生。
8. 根據(jù)權(quán)利要求2所述的電路，其中所述控制電路(25)包括 電流源(IDC)，其用于根據(jù)電壓供給電平(VDD)來提供電流電平， 并且其中所述控制電路還包括通過其可驅(qū)動電流(IDC)電平的至少 一個電阻器，從而產(chǎn)生至少一個電壓(VB1， VB2)來施加到至少一個 晶體管(MN2， MP2)的主體。
9. 根據(jù)權(quán)利要求1所述的電路，其中所測量的參數(shù)是通過兩個 晶體管的偏置電流(IBIAS2)，并且其中所述控制電路(40， AMP3， Rsense， Rref， Iref3)用于改變至少一個晶體管(MN3， MP3)的主 體電壓(VB3， VB4)，使其-響應(yīng)于偏置電流的增大來增大至少一個晶體管的門限電壓；并且-響應(yīng)于偏置電流的減小來減小至少一個晶體管的門限電壓。
10. 根據(jù)權(quán)利要求9所述的電路，其中所述控制電路包括檢測電 阻器(RsENSE)，所述檢測電阻器與兩個晶體管(MN3， MP3)串聯(lián) 連接，并且用于傳導(dǎo)兩個晶體管的偏置電流(IBIAS2)，并且其中所 述控制電路用于根據(jù)檢測電阻器兩端產(chǎn)生的電壓來改變至少一個晶 體管的主體電壓。
11. 根據(jù)權(quán)利要求IO所述的電路，其中所述控制電路還包括放 大器(AMP3)，其中該放大器的輸入端連接到檢測電阻器(RSENSE) 并且連接到電壓參考，并且其中該放大器的輸出端連接到至少一個晶 體管的主體。
12. 根據(jù)上述任意之一權(quán)利要求所述的電路，其中所述兩個晶體 管是NMOS晶體管(MN2; MN3)禾卩PMOS晶體管(MP2; MP3)。
13. 根據(jù)上述任意之一權(quán)利要求所述的電路，其中輸入端(Vin) 連接到兩個晶體管的柵極端，并且其中輸出端(Vout)連接到兩個晶 體管之間，從而形成放大器電路。
14. 一種包括權(quán)利要求13所述的放大器電路的級聯(lián)的電路。
15. —種用于保持電路的偏置電流(IBIAS1， IBIAS2)處于目標(biāo)電 平的方法，所述電路包括兩個串聯(lián)連接在正的電壓供給端和負(fù)的電壓 供給端(VDD， GND)之間的兩個晶體管(MN2， MP2; MN3， MP3)， 所述電路還包括控制電路(25)，并且該方法包括-使用控制電路來測量電路的電流或電壓參數(shù)(VDD， IBIAS2)， 所述參數(shù)表示流經(jīng)所述兩個晶體管的偏置電流(IBIAS1， IBIAS2);以 及-響應(yīng)于所測量的參數(shù)，使用控制電路來改變至少一個晶體管的主體電壓(Vw， VB2; VB3， VB4)，從而保持偏置電流(IiMAS,， IB1AS2)處于目標(biāo)電平。
全文摘要
本發(fā)明提供了一種用于保持流經(jīng)兩個晶體管(MN2，MP2)的偏置電流(I_BIAS1)處于目標(biāo)電平的方法和裝置。所述兩個晶體管連接形成正的電壓供給端(V_DD)和負(fù)的電壓供給端(GND)之間的串聯(lián)網(wǎng)絡(luò)。當(dāng)所述電路處于平衡狀態(tài)時(shí)，所述偏置電流流經(jīng)兩個晶體管(MN2，MP2)，并且通過控制施加到晶體管主體端子的電壓(V_B1，V_B2)來控制晶體管的門限電壓。除兩個晶體管之外，還提供了一種控制電路(25)，其用于測量表示流經(jīng)兩個晶體管的偏置電流電平的電路參數(shù)。作為對所測得的參數(shù)的響應(yīng)，所述控制電路調(diào)整兩個晶體管的主體電壓(V_B1，V_B2)電平，從而改變晶體管的門限電壓并且保持偏置電流的電平處于目標(biāo)電平。
文檔編號H03F1/30GK101647194SQ200880010350
公開日2010年2月10日 申請日期2008年3月18日 優(yōu)先權(quán)日2007年3月29日
發(fā)明者洛倫佐·特里波迪, 約翰內(nèi)斯·H·A·布雷克曼斯 申請人:Nxp股份有限公司