專利名稱：集成電路熔絲陣列的制作方法
技術(shù)領(lǐng)域：
地址譯碼電路46對(duì)地址進(jìn)行譯碼并且才艮據(jù)地址的值給位 線選擇電路42和字線選擇電路48提供控制信息。位線選擇電路42使用 該控制信息來確定選擇哪一個(gè)或哪幾個(gè)位線80、 82、 84。字線選擇電 路48使用該控制信息來確定選擇哪一個(gè)或哪幾個(gè)字線70、 72、 74。在 所示出的實(shí)施例中，在熔絲編程期間每次僅選擇一個(gè)位線80、 82、 84 和一個(gè)字線70、 72、 74?？商娲鷮?shí)施例在編程期間可以選擇任意數(shù)目 的位線和任意數(shù)目的字線。在所示出的實(shí)施例中，在熔絲讀取期間每 次選擇多個(gè)位線80、 82、 84和一個(gè)字線70、 72、 74?？商娲鷮?shí)施例在 存儲(chǔ)器20的讀取期間可以選擇任意數(shù)目的位線和任意數(shù)目的字線。
0018現(xiàn)在將描述圖l的連接。圖l示出了集成電路10的一個(gè)實(shí) 施例。在所示出的實(shí)施例中，集成電路10具有雙向耦接到外部總線接 口12、其它電路14、處理器16、地址產(chǎn)生電路18和存儲(chǔ)器20的總線22， 以便允許在這些各種電路塊之間通信。外部總線接口 12可以經(jīng)由端子 24 (例如，管腳、凸塊(bump)或者任何類型的適當(dāng)?shù)膶?dǎo)電裝置) 耦接到集成電路10外部的電路。其它電路14可以經(jīng)由端子26 (例如，管腳、凸塊或者任何類型的適當(dāng)?shù)膶?dǎo)電裝置)耦接到集成電路10外部
的電路。處理器16可以經(jīng)由端子28 (例如，管腳、凸塊或者任^r類型
的適當(dāng)?shù)膶?dǎo)電裝置)耦接到集成電路10外部的電路?？商娲鷮?shí)施例可 能不具有端子24、 26和/或28中的一個(gè)或多個(gè)。其它電路14可以是任何 類型的電路，例如，存儲(chǔ)器、計(jì)時(shí)器、通信電路、驅(qū)動(dòng)器(例如，液 晶顯示驅(qū)動(dòng)器)、模數(shù)轉(zhuǎn)換器、數(shù)模轉(zhuǎn)換器、其他處理器或者用于執(zhí) 行任何期望功能的任何其它期望的電路。
0019在所示出的實(shí)施例中，存儲(chǔ)器20經(jīng)由地址導(dǎo)體或信號(hào)30 和數(shù)據(jù)信號(hào)32耦接到總線22。存儲(chǔ)器20還可以從總線22接收一個(gè)或多 個(gè)控制信號(hào)(例如，讀/寫信號(hào))。用于控制對(duì)存儲(chǔ)器的讀取和寫入訪 問的這種控制信號(hào)是本領(lǐng)域中公知的。在所示出的實(shí)施例中，地址導(dǎo) 體30耦接到地址譯碼電路46。地址譯碼電路46對(duì)輸入的地址信號(hào)30進(jìn) 行譯碼并且作為響應(yīng)給位線選擇電路提供信號(hào)。作為響應(yīng)，位線選擇
電路42給編程/讀取電路44提供信號(hào)，指出哪些位線要被選擇用于編程 或讀取操作。然后編程/讀取電路44在位線80、 82和84上提供適當(dāng)?shù)碾?壓以在所選位線上實(shí)現(xiàn)所期望的讀取或編程操作。響應(yīng)于對(duì)輸入的地 址信號(hào)30的譯碼，地址譯碼電路46還給字線選擇電路48提供信號(hào)。作 為響應(yīng)，字線選擇電路48在字線70、 72和74上提供適當(dāng)?shù)碾妷阂栽谒?選字線上實(shí)現(xiàn)所期望的讀取或編程操作。在所示出的實(shí)施例中，第四單元包含n溝道晶體管53， n 溝道晶體管53具有耦接到字線72的第一電流電極并且具有耦接到節(jié) 點(diǎn)92的第二電流電極和控制電極。第四單元還包含熔絲63,熔絲63具 有耦接到節(jié)點(diǎn)92的第一端子并且具有耦接到位線80的第二端子。存儲(chǔ) 陣列40還包含第五單元。在所示出的實(shí)施例中，第五單元包含n溝道 晶體管54, n溝道晶體管54具有耦接到字線72的第一電流電極并且具 有耦接到節(jié)點(diǎn)93的第二電流電極和控制電極。第五單元還包含熔絲 64，熔絲64具有耦接到節(jié)點(diǎn)93的第一端子并且具有耦接到位線82的第 二端子。存儲(chǔ)陣列40可以具有耦接到字線72的任何期望且適當(dāng)數(shù)目的 單元。在所示出的實(shí)施例中，存儲(chǔ)陣列40還包含第六單元。在所示出 的實(shí)施例中，第六單元包含n溝道晶體管55， n溝道晶體管55具有耦接 到字線72的第一電流電極并且具有耦接到熔絲65的第一端子的第二 電流電極和控制電極。熔絲65的第二端子耦接到位線84。流程401從步驟408進(jìn)行到步驟410,在步驟410中選擇一 個(gè)或多個(gè)位線(例如，

圖1的位線80、 82、 84)。參考圖l，在所示出 的實(shí)施例中，位線選擇電路42可以執(zhí)行該功能。在可替代實(shí)施例中， 該功能可以由不同的電路以不同的方式來執(zhí)行。流程401從步驟410進(jìn)行到步驟412，在步驟412中在所選 的位線上提供位線讀取電壓。在本發(fā)明一個(gè)實(shí)施例中，提供在所選位 線上的位線讀取電壓近似等于第二電源電壓(VDD)，對(duì)于所示出的 實(shí)施例，其約為1.2伏。對(duì)于第二電源電壓，可替代實(shí)施例可以使用不 同的電壓。對(duì)于位線讀取電壓，可替代實(shí)施例可以使用不同的電壓。 當(dāng)它們相關(guān)聯(lián)的單元或熔絲不被讀取時(shí)，可以將任何未選位線驅(qū)動(dòng)到 任何適當(dāng)?shù)碾妷?例如，第二電源電壓VDD)。對(duì)于第二電源電壓， 可替代實(shí)施例可以使用不同的電壓。對(duì)于未選位線，可替代實(shí)施例可 以使用不同的電壓。流程401從步驟412進(jìn)行到步驟414，在步驟414中讀取耦 接到所選字線和所選位線的一個(gè)或多個(gè)熔絲(例如，圖l的熔絲60-68 中的一個(gè)或多個(gè))。在一個(gè)實(shí)施例中，在所選位線上的電流的幅度被 用來執(zhí)行該讀取。在可替代實(shí)施例中，可以以不同的方式來感測或讀 取一個(gè)或多個(gè)熔絲60-68的狀態(tài)。參考圖l中示出的實(shí)施例，與編程/
的和未選的位線上提供ii當(dāng)?shù)碾妷?。^^線選擇電路48^T以用來在所選 的和未選的字線上提供適當(dāng)?shù)碾妷?。在可替代?shí)施例中，給位線和字 線提供適當(dāng)電壓的功能可以由與圖l中示出的電路不同的電路以不同的方式來執(zhí)行。圖1中示出的電路僅僅意圖作為實(shí)現(xiàn)圖4方法的電路的 一個(gè)可能的實(shí)施例。許多其它電路可以用來實(shí)現(xiàn)圖4的方法。流程從 步驟414進(jìn)行到結(jié)束橢圓416，在結(jié)束橢圓416中該流程結(jié)束。流程401 的可替代實(shí)施例可以使用與圖4中示出的步驟相比更少、更多或者不 同的步驟。
0043圖5以示意圖形式示出了根據(jù)本發(fā)明一個(gè)實(shí)施例的存儲(chǔ) 器20的一部分。圖5的目的是示出可以讀取存儲(chǔ)器20中的熔絲60-68(參 見圖l)的一種可能的方式?？商娲鷮?shí)施例可以使用不同的方法。在 所示出的實(shí)施例中，已經(jīng)確定了要讀取熔絲60和61。請(qǐng)注意，在所示 出的實(shí)施例中，熔絲60和64已經(jīng)4皮編程而熔絲61和63沒有凈皮編程。為 了讀取熔絲60和61，選擇兩個(gè)位線(位線80和82)和一個(gè)字線(字線 70)。其是耦接到熔絲60和61以及晶體管50和51的位線和字線。將近 似等于第一電源電壓(在一個(gè)實(shí)施例中約為地或VSS)的電壓提供給 所選字線70。在本實(shí)施例中，將近似等于第二電源電壓(在一個(gè)實(shí)施 例中約為VDD)的電壓提供給均為未選字線的剩余字線(例如，72)。 請(qǐng)注意，可替代實(shí)施例可以選擇在讀取訪問期間每次選擇多于一個(gè)字 線。將近似等于第二電源電壓(在一個(gè)實(shí)施例中約為VDD)的電壓提 供給所選位線80和82。當(dāng)不讀取它們相關(guān)聯(lián)的單元時(shí)，可以將任何未 選位線驅(qū)動(dòng)到任何適當(dāng)?shù)碾妷?例如，地)。例如，在一個(gè)實(shí)施例中， 可以將未選位線驅(qū)動(dòng)到約第一電源電壓(在一個(gè)實(shí)施例中約為地)。 可替代實(shí)施例可以在未選位線(例如圖1中的位線84)上使用不同的 電壓。請(qǐng)注意，可替代實(shí)施例可以選擇在編程期間每次選擇任意數(shù)目 的位線。某些實(shí)施例可以選擇一個(gè)位線和多個(gè)字線，而另一些實(shí)施例 可以選擇一個(gè)字線和多個(gè)位線。還有其它實(shí)施例可以選擇位線的一個(gè) 子集和字線的一個(gè)子集。如適用，上述實(shí)施例中的一些可以^使用各種不同的信息 處理系統(tǒng)來實(shí)現(xiàn)。例如，雖然圖l及其討論描述了一個(gè)示例性的信息 處理體系結(jié)構(gòu)，但是僅僅為了在討論本發(fā)明的各個(gè)方面中提供有用的 參考而提出該示例性的體系結(jié)構(gòu)。當(dāng)然，為了討論起見已經(jīng)簡化了該 體系結(jié)構(gòu)的描述，并且它僅僅是根據(jù)本發(fā)明可以使用的許多不同類型 的適當(dāng)體系結(jié)構(gòu)中的一個(gè)。本領(lǐng)域技術(shù)人員將認(rèn)識(shí)到在邏輯塊之間的
者強(qiáng)迫可替代的分解各^邏輯塊、或電路P元件上的功能。^ 5' [0055因此，應(yīng)當(dāng)理解，在此描述的體系結(jié)構(gòu)僅僅是示例性的， 而事實(shí)上可以實(shí)現(xiàn)完成相同功能的許多其它體系結(jié)構(gòu)。在抽象但仍然 明確的，任何完成相同功能的組件的布置有效地"相關(guān)聯(lián)"以使得完 成期望的功能。因此，無論體系結(jié)構(gòu)或者中間組件如何，在此組合來 完成特定功能的任何兩個(gè)組件可以被視為彼此"相關(guān)聯(lián)"，從而完成 期望的功能。另外，如此相關(guān)聯(lián)的任何兩個(gè)組件還可以被視為彼此"可 操作地連接"或者"可操作地耦接，，來完成該期望的功能。
[0056還例如，在一個(gè)實(shí)施例中，所示出的系統(tǒng)10的元件是位 于單個(gè)集成電路上或者同一設(shè)備內(nèi)的電路?；蛘?，系統(tǒng)10可以包括任 意數(shù)目的彼此相互連接的分離的集成電路或者分離的設(shè)備。例如，存 儲(chǔ)器20可以位于與處理器16相同的集成電路上或分離的集成電路上， 或者位于另一外圍設(shè)備內(nèi)或者位于與系統(tǒng)10的其它元件分離的從設(shè) 備內(nèi)。其它電路14也可以位于分離的集成電路或者設(shè)備上。還例如， 系統(tǒng)10或其部分可以是物理電路的軟件或代碼表示，或者是能轉(zhuǎn)變?yōu)?物理電路的邏輯表示的軟件或代碼表示。照此，可以用任何適當(dāng)類型 的硬件描述語言來具體實(shí)現(xiàn)系統(tǒng)IO。[0057此外，本領(lǐng)域技術(shù)人員將認(rèn)識(shí)到在上述操作的功能之間 的界限僅僅是示例性的。多個(gè)操作的功能可以被合并為單個(gè)操作，和 /或單個(gè)操作的功能可以被分布在附加的操作中。此外，可替代實(shí)施例 可以包括特定操作的多個(gè)實(shí)例，并且在各個(gè)其它實(shí)施例中可以改變操 作的順序。
[0058在一個(gè)實(shí)施例中，系統(tǒng)10是計(jì)算才幾系統(tǒng)，例如個(gè)人計(jì)算 機(jī)系統(tǒng)。其它實(shí)施例可以包括不同類型的計(jì)算機(jī)系統(tǒng)。計(jì)算機(jī)系統(tǒng)是 可以被設(shè)計(jì)成給一個(gè)或多個(gè)用戶獨(dú)立計(jì)算能力的信息處理系統(tǒng)。計(jì)算 機(jī)系統(tǒng)可以具有許多形式，包括但不限于主機(jī)、小型計(jì)算機(jī)、服務(wù)器、 工作站、個(gè)人電腦、筆記本、個(gè)人數(shù)字助理、電子游戲機(jī)、機(jī)動(dòng)車的 和其它嵌入系統(tǒng)、行動(dòng)電話以及各種其它無線設(shè)備。典型的計(jì)算機(jī)系 統(tǒng)包括至少一個(gè)處理器(例如，16)、關(guān)聯(lián)的存儲(chǔ)器(例如，20)以及 許多輸入/輸出(I/O)設(shè)備(例如，14)。
[0059雖然在此參考具體的實(shí)施例描述了本發(fā)明，但是可以在 不脫離如下面權(quán)利要求中所述的本發(fā)明范圍的情況下進(jìn)行各種修改 和變化。例如，存儲(chǔ)器20可以包含任意數(shù)目的存儲(chǔ)陣列40。類似地， IC IO可以包含任意數(shù)目的存儲(chǔ)器20。另外，其它電路14可以包含不使 用熔絲的其它類型存儲(chǔ)器。因此，說明書和附圖要被當(dāng)作是示例性的 而不是限制性的，并且所有這樣的修改意圖包括在本發(fā)明范圍內(nèi)。在 此關(guān)于具體實(shí)施例描述的任何好處、優(yōu)點(diǎn)或問題的解決方案并不意圖 被理解為任何或所有權(quán)利要求的關(guān)鍵的、必需的或基本的特征或要 素。
[0060在此使用的術(shù)語"耦接"不意圖^L局限于直接耦接或機(jī) 械耦接。
0061此外，在此使用的術(shù)語"一，，或"一個(gè)，，被定義為一個(gè) 或多于一個(gè)。此外，在4又利要求中使用引導(dǎo)短語(introductory phrase) (例如，"至少一個(gè)"和"一個(gè)或多個(gè)")不應(yīng)該被解釋為如下暗示 由不定冠詞"一"或"一個(gè)"引導(dǎo)的另一個(gè)權(quán)利要求要素把包含這樣 引入的權(quán)利要求要素的任何特定權(quán)利要求限制為僅僅包含一個(gè)這樣的要素的發(fā)明，即使當(dāng)同一權(quán)利要求包括引導(dǎo)短語"一個(gè)或多個(gè)"或 "至少一個(gè)"以及不定冠詞(例如"一"或"一個(gè)")時(shí)。這也適用 于定冠詞的使用。
[0062除非另有說明，例如"第一"和"第二"的術(shù)語用來任 意區(qū)分這種術(shù)語描述的要素。因此，這些術(shù)語不一定意圖表示這種要 素的時(shí)間的或其它的優(yōu)先級(jí)。
附力口文本
1、 一種用于對(duì)第一熔絲編程的方法，該方法包含如下步驟 提供以陣列方式布置的多個(gè)熔絲，該陣列包含多個(gè)熔絲字線和位
線，其中該多個(gè)熔絲包含第一熔絲； 將第一電壓提供到所選的字線；
將第二電壓提供到未選的字線，其中第二電壓的幅度大于第一電
壓的幅度；以及
將第三電壓提供到所選的位線，其中第三電壓的幅度大于第二電
壓的幅度；以及
其中響應(yīng)于提供第一、第二和第三電壓的步驟而對(duì)第一熔絲編程。
2、 如項(xiàng)目l所述的方法，其中第一熔絲是電可編程的。
3、 如項(xiàng)目l所述的方法，其中第二熔絲耦接到所選的位線和未選 的字線，并且其中響應(yīng)于提供第二和第三電壓的步驟，第二熔絲保持 未被編程。
4、 如項(xiàng)目3所述的方法，還包含
將第四電壓提供到未選的位線，其中第四電壓的幅度近似等于第 一電壓的幅度。
5、 如項(xiàng)目4所述的方法，其中第三熔絲耦接到未選的位線和未選 的字線，并且其中響應(yīng)于提供第二和第四電壓的步驟，第三熔絲保持 未萍皮編程。
6、 如項(xiàng)目5所迷的方法，其中第四熔絲耦接到未選的位線和所選的字線，并且其中響應(yīng)于提供第一和第四電壓的步驟，第四熔絲保持 未被編程。
7、 如項(xiàng)目l所述的方法，其中第一電壓近似等于第一電源電壓， 第二電壓近似等于第二電源電壓。
8、 如項(xiàng)目7所述的方法，其中第三電壓的幅度大于第二電源電壓 的幅度的兩倍。
9、 如項(xiàng)目l所述的方法，其中響應(yīng)于提供第一、第二和第三電壓 的步驟，反向偏置耦接到所選的位線和未選的字線的晶體管。
10、 一種用于讀取第一熔絲的方法，該方法包含如下步驟 提供以陣列方式布置的多個(gè)熔絲，該陣列包含多個(gè)熔絲字線和位
線，其中該多個(gè)熔絲包含第一熔絲； 將第一電壓提供到所選的字線；
將第二電壓提供到未選的字線，其中第二電壓的幅度大于第一電 壓的幅度；以及
將第三電壓提供到所選的位線，其中第三電壓的幅度近似等于第
二電壓的幅度；以及
響應(yīng)于提供第一、第二和第三電壓的步驟，讀取第一熔絲。
11、 如項(xiàng)目10所述的方法，其中第一熔絲是電可編程的。
12、 如項(xiàng)目10所述的方法，其中讀取的步驟包含將所選的位線上 的電流與多個(gè)未選的位線上的多個(gè)電流進(jìn)行比較。
13、 如項(xiàng)目10所述的方法，其中第二熔絲耦接到所選的位線和未 選的字線，并且其中響應(yīng)于提供第二和第三電壓的步驟，第二熔絲保
持未被讀取。
14、 如項(xiàng)目13所述的方法，其中讀取第一熔絲的步驟不對(duì)第二熔 絲編程。
15、 如項(xiàng)目13所述的方法，還包含
將第四電壓提供到未選的位線，其中第四電壓的幅度近似等于第 一電壓的幅度。
16、 如項(xiàng)目15所述的方法，其中第三熔絲耦接到未選的位線和未選的字線，并且其中響應(yīng)于提供第二和第四電壓的步驟，第三熔絲保 持未被讀取。
17、 如項(xiàng)目16所述的方法，其中第四熔絲耦接到未選的位線和所 選的字線，并且其中響應(yīng)于提供第一和第四電壓的步驟，第四熔絲保 持未被讀取。
18、 如項(xiàng)目17所述的方法，其中讀取第一熔絲的步驟不對(duì)第二、 第三和第四熔絲編程。
19、 一種用于訪問第一熔絲的方法，該方法包含如下步驟 提供以陣列方式布置的多個(gè)熔絲，該陣列包含多個(gè)熔絲字線和位
線，其中該多個(gè)熔絲包含笫一熔絲； 將第 一 電壓提供到所選的字線；
將第二電壓提供到未選的字線，其中第二電壓的幅度大于第一電
壓的幅度；以及
將第三電壓提供到所選的位線，其中第三電壓的幅度大于或者近
似等于第二電壓的幅度。
20、 如項(xiàng)目19所述的方法，還包含 提供對(duì)應(yīng)于第一熔絲的地址； 使用該地址來選擇所選的字線；以及 使用該地址來選擇所選的位線。
附加文本II
1、 一種集成電路，包含 多個(gè)位線； 多個(gè)字線；以及
多個(gè)存儲(chǔ)單元，每個(gè)存儲(chǔ)單元包含具有第一端子和第二端子的熔
絲以及具有控制電極、第一電流電極和第二電流電極的晶體管，
其中該晶體管的控制電極耦接到所述晶體管的第 一 電流電極并
且耦接到該熔絲的第 一端子，
其中該熔絲的第二端子耦接到該多個(gè)位線中的一個(gè)，以及其中該晶體管的第二電流電極耦接到該多個(gè)字線中的一個(gè)。
2、 如項(xiàng)目l所述的集成電路，其中該晶體管在第一電流電極和第 二電流電極之間的阻抗比編程之前的熔絲在第一端子與第二端子之 間的阻抗更高。
3、 如項(xiàng)目l所述的集成電路，其中該晶體管包含n溝道晶體管。
4、 如項(xiàng)目l所述的集成電路，還包含
編程電路，用于選擇性地給該多個(gè)字線中的至少一個(gè)所選的字線 提供第一電壓，用于給該多個(gè)字線中的所有未選的字線提供第二電 壓，用于給該多個(gè)位線中的至少一個(gè)所選的位線提供第三電壓，并且 用于給該多個(gè)位線中的所有未選的位線提供第四電壓。
5、 如項(xiàng)目l所述的集成電路，還包舍
編程電路，用于選擇性地給該多個(gè)字線中的至少一個(gè)所選的字線 提供第一電壓，用于給該多個(gè)字線中的至少一個(gè)未選的字線提供第二 電壓，用于給該多個(gè)位線中的至少一個(gè)所選的位線提供第三電壓，并 且用于給該多個(gè)位線中的至少一個(gè)未選的位線提供第四電壓。
6、 如項(xiàng)目5所述的集成電路，其中第三電壓是最高的電壓，第二 電壓是中間電壓，而第一電壓和第四電壓低于所述中間電壓。
7、 如項(xiàng)目5所述的集成電路，其中第一電壓近似等于第一電源電 壓，第二電壓近似等于第二電源電壓，第三電壓大于第二電源電壓， 并且第四電壓近似等于第一電源電壓.
8、 如項(xiàng)目7所述的集成電路，其中第三電壓大于第二電源電壓的兩倍。
9、 如項(xiàng)目l所述的集成電路，還包含
地址譯碼電路，用于對(duì)熔絲地址進(jìn)行譯碼并且用于提供已譯碼的 熔絲地址；
位線選擇電路，用于接收該已譯碼的熔絲地址的至少第一部分并 且作為響應(yīng)選擇至少一個(gè)位線；以及
字線選擇電路，用于接收該已譯碼的熔絲地址的至少第二部分并 且作為響應(yīng)選擇至少一個(gè)字線。10、 如項(xiàng)目9所述的集成電路，其中該位線選擇電路響應(yīng)于接收 該已譯碼的熔絲地址的該至少第一部分，選擇多個(gè)位線。
11、 如項(xiàng)目9所述的集成電路，其中該字線選擇電路響應(yīng)于接收 該已譯碼的熔絲地址的該至少第二部分，選擇多個(gè)字線。
12、 如項(xiàng)目l所述的集成電路，還包含 地址產(chǎn)生電路，用于提供該熔絲的地址。
13、 如項(xiàng)目l所述的集成電路，其中該熔絲包含電可編程的熔絲。
14、 如項(xiàng)目l所述的集成電路，其中該熔絲包含反熔絲。
15、 如項(xiàng)目l所述的集成電路，其中該熔絲包含多晶硅。
16、 如項(xiàng)目l所述的集成電路，其中該熔絲包含金屬。
17、 如項(xiàng)目l所述的集成電路，其中該熔絲包含硅化物多晶硅 (silicided polysilicon )。
18、 一種用于提供存儲(chǔ)器的方法，該方法包含如下步驟 提供多個(gè)位線；
提供多個(gè)字線；以及
提供多個(gè)存儲(chǔ)單元，每個(gè)存儲(chǔ)單元包含具有第一端子和第二端子 的熔絲以及具有控制電極、第 一 電流電極和第二電流電極的晶體管， 其中該晶體管的控制電極耦接到所述晶體管的第 一 電流電極并
且耦接到該熔絲的第一端子，
其中該熔絲的第二端子耦接到該多個(gè)位線中的一個(gè)位線， 其中該晶體管的第二電流電極耦接到該多個(gè)字線中的一個(gè)字線，
以及
其中該晶體管和該熔絲組合的總阻抗足夠低，以允許在該多個(gè)位 線中的所述一個(gè)位線和該多個(gè)字線中的所述一個(gè)字線之間流過的電 流對(duì)該熔絲編考呈。
19、 一種集成電路，包含 多個(gè)熔絲；
熔絲編程電路，用于對(duì)該多個(gè)熔絲編程； 多個(gè)位線，耦接到該熔絲編程電路；多個(gè)字線；以及
耦接到該多個(gè)位線和該多個(gè)字線的多個(gè)存儲(chǔ)單元，每個(gè)存儲(chǔ)單元 包含該多個(gè)熔絲中的一個(gè)，該多個(gè)熔絲中的每一個(gè)具有笫一熔絲端子 和第二熔絲端子，每個(gè)存儲(chǔ)單元還包含具有第一端子和具有第二端子 的器件，
其中第 一熔絲端子耦接到該器件的第 一端子， 其中第二熔絲端子耦接到該多個(gè)位線中的一個(gè)，以及
其中該器件的第二端子耦接到該多個(gè)字線中的一個(gè)。
20、如項(xiàng)目19所述的集成電路，其中該多個(gè)熔絲包含電可編程的熔絲。
權(quán)利要求
1.一種用于對(duì)第一熔絲編程的方法，該方法包含如下步驟提供以陣列方式布置的多個(gè)熔絲，該陣列包含多個(gè)熔絲字線和位線，其中該多個(gè)熔絲包含第一熔絲；將第一電壓提供到所選的字線；將第二電壓提供到未選的字線，其中第二電壓的幅度大于第一電壓的幅度；以及將第三電壓提供到所選的位線，其中第三電壓的幅度大于第二電壓的幅度；以及其中響應(yīng)于提供第一、第二和第三電壓的步驟而對(duì)第一熔絲編程。
2、 如權(quán)利要求l所述的方法，其中第一熔絲是電可編程的。
3、 如權(quán)利要求l所述的方法，其中第二熔絲耦接到所選的位線和 未選的字線，并且其中響應(yīng)于提供第二和第三電壓的步驟，第二熔絲 保持未被編程。
4、 如權(quán)利要求3所述的方法，還包含將第四電壓提供到未選的位線，其中第四電壓的幅度近似等于第 一電壓的幅度。
5、 如權(quán)利要求4所述的方法，其中第三熔絲耦接到未選的位線和 未選的字線，并且其中響應(yīng)于提供第二和第四電壓的步驟，第三熔絲 保持未被編程。
6、 如權(quán)利要求5所述的方法，其中第四熔絲耦接到未選的位線和 所選的字線，并且其中響應(yīng)于提供第一和第四電壓的步驟，第四熔絲保持未被編程。
7、 如權(quán)利要求l所述的方法，其中第一電壓近似等于第一電源電 壓，第二電壓近似等于第二電源電壓。
8、 如權(quán)利要求7所述的方法，其中第三電壓的幅度大于第二電源 電壓的幅度的兩倍。
9、 如權(quán)利要求l所述的方法，其中響應(yīng)于提供第一、第二和第三 電壓的步驟，反向偏置耦接到所選的位線和未選的字線的晶體管。
10、 一種用于讀取第一熔絲的方法，該方法包含如下步驟 提供以陣列方式布置的多個(gè)熔絲，該陣列包含多個(gè)熔絲字線和位線，其中該多個(gè)熔絲包含第一熔絲； 將第一電壓提供到所選的字線；將第二電壓提供到未選的字線，其中第二電壓的幅度大于第一電 壓的幅度；以及將第三電壓提供到所選的位線，其中第三電壓的幅度近似等于第 二電壓的幅度；以及響應(yīng)于提供第一、第二和第三電壓的步驟，讀取第一熔絲。
11、 如權(quán)利要求10所述的方法，其中第一熔絲是電可編程的。
12、 如權(quán)利要求10所述的方法，其中讀取的步驟包含將所選的位 線上的電流與多個(gè)未選的位線上的多個(gè)電流進(jìn)行比較。
13、 如權(quán)利要求10所述的方法，其中第二熔絲耦接到所選的位線 和未選的字線，并且其中響應(yīng)于提供第二和第三電壓的步驟，第二熔 絲保持未被讀取。
14、 如權(quán)利要求13所述的方法，其中讀取第一熔絲的步驟不對(duì)第 二熔絲編程。
15、 如權(quán)利要求13所述的方法，還包含將第四電壓提供到未選的位線，其中第四電壓的幅度近似等于第 一電壓的幅度。
16、 如權(quán)利要求15所述的方法，其中第三熔絲耦接到未選的位線 和未選的字線，并且其中響應(yīng)于提供第二和第四電壓的步驟，第三熔 絲保持未被讀取。
17、 如權(quán)利要求16所述的方法，其中第四熔絲耦接到未選的位線 和所選的字線，并且其中響應(yīng)于提供第一和第四電壓的步驟，第四熔 絲保持未被讀取。
18、 如權(quán)利要求17所述的方法，其中讀取第一熔絲的步驟不對(duì)笫 二、第三和第四熔絲編程。
19、 一種用于訪問第一熔絲的方法，該方法包含如下步驟 提供以陣列方式布置的多個(gè)熔絲，該陣列包含多個(gè)熔絲字線和位線，其中該多個(gè)熔絲包含第一熔絲； 將第一電壓提供到所選的字線；將第二電壓提供到未選的字線，其中第二電壓的幅度大于第一電 壓的幅度；以及將第三電壓提供到所選的位線，其中第三電壓的幅度大于或者近 似等于第二電壓的幅度。
20、 如權(quán)利要求19所述的方法，還包含提供對(duì)應(yīng)于第一熔絲的地址； 使用該地址來選擇所選的字線；以及 使用該地址來選擇所選的位線。
全文摘要
在本申請(qǐng)中描述的熔絲陣列(40)由于其為交叉點(diǎn)體系結(jié)構(gòu)因此非常緊湊，并且使用很少的半導(dǎo)體面積。所公開的交叉點(diǎn)體系結(jié)構(gòu)減少了必須水平地或垂直地穿過每個(gè)位單元(例如，50和60)的導(dǎo)體的數(shù)目。結(jié)果，顯著減少了每個(gè)位單元所需的面積。在一個(gè)實(shí)施例中，在各個(gè)字線(70、72、74)和位線(80、82、84)上的所選的一組電壓用來對(duì)熔絲(60-68)編程以產(chǎn)生具有阻抗的更緊密分布的被編程的熔絲。類似地，在各個(gè)字線(70、72、74)和位線(80、82、84)上的所選的一組電壓用來讀取熔絲(60-68)。
文檔編號(hào)H03K19/177GK101622787SQ200880006752
公開日2010年1月6日 申請(qǐng)日期2008年2月6日 優(yōu)先權(quán)日2007年3月2日
發(fā)明者A·B·霍夫勒 申請(qǐng)人:飛思卡爾半導(dǎo)體公司