專(zhuān)利名稱(chēng)：D/a轉(zhuǎn)換電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種數(shù)字/模擬轉(zhuǎn)換電路。
背景技術(shù)：


圖11是超寬帶(UWB)接收器或者類(lèi)似物的框圖。首先，在帶 通濾波器BPF2的頻帶中選擇通過(guò)天線(xiàn)l接收的信號(hào)，并且由低噪聲放 大器LNA3放大信號(hào)。由正交解調(diào)部4解調(diào)放大的信號(hào)，并將放大的 信號(hào)作為基帶信號(hào)發(fā)送至低通濾波器LPF 5。在低通濾波器LPF 5移除 高頻分量之后，通過(guò)可變?cè)鲆娣糯笃鱒GA6將信號(hào)放大至規(guī)定的信號(hào) 水平。該可變?cè)鲆娣糯笃鱒GA6根據(jù)天線(xiàn)1的信號(hào)接收強(qiáng)度調(diào)整增益。
因?yàn)樵谶@種接收器或者類(lèi)似物中使用的可變?cè)鲆娣糯笃鱒GA通 常具有高增益，所以由于元件中的差異而發(fā)生大的偏移。特別是在UWB 接收器中，當(dāng)殘留在VGA中出現(xiàn)的偏移時(shí)，通過(guò)通訊距離的下降或者 以其它方式影響接收特性，所以必須移除偏移電壓。 一種移除偏移電 壓的方法利用了數(shù)字/模擬轉(zhuǎn)換電路(在下文中，稱(chēng)其為"DAC")。 DAC是下述電路，即該電路將數(shù)字量轉(zhuǎn)換為模擬量。DAC必須精確地 輸出與輸入數(shù)字量相對(duì)應(yīng)的模擬量。此外，DAC輸出模式可以成為電 流輸出模式或者電壓輸出模式。
在下面，使用圖12解釋相關(guān)技術(shù)的電流輸出DAC 10。 DAC 10 包括數(shù)字/模擬轉(zhuǎn)換部20和電流鏡電路30。
數(shù)字/模擬轉(zhuǎn)換部20包括基準(zhǔn)電流源21、多個(gè)開(kāi)關(guān)S22至S29、 以及NMOS晶體管MN21至MN29。根據(jù)輸入DAC 10的數(shù)字代碼接 通和斷開(kāi)開(kāi)關(guān)S22至S29?；鶞?zhǔn)電流源21被連接在電源電壓端子VDD(供給的電壓VDD)和晶體管MN21之間，并且將恒流14供給晶體管 MN21。將晶體管MN22至MN29的漏極連接至開(kāi)關(guān)S22至S29，將源 極連接至接地端子GND，并且將柵極連接至基準(zhǔn)電流源21。因此，晶 體管MN22至MN29形成電流鏡電路，該電流鏡電路采用晶體管MN21 作為輸入晶體管。所以晶體管MN22至MN29流過(guò)與恒流14對(duì)應(yīng)的恒 定源電流。
顯示在開(kāi)關(guān)S22至S29上的數(shù)字"X1"、 "X2"、 " X4"、…… 表示流過(guò)晶體管MN22的電流所乘以的因子。因此，晶體管MN23中 的電流是晶體管MN22中流動(dòng)的電流的2倍，并且晶體管MN24中的 電流是晶體管MN22中流動(dòng)的電流的4倍。這是通過(guò)調(diào)整晶體管的柵 極寬度W達(dá)到的。同樣，電流量的比率是輸入數(shù)字代碼的每位的數(shù)字 權(quán)重。
電流鏡電路30包括PMOS晶體管MP31和MP32。晶體管MP31 和MP32形成將晶體管MP31作為輸入晶體管使用的電流鏡。因此根據(jù) 在晶體管MP31中流動(dòng)的電流Il從晶體管MP32輸出電流鏡電流I2。
將數(shù)字代碼信號(hào)輸入到DAC 10，并根據(jù)數(shù)字代碼接通和斷開(kāi)數(shù)字 /模擬轉(zhuǎn)換部20的開(kāi)關(guān)S22至S29。在此時(shí)，電流在連接至接通狀態(tài)的 開(kāi)關(guān)的這些晶體管MN22至MN29中流動(dòng)。如上所述，在連接到接通 狀態(tài)的開(kāi)關(guān)的晶體管中流動(dòng)在量上對(duì)應(yīng)于數(shù)字代碼的位的數(shù)字權(quán)重的 電流。因此，從數(shù)字/模擬轉(zhuǎn)換部20輸出在連接至根據(jù)數(shù)字代碼接通的 那些開(kāi)關(guān)的晶體管中流動(dòng)的電流的總和。求和的電流是上述電流II， 并且從輸出端子40輸出對(duì)應(yīng)于電流II的鏡電流12作為DAC 10的輸 出模擬信號(hào)。
因此，通過(guò)下列等式表示圖12中結(jié)點(diǎn)P處的電勢(shì)。[El]
這里，等式(1)中的V (P)是結(jié)點(diǎn)P處的電勢(shì)，VDD是電源電 壓，Vtp是PMOS晶體管閾值電壓，Imw是晶體管MP31的源漏電流， Kp是PMOS晶體管的載流子遷移率(Hp)和柵氧化物膜電容(Cox)， Lmpm是晶體管MP31的柵極長(zhǎng)度，并且Wmpw是晶體管MP31的柵極 寬度。
在等式(1)中，變量是這是因?yàn)殡娏? 與電流n相同，
所以電流IMPW根據(jù)輸入數(shù)字代碼變化。
此外，晶體管電流通?？梢员硎救缦隆?br> 在這里，等式(2)中的lDs是漏源電流，K是PMOS或者NMOS 晶體管的載流子遷移率和柵氧化物膜電容的乘積，W是晶體管柵極寬 度，L是晶體管柵極長(zhǎng)度，V(3s是柵源電壓，并且VT是晶體管閾值電 壓。但是，更嚴(yán)格地，等式(2)還應(yīng)包括因子(1+XVDS)，如下面 的等式(3)所示。
<formula>formula see original document page 15</formula>
通過(guò)等式(5)和(6)給出了結(jié)點(diǎn)R和結(jié)點(diǎn)S處的電勢(shì),
<formula>formula see original document page 15</formula>
<formula>formula see original document page 15</formula>
從等式(4)和晶體管MP31和MP33以及晶體管MN31和MN33 的電流鏡構(gòu)造，獲得了等式(7)。[E7]
晶體管MN31的柵極電壓是結(jié)點(diǎn)S處的電勢(shì)V (S)。因此，通過(guò) 等式(8),使用V (S)和V (P)，給出了晶體管MN31中的源漏電流
ImN3 1 o
1 W
;- & T^(順-「(尸)—rw)2…(8)
使用等式(6)和(7)重新整理等式(8)，獲得等式(9)。 [E9]
「(尸)《/…(9)
依靠上述第一示例性實(shí)施例的輸出級(jí)電流鏡電路130看到，結(jié)點(diǎn)P 處的電勢(shì)，即，數(shù)字/模擬轉(zhuǎn)換部120的電流輸出點(diǎn)的電勢(shì)能夠固定在 Vref。這意味著即使當(dāng)從數(shù)字/模擬轉(zhuǎn)換部分輸出的電流由于輸入數(shù)字 代碼發(fā)生變化時(shí)，結(jié)點(diǎn)P處的電勢(shì)不會(huì)發(fā)生變化。因此，能夠解決相 關(guān)技術(shù)的DAC 10中下述問(wèn)題，即由于結(jié)點(diǎn)P處的電勢(shì)中的波動(dòng)所引起 的歐拉效應(yīng)導(dǎo)致數(shù)字/模擬轉(zhuǎn)換部包括的晶體管的數(shù)字權(quán)重的平衡被破 壞。并且，通過(guò)改變從基準(zhǔn)電壓端子50供給的Vref，結(jié)點(diǎn)P處的電壓 也能夠發(fā)生變化。
能夠?qū)⒌谝皇纠詫?shí)施例中的輸出級(jí)電流鏡電路130應(yīng)用于所有 的電流輸出型DAC;依靠此輸出級(jí)電流鏡電路130，能夠?qū)?shù)字/模擬轉(zhuǎn)換部的電流輸出點(diǎn)(結(jié)點(diǎn)P)處的電勢(shì)固定在恒定值。下面描述了關(guān) 于輸出級(jí)電流鏡電路130連接到的數(shù)字/模擬轉(zhuǎn)換部的電路構(gòu)造的變化 的示例。
圖2示出了具有分段電流型DAC的數(shù)字/模擬轉(zhuǎn)換部121的DAC 100。數(shù)字/模擬轉(zhuǎn)換部121包括基準(zhǔn)電流源21、 MNOS晶體管MN21 和MN40，以及開(kāi)關(guān)S32至S39。將基準(zhǔn)電流源21連接在電源電壓端 子VDD (供給的電壓VDD)和晶體管MN21之間，并且將恒流14供 給晶體管MN21。將晶體管MN21的漏極和柵極連接至基準(zhǔn)電流源21， 并且將源極連接至接地端子GND。
開(kāi)關(guān)S32至S39均包括三個(gè)端子，a、 b和c;根據(jù)輸入數(shù)字代碼 將端子a和端子b中的一個(gè)連接至端子c。例如，輸入數(shù)字代碼的LSB 對(duì)應(yīng)于開(kāi)關(guān)S32并且MSB對(duì)應(yīng)于開(kāi)關(guān)S39時(shí)，根據(jù)數(shù)字代碼"1100001" 的輸入，將開(kāi)關(guān)S32、 S38和S39的端子b連接至端子c，并且將其它 開(kāi)關(guān)的端子a連接至端子c。將開(kāi)關(guān)S32至S39的端子a連接至供應(yīng)基 準(zhǔn)電壓Vref的基準(zhǔn)電壓端子51。因?yàn)閷⑴c基準(zhǔn)電壓端子50處相同的 電壓供給端子a是足夠的，所以端子a可以被直接連接至基準(zhǔn)電壓端子 50。將端子b連接至結(jié)點(diǎn)P。將端子c連接至晶體管MN40的漏極。
將晶體管MN40的漏極連接至開(kāi)關(guān)S32至S39的端子c，將源極 連接至接地端子GND，并且將柵極連接至基準(zhǔn)電流源21。因此，晶體 管MN40形成采用晶體管MN21作為輸入晶體管的電流鏡電路。因此， 晶體管MN40通過(guò)對(duì)應(yīng)于恒流14的恒定源極電流作為鏡電流。
在分段電流型DAC的數(shù)字/模擬轉(zhuǎn)換部121中，作為電流源，單 晶體管MN40產(chǎn)生輸出至結(jié)點(diǎn)P的電流。因此，以各開(kāi)關(guān)的接通電阻 的比率產(chǎn)生在對(duì)應(yīng)于輸入數(shù)字代碼的數(shù)字權(quán)重的開(kāi)關(guān)中流動(dòng)的電流 量。例如，如果開(kāi)關(guān)S32的接通電阻的電阻值是R，那么開(kāi)關(guān)S33的 電阻值是R/2，開(kāi)關(guān)S34的電阻值是R/4，并且對(duì)于其它開(kāi)關(guān)來(lái)說(shuō)也是類(lèi)似的。
當(dāng)將每個(gè)開(kāi)關(guān)的端子b和C的連接的狀態(tài)切換為端子a和C的連
接的狀態(tài)時(shí)，提供基準(zhǔn)電壓Vref的基準(zhǔn)電壓端子51防止在除了被切換 的開(kāi)關(guān)之外的開(kāi)關(guān)中流動(dòng)的電流中的變化。例如，如果基準(zhǔn)電壓Vref 沒(méi)有通過(guò)該基準(zhǔn)電壓端子51提供到開(kāi)關(guān)的端子a，當(dāng)連接端子c和b 的開(kāi)關(guān)數(shù)量發(fā)生變化時(shí)，晶體管MN40試圖通過(guò)如上所述的恒流，從 而在連接端子c和b的開(kāi)關(guān)中流動(dòng)的電流發(fā)生變化。因此，分配給在每 個(gè)開(kāi)關(guān)中流動(dòng)的電流量的數(shù)字權(quán)重發(fā)生變化，并且數(shù)字/模擬轉(zhuǎn)換的線(xiàn) 性惡化。因此，通過(guò)連接基準(zhǔn)電壓端子51，該基準(zhǔn)電壓端子51將與基 準(zhǔn)電壓端子50和結(jié)點(diǎn)P相同的電壓Vref提供到開(kāi)關(guān)中的每一個(gè)的端子 a，防止了數(shù)字/模擬轉(zhuǎn)換的線(xiàn)性的惡化。
在這里，將具有諸如圖1的數(shù)字/模擬轉(zhuǎn)換部120的電路構(gòu)造的 DAC稱(chēng)為電流元型DAC，并且將具有諸如圖2的數(shù)字/模擬轉(zhuǎn)換部121 的電路構(gòu)造的DAC稱(chēng)為分段電流型DAC。分段電流型DAC要求在數(shù) 字/模擬轉(zhuǎn)換部中流動(dòng)的少量電流,并因此它具有比電流元型DAC消耗 較少電能的優(yōu)點(diǎn)。但是，對(duì)于電流元型DAC來(lái)說(shuō)，對(duì)數(shù)字/模擬轉(zhuǎn)換部 的電流輸出點(diǎn)(結(jié)點(diǎn)P)的電壓中的波動(dòng)的線(xiàn)性的影響較大。因此，當(dāng) 與圖2中一樣，在分段電流型DAC中使用第一示例性實(shí)施例的輸出級(jí) 電流鏡電路130時(shí)，能夠固定結(jié)點(diǎn)P處的電壓，并且所以存在改進(jìn)數(shù) 字/模擬轉(zhuǎn)換的線(xiàn)性的更好的效果。
如圖3中所示，DAC IOO可以包括具有分段電流型和電流元型電 路構(gòu)造的數(shù)字/模擬轉(zhuǎn)換部122。如圖3中所示，數(shù)字/模擬轉(zhuǎn)換部122 包括基準(zhǔn)電流源21、 NMOS晶體管MN21和MN41至MN45，以及開(kāi) 關(guān)S32至S39。開(kāi)關(guān)S32至S35和晶體管MN41形成分段電流型龜路 141，并且開(kāi)關(guān)S36至S39和晶體管MN42至MN45形成電流元型電路 142。 NMOS晶體管MN41至MN45形成電流鏡電路，同時(shí)將晶體管 MN21作為輸入晶體管。與圖2類(lèi)似，開(kāi)關(guān)S32至S39每個(gè)均具有三個(gè)端子a、 b和c，并且依賴(lài)于輸入數(shù)字代碼將端子a或者b中的一個(gè)連 接至端子c。將端子a連接至基準(zhǔn)電壓端子51，并將端子b連接至結(jié)點(diǎn) P。即使當(dāng)?shù)谝皇纠詫?shí)施例的輸出級(jí)電流鏡電流130被連接至具有分 段電流型和電流元型電路構(gòu)造的這種數(shù)字/模擬轉(zhuǎn)換部時(shí)，也能夠?qū)㈦?流輸出點(diǎn)(結(jié)點(diǎn)P)處的電壓固定在恒定值，并且能夠改進(jìn)DAC 100 的數(shù)字/模擬轉(zhuǎn)換部的線(xiàn)性。
下面是在數(shù)字/模擬轉(zhuǎn)換部中組合分段電流型和電流元型構(gòu)造的 原因。分段電流型電路構(gòu)造通過(guò)開(kāi)關(guān)接通電阻分流輸出電流，從而減 少了電源消耗。另一方面，在電流元型電路構(gòu)造中，電源消耗高，能 夠快速操作。通過(guò)組合這樣不同類(lèi)型的電流構(gòu)造的，能夠構(gòu)造具有兩 種類(lèi)型優(yōu)點(diǎn)的電路。
此外，如圖4的框圖中所示，可以將多個(gè)數(shù)字/模擬轉(zhuǎn)換部連接至 結(jié)點(diǎn)P，如在123至125中。
圖5的表示出了圖3中所示的第一示例性實(shí)施例的DAC 100、圖 6中所示的相關(guān)技術(shù)的DAC 10，以及圖7所示的DAC 11的DNL禾卩INL 特性的模擬結(jié)果。在這里，圖7中所示的DAC 11包括下述構(gòu)造，即將 柵極接地電路(MNOS晶體管MN34)添加到圖6的DAC 10。同樣， 電源電壓VDD是1.14V。圖3、圖6和圖7中所示的DAC都在數(shù)字/ 模擬轉(zhuǎn)換部中組合了分段電流型和電流元型構(gòu)造。使用圖3已經(jīng)給出 了組合分段電流型和電流元型構(gòu)造的這樣的數(shù)字/模擬轉(zhuǎn)換部的說(shuō)明， 并且在這里省略該說(shuō)明。
如從圖5中的表中可以看出的，在第一示例性實(shí)施例的DAC 100 和相關(guān)技術(shù)的DAC 10中，對(duì)于DAC 100來(lái)說(shuō)DNL和INL特性是較好 的。這是因?yàn)椋缟纤?，固定了DAC100的數(shù)字/模擬轉(zhuǎn)換部的電流 輸出點(diǎn)(結(jié)點(diǎn)P)處的電壓，并且抑制了歐拉效應(yīng)。在這里，圖7中所示的DAC 11的輸出級(jí)電流鏡電路131具有下 述電路構(gòu)造，即在該電路構(gòu)造中NMOS晶體管MN34被插在圖6的輸 出級(jí)電流鏡電路30的晶體管MP31和結(jié)點(diǎn)P之間。將晶體管MN34的 柵極連接至電源電壓端子，并且提供有電源電壓VDD。在具有該電路 構(gòu)造的DAC 11中，通過(guò)電源電壓VDD和晶體管MN34的柵源電壓
VgSMW4之間的差來(lái)確定結(jié)點(diǎn)P處的電勢(shì)，并且能夠充分地固定該電勢(shì)。
因此與DAC100類(lèi)似，沒(méi)有惡化數(shù)字/模擬轉(zhuǎn)換線(xiàn)性，并且認(rèn)為能夠獲 得帶有比DAC 10更好的線(xiàn)性的DNL和INL特性。
但是，在圖5的模擬結(jié)果中，與DAC IO相比特性被惡化。原因 是，當(dāng)將電源電壓VDD設(shè)置為諸如1.14V的低電源電壓時(shí)，當(dāng)在電源 電壓VDD和電流輸出點(diǎn)(結(jié)點(diǎn)P)之間插入柵極接地電路(晶體管 MN34)時(shí)，電流輸出點(diǎn)(結(jié)點(diǎn)P)處的電勢(shì)進(jìn)一步降低。在圖7的電 路中，在低電源電壓的最壞情況下，從數(shù)字/模擬轉(zhuǎn)換部的角度，電源 電壓表現(xiàn)為進(jìn)一步降低，導(dǎo)致惡化特性。另一方面，在第一示例性實(shí) 施例的DAC 100中，即使對(duì)于這樣的降低的電源電壓也能夠優(yōu)秀的 DNL和INL特性，并且看出DAC 100適合于應(yīng)用到在降低的電源電壓 下操作的設(shè)備。
圖8是輸出級(jí)電流鏡電路的修改的示例。如圖8中所示，在DAC 100中，輸出級(jí)電流鏡電路132包括PMOS晶體管MP31、MP32、MP33 和MP41 ，以及MNOS晶體管MN31和MN33。
PMOS晶體管MP41和MP32形成具有作為輸入晶體管的晶體管 MP41的電流鏡電路。PMOS晶體管MP31和MP32形成具有作為輸入 晶體管的晶體管MP31的電流鏡電路。NMOS晶體管MN31和MN33 形成具有作為輸入晶體管的晶體管MN33的電流鏡電路。將晶體管 MP32的漏極連接至輸出端子40，并且在晶體管MP32中流動(dòng)的鏡電流 是DAC 100的輸出電流。在這里，晶體管MP31、 MP32、 MN31、 MN33的連接的構(gòu)造與圖 1的輸出級(jí)電流鏡電路130的構(gòu)造類(lèi)似。在圖1的電路構(gòu)造中，晶體管 MP31用作用于兩個(gè)晶體管MP33和MP32的電流鏡電路的輸入晶體管， 但是在圖8的輸出級(jí)電流鏡電路132中，晶體管MP41被用作由晶體管 MP33形成的電流鏡電路的輸入晶體管。但是，有必要控制使得與結(jié)點(diǎn) A處電壓的相同電壓供給連接至晶體管MP33的源極的電壓端子Va。
第二示例性實(shí)施例
在下面，參考附圖，詳細(xì)解釋了本發(fā)明應(yīng)用到的第二示例性實(shí)施 例。在第二示例性實(shí)施例中，在差分電流輸出型DAC 200中使用第一 示例性實(shí)施例的輸出級(jí)電流鏡電路130中的兩個(gè)形成輸出級(jí)電流鏡電 路230。被分配與第一示例性實(shí)施例中相同的符號(hào)的部分具有類(lèi)似的構(gòu) 造并且因此省略了說(shuō)明。
如圖9中所示，數(shù)字/模擬轉(zhuǎn)換電路200包括數(shù)字/模擬轉(zhuǎn)換部122 和輸出級(jí)電流鏡電路230。將數(shù)字/模擬轉(zhuǎn)換部122和輸出級(jí)電流鏡電 路230在結(jié)點(diǎn)P和結(jié)點(diǎn)Q處連接。
根據(jù)數(shù)字代碼的輸入，數(shù)字/模擬轉(zhuǎn)換部122將在量上對(duì)應(yīng)于數(shù)字 代碼的電流輸出至輸出級(jí)電流鏡電路230。因?yàn)榇藬?shù)字/模擬轉(zhuǎn)換部122 的構(gòu)造與圖3中的數(shù)字/模擬轉(zhuǎn)換部122的電流構(gòu)造基本相同，所以省 略了詳細(xì)的說(shuō)明。但是，與圖3的不同之處在于輸出級(jí)電流鏡電路230 與連接至結(jié)點(diǎn)P的開(kāi)關(guān)的端子a和連接至結(jié)點(diǎn)Q的端子b相連接。因 此，當(dāng)通過(guò)某開(kāi)關(guān)連接端子b和c時(shí)，與開(kāi)關(guān)數(shù)字權(quán)重相對(duì)應(yīng)的電流被 輸出至結(jié)點(diǎn)Q，并且沒(méi)有被輸出至結(jié)點(diǎn)P。與此相反，當(dāng)通過(guò)某開(kāi)關(guān)連 接端子c和a時(shí)，與開(kāi)關(guān)數(shù)字權(quán)重相對(duì)應(yīng)的電流被輸出至結(jié)點(diǎn)P，并且 沒(méi)有被輸出至結(jié)點(diǎn)Q。以該方式，輸出至結(jié)點(diǎn)P和結(jié)點(diǎn)Q的電流是差 分關(guān)系。輸出至結(jié)點(diǎn)P和結(jié)點(diǎn)Q的電流分別是在輸出級(jí)電流鏡電路230 中流動(dòng)的電流Il和15。輸出級(jí)電流鏡電路230包括PMOS晶體管MP31、 MP32、 MP33、 MP35、 MP36、 MP37、禾卩NMOS晶體管MN31、 MN33、 MN35、畫(huà)37。 這里，晶體管MP31和MP35、晶體管MP32和MP36、晶體管MP33 和MP37、晶體管MN31和MN35、以及晶體管MN33和MN37都是相 同的尺寸。
將晶體管MP31的源極連接至電源電壓端子VDD,并且將漏極和 柵極連接至結(jié)點(diǎn)R。將晶體管MP32的源極連接至電源電壓端子VDD， 將漏極連接至輸出端子40，并且將柵極連接至結(jié)點(diǎn)R。將晶體管MP33 的源極連接至電源電壓端子VDD，將漏極連接至結(jié)點(diǎn)S，并且將柵極 連接至結(jié)點(diǎn)R。將晶體管MN31的漏極連接至結(jié)點(diǎn)R，將源極連接至結(jié) 點(diǎn)P，并將柵極連接至結(jié)點(diǎn)S。將晶體管MN33的漏極和柵極連接至結(jié) 點(diǎn)S，并將源極連接至基準(zhǔn)電壓端子50。將基準(zhǔn)電壓Vref供給基準(zhǔn)電 壓端子50。
在這里，晶體管MP32和MP33形成電流鏡電路，同時(shí)晶體管MP31 作為輸入晶體管。晶體管MN31形成電流鏡電路，同時(shí)晶體管MN33 作為輸入晶體管。因此，電流I1在晶體管MP31中流動(dòng)并且與電流Il 相對(duì)應(yīng)的鏡電流I3在晶體管MP33中流動(dòng)。類(lèi)似地，與電流I1相對(duì)應(yīng) 的鏡電流12在晶體管MP32中流動(dòng)。從輸出端子40輸出電流12作為 DAC 200的差分輸出電流。
將晶體管MP35的源極連接至電源電壓端子VDD，并且將漏極和 柵極連接至結(jié)點(diǎn)T。將晶體管MP36的源極連接至電源電壓端子VDD， 將漏極連接至輸出端子41，并且將柵極連接至結(jié)點(diǎn)T。將晶體管MP37 的源極連接至電源電壓端子VDD，將漏極連接至結(jié)點(diǎn)U,并且將柵極 連接至結(jié)點(diǎn)T。將晶體管MN35的漏極連接至結(jié)點(diǎn)T，將源極連接至結(jié) 點(diǎn)Q，并將柵極連接至結(jié)點(diǎn)U。將晶體管MN37的漏極和柵極連接至 結(jié)點(diǎn)U，并將源極連接至基準(zhǔn)電壓端子50。在這里，晶體管MP36和MP37形成電流鏡電路，同時(shí)晶體管MP35 作為輸入晶體管。并且，晶體管MN35形成電流鏡電路，同時(shí)晶體管 MN37作為輸入晶體管。因此，當(dāng)電流15在晶體管MP35中流動(dòng)時(shí)， 與電流I5相對(duì)應(yīng)的鏡電流I7在晶體管MP37中流動(dòng)。類(lèi)似地，與電流 15相對(duì)應(yīng)的鏡電流16在晶體管MP36中流動(dòng)。從輸出端子41輸出電流 16作為DAC 200的差分輸出電流b。
第二示例性實(shí)施例的包括晶體管MP3K MP32、 MP33、 MN31、 MN33的電路和包括晶體管MP35、 MP36、 MP37、 MN35、 MN37的電 路的構(gòu)造與第一示例性實(shí)施例的輸出級(jí)電流鏡電路130的構(gòu)造相似。 因此，與第一示例性實(shí)施例相似，即使當(dāng)在電流II的和15中存在變化， 該電流II的和15是來(lái)自于數(shù)字/模擬轉(zhuǎn)換部122的輸出電流時(shí)，將結(jié) 點(diǎn)P和Q處的電勢(shì)固定在基準(zhǔn)電壓Vref并且不發(fā)生變化。因此，在相 關(guān)技術(shù)的DAC 10中的問(wèn)題，即由于數(shù)字/模擬轉(zhuǎn)換部的電流輸出點(diǎn)(結(jié)
點(diǎn)P和Q)處的電勢(shì)的波動(dòng)產(chǎn)生的歐拉效應(yīng)，導(dǎo)致數(shù)字/模擬轉(zhuǎn)換部包 括的晶體管的位的數(shù)字權(quán)重的平衡被破壞的問(wèn)題，也能夠在第二示例
性實(shí)施例的電流構(gòu)造中解決。
在諸如圖11中所示的UWB接收器等的可變?cè)鲆娣糯笃?VGA) 中，經(jīng)常使用差分信號(hào)。由于在利用差分信號(hào)的VGA中在處理差分信 號(hào)的不同部分的元件中出現(xiàn)相對(duì)誤差，導(dǎo)致存在下述問(wèn)題，即對(duì)于差 分信號(hào)的不同部分，元件的操作點(diǎn)可能移動(dòng)。該操作點(diǎn)中的移動(dòng)表現(xiàn) 為VGA偏移。當(dāng)VGA增益較高，并且從VGA輸出的信號(hào)中的偏移也 被放大，則對(duì)接收器的接收特性存在很大的影響。接收特性的惡化具 體地表現(xiàn)為，通訊距離等的惡化。所以，在UWB無(wú)線(xiàn)通訊中，必須將 接收器等中的偏移保持得盡可能小。因此，為了盡可能地減小VGA中 處理差分信號(hào)的不同部分的元件中的相對(duì)誤差，并減少接收特性的惡 化，用于高精確度偏移補(bǔ)償?shù)腄AC是必要的。
如上所述，在第二示例性實(shí)施例的DAC中，抑制了由于歐拉效應(yīng)導(dǎo)致的結(jié)點(diǎn)P和Q處電勢(shì)中的波動(dòng)，并且精確地放大并輸出來(lái)自于差
分電流輸出型模擬/轉(zhuǎn)換部的輸出電流。因此，因?yàn)閂GA使用第二示例 性實(shí)施例的DAC，所以減少了已經(jīng)成為相關(guān)技術(shù)中的問(wèn)題的在處理差 分信號(hào)的不同部分的元件中的相對(duì)誤差，并且減少了接收特性的惡化。
第二示例性實(shí)施例中被連接至輸出級(jí)電流鏡電路230的數(shù)字/模擬 轉(zhuǎn)換部可以具有電流元型構(gòu)造，與圖2的輸出級(jí)電流鏡電路121 —樣， 并且，數(shù)字/模擬轉(zhuǎn)換部可以具有分段電流型構(gòu)造。同樣，提供基準(zhǔn)電 壓Vref的端子可以分離，并且分別連接至晶體管MN33和MN37的源 極。
本發(fā)明并不限于上述示例性實(shí)施例，并且可以在不偏離本發(fā)明主 旨的情況下進(jìn)行適當(dāng)?shù)男薷?。例如，可以采用下述DAC電路300，該 DAC電路300具有包括NMOS晶體管MN51、 MN52、 MN53和PMOS 晶體管MP51、 MP53的輸出級(jí)電流鏡電流150，如圖10中所示。該 DAC電路300的輸出級(jí)電流鏡電路150具有下述電路構(gòu)造，該電路構(gòu) 造顛倒了圖1的輸出級(jí)電流鏡電路130中的晶體管的導(dǎo)電類(lèi)型以及電 源電壓和接地電壓之間的關(guān)系。連接至該輸出級(jí)電流鏡電路150的數(shù) 字/模擬轉(zhuǎn)換部126必須具有將正電流供給輸出級(jí)電流鏡電路150的電 路構(gòu)造。
此外，在上述示例性實(shí)施例的任何一個(gè)中，可以用PNP型雙極晶 體管代替PMOS晶體管，并且可以用NPN型雙極晶體管代替NMOS 晶體管。同樣，上述數(shù)字/模擬轉(zhuǎn)換部被構(gòu)造為用于8位輸入數(shù)字代碼， 但是能夠應(yīng)用于N位(N是大于或者等于1的整數(shù))。
能夠結(jié)合第一和第二示例性實(shí)施例作為本技術(shù)中的普通技術(shù)人員 需要的一個(gè)。
雖然按照若干示例性實(shí)施例已經(jīng)描述了本發(fā)明，但是本領(lǐng)域中技術(shù)人員將了解可以在本發(fā)明的權(quán)利要求的范圍和精神內(nèi)使用各種修改 來(lái)實(shí)踐本發(fā)明并且本發(fā)明并不限于上述示例。
此外，權(quán)利要求的范圍不限于上述示例性實(shí)施例。
此外，應(yīng)注意申請(qǐng)人的意圖是包圍所有權(quán)利要求項(xiàng)的等價(jià)物，即 使在后面的審査期間進(jìn)行了修改。
權(quán)利要求
1. 一種數(shù)字/模擬轉(zhuǎn)換電路，包括數(shù)字/模擬轉(zhuǎn)換部，所述數(shù)字/模擬轉(zhuǎn)換部根據(jù)輸入數(shù)字信號(hào)輸出第一電流；和第一電流鏡電路，所述第一電流鏡電路根據(jù)所述第一電流產(chǎn)生鏡電流并且輸出所述鏡電流作為模擬信號(hào)，所述數(shù)字/模擬轉(zhuǎn)換電路將數(shù)字信號(hào)轉(zhuǎn)換為模擬信號(hào)，并且還包括第二電流鏡電路，所述第二電流鏡電路根據(jù)所述第一電流產(chǎn)生第一鏡電流；和第三電流鏡電路，所述第三電流鏡電路連接至基準(zhǔn)電壓，并且所述第一鏡電流被輸入到所述第三電流鏡電路，并且所述第三電流鏡電路根據(jù)所述第一鏡電流，在所述數(shù)字/模擬轉(zhuǎn)換部和所述第二電流鏡電路之間產(chǎn)生等于所述第一電流的第二鏡電流。
2. 根據(jù)權(quán)利要求l所述的數(shù)字/模擬轉(zhuǎn)換電路，其中，將單個(gè)晶體管用作所述第一電流鏡電路的輸入側(cè)晶體管和所述第二電流鏡電路的輸入側(cè)晶體管。
3. 根據(jù)權(quán)利要求l所述的數(shù)字/模擬轉(zhuǎn)換電路，其中，所述第三電流鏡電路的輸入側(cè)晶體管被連接至所述基準(zhǔn)電壓，并且輸出側(cè)晶體管被連接至所述數(shù)字/模擬轉(zhuǎn)換部。
4. 根據(jù)權(quán)利要求l所述的數(shù)字/模擬轉(zhuǎn)換電路，其中，所述第二電流鏡電路的鏡電流的電流比率和所述第三電流鏡電路的鏡電流的電流比率基本相同。
5. 根據(jù)權(quán)利要求1所述的數(shù)字/模擬轉(zhuǎn)換電路，其中，所述第一和第二電流鏡電路的晶體管的導(dǎo)電類(lèi)型，與所述第三電流鏡電路的晶體管的導(dǎo)電類(lèi)型不同。
6. 根據(jù)權(quán)利要求1所述的數(shù)字/模擬轉(zhuǎn)換電路，其中，所述第一至第三電流鏡電路的晶體管是MOS型晶體管或者雙極型晶體管。
7. 根據(jù)權(quán)利要求1所述的數(shù)字/模擬轉(zhuǎn)換電路，其中，所述數(shù)字/模擬轉(zhuǎn)換部被構(gòu)造為電流元型電路，或者分段電流型電路，或者結(jié)合了電流元型電路和分段電流型電路的電路。
8. —種數(shù)字/模擬轉(zhuǎn)換電路，包括數(shù)字/模擬轉(zhuǎn)換部，所述數(shù)字/模擬轉(zhuǎn)換部根據(jù)輸入數(shù)字信號(hào)輸出處于差分關(guān)系的第一電流和第二電流；和第一和第四電流鏡電路，所述第一和第四電流鏡電路根據(jù)第一和第二電流產(chǎn)生鏡電流用于作為差分模擬信號(hào)輸出，所述數(shù)字/模擬轉(zhuǎn)換電路將數(shù)字信號(hào)轉(zhuǎn)換為模擬信號(hào)，并且還包括第二電流鏡電路，所述第二電流鏡電路根據(jù)所述第一電流產(chǎn)生第一鏡電流；第三電流鏡電路，所述第三電流鏡電路被連接至基準(zhǔn)電壓，并且所述第一鏡電流被輸入到所述第三電流鏡電路，并且所述第三電流鏡電路根據(jù)所述第一鏡電流，在所述數(shù)字/模擬轉(zhuǎn)換部和所述第二電流鏡電路之間產(chǎn)生等于所述第一電流的第二鏡電流；第五電流鏡電路，所述第五電流鏡電路根據(jù)所述第二電流產(chǎn)生第三鏡電流；和第六電流鏡電路，所述第六電流鏡電路被連接至所述基準(zhǔn)電壓，并且所述第三鏡電流被輸入到所述第六電流鏡電路，并且所述第六電流鏡電路根據(jù)所述第三鏡電流，在所述數(shù)字/模擬轉(zhuǎn)換部和所述第五電流鏡電路之間產(chǎn)生等于所述第二電流的第四鏡電流。
9. 根據(jù)權(quán)利要求8所述的數(shù)字/模擬轉(zhuǎn)換電路，其中，將單個(gè)晶體管用作所述第一電流鏡電路的輸入側(cè)晶體管和所述第二電流鏡電路的輸入側(cè)晶體管。
10. 根據(jù)權(quán)利要求8所述的數(shù)字/模擬轉(zhuǎn)換電路，其中所述第三電流鏡電路的輸入側(cè)晶體管被連接至所述基準(zhǔn)電壓并且輸出側(cè)晶體管被連接至所述數(shù)字/模擬轉(zhuǎn)換部，并且所述第六電流鏡電路的輸入側(cè)晶體管被連接至所述基準(zhǔn)電壓并且所述輸出側(cè)晶體管被連接至所述數(shù)字/模擬轉(zhuǎn)換部。
11. 根據(jù)權(quán)利要求10所述的數(shù)字/模擬轉(zhuǎn)換電路，其中，所述第三和第六電流鏡電路的輸入側(cè)晶體管被連接至提供所述基準(zhǔn)電壓的相同端子。
12. 根據(jù)權(quán)利要求10所述的數(shù)字/模擬轉(zhuǎn)換電路，其中，所述第三和第六電流鏡電路的輸入側(cè)晶體管分別被連接至提供所述基準(zhǔn)電壓的第一和第二端子。
13. 根據(jù)權(quán)利要求8所述的數(shù)字/模擬轉(zhuǎn)換電路，其中，所述第二電流鏡電路的鏡電流的電流比率與所述第三電流鏡電路的鏡電流的電流比率基本相同，并且所述第五電流鏡電路的鏡電流的電流比率與所述第六電路鏡電路的鏡電流的電流比率基本相同。
14. 根據(jù)權(quán)利要求8所述的數(shù)字/模擬轉(zhuǎn)換電路，其中，所述第一、第二、第四、和第五電流鏡電路的晶體管的導(dǎo)電類(lèi)型，與所述第三和第六電流鏡電路的晶體管的導(dǎo)電類(lèi)型不同。
15. 根據(jù)權(quán)利要求8所述的數(shù)字/模擬轉(zhuǎn)換電路，其中，所述第一至第六電路鏡電路的晶體管是MOS型晶體管或者雙極型晶體管。
16. 根據(jù)權(quán)利要求8所述的數(shù)字/模擬轉(zhuǎn)換電路，其中，所述數(shù)字/模擬轉(zhuǎn)換部被構(gòu)造為電流元型電路，或者分段電流型電路，或者結(jié)合了電流元型電路和分段電流型電路的電路。
全文摘要
本發(fā)明提供一種D/A轉(zhuǎn)換電路。在本發(fā)明的一種模式中，數(shù)字/模擬轉(zhuǎn)換電路，包括數(shù)字/模擬轉(zhuǎn)換部，該數(shù)字/模擬轉(zhuǎn)換部根據(jù)輸入數(shù)字信號(hào)輸出第一電流；和第一電流鏡電路，該第一電流鏡電路根據(jù)第一電流產(chǎn)生鏡電流并輸出鏡電流作為模擬信號(hào)，該數(shù)字/模擬轉(zhuǎn)換電路將數(shù)字信號(hào)轉(zhuǎn)換為模擬信號(hào)，并且還包括第二電流鏡電路，該第二電流鏡電路根據(jù)第一電流產(chǎn)生第一鏡電流；以及第三電流鏡電路，該第三電流鏡電路被連接至基準(zhǔn)電壓，并且第一鏡電流被輸入至該第三電流鏡電路，并且該第三電流鏡電路根據(jù)第一鏡電流，在數(shù)字/模擬轉(zhuǎn)換部和第二電流鏡電路之間產(chǎn)生等于第一電流的第二鏡電流。
文檔編號(hào)H03M1/66GK101471667SQ20081019023
公開(kāi)日2009年7月1日 申請(qǐng)日期2008年12月26日 優(yōu)先權(quán)日2007年12月28日
發(fā)明者川野孝浩 申請(qǐng)人:恩益禧電子股份有限公司