專(zhuān)利名稱(chēng)：模數(shù)轉(zhuǎn)換的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及計(jì)算機(jī)和計(jì)算機(jī)處理器領(lǐng)域，特別涉及模數(shù)轉(zhuǎn)換器(ADC )。
背景技術(shù)：
模數(shù)轉(zhuǎn)換器(ADC )是將連續(xù)信號(hào)轉(zhuǎn)換成離散數(shù)字量的電子電路。通常， ADC是將輸入模擬電壓轉(zhuǎn)換成數(shù)字量的電子設(shè)備。模擬信號(hào)在時(shí)間上是連續(xù)的，必需將它轉(zhuǎn)換成數(shù)字值流。因此，需要對(duì) 從模擬信號(hào)中采樣新數(shù)字值的速率進(jìn)行限定。該新值的速率被稱(chēng)為轉(zhuǎn)換器的 采樣率或采樣頻率，通常敘述為每秒采樣個(gè)數(shù)(sps)?？梢砸詴r(shí)間間隔T的采樣時(shí)間來(lái)釆樣、測(cè)量并存儲(chǔ)連續(xù)可變帶寬受限信 號(hào)，然后用插值公式從離散時(shí)間值中精確地再生該原始信號(hào)。然而，只有在 采樣率比信號(hào)最高頻率的兩倍更高的時(shí)候才可以進(jìn)行該再生。有時(shí)這被稱(chēng)為 香農(nóng)-恩奎斯特采樣定理。由于實(shí)際的ADC不能進(jìn)行即時(shí)轉(zhuǎn)換，所以有必 要在轉(zhuǎn)換器進(jìn)行轉(zhuǎn)換的時(shí)間期間將輸入值保持不變，該時(shí)間稱(chēng)為轉(zhuǎn)換時(shí)間。經(jīng)常期望能夠以甚高頻，例如在幾千兆赫茲(GHz)的范圍內(nèi)對(duì)集成電 路(IC)中的模擬信號(hào)進(jìn)行采樣。然而，某些種類(lèi)的IC是利用較古老的半 導(dǎo)體制造和材料技術(shù)制成的，只能以較低的頻率，例如在小于l-2GHz的 范圍內(nèi)對(duì)信號(hào)進(jìn)行采樣。圖1示出如當(dāng)前公知技術(shù)中的模數(shù)(A/D)采樣系統(tǒng)100的例子的圖形 表示。芯片101中嵌入A/D塊102。 A/D塊102具有數(shù)據(jù)輸出端105和用來(lái) 控制對(duì)輸入信號(hào)103的采樣的采樣頻率控制器104，數(shù)據(jù)輸出端通常，但并 不必需為并行總線。該輸入信號(hào)的最高頻率分量為fi，并且采樣頻率fs必須 至少為頻率fi的兩倍，優(yōu)選為頻率fi的2.2倍，用于支持諸如傅立葉變換(FT )或快速傅立葉變換(FFT)等功能的采樣。因此，基于恩奎斯特頻率，如果 期望的輸入頻率fi在10GHz范圍內(nèi)，則芯片必須能夠以近似20 - 22GHz對(duì) 采樣頻率fs進(jìn)行時(shí)鐘控制(clock)。制造如此高采樣頻率的芯片是更加昂 貴的，并且這些芯片的架構(gòu)不允許在這種芯片中嵌入諸如CPU、存儲(chǔ)器等的 大數(shù)據(jù)功能元件。已知幾種模數(shù)轉(zhuǎn)換方法。圖1A為ADC的采樣和保持電路圖的示意表 示，其也被稱(chēng)為跟蹤和保持電路。當(dāng)采樣和保持開(kāi)關(guān)110閉合時(shí)，輸入電壓 的最近即時(shí)值就會(huì)被保持在采樣和保持電容器111上。當(dāng)采樣和保持開(kāi)關(guān) 110斷開(kāi)時(shí)，電路處于跟蹤模式。輸入端和輸出端的緩沖器112隔離采樣和 保持電容器111。采樣和保持ADC是筒單和可靠的，但是局限于其采樣頻 率，并且它具有高誤碼率。第二種模數(shù)轉(zhuǎn)換方法利用相位檢測(cè)器ADC。相位檢測(cè)器生成表示兩個(gè) 信號(hào)輸入之間的相位差的電壓信號(hào)。當(dāng)兩個(gè)被比較信號(hào)完全同相時(shí)，對(duì)XOR 門(mén)的兩個(gè)相等輸入會(huì)輸出為零的恒定電平。對(duì)于l度的相位差，異或(XOR) 門(mén)將在信號(hào)不同的持續(xù)時(shí)間(周期的1/360)輸出1。當(dāng)信號(hào)相隔為180度 時(shí)，XOR門(mén)放出穩(wěn)定的l信號(hào)。對(duì)輸出信號(hào)進(jìn)行積分得到與相位差成比例 的模擬電壓。相位檢測(cè)器包含能夠同時(shí)測(cè)量輸入信號(hào)的若干相位差的若干 XOR門(mén)。這具有作為快速行動(dòng)設(shè)備的優(yōu)點(diǎn)，但是也具有作為高功耗設(shè)備的 缺點(diǎn)。第三種模數(shù)轉(zhuǎn)換方法利用閃爍(flash) ADC,也稱(chēng)為并行ADC。圖IB 為閃爍ADC電路圖的示意性表示。閃爍ADC由一連串比較器120形成，其 中各比較器將輸入信號(hào)與唯一的基準(zhǔn)電壓進(jìn)行比較。比較器120的輸出端連 接到優(yōu)先編碼器電路121的輸入端，然后優(yōu)先編碼器電路121產(chǎn)生二進(jìn)制輸 出122。當(dāng)在各比較器120處，模擬輸入電壓超過(guò)基準(zhǔn)電壓時(shí)，比較器120 的輸出將順序地飽和在高狀態(tài)。優(yōu)先編碼器121基于最高位有效輸入生成二 進(jìn)制數(shù)，忽略所有其他有效輸入。閃爍ADC在速度方面是高效的，但包含 大量部件。例如，三位閃爍ADC需要八個(gè)比較器，四位版本需要16個(gè)比較器，而八位版本則需要256個(gè)比較器。第四種模數(shù)轉(zhuǎn)換方法為逐次逼近ADC,在圖1C中示意性地示出。逐次 逼近ADC使用逐次逼近寄存器(SAR) 130為序列計(jì)數(shù)器。這個(gè)SAR130 通過(guò)校準(zhǔn)開(kāi)始于最高有效位(MSB)并結(jié)束于最低有效位(LSB)的所有位 的值來(lái)進(jìn)行計(jì)數(shù)。在整個(gè)計(jì)數(shù)過(guò)程中，SAR130始終監(jiān)視比較器的輸出以查 看二進(jìn)制計(jì)數(shù)是小于還是大于模擬信號(hào)輸入，并然后相應(yīng)地調(diào)整該位的值。 校準(zhǔn)從MSB到LSB的位的不同值來(lái)獲得等于原始十進(jìn)制數(shù)的二進(jìn)制數(shù)。數(shù) 模轉(zhuǎn)換器(DAC) 131的輸出比常規(guī)序列計(jì)數(shù)器更快地在模擬信號(hào)輸入端收 斂。隨機(jī)重整化群(SRG)132作為十進(jìn)制到二進(jìn)制的轉(zhuǎn)換器。逐次逼近ADC 是更快速的設(shè)備，但具有高功耗和大量部件的缺點(diǎn)。已經(jīng)采用各種方法來(lái)尋找能夠?qū)Ω哳l率輸入速率進(jìn)行采樣的經(jīng)濟(jì)系統(tǒng)。 凱文.納利在1998年10月發(fā)表于CSD雜志中的題目為"Design of a High-Performance Analog-to-Digital Converter(高性能模數(shù)轉(zhuǎn)換器的設(shè)計(jì))"的 論文中，公開(kāi)了折疊和內(nèi)插式8位2Gsps的ADC。在從閃爍(flash)變換 到折疊結(jié)構(gòu)時(shí)，4位模數(shù)轉(zhuǎn)換器所需要的比較器個(gè)數(shù)由15個(gè)降低到6個(gè)。 這種ADC增加了模擬帶寬和最大采樣率，并且比閃爍結(jié)構(gòu)的ADC消耗的功 率更少。獲得折疊功能的一種方法是使用交叉耦合的差分放大器，利用兩個(gè) 交叉耦合的差分放大器來(lái)得到單個(gè)折疊。通過(guò)增加更多的電阻器和差分對(duì)可 以增加折的數(shù)目。納利報(bào)告了利用98MHz的輸入頻率得到2GHz的采樣頻 率的結(jié)果。伊恩.金在2006年1月發(fā)表于I/O雜志中的題目為"Capturing Data from Gigasmple Analog-to-Digital Converters (從千兆采樣才莫數(shù)轉(zhuǎn)換器中捕獲數(shù) 據(jù))"的論文中，公開(kāi)了一種對(duì)數(shù)字輸出進(jìn)行解復(fù)用的方法。對(duì)于1.5GHz 的采樣率，將輸出與750MHz的時(shí)鐘同步的轉(zhuǎn)換數(shù)據(jù)，其中所述數(shù)據(jù)在時(shí)鐘 的上升沿和下降沿給予輸出端。然后使用兩個(gè)鎖存器，其中在鎖相數(shù)據(jù)時(shí)鐘 的上升沿時(shí)鐘控制一個(gè)鎖存器，利用180度異相的信號(hào)時(shí)鐘控制第二鎖存 器。這樣就將輸出降低到375MHz。在鎖存輸入數(shù)據(jù)之后，用一組中間鎖存器對(duì)時(shí)鐘域移位，以便所有數(shù)據(jù)都可以在同一時(shí)鐘沿在時(shí)鐘控制下進(jìn)入存儲(chǔ)器陣列，將數(shù)據(jù)速率解復(fù)用至187.5MHz。可以將單通道設(shè)備置于雙沿采樣 模式，以將采樣速度從1.5Gsps增加到3.0Gsps,這樣就將輸出數(shù)據(jù)位數(shù)從8 增加到16。這樣就需要一種可以以遠(yuǎn)高于2-3GHz的采樣頻率進(jìn)行轉(zhuǎn)換的系統(tǒng)及方法。發(fā)明內(nèi)容本發(fā)明的目的在于利用以其它方式不能夠以足夠高的速率進(jìn)行釆樣的 電路對(duì)甚高頻輸入模擬信號(hào)進(jìn)行充分采樣。本發(fā)明的實(shí)施例包括帶有若干ADC和中央處理單元(CPU)的襯底和 分布式采樣系統(tǒng)。各ADC與標(biāo)明的CPU—起工作以形成ADC系統(tǒng)。舉例 來(lái)說(shuō)，各獨(dú)立的ADC系統(tǒng)可以包含由0.18微米硅形成的傳統(tǒng)設(shè)備。在這個(gè) 例子中，這些獨(dú)立的系統(tǒng)能夠?yàn)閘-2GHz以下的范圍內(nèi)的信號(hào)進(jìn)行采樣。本發(fā)明的說(shuō)明書(shū)示出如何使用多個(gè)傳統(tǒng)設(shè)備來(lái)對(duì)甚高頻的輸入信號(hào)進(jìn) 行充分采樣。定時(shí)信號(hào)通過(guò)也稱(chēng)為延遲采樣系統(tǒng)或中繼采樣系統(tǒng)分布式采樣 系統(tǒng)。當(dāng)該定時(shí)信號(hào)沿分布式采樣系統(tǒng)到達(dá)第一標(biāo)明點(diǎn)時(shí)，第一ADC對(duì)輸 入信號(hào)進(jìn)行采樣。當(dāng)該定時(shí)信號(hào)沿所述分布式采樣系統(tǒng)到達(dá)第二標(biāo)明點(diǎn)時(shí)， 第二 ADC對(duì)所述輸入信號(hào)進(jìn)行采樣。該定時(shí)信號(hào)繼續(xù)通過(guò)所述分布式采樣 系統(tǒng)，直到設(shè)定數(shù)目的采樣被相同設(shè)定數(shù)目的ADC系統(tǒng)采集為止。在所述設(shè)備均在單芯片上的情況下，如本例子中，該定時(shí)信號(hào)通過(guò)該分 布式采樣系統(tǒng)經(jīng)過(guò)該芯片，這樣每個(gè)后續(xù)采樣都發(fā)生在前一個(gè)采樣之后的時(shí) 鐘控制量的時(shí)間。這是當(dāng)該定時(shí)信號(hào)經(jīng)過(guò)系統(tǒng)的時(shí)候，由來(lái)源于該分布式采 樣系統(tǒng)的多個(gè)順序采樣提示符或抽頭實(shí)現(xiàn)的。這就產(chǎn)生了幾個(gè)ADC對(duì)于高 頻輸入信號(hào)的累加采樣，這樣就實(shí)現(xiàn)了優(yōu)選恩查斯特-香農(nóng)采樣必需的充分 采樣。例如，如果期望使用只能進(jìn)行l(wèi)GHz采樣的傳統(tǒng)系統(tǒng)對(duì)10GHz的輸 入信號(hào)進(jìn)行充分采樣，那么為了對(duì)該輸入模擬信號(hào)進(jìn)行順序采樣，需要20 個(gè)ADC系統(tǒng)。在本例子中，各ADC系統(tǒng)在前一個(gè)采樣后的時(shí)鐘控制50皮秒間隔得到采樣。所有20個(gè)ADC系統(tǒng)的采樣結(jié)果被組合以得到產(chǎn)生本質(zhì)上 與能夠以20GHz進(jìn)行采樣的單個(gè)ADC系統(tǒng)相同輸出的結(jié)果。描述幾個(gè)分布式采樣系統(tǒng)。 一種分布式采樣系統(tǒng)包括互相電串聯(lián)連接的 幾個(gè)加長(zhǎng)軌圖樣或附加長(zhǎng)度線。定時(shí)信號(hào)經(jīng)過(guò)第一附加長(zhǎng)度線，之后定時(shí)信 號(hào)抽頭或提示符使第一 ADC系統(tǒng)對(duì)輸入信號(hào)進(jìn)行采樣，這出現(xiàn)在At給定的 特定時(shí)間段。該定時(shí)信號(hào)繼續(xù)經(jīng)過(guò)第二附加長(zhǎng)度線，之后定時(shí)信號(hào)抽頭或提 示符使第二 ADC系統(tǒng)對(duì)輸入信號(hào)進(jìn)行第二次采樣，這出現(xiàn)在第二時(shí)間段At 之后。該定時(shí)信號(hào)持續(xù)經(jīng)過(guò)設(shè)定數(shù)目的長(zhǎng)度線，其使來(lái)自相同設(shè)定數(shù)目的 ADC系統(tǒng)的累加采樣。順序采樣的結(jié)果是來(lái)自多個(gè)ADC的一連串順序數(shù)字 輸出值。所述數(shù)字輸出值可以為以同 一頻率或不同頻率對(duì)所有輸入信號(hào)進(jìn)行 采樣的結(jié)果。分布式釆樣系統(tǒng)的另 一個(gè)例子包括諸如SAW設(shè)備的特定介電常數(shù)材料 設(shè)備。設(shè)備的材料決定了定時(shí)信號(hào)通過(guò)它的速率。當(dāng)定時(shí)信號(hào)沿該設(shè)備到達(dá) 多個(gè)等間距點(diǎn)時(shí)，多個(gè)ADC系統(tǒng)對(duì)輸入模擬信號(hào)進(jìn)行采樣，順序采樣的結(jié) 果是來(lái)自多個(gè)ADC的一連串順序數(shù)字輸出值。所述數(shù)字輸出值可以為以同 一頻率或不同頻率對(duì)所有輸入信號(hào)進(jìn)行采樣的結(jié)果。又一種分布式采樣系統(tǒng)使用定序器或乘法器，這樣可以將定時(shí)信號(hào)倍增 所設(shè)置的次數(shù)，以便為每級(jí)提供增量時(shí)間段At。所述ADC系統(tǒng)在各時(shí)間周 期At之后對(duì)輸入模擬信號(hào)進(jìn)行采樣。乘法器采樣系統(tǒng)的輸入信號(hào)采樣結(jié)果為 來(lái)自多個(gè)ADC的一連串順序數(shù)字輸出值。所述數(shù)字輸出值可以為以同一頻 率或不同頻率對(duì)所有輸入信號(hào)進(jìn)行采樣的結(jié)果。還描述了提供大共模抑制的ADC差分運(yùn)算放大器電路的例子。通過(guò)對(duì) 異相輸入信號(hào)進(jìn)行采樣，該輸入信號(hào)與背景噪音被完全區(qū)分并分離。這樣可 以提供更加干凈的信號(hào)，并且因此可以提供更加精確的采樣結(jié)果。ADC電路的又一例子公開(kāi)了 A/D單元，其基于連接到輸入端的壓控振 蕩器(VCO)電路。該VCO的輸出進(jìn)入計(jì)數(shù)器，然后通過(guò)諸如XOR門(mén)的門(mén)與基準(zhǔn)頻率進(jìn)行比較或定時(shí)。然后該輸出連接到CPU，所述CPU還控制對(duì)該計(jì)數(shù)器的復(fù)位。還描述了可變尺寸孔徑窗口采樣系統(tǒng)的例子。該例子通過(guò)利用可變孔徑時(shí)鐘(variable aperture clock)來(lái)實(shí)現(xiàn)，例如由壓控電阻器和電容器構(gòu)成的 阻容微分器。該可變孔徑時(shí)鐘可以修改釆樣脈沖的脈沖寬度以形成更窄的脈 沖寬度，并且因此達(dá)到更快的采樣率。該可變尺寸孔徑窗口采樣系統(tǒng)可單獨(dú) 用于ADC采樣，或結(jié)合前述多個(gè)ADC分布式采樣系統(tǒng)中的任何ADC分布 式采樣系統(tǒng)來(lái)用于ADC釆樣。鑒于如這里所述的和附圖中的幾幅圖所示出的，對(duì)實(shí)施本發(fā)明的模式和 其工業(yè)適用性的描述，本發(fā)明的這些及其它目的和優(yōu)勢(shì)對(duì)于本領(lǐng)域技術(shù)人員 將變得清楚。這里所列的目的和優(yōu)勢(shì)并不是本發(fā)明所有可能優(yōu)勢(shì)的詳盡列 表。此外，即使在應(yīng)用中不存在或不需要一個(gè)以上預(yù)期目的和/或優(yōu)勢(shì)的情 況下，也可以實(shí)施本發(fā)明。另外，本領(lǐng)域普通技術(shù)人員將認(rèn)識(shí)到，本發(fā)明的各種實(shí)施例可以實(shí)現(xiàn)一 個(gè)以上，但沒(méi)有必要是所有的所述目的和/或優(yōu)勢(shì)。相應(yīng)地，這里所述的目 的和/或優(yōu)勢(shì)不是本發(fā)明的要素，不應(yīng)該把它理解為對(duì)本發(fā)明的限制。


圖1為傳統(tǒng)ADC系統(tǒng)的方框示意圖；圖1A為釆樣和保持ADC的電路圖；圖IB為閃爍ADC的電路圖；圖1C為逐次逼近ADC的電路圖；圖2為根據(jù)本發(fā)明的一般ADC系統(tǒng)的方框示意圖；圖3a-3b為根據(jù)本發(fā)明第一實(shí)施例，輸入模擬信號(hào)采用的采樣和在定時(shí) 信號(hào)分布式線中制成的抽頭之間的時(shí)序關(guān)系表示；圖4為根據(jù)本發(fā)明第二實(shí)施例，輸入模擬信號(hào)采用的采樣和定時(shí)信號(hào)分 布式線中制成的抽頭之間的時(shí)序關(guān)系表示；圖5-6為本發(fā)明第三實(shí)施例的方框示意圖；圖7a-7b為也可以與本發(fā)明一起使用的ADC的電路圖； 圖8為根據(jù)本發(fā)明的計(jì)算機(jī)陣列的示意圖；圖9為示出圖8中計(jì)算機(jī)子集的詳細(xì)示意圖和圖8中互相連接的數(shù)據(jù)總 線的更詳細(xì)示意圖；圖IO為圖示出堆棧式計(jì)算機(jī)的總體布置框圖；圖lla-llc為根據(jù)本發(fā)明的ADC和計(jì)算機(jī)系統(tǒng)陣列的示意圖；圖12a為根據(jù)本發(fā)明的ADC采樣系統(tǒng)的電路圖；圖12b示出在CMOS硅工藝中輸入電壓對(duì)輸出頻率的特性；和圖13為根據(jù)本發(fā)明增強(qiáng)型ADC采樣系統(tǒng)的電路圖。
具體實(shí)施方式
參見(jiàn)附圖描述本發(fā)明，其中相同的標(biāo)記表示相同或相似元素。當(dāng)按照獲 得本發(fā)明目的的方式描述本發(fā)明時(shí)，本領(lǐng)域普通技術(shù)人員將認(rèn)知到在不脫離 根據(jù)權(quán)利要求的本發(fā)明精神和保護(hù)范圍的情況下，可以鑒于這些啟示來(lái)實(shí)現(xiàn)任何變化。這里描述的和/或附圖中示出的本發(fā)明實(shí)施例及其變化僅僅以示例的方 式呈現(xiàn)，并且不用來(lái)限制本發(fā)明的保護(hù)范圍。除非以其它方式具體聲明，可 以針對(duì)多種應(yīng)用省略或修改本發(fā)明的個(gè)別方面和部件，同時(shí)保持在才艮據(jù)權(quán)利 要求的本發(fā)明的精神和保護(hù)范圍內(nèi)，因?yàn)橐庠谑贡景l(fā)明適用于很多變化。圖2示出根據(jù)本發(fā)明的ADC系統(tǒng)200的例子。輸入信號(hào)204傳遞到芯 片201的若干模數(shù)轉(zhuǎn)換器單元202a-202n。這個(gè)例子中示出外部采樣時(shí)鐘 205，但是也可以利用內(nèi)部時(shí)鐘。該采樣時(shí)鐘205在非常低的頻率下運(yùn)行， 例如比固有采樣頻率低10或20倍的頻率。通過(guò)從時(shí)間分配裝置206a-206n 提供順序的時(shí)間段，可以將凈采樣率增加n倍。在本例子中，時(shí)間段由外部 源提供，盡管如上所述，也可以利用內(nèi)部定時(shí)源。如果要對(duì)頻率高達(dá)10GHz 的輸入信號(hào)204進(jìn)行采樣，那么為了進(jìn)行最優(yōu)恩奎斯特-香農(nóng)采樣，20或 22GHz的釆樣時(shí)鐘205是必要的。但是，本創(chuàng)造性系統(tǒng)中，該采樣時(shí)鐘205可以在例如分別針對(duì)n=20或22的1GHz下運(yùn)行。時(shí)間分配裝置206a-206n 提供的時(shí)間段可以采用采樣頻率的1/20、 1/22的增量或相似增量，以便各 ADC 202可以在稍微延遲的點(diǎn)上對(duì)輸入信號(hào)204進(jìn)行采樣，產(chǎn)生等同于使用 單個(gè)ADC以20或22GHz的速率采樣的釆樣。時(shí)間分配裝置206a-206n提供 的時(shí)間^歐作為獨(dú)立的分配站(例如206J和相應(yīng)的獨(dú)立ADC(例如A/D 202a) 之間抽頭線連接器207a到207n的結(jié)果而出現(xiàn)。當(dāng)定時(shí)信號(hào)(由采樣時(shí)鐘205 產(chǎn)生)通過(guò)多個(gè)串聯(lián)連接的分配站或分配裝置206a-206n時(shí)， 一連串抽頭或 采樣提示符通過(guò)抽頭線連接器207a-207n分別發(fā)送到相應(yīng)的ADC 202a-202n。這種方法要求大量的ADC或A/D通道202，例如，在這種情況下，至 少為20或22,但允許使用更古老的技術(shù)芯片201，例如0.18微米硅，并且 允許對(duì)以lOGHz的范圍內(nèi)或上下運(yùn)行的信號(hào)進(jìn)行采樣。通過(guò)增加更多的A/D 通道202,可以進(jìn)一步增加采樣信號(hào)頻率(或其最高的傅立葉變換分量)。本例子中可互換地將項(xiàng)202a-202n的名字用作ADC、轉(zhuǎn)換器單元或通道。 通常，為了能夠在處理中不丟失采樣數(shù)據(jù)地處理數(shù)據(jù)的量，各A/D通道202 必須具有足夠的數(shù)據(jù)傳輸能力，例如，與A/D通道202a-202n相對(duì)應(yīng)的自身 CPU203a-203n ?？梢杂枚喾N方式獲得輸入信號(hào)的各ADC采樣之間的時(shí)間段，如在下列 實(shí)施例中所示例的。圖3a公開(kāi)了在本發(fā)明第一實(shí)施例中的時(shí)間分布式采樣 系統(tǒng)中，輸入信號(hào)301采用的采樣和軌圖樣303中的抽頭之間的時(shí)間關(guān)系。 該軌圖樣303包含多條串聯(lián)連接的加長(zhǎng)線。本時(shí)間分布式采樣系統(tǒng)具有多個(gè) ADC系統(tǒng)，其中各ADC系統(tǒng)包括ADC 202和相關(guān)聯(lián)的中央處理單元(CPU ) 203，如之前相對(duì)于圖2所討論的。當(dāng)定時(shí)信號(hào)306通過(guò)第一長(zhǎng)度線303&到 達(dá)抽頭點(diǎn)Wi時(shí)，做出在由At 304給出的可測(cè)時(shí)間量之后對(duì)輸入信號(hào)301進(jìn) 行采樣的提示符。該定時(shí)由ADC采樣點(diǎn)Q表示。當(dāng)該定時(shí)信號(hào)306繼續(xù)通 過(guò)第二長(zhǎng)度線303b到達(dá)第二抽頭點(diǎn)W2時(shí)，做出第二時(shí)間段At之后對(duì)輸入 信號(hào)301進(jìn)行采樣的提示符。該定時(shí)由ADC采樣點(diǎn)C2表示。在定時(shí)信號(hào)306到達(dá)各軌圖樣303在分布線上的各抽頭的抽頭點(diǎn)WrWn之后，單獨(dú)的 ADC系統(tǒng)對(duì)輸入信號(hào)301進(jìn)行采樣。順序采樣的結(jié)果是一連串來(lái)自多個(gè)ADC 的順序數(shù)字輸出值。所述數(shù)字輸出值可以是以同一頻率或不同頻率進(jìn)行采樣 的結(jié)果。下面參見(jiàn)圖3a進(jìn)行更加詳細(xì)的解釋。定時(shí)信號(hào)306通過(guò)第一長(zhǎng)度線303a 到達(dá)抽頭點(diǎn)W,。在那個(gè)在時(shí)間上用ADC采樣點(diǎn)Q來(lái)表示的時(shí)間點(diǎn)，第一 ADC系統(tǒng)對(duì)輸入信號(hào)301進(jìn)行采樣。當(dāng)該定時(shí)信號(hào)306經(jīng)過(guò)第二長(zhǎng)度線303b 到達(dá)由\￥2表示的抽頭點(diǎn)時(shí)，第二 ADC系統(tǒng)在ADC采樣點(diǎn)C2對(duì)輸入信號(hào) 301進(jìn)行采樣。上述分布式采樣系統(tǒng)在時(shí)間上由d和C2等標(biāo)明的ADC釆樣 點(diǎn)302持續(xù)對(duì)輸入信號(hào)301進(jìn)行采樣。隨著定時(shí)信號(hào)306通過(guò)多個(gè)長(zhǎng)度線 303,輸入信號(hào)301在各順序的時(shí)間段At 304之后被采樣。為了對(duì)輸入信號(hào) 301進(jìn)行充分采樣以滿足恩奎斯特-香農(nóng)需求，在芯片上建立了若干個(gè)ADC 系統(tǒng)。仔細(xì)考慮以下給出的對(duì)本發(fā)明進(jìn)行進(jìn) 一 步闡明的例子，其中所給出的例 子并不作為限制性特征來(lái)解釋。例如，如果要對(duì)lOGHz頻率的輸入信號(hào)301 進(jìn)行采樣，那么ADC采樣點(diǎn)302之間的時(shí)間差304必須至少為50皮秒才能 滿足針對(duì)lOGHz輸入信號(hào)的足夠采樣率的恩奎斯特-香農(nóng)要求。各連續(xù) ADC系統(tǒng)可以在釆樣點(diǎn)d和C2等處對(duì)輸入信號(hào)301進(jìn)行采樣，其中各采樣 可以出現(xiàn)在前一 ADC采樣之后50皮秒時(shí)。該ADC采樣點(diǎn)302在時(shí)間上對(duì) 應(yīng)于沿軌圖樣303的連續(xù)抽頭點(diǎn)Wp W2等。如果各ADC系統(tǒng)能夠在每納 秒捕獲或進(jìn)行采樣，那么總共需要20個(gè)ADC系統(tǒng)來(lái)對(duì)即將進(jìn)入的lOGHz 信號(hào)進(jìn)行充分采樣。在本例子中，本發(fā)明使用多條互相連接長(zhǎng)度線的分布式 采樣系統(tǒng)等同于使用單個(gè)ADC，其能夠以20gsps的采樣率對(duì)lOGHz的輸入 信號(hào)進(jìn)行采樣。圖3b公開(kāi)了本發(fā)明第二個(gè)實(shí)施例中的時(shí)間分布式采樣系統(tǒng)中輸入信號(hào) 301采用的采樣和在一連串連接的反相器對(duì)305中制成的抽頭之間的時(shí)間關(guān) 系。圖3a的各時(shí)鐘軌圖樣303被圖3b中的反相器對(duì)305代替。定時(shí)信號(hào)306經(jīng)過(guò)一連串相連接的轉(zhuǎn)換器對(duì)305。當(dāng)該定時(shí)信號(hào)306經(jīng)過(guò)第一反相器對(duì) 305a時(shí)，做出在與ADC采樣點(diǎn)d—致的第一時(shí)間段At 304之后對(duì)輸入信號(hào) 301進(jìn)行采樣的提示符。當(dāng)該定時(shí)信號(hào)306繼續(xù)通過(guò)第二反相器對(duì)305b時(shí)， 做出在與ADC采樣點(diǎn)C2—致的第二時(shí)間段At304之后對(duì)輸入信號(hào)301進(jìn)行 采樣的提示符。當(dāng)該定時(shí)信號(hào)306分別在由wrWn標(biāo)明的點(diǎn)通過(guò)各反相器對(duì) 時(shí)出現(xiàn)ADC采樣點(diǎn)CrCn，單獨(dú)的ADC系統(tǒng)在各ADC采樣點(diǎn)CrQj對(duì)輸入 信號(hào)301進(jìn)行釆樣。順序采樣的結(jié)果是一連串來(lái)自多個(gè)ADC的順序數(shù)字輸 出值。所述數(shù)字輸出值可以是以同一頻率或不同頻率進(jìn)行采樣的結(jié)果。下面參見(jiàn)圖3b進(jìn)行更加詳細(xì)的說(shuō)明。當(dāng)定時(shí)信號(hào)306經(jīng)過(guò)第一反相器 對(duì)305a到達(dá)由Wt表示的抽頭點(diǎn)時(shí)，第一 ADC系統(tǒng)第一 ADC采樣點(diǎn)對(duì)輸 入信號(hào)301進(jìn)行采樣，所述第一 ADC采樣點(diǎn)在時(shí)間上由d標(biāo)明。當(dāng)該定時(shí) 信號(hào)306經(jīng)過(guò)第二反相器對(duì)305b到達(dá)由\￥2表示的抽頭點(diǎn)時(shí)，第二ADC系 統(tǒng)在第二 ADC采樣點(diǎn)C2對(duì)輸入信號(hào)301進(jìn)行采樣。當(dāng)該定時(shí)信號(hào)306經(jīng)過(guò) 多個(gè)反相器對(duì)305時(shí)，上述分布式采樣系統(tǒng)繼續(xù)對(duì)輸入信號(hào)301進(jìn)行采樣。 當(dāng)定時(shí)信號(hào)306通過(guò)各反相器對(duì)305時(shí)，輸入信號(hào)301在各順序時(shí)間段At 304之后的各ADC采樣點(diǎn)302被采樣。為了能滿足恩查斯特-香農(nóng)需求， 在芯片上建立若干個(gè)ADC系統(tǒng)以對(duì)輸入信號(hào)301進(jìn)行充分采樣。圖4公開(kāi)了本發(fā)明第三實(shí)施例中對(duì)輸入模擬信號(hào)405的采樣和在特定介 電常數(shù)材料設(shè)備401中制成的線抽頭之間的時(shí)間關(guān)系。時(shí)間分布式采樣通過(guò) 使用諸如表面聲波(SAW)設(shè)備的特定介電常數(shù)材料設(shè)備401來(lái)實(shí)現(xiàn)。當(dāng)定 時(shí)信號(hào)406沿設(shè)備401經(jīng)過(guò)由S廣Sn給定的各等間距點(diǎn)時(shí)，在各可測(cè)時(shí)間段 △t 403之后對(duì)輸入信號(hào)405進(jìn)行采樣。圖4所表示的特定介電常數(shù)材料設(shè)備分布式采樣系統(tǒng)與圖3a中的軌跡 分布式采樣系統(tǒng)進(jìn)行相似的工作。如之前參見(jiàn)圖2所述，獨(dú)立ADC系統(tǒng)包 含ADC和相應(yīng)CPU。當(dāng)定時(shí)信號(hào)406沿設(shè)備401到達(dá)與SrSn相對(duì)應(yīng)的各 順序等間距點(diǎn)時(shí)，各順序ADC系統(tǒng)在ADC采樣點(diǎn)402處對(duì)輸入信號(hào)405 進(jìn)行釆樣。當(dāng)該定時(shí)信號(hào)406經(jīng)過(guò)設(shè)備401時(shí)，做出在各增量時(shí)間段At403之后對(duì)輸入信號(hào)405進(jìn)行采樣的提示符，其中At403的值由設(shè)備401的特定 材料確定。當(dāng)該定時(shí)信號(hào)406到達(dá)Si給定的第一采樣點(diǎn)402時(shí)，做出由第 一 ADC系統(tǒng)在第一 ADC采樣點(diǎn)d對(duì)輸入信號(hào)405進(jìn)行采樣的提示符。當(dāng) 該定時(shí)信號(hào)406在第二時(shí)間段At 403之后到達(dá)設(shè)備401內(nèi)的第二個(gè)采樣點(diǎn) S2時(shí)，提示第二 ADC系統(tǒng)在相應(yīng)的第二 ADC采樣點(diǎn)C2對(duì)輸入信號(hào)405進(jìn) 行釆樣。上述采樣系統(tǒng)持續(xù)在ADC采樣點(diǎn)402對(duì)輸入信號(hào)405進(jìn)行采樣， ADC采樣點(diǎn)402在時(shí)間上對(duì)應(yīng)于設(shè)備401的SrSn點(diǎn)。順序采樣的結(jié)果是一 連串來(lái)自多個(gè)ADC的順序數(shù)字輸出值。所述數(shù)字輸出值可以是以同 一頻率 或不同頻率進(jìn)行采樣的結(jié)果。在使用lOGHz輸入信號(hào)405的例子里，定時(shí)信號(hào)406到達(dá)設(shè)備401中 的Si給定的第一點(diǎn)，在該點(diǎn)，提示第一 ADC系統(tǒng)在50皮秒的第一時(shí)間段 403之后的第一 ADC采樣點(diǎn)d對(duì)輸入信號(hào)405進(jìn)行采樣。當(dāng)該定時(shí)信號(hào)406 到達(dá)設(shè)備401中的第二點(diǎn)S2時(shí)，提示第二 ADC系統(tǒng)在50皮秒的第二時(shí)間 段403之后發(fā)生的第二采樣點(diǎn)C2對(duì)輸入信號(hào)405進(jìn)行采樣。如果各ADC系 統(tǒng)以1納秒的速率對(duì)輸入信號(hào)405進(jìn)行采樣，那么需要20個(gè)ADC系統(tǒng)來(lái)對(duì) lOGHz的輸入信號(hào)405進(jìn)行充分采樣。在該例子中，使用本發(fā)明的特定介電 常數(shù)材料設(shè)備的分布式采樣系統(tǒng)等同于使用單個(gè)ADC的采樣系統(tǒng)，能夠以 20gsps的采樣率對(duì)lOGHz的輸入信號(hào)進(jìn)行采樣。第四實(shí)施例公開(kāi)了一種定序器或乘法器分布式采樣系統(tǒng)601,并參見(jiàn)圖 5對(duì)該實(shí)施例進(jìn)行描述。定序器分布式采樣系統(tǒng)601的一個(gè)例子是使用射極 耦合邏輯(ECL)作為定序器501。該定序器501包括一組觸發(fā)器508,由 w廣Wn表示。各觸發(fā)器508都連接于一 ADC502,然后各ADC 502也連接于 相應(yīng)的CPU 506。定時(shí)信號(hào)507進(jìn)入定序器501,然后每級(jí)排序或用At 503 給定的相同增量與定時(shí)信號(hào)507相乘。這樣，當(dāng)脈沖504通過(guò)第一 ADC觸 發(fā)器Wi時(shí)，ADd對(duì)輸入信號(hào)505進(jìn)行采樣。在第二時(shí)間段At503之后，脈 沖504經(jīng)過(guò)第二個(gè)ADC觸發(fā)器w2, ADC2對(duì)輸入信號(hào)505進(jìn)行采樣。上述 分布式采樣系統(tǒng)利用n個(gè)觸發(fā)器WrWn并分別使用ADd-ADCn持續(xù)對(duì)輸入信號(hào)505進(jìn)行采樣。采樣結(jié)果由n個(gè)相關(guān)聯(lián)的CPU506來(lái)處理。順序采樣的 結(jié)果是一連串來(lái)自多個(gè)ADC的順序數(shù)字輸出值。所述數(shù)字輸出值可以是以 同一頻率或不同頻率進(jìn)行采樣的結(jié)果。定序器501的重要特征是各觸發(fā)器 508之間的時(shí)間可以變化。在10GHz輸入信號(hào)505的例子中，定序器501包括20個(gè)觸發(fā)器508， 由w廣Wn表示。輸入模擬信號(hào)505以50皮秒時(shí)間段At 503的間隔順序地被 采樣。例如，當(dāng)脈沖504在50皮秒的第一時(shí)間段At 503之后通過(guò)第一個(gè)ADC 觸發(fā)器Wi時(shí)，ADd會(huì)對(duì)輸入模擬信號(hào)505進(jìn)行采樣。然后，當(dāng)脈沖504在 50皮秒的第二時(shí)間段At 503之后通過(guò)第二個(gè)ADC觸發(fā)器w2時(shí)，ADC2會(huì)對(duì) 輸入模擬信號(hào)505進(jìn)行采樣。如果各ADC 502都能夠以1納秒的速率對(duì)輸 入模擬信號(hào)505進(jìn)行采樣，那么則需要20個(gè)觸發(fā)器508連同20個(gè)相關(guān)聯(lián)的 ADC 502和20個(gè)相關(guān)聯(lián)的CPU506才能以20gsps的采樣率對(duì)lOGHz的輸入 信號(hào)505進(jìn)行充分采樣。在本例子中，使用多個(gè)帶有本發(fā)明的定序器或乘法 器的ADC的分布式采樣系統(tǒng)等同于使用能夠以20gsps的采樣率對(duì)10GHz 的輸入信號(hào)進(jìn)行采樣的單個(gè)ADC的采樣系統(tǒng)。圖6為參見(jiàn)圖5所描述定序器或乘法器分布式采樣系統(tǒng)外加時(shí)鐘生成塊 602的方框圖。時(shí)鐘生成塊602可以是內(nèi)部或外部的，并且可以包括^旦不限 于鎖相環(huán)(PLL)、延遲鎖定環(huán)(DLL)、壓控振蕩器(VCO)、環(huán)形振蕩 器、晶體振蕩器或其他類(lèi)型的振蕩器。圖6還示出定時(shí)信號(hào)603。圖7a為可與前述本發(fā)明一起使用的ADC的電路圖707，其利用差分運(yùn) 算放大器。圖7a所示的差分運(yùn)算放大器具有兩個(gè)輸入源701，其與運(yùn)算放大 器702a和702b —起使用，其中運(yùn)算放大器702b為帶有可選增益乘法器的 電壓對(duì)電流驅(qū)動(dòng)器。這種配置為輸入信號(hào)的精確再生提供很大的共模抑制。 圖7a的系統(tǒng)進(jìn)一步示出計(jì)數(shù)器704、 CPU 705和數(shù)字輸出信號(hào)706。圖7b為包括單端壓控振蕩器703的ADC的電路圖707。其余元件與圖 7a中的元件相同。圖7a的反相器系統(tǒng)具有能夠從不需要的背景噪音中分離 出待采樣的期望輸入信號(hào)701的優(yōu)勢(shì)；圖7b沒(méi)有抗擾性。但是，圖7b的反相器系統(tǒng)只需要一個(gè)管腳連接器，而圖7a的轉(zhuǎn)換器系統(tǒng)需要兩個(gè)管腳連接器。圖7a和7b的ADC電路圖可以和前述任意一個(gè)ADC/CPU分布式采樣 系統(tǒng)一起使用，用于對(duì)輸入模擬信號(hào)進(jìn)行采樣。上述ADC/CPU分布式采樣系統(tǒng)也可以與發(fā)明者眾所周知的多種結(jié)構(gòu) 中的任何一種進(jìn)行集成。實(shí)現(xiàn)本發(fā)明的一種模式是通過(guò)利用獨(dú)立計(jì)算機(jī)陣 列。陣列在圖8中以示意示出，并用通用參考符IO來(lái)標(biāo)明。計(jì)算機(jī)陣 列IO具有多個(gè)(本例中示出24個(gè))計(jì)算機(jī)12 (有時(shí)在陣列例子中也稱(chēng)為 "核心"或"節(jié)點(diǎn)")。在所示出的例子中，所有計(jì)算機(jī)12都位于單個(gè)電 路小片14上。根據(jù)本發(fā)明，各計(jì)算機(jī)12均為通用獨(dú)立工作的計(jì)算機(jī)，如在 下文中將更加詳細(xì)的討論的。計(jì)算機(jī)12通過(guò)多條(在下文中將更詳細(xì)討論 其數(shù)量)互相連接的數(shù)據(jù)總線16互相連接。在本例子中，數(shù)據(jù)總線16為雙 向異步高速并行數(shù)據(jù)總線，盡管出于該目的所采用的其他互相連接手段也在 本發(fā)明的范圍內(nèi)。在陣列IO的本實(shí)施例中，不但計(jì)算機(jī)12之間的數(shù)據(jù)通信 可以是異步的，而且獨(dú)立的計(jì)算機(jī)12也可以運(yùn)行于內(nèi)部異步模式。獨(dú)立計(jì) 算機(jī)12可以異步運(yùn)行，由于各計(jì)算機(jī)12在不執(zhí)行指令時(shí)基本不耗費(fèi)功率并 且沒(méi)有時(shí)鐘在其中運(yùn)行，這就節(jié)省了大量功率。本領(lǐng)域技術(shù)人員將意識(shí)到，為了清楚起見(jiàn)，在圖8的視圖中省略電路小 片14上的其他附加的組件。這些附加部件包括電源總線、外部連接焊盤(pán) 以及樣i處理器芯片的其他這些普通方面。計(jì)算機(jī)12e為不處于陣列IO邊界的一個(gè)計(jì)算機(jī)12的例子。也就是說(shuō)， 計(jì)算才幾12e具有四個(gè)正交相鄰計(jì)算才幾12a, 12b， 12c和12d。在下文中對(duì) 于陣列10的計(jì)算機(jī)12之間的通信的更詳細(xì)討論，將以示例的方式4吏用計(jì)算 機(jī)12a-12e的分組。如圖8的^L圖所見(jiàn)，諸如計(jì)算機(jī)12e的內(nèi)部計(jì)算4幾12 具有四個(gè)其他的可以通過(guò)總線16與之通信的計(jì)算機(jī)12。在以下討論中，所 討論的原理將應(yīng)用于所有計(jì)算機(jī)12，除了位于陣列10邊緣的計(jì)算機(jī)12，其 只能夠與三個(gè)其他計(jì)算機(jī)12直接通信，以及拐角計(jì)算機(jī)12,其只能夠與兩個(gè)其他計(jì)算機(jī)12直接通信。圖9為圖8中的一部分的更詳細(xì)視圖，只示出一些計(jì)算機(jī)12,特別是 包括計(jì)算機(jī)12a-12e。圖9的視圖還揭示每條數(shù)據(jù)總線16都具有讀線18、 寫(xiě)線20和多條(在本例子中為18)數(shù)據(jù)線22。數(shù)據(jù)線22能夠并行同時(shí)傳 輸一個(gè)18位指令字的所有比特。根據(jù)本發(fā)明的方法，諸如計(jì)算機(jī)12e的計(jì)算機(jī)12可以將其一條、兩條、 三條或全部四條讀線18設(shè)置為高，這樣來(lái)準(zhǔn)備從相應(yīng)的一個(gè)、兩個(gè)、三個(gè) 或全部四個(gè)相鄰計(jì)算機(jī)12接收數(shù)據(jù)。同樣的，計(jì)算機(jī)12也可以將其一條、 兩條、三條或全部四條寫(xiě)線設(shè)置為高。當(dāng)一個(gè)相鄰計(jì)算機(jī)12a、 12b、 12c或12d將其自身與計(jì)算機(jī)12e之間的 寫(xiě)線20設(shè)置為高時(shí)，如果計(jì)算機(jī)12e已經(jīng)將相應(yīng)讀線18設(shè)置為高，那么字 在相關(guān)聯(lián)的數(shù)據(jù)線22上從那個(gè)計(jì)算機(jī)12a、 12b、 12c或12d傳輸至計(jì)算機(jī) 12e。然后，發(fā)送計(jì)算機(jī)12將釋放寫(xiě)線20，并且接收計(jì)算機(jī)(在該例子中為 12e)將寫(xiě)線20和讀線18拉低。后一個(gè)動(dòng)作是向發(fā)送計(jì)算機(jī)12確認(rèn)已經(jīng)接 收到數(shù)據(jù)。注意，上述說(shuō)明并不必然地意圖按順序指示事件的順序。在實(shí)際 應(yīng)用中，接收計(jì)算機(jī)可以在發(fā)送計(jì)算機(jī)12釋放(停止拉高)其寫(xiě)線20之前， 嘗試將寫(xiě)線20設(shè)置得略低。在這種情況下，發(fā)送計(jì)算機(jī)12 —釋放其寫(xiě)線 20，寫(xiě)線20就會(huì)被接收計(jì)算機(jī)12e拉低。每當(dāng)諸如計(jì)算機(jī)12e的計(jì)算機(jī)12預(yù)計(jì)要寫(xiě)入，將其一條寫(xiě)線20設(shè)置為 高時(shí)，它將簡(jiǎn)單等待，基本不耗費(fèi)功率，直到如上所述有相鄰計(jì)算機(jī)12 "請(qǐng) 求"該數(shù)據(jù)，除非數(shù)據(jù)待被發(fā)送到其上計(jì)算機(jī)12已經(jīng)將其讀線18設(shè)置為高， 在這種情況下數(shù)據(jù)被立即發(fā)送。類(lèi)似地，每當(dāng)計(jì)算機(jī)12預(yù)計(jì)要讀取，將其 一條以上讀線18設(shè)置為高時(shí)，它只是筒單等待，基本不消耗功率，直到連 接到所選擇的計(jì)算機(jī)12的寫(xiě)線20變高，從而在兩個(gè)計(jì)算機(jī)12之間傳輸指 令字。如上所述，可能存在若干種潛在的手段和/或方法來(lái)使計(jì)算機(jī)12如所述 工作。但是，在本例子中，計(jì)算機(jī)12之所以運(yùn)轉(zhuǎn)地這樣簡(jiǎn)單是因?yàn)樗鼈兌际莾?nèi)部通用異步運(yùn)行(除了以所述異步方式相互之間傳輸數(shù)據(jù))。也就是說(shuō)， 通常是按順序完成指令。當(dāng)出現(xiàn)寫(xiě)或讀指令時(shí)，直到該指令完成(或者，也 許作為替代地，直到其因?yàn)?復(fù)位"或其他原因被異常中斷時(shí))才會(huì)有進(jìn)一 步的動(dòng)作?，F(xiàn)有技術(shù)中，沒(méi)有規(guī)則的時(shí)鐘脈沖。更具體地說(shuō)，只有當(dāng)正在被 執(zhí)行的指令既不是讀類(lèi)型指令也不是寫(xiě)類(lèi)型指令時(shí)(假如讀或?qū)戭?lèi)型指令經(jīng) 常需要另一個(gè)實(shí)體完成)或當(dāng)該讀或?qū)戭?lèi)型操作事實(shí)上已經(jīng)完成時(shí)，才生成 脈沖來(lái)完成下一個(gè)指令。圖10為圖示出圖8和圖9的一個(gè)計(jì)算機(jī)12例子的總體布置框圖。如 圖IO的視圖所見(jiàn)，各計(jì)算機(jī)12為具有其自己的RAM24和ROM26的通用 整裝計(jì)算機(jī)。如以上提到的，計(jì)算機(jī)12有時(shí)也稱(chēng)為獨(dú)立"節(jié)點(diǎn)"。在本例 子中，假如計(jì)算機(jī)12被組合在單芯片上。計(jì)算機(jī)12的其他基本元件為包括R寄存器29的返回堆棧28、指令區(qū) 域30、算術(shù)邏輯單元("ALU"或"處理器")32、數(shù)據(jù)堆棧34和用于對(duì) 指令進(jìn)行解碼的解碼邏輯段36。本領(lǐng)域技術(shù)人員通常應(yīng)該很熟悉諸如本例 子中的計(jì)算機(jī)12的基于堆棧計(jì)算機(jī)的操作。計(jì)算機(jī)12為具有數(shù)據(jù)堆棧34 和單獨(dú)的返回堆棧28的雙堆棧計(jì)算機(jī)。在本發(fā)明的這個(gè)實(shí)施例中，計(jì)算機(jī)12具有與相鄰計(jì)算機(jī)12進(jìn)行通信的 四個(gè)通信端口 38。這些通信端口 38被進(jìn)一步限定為上端口 38a、右端口 38b、 左端口 38c和下端口 38d。通信端口 38為三態(tài)驅(qū)動(dòng)器，具有關(guān)閉狀態(tài)、接收 狀態(tài)(用于驅(qū)動(dòng)信號(hào)使其進(jìn)入計(jì)算機(jī)12)和發(fā)送狀態(tài)(驅(qū)動(dòng)信號(hào)使其離開(kāi) 計(jì)算機(jī)12)。如果特定計(jì)算機(jī)12不在諸如計(jì)算機(jī)12e的例子的陣列內(nèi)部(圖 8)，那么至少出于上述目的， 一個(gè)以上通信端口 38不會(huì)被那個(gè)特定計(jì)算機(jī) 使用。然而，那些連貫的電路小片14邊緣的通信端口 38可具有設(shè)計(jì)在計(jì)算 機(jī)12內(nèi)部或計(jì)算機(jī)12外部但與之相關(guān)聯(lián)的附加電路，從而使這種通信端口 38充當(dāng)外部1/0端口 39 (圖8)。該外部I/0端口 39的例子包括，但不限 于USB (通用串行總線)端口 、 RS232串行總線端口 、并行通信端口 、模數(shù) 和/或數(shù)模轉(zhuǎn)換端口以及很多其他可能的變體。根據(jù)在此所述的本發(fā)明實(shí)施例，不論為此目的使用哪種附加或修正電路，關(guān)于處理從"外部，，1/0端口 39接收的指令和/或數(shù)據(jù)的"外部，，1/0端口 39的操作方法，與這里所述"內(nèi) 部"通信端口 38相比，是相似的。在圖8中，"邊緣"計(jì)算機(jī)12f與相關(guān) 聯(lián)的接口電路80 (以框圖形式示出) 一起圖示出，接口電路80用于通過(guò)外 部I/O端口 39與外部設(shè)備82進(jìn)行通信。在目前描述的實(shí)施例中，指令區(qū)域30包括若干寄存器40，在本例子中， 寄存器40包括A寄存器40a、 B寄存器40b和P寄存器40c。在本例子中， A寄存器40a為全18位寄存器，而B(niǎo)寄存器40b和P寄存器40c為9位寄 存器。圖10的視圖中還以框圖的形式圖示出時(shí)間片定序器42。數(shù)據(jù)堆棧34和返回堆棧28不是像很多現(xiàn)有計(jì)算機(jī)中的由棧指針存取的 存儲(chǔ)器陣列。更準(zhǔn)確地說(shuō)，堆棧34和28為寄存器陣列。數(shù)據(jù)堆棧34中頂 部的兩個(gè)寄存器為T(mén)寄存器44和S寄存器46。數(shù)據(jù)堆棧34的剩余部分為 具有在該例子中編號(hào)為S2-S9的八個(gè)附加硬件寄存器的循環(huán)寄存器陣列 34a。在任何時(shí)候，循環(huán)寄存器陣列34a中的八個(gè)寄存器之一將被選作S寄 存器46下面的寄存器。選擇低于S的堆棧寄存器的移位寄存器中的值不能 夠被軟件來(lái)讀或?qū)?。?lèi)似地，返回堆棧28的頂部位置為專(zhuān)用R寄存器29， 而返回堆棧28的剩余部分為循環(huán)寄存器陣列28a(圖中未具體顯示)，其具 有在該例子中編號(hào)為Rl-R8的八個(gè)附加硬件寄存器。除了之前在這里討論的寄存器，指令區(qū)域30還具有用于存儲(chǔ)目前正在 被使用的指令字的18位指令寄存器30a和用于目前正在被執(zhí)行的特定指令 字的附加5位操作碼寄存器30b。前述ADC/CPU分布式采樣系統(tǒng)可以與上述計(jì)算機(jī)陣列集成，產(chǎn)生大量 不同類(lèi)型、大小和目的的系統(tǒng)組合。另外，這樣的系統(tǒng)可以作為獨(dú)立離散部 件被加工為集成在基片上、完全加工為單芯片或以上兩種工藝的結(jié)合。以下描述將給出不同ADC陣列可能的兩個(gè)例子，用來(lái)進(jìn)一步闡明本發(fā) 明但不應(yīng)當(dāng)被解釋為限制性特征。圖lla示出帶有幾個(gè)計(jì)算機(jī)或節(jié)點(diǎn)12的 芯片或電路小片14。內(nèi)部計(jì)算機(jī)12被標(biāo)明為互連的通用計(jì)算機(jī)(G) 94，因此，如上所述，其可以互相共享資源。電路小片14的邊界包含幾個(gè)ADC (A) 95。各ADC (A) 95具有稱(chēng)為ADC計(jì)算機(jī)(C) 96的專(zhuān)用計(jì)算機(jī)。各ADC計(jì)算機(jī)(C) 96接入任意或所有通用計(jì)算機(jī)(G) 94?？梢岳没虿焕肁DC計(jì)算機(jī)(C) 96之間的連接。圖lib示出帶有幾個(gè)計(jì)算機(jī)12的電路小片14的另一個(gè)實(shí)施例。ADC (A)95形成在電路小片14的邊界，但是沒(méi)有如圖lla中的專(zhuān)用ADC計(jì)算機(jī)(C) 96。各ADC (A) 95直接接入任意或所有互連的通用計(jì)算機(jī)(G)94。圖Uc示出帶有總共40個(gè)計(jì)算機(jī)12的電路小片14,其中20個(gè)計(jì)算機(jī) 12為ADC(A)95， 20個(gè)計(jì)算機(jī)12為通用計(jì)算機(jī)(G) 94。圖llc為在前 面對(duì)10GHz輸入模擬信號(hào)進(jìn)行采樣的例子中利用電路小片14的例子。各獨(dú) 立ADC能夠以lgsps的速率進(jìn)行采樣；因此，需要20個(gè)這樣的ADC ( A) 95和20個(gè)相關(guān)聯(lián)的通用計(jì)算機(jī)(G) 94來(lái)對(duì)10GHz的輸入模擬信號(hào)進(jìn)行采 樣。圖12a為本發(fā)明另一實(shí)施例的ADC系統(tǒng)1200的電路圖。本實(shí)施例中， 測(cè)得的電壓被轉(zhuǎn)換成一頻率，然后該頻率被數(shù)字電路讀取。A/D單元202基 于使用連接到輸入端204的VCO 1201的壓控振蕩器(VCO)電路。VCO 的輸出進(jìn)入計(jì)數(shù)器1202，在該處，輸出通過(guò)門(mén)與參考頻率1203進(jìn)行比較或 定時(shí)。當(dāng)在門(mén)1204的一個(gè)輸入端判斷出選通信號(hào)1203時(shí)，計(jì)數(shù)器1202在 門(mén)1204的另一個(gè)輸入端所判斷出的計(jì)數(shù)值被傳遞到門(mén)1204的輸出端。門(mén) 1204的輸出端(指示輸入204的電壓的計(jì)數(shù)值)連接到CPU 203， CPU 203 也通過(guò)線1205控制對(duì)計(jì)數(shù)器1202的復(fù)位。信號(hào)1203同時(shí)被提供給CPU 203， 或作為替代地，由CPU203提供，這樣CPU203具有門(mén)1204何時(shí)提供可用 計(jì)數(shù)信號(hào)的指示。本該例子中，門(mén)1204為XOR門(mén)1204。換句話_沈，XOR 門(mén)1204只充當(dāng)門(mén)。圖12a的ADC電路圖已經(jīng)組合之前討論的現(xiàn)有技術(shù)的ADC轉(zhuǎn)換方法的 優(yōu)點(diǎn)，減少或消除了它們的缺點(diǎn)。圖12a的ADC電路圖具有圖1A的采樣和保持電路的簡(jiǎn)單性和可靠性，相位檢測(cè)器、閃爍(圖IB)和逐次逼近(圖1C)電路的速度和精度。圖12a的本創(chuàng)造性電路具有少量元件，并且比快速 電路相比消耗很少的功率。本創(chuàng)造性ADC電路的輸入204不局限于電壓源， 也不取決于頻率。VCO 1201的范圍沒(méi)有限制，并且計(jì)數(shù)器1202可^f吏用任意速度或速率。圖12b顯示在諸如0.18孩i米珪的CMOS硅工藝中的VCO 1201的特性 圖1211。輸入電壓的范圍為0-1.8伏，其中頻率從1GHz移動(dòng)到2GHz。然 而，存在一近似為1 - 1.2伏寬度的窄動(dòng)態(tài)或有用范圍1212。傳輸曲線1213 在x軸上示出輸入電壓，并在y軸上示出輸出頻率(GHz)。本領(lǐng)域技術(shù)人 員應(yīng)該明白，輸入204 (圖12a)應(yīng)該有偏壓，使得其電壓擺動(dòng)落入有用范 圍1212，在該范圍內(nèi)，電壓和頻率值有一對(duì)一的關(guān)系。注意，這種一對(duì)一 的關(guān)系不必為線性關(guān)系。圖13示出根據(jù)本發(fā)明另一實(shí)施例的增強(qiáng)型采樣系統(tǒng)1300。在A/D轉(zhuǎn)換 器單元202中，輸入線204連接到可選輸入緩沖器1307，然后繼續(xù)連接到 輸入采樣開(kāi)關(guān)1301,輸入采樣開(kāi)關(guān)1301連接到采樣和保持電容器1302。釆 樣和保持電容器1302的電壓控制VCO 1201。這種方法允許振蕩器在采樣之 間以穩(wěn)定頻率運(yùn)行。而VCO 1201連接到計(jì)數(shù)器1202，如上所述，然后計(jì)數(shù) 器1202連接到CPU 203。在本例子中，CPU 203還控制發(fā)送到緩沖器1306的采樣脈沖。利用可 變孔徑時(shí)鐘系統(tǒng)，例如由壓控電阻器1304和電容器1305制成的阻容微分器， 其中電阻器1304是電壓可調(diào)的。CPU203產(chǎn)生被緩沖器1303緩沖的更短微 分脈沖，并控制輸入采樣開(kāi)關(guān)1301。通過(guò)控制電阻器電壓，CPU203可以修 改采樣時(shí)段的脈沖寬度并創(chuàng)建更小的孔徑窗口 ，從而提高采樣率。壓控電阻器1304和電容器1305創(chuàng)建阻容微分器，其確定輸入采樣開(kāi)關(guān) 1301的孔徑窗口尺寸或可變速率。CPU203通過(guò)控制電阻器1304的電壓來(lái) 修改采樣時(shí)段的脈沖寬度。CPU203創(chuàng)建更短的微分脈沖，從而控制輸入采 樣的采樣和保持開(kāi)關(guān)1301。更短的采樣孔徑窗口提供對(duì)更高頻率的輸入信號(hào)進(jìn)行采樣的能力?？勺儾蓸涌讖酱翱谝餐ㄟ^(guò)重新同步電路對(duì)返回的采樣相 位一起再次進(jìn)行重新同步。修改脈沖寬度會(huì)影響電容器的穩(wěn)定時(shí)間等，因而影響采樣的精度。在速 度和精度之間存在折衷，其中越高的速度會(huì)導(dǎo)致越不精確的測(cè)量結(jié)果。因此，電阻器1304允許系統(tǒng)具有在CPU 203中作為代碼運(yùn)行的針對(duì)精度的軟件控 制(未示出)。為了更清楚地解釋?zhuān)诒纠又惺境龅淖枞?RC )微分器位于CPU 203 的外部。RC電路的特定細(xì)節(jié)對(duì)于實(shí)施本發(fā)明不是特別重要。實(shí)際上，本領(lǐng) 域技術(shù)人員將意識(shí)到，很多CPU具有內(nèi)部輸出脈沖寬度調(diào)制信號(hào)的能力。 因此，應(yīng)當(dāng)意識(shí)到，如特定應(yīng)用的細(xì)節(jié)所指示的，可以直接從CPU203或通 過(guò)一些外部電路向開(kāi)關(guān)1301提供寬度受控脈沖?？梢允褂萌魏蜗蜷_(kāi)關(guān)1302 提供脈沖寬度調(diào)制信號(hào)的手段。提供可變采樣率的本發(fā)明可變寬度孔徑窗口可以單獨(dú)使用，或與任何前 述時(shí)間分布式ADC采樣系統(tǒng)結(jié)合使用。因此，多個(gè)ADC分布式采樣系統(tǒng)中 的各ADC還可以包括諸如阻容微分器的可變孔徑時(shí)鐘，以提供更短脈沖， 并且因此提供更短的孔徑窗口和更快的采樣率。同樣，ADC可變速率孔徑 窗口采樣系統(tǒng)可以與前述多個(gè)ADC分布式采樣系統(tǒng)實(shí)施例的^f壬意一個(gè)一起 使用，所述多個(gè)ADC分布式采樣系統(tǒng)實(shí)施例包括但不限于參見(jiàn)圖3a所述的 軌圖樣實(shí)施例、參見(jiàn)圖3b所述的反相器對(duì)實(shí)施例、參見(jiàn)圖4所述的特定介 電常數(shù)材料設(shè)備實(shí)施例和參見(jiàn)圖5和圖6所述的定序器實(shí)施例。以上所有例子只是本發(fā)明可用實(shí)施例中的 一些例子。本領(lǐng)域技術(shù)人員容 易看到，在不脫離本發(fā)明的精神和保護(hù)范圍的情況下，可以做出大量其他的 修改和替換。相應(yīng)地，這里的公開(kāi)內(nèi)容并不意圖作為限制性的，并且所附的 權(quán)利要求可以解釋為包括本發(fā)明的全部保護(hù)范圍。
權(quán)利要求
1、一種模數(shù)轉(zhuǎn)換器ADC系統(tǒng)，包括輸入信號(hào)線；輸入采樣開(kāi)關(guān)；采樣和保持電容器；可變孔徑時(shí)鐘；計(jì)數(shù)器；和壓控振蕩器。
2、 根據(jù)權(quán)利要求1所述的ADC系統(tǒng)，其中 所述釆樣和保持電容器控制所述壓控振蕩器。
3、 根據(jù)權(quán)利要求1所述的ADC系統(tǒng)，其中 所述可變孔徑時(shí)鐘包括阻容微分器。
4、 根據(jù)權(quán)利要求1所述的ADC系統(tǒng)，其中 所述系統(tǒng)進(jìn)一步包括中央處理單元CPU。
5、 根據(jù)權(quán)利要求4所述的ADC系統(tǒng)，其中
6、 根據(jù)權(quán)利要求4所述的ADC系統(tǒng)，其中所述CPU和所述可變孔徑時(shí)鐘修改采樣時(shí)段的脈沖寬度。
7、 根據(jù)權(quán)利要求1所述的ADC系統(tǒng)，其中 所述可變孔徑時(shí)鐘包括壓控電阻器和電容器。
8、 —種使用模數(shù)轉(zhuǎn)換器系統(tǒng)的方法，包括 提供輸入采樣開(kāi)關(guān)； 提供中央處理單元CPU; 提供壓控振蕩器； 提供可變孔徑時(shí)鐘； 通過(guò)所述CPU產(chǎn)生采樣脈沖；并且通過(guò)所述可變孔徑時(shí)鐘從所述采樣脈沖中形成纟效分脈沖。
9、 根據(jù)權(quán)利要求8所述的方法，其中 所述可變孔徑時(shí)鐘包括阻容微分器。
10、 根據(jù)權(quán)利要求8所述的方法，其中 所述可變孔徑時(shí)鐘包括壓控電阻器；和 電容器。
11、 根據(jù)權(quán)利要求8所述的方法，其中所述可變孔徑時(shí)鐘產(chǎn)生所述輸入采樣開(kāi)關(guān)的可變速率孔徑窗口 。
12、 根據(jù)權(quán)利要求8所述的方法，其中 所述可變孔徑時(shí)鐘修改采樣時(shí)段的脈沖寬度。
13、 根據(jù)權(quán)利要求8所述的方法，其中所述可變孔徑時(shí)鐘控制所述輸入采樣開(kāi)關(guān)的孔徑窗口尺寸。
14、 一種對(duì)輸入模擬信號(hào)進(jìn)行采樣的方法，包括 通過(guò)分布式采樣系統(tǒng)傳送定時(shí)信號(hào)；針對(duì)多個(gè)模數(shù)轉(zhuǎn)換器ADC中的至少一個(gè)模數(shù)轉(zhuǎn)換器，通過(guò)可變孔徑時(shí) 鐘從采樣脈沖中形成微分脈沖；分別使用所述多個(gè)ADC對(duì)輸入模擬信號(hào)進(jìn)行多次采樣；并且將所述輸入模擬信號(hào)的各采樣進(jìn)行組合以形成一連串順序數(shù)字輸出值。
15、 根據(jù)權(quán)利要求14所述的方法，進(jìn)一步包括中央處理單元CPU。
16、 根據(jù)權(quán)利要求14所述的方法，其中 所述可變孔徑時(shí)鐘包括阻容微分器。
17、 根據(jù)權(quán)利要求15所述的方法，其中 所述可變孔徑時(shí)鐘包括壓控電阻器；和 電容器。
18、 根據(jù)權(quán)利要求17所述的方法，其中，所述C P u控制所述壓控電阻器的電壓。
19、 根據(jù)權(quán)利要求14所述的方法，其中 所述可變孔徑時(shí)鐘修改采樣時(shí)段的脈沖寬度。
20、 根據(jù)權(quán)利要求14所述的方法，其中所述可變孔徑時(shí)鐘控制輸入采樣開(kāi)關(guān)的孔徑窗口尺寸。
21、 根據(jù)權(quán)利要求14所述的方法，其中 所述微分脈沖比所述采樣脈沖短。
22、 根據(jù)權(quán)利要求14所述的方法，其中 所述微分脈沖使得輸入采樣開(kāi)關(guān)的孔徑窗口尺寸更小。
23、 根據(jù)權(quán)利要求14所述的方法，其中所述分布式采樣系統(tǒng)提供所述輸入模擬信號(hào)的順序定時(shí)采樣，以使所述 各順序定時(shí)采樣相對(duì)最接近的在前釆樣偏移一時(shí)間量。
24、 根據(jù)權(quán)利要求14所述的方法，其中所述多個(gè)模數(shù)轉(zhuǎn)換器中的各模數(shù)轉(zhuǎn)換器能夠以預(yù)定采樣率進(jìn)行采樣，和 所述方法產(chǎn)生基本上與使用單個(gè)ADC相同的輸出，該單個(gè)ADC能夠 以一個(gè)等于預(yù)定采樣率與所使用的ADC總數(shù)的乘積的采樣率進(jìn)行采樣。
25、 根據(jù)權(quán)利要求14所述的方法，其中 所述分布式采樣系統(tǒng)包括多個(gè)導(dǎo)電軌圖樣，其電串聯(lián)連接在一起以在所述多個(gè)導(dǎo)電軌圖樣中 的各導(dǎo)電軌圖樣之間形成結(jié)點(diǎn)；和通過(guò)所述定時(shí)信號(hào)分別位于所述各結(jié)點(diǎn)處的多個(gè)順序采樣提示符。
26、 根據(jù)權(quán)利要求14所述的方法，其中 所述分布式采樣系統(tǒng)包括多個(gè)反相器對(duì)，其電串聯(lián)連接在一起以在所述各反相器對(duì)之間形成 結(jié)點(diǎn)；和通過(guò)所述定時(shí)信號(hào)分別位于所述各結(jié)點(diǎn)處的多個(gè)順序采樣提示符。
27、 根據(jù)權(quán)利要求14所述的方法，其中所述分布式采樣系統(tǒng)包括由特定介電常數(shù)材料構(gòu)成的設(shè)備；和位于沿所述設(shè)備的多個(gè)等間距點(diǎn)中的各等間距點(diǎn)處的多個(gè)順序采 樣提示符。
28、 根據(jù)權(quán)利要求14所述的方法，其中 所述分布式采樣系統(tǒng)包括由多個(gè)觸發(fā)器構(gòu)成的定序器設(shè)備，所述多個(gè)觸發(fā)器分別連接到所述 多個(gè)ADC;和傳送入所述定序器設(shè)備的定時(shí)信號(hào)，所述定時(shí)信號(hào)與多個(gè)脈沖相 乘，其中所述多個(gè)脈沖中的各脈沖分別對(duì)應(yīng)于所述多個(gè)觸發(fā)器中的各觸發(fā)器。
29、 根據(jù)權(quán)利要求14所述的方法，其中 所述各輸入模擬信號(hào)采樣從恒定頻率輸入模擬信號(hào)中得到。
30、 根據(jù)權(quán)利要求14所述的方法，其中 所述各輸入模擬信號(hào)采樣從可變頻率輸入模擬信號(hào)中得到。
31、 —種提高模數(shù)轉(zhuǎn)換器ADC的采樣率的方法，包括 提供輸入采樣開(kāi)關(guān)；提供可變孔徑時(shí)鐘；通過(guò)中央處理單元CPU產(chǎn)生采樣脈沖寬度；和 修改所述采樣脈沖寬度以形成所述ADC的采樣時(shí)段的微分脈沖寬度。
32、 根據(jù)權(quán)利要求31所述的方法，其中， 所述微分脈沖寬度比所述采樣脈沖寬度窄。
33、 根據(jù)權(quán)利要求32所述的方法，其中， 所述窄微分脈沖寬度引起所述ADC的采樣率增加。
34、 根據(jù)權(quán)利要求31所述的方法，其中， 所述可變孔徑時(shí)鐘包括阻容微分器。
35、 根據(jù)權(quán)利要求31所述的方法，其中，所述可變孔徑時(shí)鐘包括 壓控電阻器；和 電容器。
36、 一種模數(shù)轉(zhuǎn)換器ADC電路，包括 壓控振蕩器VCO;計(jì)數(shù)器； 基準(zhǔn)頻率源； 輸入信號(hào)源；和 XOR門(mén)。
37、 根據(jù)權(quán)利要求36所述的電路，進(jìn)一步包括到中央處理單元CPU的連接。
38、 根據(jù)權(quán)利要求37所述的電路，其中， 所述壓控振蕩器的輸出進(jìn)入所述計(jì)數(shù)器。
39、 根據(jù)權(quán)利要求38所述的電路，其中， 所述輸出通過(guò)所述門(mén)與所述基準(zhǔn)頻率進(jìn)行比較。
40、 根據(jù)權(quán)利要求37所述的電路，其中， 所述CPU控制對(duì)所述計(jì)數(shù)器的復(fù)位。
全文摘要
公開(kāi)了對(duì)高頻輸入模擬信號(hào)進(jìn)行采樣并將其轉(zhuǎn)換成數(shù)字輸出信號(hào)的改進(jìn)方案。這是通過(guò)利用結(jié)合分布式采樣系統(tǒng)的多個(gè)模數(shù)轉(zhuǎn)換器來(lái)實(shí)現(xiàn)的。這種多個(gè)轉(zhuǎn)換器和分布式采樣系統(tǒng)的組合允許使用諸如0.18微米硅的傳統(tǒng)設(shè)備處理，并且還提供對(duì)甚高頻輸入信號(hào)的精確采樣。分布式采樣系統(tǒng)通過(guò)使用用于多個(gè)采樣的多個(gè)ADC來(lái)提供輸入信號(hào)的多個(gè)采樣，其中各采樣從最接近的在前采樣起依次偏移固定的時(shí)間量。各ADC具有標(biāo)明的中央處理單元(CPU)以得到足夠的數(shù)據(jù)傳輸能力。來(lái)自所述多個(gè)ADC的采樣為一連串順序數(shù)字輸出值。所述數(shù)字輸出值可以是以同一頻率或不同頻率對(duì)所有輸入信號(hào)進(jìn)行采樣的結(jié)果。分布式采樣系統(tǒng)的類(lèi)型包括多個(gè)互相串聯(lián)連接的加長(zhǎng)軌圖樣、多個(gè)互相串聯(lián)連接的反相器對(duì)、特定介電常數(shù)材料設(shè)備和定序器或乘法器。第二增強(qiáng)型采樣系統(tǒng)包括可變尺寸孔徑窗口，其中采樣脈沖的帶寬通過(guò)可變時(shí)鐘機(jī)制變窄，以產(chǎn)生更快的采樣率。這種可變尺寸孔徑窗口系統(tǒng)可單獨(dú)使用，或與前述多個(gè)ADC分布式采樣系統(tǒng)中的任何ADC分布式采樣系統(tǒng)結(jié)合使用。
文檔編號(hào)H03M1/60GK101277113SQ20081008559
公開(kāi)日2008年10月1日 申請(qǐng)日期2008年3月24日 優(yōu)先權(quán)日2007年3月22日
發(fā)明者查理斯·H·莫爾, 約翰·休伊, 萊斯·O·什尼維利 申請(qǐng)人:科技資產(chǎn)股份有限公司