專利名稱：一種電流內(nèi)插結(jié)構(gòu)的Flash ADC的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種模擬數(shù)字轉(zhuǎn)換器電路結(jié)構(gòu)，特別的是涉及一種利用內(nèi) 插原理的模數(shù)轉(zhuǎn)換器電路結(jié)構(gòu)。
背景技術(shù)：
模數(shù)轉(zhuǎn)換器(ADC)廣泛應(yīng)用于儀表、通訊、信號檢測與處理、圖像 處理和多媒體等領(lǐng)域，將模擬信號轉(zhuǎn)換為可以方便處理的數(shù)字信號。幾乎 所有的與模擬信號相關(guān)的電子產(chǎn)品中都需要用到ADC。不同領(lǐng)域?qū)DC 的要求也不同，因此ADC的結(jié)構(gòu)也相應(yīng)不同。 一些高速儀表如數(shù)字示波 器的帶寬達(dá)到GHz量級，需要轉(zhuǎn)換速度極高的模數(shù)轉(zhuǎn)換器，通常采用 Flash結(jié)構(gòu)，或者采用多個(gè)流水線結(jié)構(gòu)的轉(zhuǎn)換器，結(jié)合時(shí)間交織技術(shù)來獲 得高轉(zhuǎn)換速率；多媒體音視頻處理需要很高的轉(zhuǎn)換精度來獲得優(yōu)質(zhì)的聲音 和圖像，因此一般采用i: A過采樣型的模數(shù)轉(zhuǎn)換器或逐次逼近型模數(shù)轉(zhuǎn)換
器(SAR ADC);通訊領(lǐng)域的高速模數(shù)轉(zhuǎn)換器多采用流水線結(jié)構(gòu)，能夠滿 足幾十兆的轉(zhuǎn)換速度并且具有較高精度； 一些高速儀表如數(shù)字示波器的帶 寬達(dá)到GHz量級，因此需要轉(zhuǎn)換速度極高的ADC， Flash ADC又稱為全并 行ADC，是現(xiàn)有的ADC結(jié)構(gòu)中速度最快的一種，采用Bipolar工藝的6 位Flash ADC的采樣頻率可以達(dá)到2GHz以上。Flash ADC的原理非常簡 單，而且數(shù)字輸出與模擬輸入之間的間隙時(shí)間很短，可以不需要采樣保持 電路，因此非常適合一些分辨率較低的場合，但是當(dāng)需要制作高分辨率的 ADCB寸，貝iJFlashADC需要的比較器數(shù)目以2的指數(shù)增加，導(dǎo)致面積和功 耗都大大增加，因此，F(xiàn)lashADC的位數(shù)一般不能超過8位。
隨著數(shù)字信號處理技術(shù)的不斷發(fā)展，對將模擬信號轉(zhuǎn)換為數(shù)字信號的 ADC提出了越來越高的要求，對高速度高分辨率的ADC的需求越來越多， 而如何降低高分辨率Flash ADC的功耗和芯片面積成為了 Flash ADC的瓶 頸。

發(fā)明內(nèi)容
基于上述現(xiàn)有技術(shù)中存在的缺陷，本發(fā)明所要解決的技術(shù)問題是在
3Flash ADC的精度增加的同時(shí)，盡量減少比較器增加的速度，從而降低芯 片的功耗和芯片。
一種電流內(nèi)插結(jié)構(gòu)的Flash ADC，包括分壓電阻網(wǎng)絡(luò)、比較器陣列和 編碼器，其中輸入的模擬信號和分壓電阻網(wǎng)絡(luò)輸出的參考電壓序列輸入至 比較器陣列得到比較輸出碼，該比較輸出碼經(jīng)編碼器得到輸出的數(shù)字信號, 所述比較器陣列包括預(yù)放大器陣列、內(nèi)插鎖存器陣列和鎖存器陣列，其中 預(yù)放大器陣列并行排列，每個(gè)預(yù)放大器和 一鎖存器串連產(chǎn)生一 比較輸出值, 每相鄰兩個(gè)預(yù)放大器之間插入一內(nèi)插鎖存器產(chǎn)生另一比較輸出值，所有的 所述比較輸出值組成所述比較器陣列的比較輸出碼。
所述參考電壓序列中參考電壓的個(gè)數(shù)與預(yù)放大器序列中預(yù)放大器的個(gè) 數(shù)相同，所述參考電壓序列按電壓值的大小排列，依次與所述并行排列的 預(yù)放大器的一輸入端相連。
所述內(nèi)插鎖存器的兩輸入端所連接的兩預(yù)放大器的兩相應(yīng)輸入?yún)⒖茧?壓為所述參考電壓序列中的相鄰電壓。
所述預(yù)放大器為一級預(yù)放大器。
所述鎖存器和內(nèi)插鎖存器采用相同的結(jié)構(gòu)。
所述鎖存器和內(nèi)插鎖存器采用的相同結(jié)構(gòu)為再生放大鎖存器。
所述預(yù)放大器有四個(gè)輸入端，采用差分輸入。
所述預(yù)放大器有四個(gè)輸出端，分成兩組輸出，其中一組的兩輸出信號 與另一組的兩輸出信號對應(yīng)相等。
所述分成的兩組輸出中一組的兩輸出端與鎖存器的兩輸入端對應(yīng)連 接，另一組的兩輸出端中一端接上一內(nèi)插鎖存器的相應(yīng)輸入端，另一端接 下一內(nèi)插鎖存器的相應(yīng)輸入端。
本發(fā)明的有益效果在于利用差分電路的連續(xù)性，且放大器的性能具 有一致性，即電流是線性變化的，在兩個(gè)差分輸出的預(yù)放大器之間，插入 一個(gè)完全相同的鎖存器，從而可以將Flash ADC所需的比較器中預(yù)放大器 的個(gè)數(shù)降低近一半，大大減少了芯片面積，降低了FlashADC的功耗，從 而改善了 Flash ADC由于位數(shù)增加時(shí)面積增加太大導(dǎo)致的不適用性，擴(kuò)大 了高速Flash ADC的應(yīng)用范圍。


圖1是Flash ADC的系統(tǒng)結(jié)構(gòu)框圖2是傳統(tǒng)Flash ADC中的比較單元結(jié)構(gòu)圖3是本發(fā)明具體實(shí)施例所述電流內(nèi)插結(jié)構(gòu)的Flash ADC的比較單元 結(jié)構(gòu)圖4是本發(fā)明具體實(shí)施例所述電流內(nèi)插結(jié)構(gòu)的Flash ADC比較器中預(yù) 放大器的具體電路圖5是本發(fā)明具體實(shí)施例所述電流內(nèi)插結(jié)構(gòu)的Flash ADC的比較器中 再生放大鎖存器的具體電路圖6是本發(fā)明具體實(shí)施例中圖3所示比較器單元的仿真波形圖。
具體實(shí)施例方式
以下結(jié)合附圖對本發(fā)明具體實(shí)施方式
作詳細(xì)說明。
如圖1所示為Flash ADC的結(jié)構(gòu)框圖，輸入的模擬信號Vin和參考電
壓Vref經(jīng)分壓電阻網(wǎng)絡(luò)輸出的若干個(gè)參考電壓輸入至比較器陣列，得到的
比較值組成溫度計(jì)碼，該溫度計(jì)碼值經(jīng)編碼器得到輸出的數(shù)字信號
data—out 。
在高速高精度ADC中，比較器是一個(gè)很關(guān)鍵的單元，比較器的數(shù)量 直接影響了 Flash ADC的功耗和面積，因此減少ADC功耗的關(guān)鍵是減少 比較器的數(shù)量。如圖2所示為現(xiàn)有技術(shù)FlashADC所用的比較器單元，一 般包含預(yù)放大器和鎖存器兩個(gè)核心部分，因此，傳統(tǒng)的n位Flash ADC需 要與2"個(gè)參考電壓進(jìn)行比較，其中除去參考電壓0所對應(yīng)的比較器，則2n-l 個(gè)比較器需要2。-l個(gè)預(yù)放大器和r-l個(gè)鎖存器，從而實(shí)現(xiàn)n位的模擬數(shù)字 轉(zhuǎn)換。
如圖3所示為本發(fā)明具體實(shí)施例所述電流內(nèi)插結(jié)構(gòu)ADC的比較器單 元結(jié)構(gòu)圖，其中第一預(yù)放大器和第一鎖存器組成一個(gè)比較器；第二預(yù)放大 器和第二鎖存器組成另一 比較器；而第一 內(nèi)插鎖存器的輸入由第一預(yù)放大 器和第二預(yù)放大器提供，同樣得到一個(gè)比較器輸出；在所述ADC結(jié)構(gòu)中， 預(yù)放大器、鎖存器和內(nèi)插鎖存器按上述方式依次連接，所有的預(yù)放大器并 行排列，每個(gè)預(yù)放大器與一個(gè)鎖存器構(gòu)成一個(gè)比較器，每相鄰兩個(gè)預(yù)放大 器之間插入一個(gè)內(nèi)插鎖存器，也得到一個(gè)比較輸出值，因此，對于n位的 ADC，貝U只需要2"個(gè)預(yù)放大器、2"個(gè)鎖存器和2n"-l個(gè)內(nèi)插鎖存器，從而將預(yù)放大器的數(shù)量減少了一半，使ADC的功耗和面積得到大大優(yōu)化。 以下將詳細(xì)描述所述電流內(nèi)插結(jié)構(gòu)Flash ADC的電路實(shí)現(xiàn)原理及過程。
預(yù)放大器的實(shí)現(xiàn)如圖4所示，本具體實(shí)施例中預(yù)放大器采用四輸入端 和四輸出端的一級預(yù)放大器結(jié)構(gòu)，其中兩輸入端接差分信號Vn和Vn'，另 外兩輸入端接參考電壓Vff和V!n，通過電流的分配實(shí)現(xiàn)比較作用，再通過 鏡像電流源輸出，在每個(gè)輸出端口都加了一個(gè)NMOS管，其主要起隔離作 用，以免后面的電路對比較器造成干擾，兩組輸出中的一對輸出電流IP1 和Im用于鎖存器比較，另一對輸出電流Im鄰Iru'分別用于與上下兩個(gè)內(nèi)插
鎖存器進(jìn)行內(nèi)插，其中兩組輸出電流中l(wèi)!m和l!m'對應(yīng)相等，IM和U對應(yīng)相等。
本具體實(shí)施例所述一級預(yù)放大器的電路實(shí)現(xiàn)原理為如圖4所示的電 路，PMOS管M3、 M4、 M5、 M6是輸入的差分管，輸入?yún)⒖茧妷簽閂rl 和輸入差分信號VIP和Vjn電壓的變化轉(zhuǎn)換成NMOS管M7和NMOS 管M8電流的變化。
當(dāng)VIP-VrN > Vd- Vn'時(shí)，則流入NMOS管M8的電流大于流過NMOS 管M7的電流，艮卩I8 > I7;由于NMOS管M9和M10鏡像NMOS管M7 的電流，NMOS管Mil和M12鏡像NMOS管M8的電流，則NMOS管 M9的電流IP1 、NMOS管M10的電流IP1'、NMOS管Ml 1的電流Inl和NMOS 管M12的電流IJ滿足如下關(guān)系式
Ip產(chǎn)Ipi' > Inl=Inl ;
反之，若V『Vjn 〈Vn-Vn'時(shí)，貝U: IP1=IP1'> Inl=Inl'。 從而將輸入差分電壓信號Vff和Vxn的變化轉(zhuǎn)換為四個(gè)NMOS管M9、 M10、 Mll、 M12電流的變化。
預(yù)放大器得到的兩組相同的輸出電流中的一組輸入至鎖存器的輸入端 電流Ip和In，另一組輸出電流分別輸入至上下相鄰的內(nèi)插鎖存器的對應(yīng)輸 入端，如圖3所示，第一預(yù)放大器的輸出電流Im'與第一內(nèi)插鎖存器的In 輸入電流端相連，而另一輸出電流Iw'與上一個(gè)相鄰的內(nèi)插鎖存器的Ip輸 入電流端相連；同樣，第二預(yù)放大器的輸出電流Ip2'與內(nèi)插放大器一的Ip
輸入電流端相連，而另一輸出電流In2'與下一相鄰的內(nèi)插鎖存器的In輸入
電流端相連；依次類推，逐個(gè)連接下去，得到整個(gè)ADC的比較器陣列。
本發(fā)明具體實(shí)施例中，鎖存器和內(nèi)插鎖存器為完全相同的結(jié)構(gòu)，且采 用再生放大鎖存器。如圖5所示為本發(fā)明具體實(shí)施例所述的再生放大鎖存器的電路圖，其中，CK1和CK2是兩個(gè)反相的時(shí)鐘控制信號，PMOS管 M3連接至電流Ip和In對應(yīng)的輸入端之間；PM0S管M1和M2; PMOS管 M6和M7; NMOS管M10和Mil分別構(gòu)成正反饋的連接；PMOS管M8 和M9的電流分別作為RS鎖存器的兩輸入端。
當(dāng)CK1=0、 CK2=1時(shí)，PMOS管M3管導(dǎo)通，則兩個(gè)輸入端電流IP 和ln經(jīng)M3形成一條通路，同時(shí)NMOS管M8和M9關(guān)斷，鎖存器處于采 樣階段，鎖存器的兩輸出端Q和^保持上一次的數(shù)字值；
當(dāng)CK1=1、 CK2=0時(shí)，PMOS管M3關(guān)斷，NMOS管M8和M9導(dǎo)通， PMOS管Ml和M2根據(jù)輸入端電流Ip和In的大小翻轉(zhuǎn)，帶動(dòng)RS鎖存器 翻轉(zhuǎn)并鎖存輸出，從而將比較結(jié)果記錄下來。
由于差分電路存在連續(xù)性，且放大器的性能具有一致性，即電流是線 性變化的，在兩個(gè)差分輸出的預(yù)放大器之間，插入一個(gè)完全相同的再生放 大鎖存器，通過所述兩個(gè)預(yù)放大器的差分輸出電流，就可以精確的進(jìn)行內(nèi) 插。以下參考圖3對內(nèi)插過程作詳細(xì)說明。
設(shè)第一預(yù)放大器輸出的差分電流為Iw、 L和Iw'、 Inl';第二預(yù)放大器
輸出的差分電流為IP2、 In2和Ip2'、 In2',設(shè)輸入模擬電壓為Vi (t)，則如圖
6所示的仿真波形圖，設(shè)電流I^隨時(shí)間變化的斜率為k，電流Ip,隨時(shí)間變 化的斜率為A，由輸入電壓變化圖可知，在tl時(shí)刻，輸入電壓Vi (t)與 差分參考電壓VY相交，在t2時(shí)刻，輸入電壓Vi (t)與差分參考電壓V^' 相交，因此，第一預(yù)放大器的差分輸出電流Iw和Im在tl時(shí)刻相交，如表
達(dá)式(1)所示；第二預(yù)放大器的差分輸出電流fe和L在t2時(shí)刻相交，
如表達(dá)式(2)所示。
48 + *=0 +我 (1)
其中等號左邊為電流Inl隨時(shí)間變化的表達(dá)式，等號右邊為電流Ipl隨 時(shí)間變化的表達(dá)式。
32 + &2 =16+A2 (2)
其中等號左邊為電流In2隨時(shí)間變化的表達(dá)式，等號右邊為電流Ip2隨 時(shí)間變化的表達(dá)式。
將表達(dá)式(1)和表達(dá)式(2)相加得表達(dá)式(3):
80 +叫+" = 16+雄+" (3)
表達(dá)式(3)兩邊同時(shí)除以2，并同時(shí)加8可得表達(dá)式(4):48 + /tM^ = 16 + ^L±^ (4)
2 2
表達(dá)式(3)兩邊同時(shí)除以2，并同時(shí)減8可得表達(dá)式(5):
32 + /clL±Ii = 0 + Ai±k (5) 2 2
由表達(dá)式(4)可知，等式左邊為電流k隨時(shí)間變化的表達(dá)式，等式
右邊為電流Ip2隨時(shí)間變化的表達(dá)式，而交點(diǎn)正好在^和t2中點(diǎn)處；由表達(dá) 式(5)所知，等式左邊為電流1 2隨時(shí)間變化的表達(dá)式，等式右邊為電流 IjM隨時(shí)間變化的表達(dá)式，交點(diǎn)也在^和t2中點(diǎn)處。如圖6所示，相應(yīng)的插
值電壓位于參考電壓Vn鄰v。'之間的中點(diǎn)電壓，因此，將與電流L相等
的電流IJ和與電流Ip2相等的電流Ip2'輸入到第一內(nèi)插鎖存器，或者將與電 流IP1相等的電流IP1'和與電流In2相等的電流In2'輸入至另一內(nèi)插鎖存器，
均可以得到一個(gè)新的內(nèi)插值，所述新的內(nèi)插值代替?zhèn)鹘y(tǒng)的Flash ADC結(jié)構(gòu)
中由內(nèi)插鎖存器和其對應(yīng)的預(yù)放大器串聯(lián)產(chǎn)生的比較值，從而節(jié)省了與內(nèi) 插鎖存器串聯(lián)的預(yù)放大器。
其中，如圖3所示，第一預(yù)放大器的參考電壓W和第二預(yù)放大器的 參考電壓V。'為相應(yīng)的參考電壓，且所述參考電壓Vn'和Ve'滿足其值為所 述Flash ADC所需參考電壓按大小排列所得的一參考電壓序列中相鄰的兩 個(gè)參考電壓值；同樣，第一預(yù)放大器的另一參考電壓VM和第二預(yù)放大器 的另一參考電壓Vc也為相應(yīng)的參考電壓，且同樣滿足所述參考電壓Vri 和V^為按大小排列的另一參考電壓序列中相鄰的兩個(gè)參考電壓值，且所 述兩種參考電壓序列滿足差分輸入的形式。
同樣，所有內(nèi)插鎖存器的輸入電流對應(yīng)的兩預(yù)放大器中兩相應(yīng)的參考 電壓均滿足為按大小排列的參考電壓序列中相鄰的兩個(gè)參考電壓。
其中，所述按大小排列可以為升序，也可以為降序。
由于本發(fā)明中內(nèi)插鎖存器和鎖存器為完全相同的結(jié)構(gòu)，按本發(fā)明具體 實(shí)施例所述內(nèi)插方式，則若需要5位的Flash ADC，除去參考電壓為零所 對應(yīng)的比較器，只需24個(gè)預(yù)放大器和25-1個(gè)鎖存器；而按傳統(tǒng)方式則需要 25-1個(gè)預(yù)放大器和25-1個(gè)鎖存器；
同樣，對于8位的Flash ADC，按本發(fā)明具體實(shí)施例所述方式，只需 要27個(gè)預(yù)放大器和27-1個(gè)鎖存器；而按傳統(tǒng)方式則需要28-1個(gè)預(yù)放大器 和28-1個(gè)鎖存器；依此規(guī)律，對于10位的Flash ADC，只需要29個(gè)預(yù)放大器和21Q-1個(gè) 鎖存器；而按傳統(tǒng)方式則需要21Q-1個(gè)預(yù)放大器和21Q-1個(gè)鎖存器。
本發(fā)明所述內(nèi)插結(jié)構(gòu)Flash ADC不局限于本具體實(shí)施例所述位數(shù)的 FlashADC，其它N位的Flash ADC的結(jié)構(gòu)中，同樣可以在相鄰兩個(gè)參考 電壓對應(yīng)的預(yù)放大器之間插入一個(gè)內(nèi)插鎖存器，將傳統(tǒng)Flash ADC結(jié)構(gòu)中 的預(yù)放大器的個(gè)數(shù)減少將近一半，為2N"個(gè)預(yù)放大器和2N-1個(gè)鎖存器。
以上內(nèi)容是結(jié)合具體的優(yōu)選實(shí)施方式對本發(fā)明所作的進(jìn)一步詳細(xì)說 明，不能認(rèn)定本發(fā)明的具體實(shí)施只局限于這些說明。對于本發(fā)明所屬技術(shù) 領(lǐng)域的普通技術(shù)人員來說，在不脫離本發(fā)明構(gòu)思的前提下，還可以做出若 干簡單推演或替換，都應(yīng)當(dāng)視為屬于本發(fā)明的保護(hù)范圍。
權(quán)利要求
1、一種電流內(nèi)插結(jié)構(gòu)的FlashADC，包括分壓電阻網(wǎng)絡(luò)、比較器陣列和編碼器，其中輸入的模擬信號和分壓電阻網(wǎng)絡(luò)輸出的參考電壓序列輸入至比較器陣列得到比較輸出碼，該比較輸出碼經(jīng)編碼器得到輸出的數(shù)字信號，其特征在于，所述比較器陣列包括預(yù)放大器陣列、內(nèi)插鎖存器陣列和鎖存器陣列，其中預(yù)放大器陣列并行排列，每個(gè)預(yù)放大器和一鎖存器串連產(chǎn)生一比較輸出值，每相鄰兩個(gè)預(yù)放大器之間插入一內(nèi)插鎖存器產(chǎn)生另一比較輸出值，所有的所述比較輸出值組成所述比較器陣列的比較輸出碼。
2、 根據(jù)權(quán)利要求l所述的一種電流內(nèi)插結(jié)構(gòu)的Flash ADC，其特征在 于，所述參考電壓序列中參考電壓的個(gè)數(shù)與預(yù)放大器序列中預(yù)放大器的個(gè) 數(shù)相同，所述參考電壓序列按電壓值的大小排列，依次與所述并行排列的 預(yù)放大器的一輸入端相連。
3、 根據(jù)權(quán)利要求2所述的一種電流內(nèi)插結(jié)構(gòu)的FlashADC，其特征在 于，所述內(nèi)插鎖存器的兩輸入端所連接的兩預(yù)放大器的兩相應(yīng)輸入?yún)⒖茧?壓為所述參考電壓序列中的相鄰電壓。
4、 根據(jù)權(quán)利要求l所述的一種電流內(nèi)插結(jié)構(gòu)的Flash ADC，其特征在 于，所述預(yù)放大器為一級預(yù)放大器。
5、 根據(jù)權(quán)利要求l所述的一種電流內(nèi)插結(jié)構(gòu)的Flash ADC，其特征在 于，所述鎖存器和內(nèi)插鎖存器采用相同的結(jié)構(gòu)。
6、 根據(jù)權(quán)利要求5所述的一種電流內(nèi)插結(jié)構(gòu)的FlashADC，其特征在 于，所述鎖存器和內(nèi)插鎖存器采用的相同結(jié)構(gòu)為再生放大鎖存器。
7、 根據(jù)權(quán)利要求l所述的一種電流內(nèi)插結(jié)構(gòu)的Flash ADC，其特征在 于，所述預(yù)放大器有四個(gè)輸入端，采用差分輸入。
8、 根據(jù)權(quán)利要求l所述的一種電流內(nèi)插結(jié)構(gòu)的FlashADC，其特征在 于，所述預(yù)放大器有四個(gè)輸出端，分成兩組輸出，其中一組的兩輸出信號 與另一組的兩輸出信號對應(yīng)相等。
9、 根據(jù)權(quán)利要求8所述的一種電流內(nèi)插結(jié)構(gòu)的FlashADC，其特征在 于，所述分成的兩組輸出中一組的兩輸出端與鎖存器的兩輸入端對應(yīng)連接， 另一組的兩輸出端中一端接上一內(nèi)插鎖存器的相應(yīng)輸入端，另一端接下一 內(nèi)插鎖存器的相應(yīng)輸入端。
全文摘要
本發(fā)明公開了一種電流內(nèi)插結(jié)構(gòu)的Flash ADC，包括分壓電阻網(wǎng)絡(luò)、比較器陣列和編碼器，其中輸入的模擬信號和分壓電阻網(wǎng)絡(luò)輸出的參考電壓序列輸入至比較器陣列得到比較輸出碼，該比較輸出碼經(jīng)編碼器得到輸出的數(shù)字信號；所述比較器陣列包括預(yù)放大器陣列、內(nèi)插鎖存器陣列和鎖存器陣列，其中預(yù)放大器陣列并行排列，每個(gè)預(yù)放大器和一鎖存器串連產(chǎn)生一比較輸出值，每相鄰兩個(gè)預(yù)放大器之間插入一內(nèi)插鎖存器產(chǎn)生另一比較輸出值，所有的所述比較輸出值構(gòu)成所述比較器陣列的比較輸出碼。本發(fā)明所述電流內(nèi)插結(jié)構(gòu)Flash ADC利用了原有結(jié)構(gòu)中器件的特性，采用內(nèi)插的方法減少了器件個(gè)數(shù)，從而節(jié)省了芯片面積，降低了芯片功耗。
文檔編號H03M1/36GK101594148SQ200810067538
公開日2009年12月2日 申請日期2008年5月30日 優(yōu)先權(quán)日2008年5月30日
發(fā)明者劉敬波, 劉茂生, 方尚俠, 楊忠添, 嶺 石, 胡江鳴 申請人:深圳艾科創(chuàng)新微電子有限公司