專利名稱：Zq校準控制器和用于zq校準的方法
ZQ校準控制器和用于ZQ校準的方法相關(guān)申請的交叉引用本發(fā)明主張2007年3月8日提交的韓國專利申請 No. 10-2007-0022789的優(yōu)先權(quán)，通過引用將其內(nèi)容4^P包括在此。
背景技術(shù)：
本發(fā)明涉及半導(dǎo)體存儲器件中的ZQ校準電路，更特別地涉及用于該 ZQ校準電路的ZQ校準操作控制器電路。一般包括如微處理器、存儲電路以及門陣列電路的集成電路的半導(dǎo)體 存儲器件用在各種電子設(shè)備中，例如個人計算機、服務(wù)器計算機以及工作 站。隨著電子設(shè)備的操作速度增加，在電子設(shè)備內(nèi)的半導(dǎo)體存儲器件之間 傳送的信號的擺動寬度(swing width)減小，以最小化傳送信號所花費 的延遲時間。然而，隨著擺動寬度減小，信號傳送在更大程度上受外部噪 聲影響，并且在接口端的信號反射由于阻抗不匹配而增加。阻抗不匹配由制造過程、供應(yīng)電壓以及操作溫度(PVT)的變化引起。 該阻抗不匹配使得難以高速傳送數(shù)據(jù)。因為阻抗不匹配可使得從半導(dǎo)體存 儲器件輸出的信號失真，在接收失真的信號的相對應(yīng)的半導(dǎo)體存儲器件中 可導(dǎo)致如設(shè)置/保持失敗(set up/hold failure )或信號水平的誤判的故障。半導(dǎo)體存儲器件可包括用于通過輸入襯墊(pad)接收外部信號的輸 入電路和用于通過輸出襯墊輸出內(nèi)部信號的輸出電路。特別地，高速操作 的半導(dǎo)體存儲器件可包括阻抗匹配電路，該阻抗匹配電路用于將接口阻抗與在襯墊附近的另 一半導(dǎo)體存儲器件匹配以防止上述故障。一般地，在發(fā)送信號的半導(dǎo)體存儲器件中，由輸出電路進行源端接 (source termination )。在接收信號的半導(dǎo)體存儲器件中，可由與輸入電 路并聯(lián)連接的端接電路進行并行端接(parallel termination )。ZQ校準是用于生成隨PVT M改變而改變的上拉和下M準碼的 處理。通過使用上拉和下拉校準碼來校準輸入和輸出電路的電阻值。在下 面所說明的ZQ校準電路中進行ZQ校準。圖1是傳統(tǒng)的ZQ校準電路的框圖。ZQ校準電路包括第一上拉電阻 單元IIO、第二上拉電阻單元120、下拉電阻單元130、參考電壓發(fā)生器 102、比較器103和104以及p碼和n碼計數(shù)器105和106。供電電壓VDDQ被第一上拉電阻單元110和參考電阻器101劃分， 從而向節(jié)點ZQ提供電壓。連接到耦合到節(jié)點ZQ的引腳的參考電阻器 101 —般具有240 Q的電阻。比較器103比較節(jié)點ZQ處的電壓與從參考 電壓發(fā)生器102輸出的參考電壓VREF，從而生成上行/下行信號 (up/down signal) UP/DN。參考電壓VREF —般被設(shè)置成供應(yīng)電壓的 一+，即VDDQ/2。p碼計數(shù)器105接收上行/下行信號UP/DN，從而生成二進制碼 PCODE<0:N>。該二進制碼PCODE〈0:N〉導(dǎo)通/關(guān)斷在第一上拉電阻 單元110中并行耦合的MOS晶體管，從而校準第一上拉電阻單元110的 電阻。第 一上拉電阻單元110的被校準的電阻對節(jié)點ZQ處的電壓有影響。 重復(fù)上述操作。也就是說，在第一上拉電阻單元110中進行上拉校準，使 得第一上拉電阻單元110的電阻變得與參考電阻器101的電阻相等。在上拉校準期間生成的二進制碼PCODEO:N〉還被輸入到第二上 拉電阻單元120并確定其電阻。與上拉校準類似地進行下扭艮準。通過應(yīng) 用由比較器104和n碼計數(shù)器106生成的二進制碼NCODE<0:N>，在 節(jié)點ZQ'處的電壓變得與參考電壓VREF相等。進行下4^準，使得下 拉電阻單元130的電阻變得與第二上拉電阻單元120的電P^目等。ZQ校準包括上扭歐準和下拉校準。將由ZQ校準產(chǎn)生的二進制碼 PCODE〈0:N〉和NCODE〈0:N〉輸入到輸入或輸出電路以校準電阻單元 的各電阻器。在半導(dǎo)體存儲器件的情況下，二進制碼PCODE^:N〉和 NCODE〈0:N〉確定連接到DQ襯墊的上拉和下拉電阻器的電阻。上拉和 下拉電阻器具有與上述上拉和下拉電阻單元相似的布局。盡管半導(dǎo)體存儲器件的輸出驅(qū)動器使用上拉和下拉電阻器二者，然而 半導(dǎo)體存儲器件的輸入緩沖器僅使用上拉電阻器。在這種情況下，ZQ校準電路包括上拉電阻單元110、 p碼計數(shù)器105和比較器103。則僅進行 上4M1準。ZQ校準還采用ZQ校準控制器107和時間計數(shù)器108來控制ZQ校 準。ZQ校準控制器107根據(jù)ZQ校準的類型生成ZQ校準信號ZQINIT、 ZQOPER以及ZQCS。來自時間計數(shù)器108的CAL-OPER信號根據(jù)ZQ校準信號ZQINIT、 ZQOPER以及ZQCS和時鐘信號CLK激活比較器 103和104預(yù)定的時間，從而進行ZQ校準。圖2A是示出根據(jù)ZQ校準的類型的相應(yīng)的信號CKE、 /CS、 /RAS、 /CAS、 /WE以及AIO的邏輯水平的表。在表中提及的其它信號表示與 根據(jù)本發(fā)明的ZQ校準無關(guān)的組地址(bank address) BA3 ~ BAO或單元 地址(celladdress) A15~ 13、 A12、 A11和A9 0。因此不對后者進行 詳細說明。ZQ校準分成長類型ZQ校準(long type ZQ calibration, ZQCL)和短類型ZQ校準(short type ZQ calibration, ZQCS)。參考 圖2A,根據(jù)信號A10的邏輯水平來確定長類型和短類型ZQ校準。圖2B是根據(jù)ZQ校準的類型的時序^ (timing parameter)的表。 根據(jù)情況，進行ZQ校準相對長的時間或相對短的時間。前者是長類型 ZQ校準而后者是短類型ZQ校準。通電之后的初始ZQ校準和在操作期 間由控制器進行的ZQ校準被分類為長類型校準。初始和操作ZQ校準的 操作周期tZQINIT和tZQOPER分別為至少512和256個周期。參考圖 2B，短類型ZQ校準的操作周期tZQCS為至少64個周期。圖3是圖1中所描述的ZQ校準控制器107的電路原理圖，且包括邏 輯門ND1 — ND6、延遲單元301和302以及反相器303 — 307。通過組合芯片選擇信號/CS、行地址選通信號/RAS、列地址選通信 號/CAS和寫使能信號/WE來使能ZQ校準命令ZQC (參見圖2A )。當 ZQ校準命令ZQC被使能且信號A10被禁止(處于邏輯低水平)時，邏 輯門ND1輸出處于邏輯低水平的信號ZQCL，且邏輯門ND2輸出處于 邏輯高水平的ZQ校準信號ZQCS。因此，響應(yīng)于ZQ校準信號ZQCS 進行短類型ZQ校準。當ZQ校準命令ZQC被使能且信號A10被使能(處于邏輯高水平) 時，邏輯門ND1輸出處于邏輯高水平的信號ZQCL，且邏輯門ND2輸 出處于邏輯低水平的ZQ校準信號ZQCS。因此，響應(yīng)于信號ZQCL進 行長類型ZQ校準。當信號ZQCL被使能(處于邏輯高水平)時，ZQ校準信號ZQINIT 或ZQOPER被使能。在半導(dǎo)M儲器件通電后，信號INIT_STATE最 初處于邏輯高水平。復(fù)位信號RESETb用于復(fù)位半導(dǎo)體存儲器件，且信 號RESET BP_L2H為延遲了預(yù)定時間的復(fù)位信號。因此，ZQ校準信號ZQINIT被使能(處于高邏輯水平)并進行初始7ZQ校準。在預(yù)定時間后，信號INIT_STATE響應(yīng)于反饋信號ZQINITb_d 進入邏輯低水平。ZQ校準信號ZQOPER被使能。響應(yīng)于ZQ校準信號 ZQOPER進行ZQ校準。圖4示出圖3中所描述的ZQ校準控制器的^Mt的信號時序圖。也就 是說，看命令(CMD)跡線，當ZQ校準命令ZQC被使能時，響應(yīng)于 信號A10的邏輯低水平進行短類型ZQ校準，且響應(yīng)于信號AIO的邏輯 高水平進行長類型ZQ校準。在長類型ZQ校準的情況下，最初響應(yīng)于 ZQ校準信號ZQINIT進行初始ZQ校準。然后，響應(yīng)于ZQ校準信號 ZQOPER進行ZQ校準。在CLK示出時鐘波形。圖5示出根據(jù)初始ZQ校準在圖1所示的ZQ校準電路的ZQ和ZQ' 節(jié)點上的電壓水平的信號時序圖。對于以至少512個周期進行的初始ZQ校準，電壓水平在供應(yīng)電壓的 一半處(VDDQ/2)收斂。然而，在PVT變化較大的情況下，電壓水平 在初始ZQ校準期間不能達到目標電平。生成上拉和下拉碼 PCODE〈0:N〉和NCODEO:N〉因此沒有完成，且輸入緩沖器和輸出驅(qū) 動器不能具有目標電阻。在這種情況下，故障由阻抗不匹配引起。VSSQ 是相對于其確定VDDQ的參考電壓，即在VDDQ是漏極電壓的情況下， VSSQ是源極電壓。發(fā)明內(nèi)容本發(fā)明的優(yōu)選實施例涉及提供一種ZQ校準電路，用于在半導(dǎo)體存儲 器件的初始操作中另外地進行ZQ校準。在一個優(yōu)選實施例中，半導(dǎo)體存儲器件的ZQ校準控制器包括第一信 號發(fā)生器，用于在半導(dǎo)體存儲器件的初始化期間生成預(yù)校準信號；第二信 號發(fā)生器，用于響應(yīng)于ZQ校準命令生成ZQ校準信號；以及控制單元， 用于響應(yīng)于預(yù)校準信號和ZQ校準信號輸出信號以控制ZQ校準。在另一優(yōu)選實施例中，半導(dǎo)M儲器件的ZQ校準電路包括ZQ校準 單元，用于進行ZQ校準；ZQ校準控制器，用于響應(yīng)于ZQ校準命令激 活ZQ校準單元；以及預(yù)校準控制器，用于響應(yīng)于半導(dǎo)體存儲器件的初始 化信號激活ZQ校準單元。在進一步優(yōu)選實施例中，4!:供一種方法，該方法用于進行半導(dǎo)*儲 器件的ZQ校準，包括響應(yīng)于半導(dǎo)體存儲器件的初始化信號進行預(yù)校準，以及響應(yīng)于ZQ校準命令進行ZQ校準。


圖l是傳統(tǒng)的ZQ校準電路的框圖。圖2A是根據(jù)ZQ校準的類型的相應(yīng)的信號的邏輯水平的表。圖2B是根據(jù)ZQ校準的類型的時序參數(shù)的表。圖3是圖1中所描述的ZQ校準控制器的電路原理圖。圖4是圖3中所描述的ZQ校準控制器的操作的信號時序圖。圖5是在用于初始ZQ校準的ZQ校準電路的ZQ和ZQ'節(jié)點上的電 壓水平的信號時序圖。圖6是雙數(shù)據(jù)速率(DDR3 )半導(dǎo)體存儲器件的初始操作的信號時序圖。圖7是根據(jù)本發(fā)明的半導(dǎo)體存儲器件的ZQ校準控制器的框圖。圖8A是根據(jù)本發(fā)明的第一優(yōu)選實施例的如圖7中所描述的預(yù)校準信 號發(fā)生器的框圖。圖8B是用于圖8A中所描述的預(yù)校準信號發(fā)生器的操作的信號時序圖。圖9A是根據(jù)本發(fā)明的第二優(yōu)選實施例的如圖7中所描述的預(yù)校準信 號發(fā)生器的框圖。圖卯是用于圖9A中所描述的預(yù)校準信號發(fā)生器的操作的信號時序圖。圖IOA是根據(jù)本發(fā)明的第三優(yōu)選實施例的如圖7中所描述的預(yù)校準 信號發(fā)生器的框圖。圖IOB是用于圖10A中所描述的預(yù)校準信號發(fā)生器的操作的信號時 序圖。圖11是如圖7中所描述的控制單元的框圖。圖12是用于根據(jù)本發(fā)明的ZQ校準控制器的操作的信號時序圖。圖13是根據(jù)本發(fā)明的ZQ校準電路的ZQ和ZQ'節(jié)點上的電壓水平 的時序圖。
具體實施方式
根據(jù)本發(fā)明的半導(dǎo)體存儲器件除響應(yīng)于ZQ校準命令的ZQ校準之外 還在初始操作進行ZQ校準。因此半導(dǎo)體存儲器件設(shè)置有足夠的時間以在 初始操作進行ZQ校準，并且即使PVT變化大也能穩(wěn)定地完成ZQ校準。在下文中，將參考附圖詳細說明根據(jù)本發(fā)明的ZQ校準電路。圖6示出雙數(shù)據(jù)速率(DDR3 )半導(dǎo)體存儲器件的初始操作的信號時 序圖，示出了在時間間隔Ta-Tl(Ta及Tl包括在內(nèi))的時鐘信號CLK、 時鐘禁止信號(clock bar signal) CLKb、供應(yīng)電壓VDDQ、復(fù)位信號 RESETb、時鐘使能信號CKE、命令CMD以及組地址BA。在半導(dǎo)體存儲器件通電后，復(fù)位信號RESETb在邏輯高水平被禁止。 優(yōu)選地，提供500ns的時間以初始化半導(dǎo)體存儲器件。也就是說，從復(fù)位 信號RESETb的禁止到時鐘使能信號CKE的使能的時間優(yōu)選地是 500jis。在PVT變化大的傳統(tǒng)ZQ校準電路中，上拉和下拉電阻單元在初 始ZQ校準期間不能具有與外部電阻相同的電阻，從而導(dǎo)致阻抗不匹配。 因此，根據(jù)本發(fā)明，在500fis的初始化時間期間自動進行比傳統(tǒng)ZQ校準 更長時間的ZQ校準。通過釆用根據(jù)本發(fā)明的ZQ校準，即使在PVT變 化大的情況下也可以防止阻抗不匹配。ZQ校準在本發(fā)明中被定義成包括 預(yù)校準。圖7示出根據(jù)本發(fā)明的半導(dǎo)體存儲器件的ZQ校準控制器的框圖。 ZQ校準控制器包括ZQ校準信號發(fā)生器100、預(yù)校準信號發(fā)生器200以 及控制單元300。ZQ校準信號發(fā)生器100響應(yīng)于ZQ校準命令ZQC生成ZQ校準信 號ZQESfIT、 ZQOPER和ZQCS。 ZQ校準信號發(fā)生器100與傳統(tǒng)的ZQ 校準控制器類似地操作。例如，ZQ校準信號發(fā)生器可具有與如圖3中所 描述的結(jié)構(gòu)相同的結(jié)構(gòu)。如上所述，ZQ校準信號ZQINIT、 ZQOPER 和ZQCS用于具有不同的操作時間的ZQ校準。預(yù)校準信號發(fā)生器200在半導(dǎo)體存儲器件的初始化生成預(yù)校準信號 PRE_ZQ。也就是說，在半導(dǎo)體存儲器件的初始化時使用初始化信號來使 能預(yù)校準信號PRE_ZQ。邏輯水平在半導(dǎo)體存儲器件的初始化時改變的 初始化信號包括復(fù)位信號RESETb和通電信號POWER—UPb。控制單元300響應(yīng)于預(yù)校準信號PRE_ZQ和ZQ校準信號ZQCS、ZQINIT和ZQOPER控制ZQ校準。進行控制以當預(yù)校準信號PRE_ZQ 和ZQ校準信號ZQCS 、 ZQINIT和ZQOPER的中的至少 一個被使能時， 進行ZQ校準。例如，控制單元300生成分別對應(yīng)于ZQ校準信號ZQCS、 ZQINIT 和ZQOPER的ZQ校準信號ZQCS—NEW 、 ZQINIT—NEW和 ZQOPER—NEW,半導(dǎo)體存儲器件根據(jù)ZQ校準信號ZQCS—NEW、 ZQINIT—NEW和ZQOPER_NEW進行相對應(yīng)類型的ZQ校準。另外， 控制單元300響應(yīng)于預(yù)校準信號PRE一ZQ生成ZQ校準信號 ZQCS—NEW、 ZQINIT—NEW和ZQOPER—NEW中的一個?？梢钥刂?生成校準信號ZQCS、 ZQINIT和ZQOPER中的哪一個。稍后參考圖11 對此進^i兌明。圖8A、 9A和10A示出根據(jù)本發(fā)明的優(yōu)選實施例的預(yù)校準信號發(fā)生 器200的框圖。預(yù)校準信號發(fā)生器在半導(dǎo)體存儲器件的初始化時生成脈沖類型的預(yù) 校準信號PRE_ZQ。因為傳統(tǒng)的ZQ校準信號ZQCS、 ZQINIT和 ZQOPER是脈沖類型的，所以預(yù)校準信號PRE_ZQ也被作為脈沖類型的 信號生成。如上所述，預(yù)校準信號發(fā)生器使用半導(dǎo)體存儲器件的初始化信號來使 能預(yù)校準信號PRE—ZQ。在圖8A和8B中描述了使用復(fù)位信號RESETb 的優(yōu)選實施例。使用復(fù)位信號RESETb的預(yù)校準信號發(fā)生器包括邏輯門、 反相器和延遲單元。第一反相器801反轉(zhuǎn)復(fù)位信號RESETb。第一延遲單元802延遲第 一反相器801的輸出。邏輯門803對復(fù)位信號RESETb和第一延遲單元 802的輸出進行NAND運算。第二反相器反轉(zhuǎn)邏輯門803的輸出。第二 延遲單元805延遲第二反相器804的輸出，從而生成預(yù)校準信號 PRE-ZQ。圖8B示出圖8A中所描述的預(yù)校準信號發(fā)生器的^Mt的信號時序圖。 在半導(dǎo)體存儲器件的初始化時以邏輯低水平使能的復(fù)位信號RESETb在預(yù)定時間后變?yōu)檫壿嫺咚?。預(yù)校準信號PRE_ZQ響應(yīng)于復(fù)位信號RESETb被使能。圖8B中的波形B和C分別對應(yīng)于圖8A中的點B和點C處的波形。根據(jù)第一延遲單元802的時間延遲量來確定預(yù)校準信號PRE—ZQ的脈沖寬度。將脈沖寬度設(shè)置成0.5 ltCK(ltCK = l個時鐘周期)，其 與傳統(tǒng)的ZQ校準信號ZQINIT的脈沖寬度近似相同。第二延遲線805 確定預(yù)校準信號PRE_ZQ的使能時間。將使能時間設(shè)置為從半導(dǎo)體存儲 器件通電開始的10ns,以使半導(dǎo)體存儲器件穩(wěn)定地操作。因為第一和第 二延遲單元802和805的時間延遲僅用于確定信號的時序，所以可進行控 制使其根據(jù)半導(dǎo)體存儲器件的操作il^和制造^Ht而不同。圖9A和9B示出使用通電信號POWER—UPb生成預(yù)校準信號 PRE_ZQ的優(yōu)選實施例。使用通電信號POWER—UPb的預(yù)校準信號發(fā)生 器包括邏輯門、反相器和延遲單元。第一延遲單元卯l延遲通電信號POWERJJPb。第一反相器卯2反 轉(zhuǎn)通電信號POWERJJPb。邏輯門卯3對第一延遲單元901和第一Jl相 器卯2的輸出進行NAND運算。第二反相器卯4反轉(zhuǎn)邏輯門卯3的輸出。 第二延遲單元卯5延遲第二反相器卯4的輸出，從而生成預(yù)校準信號 PRE—ZQ。圖9B示出圖9A中所描述的預(yù)校準信號發(fā)生器的操作的信號時序圖。 通電信號POWERJJPb在半導(dǎo)體存儲器件的初始化在邏輯高水平被禁 止，并在預(yù)定時間后變成邏輯低水平。預(yù)校準信號PRE一ZQ響應(yīng)于通電 信號POWERJUPb作為脈沖被使能。圖9B中的波形E和F分別對應(yīng)于 圖9A中的點E和F處的波形。以與關(guān)于圖8A和8B所^目似的方式，可以控制第一延遲單元901 和第二延遲單元卯5的時間延遲，從而對預(yù)校準信號PRE_ZQ分別產(chǎn)生 0.5 ~ ltCK的脈沖寬度和10ns的使能時間。在半導(dǎo)體存儲器件的初始化 時，用于M輯高水平到邏輯低水平使能通電信號POWER_UPb的持續(xù) 時間與用于從邏輯低水平到邏輯高水平禁止復(fù)位信號RESETb的持續(xù)時 間沒有大的不同。因此，第二延遲單元卯5可具有與如圖8A中所描述的 第二延遲單元805相似的時間延遲量。圖10A和10B示出用于從復(fù)位信號RESETb和通電信號 POWER—UPb 二者生成預(yù)校準信號PRE—ZQ的優(yōu)選實施例。使用復(fù)位信 號RESETb和通電信號POWERJUPb 二者的預(yù)校準信號發(fā)生器包括邏輯 門1001、反相器1002和延遲單元1003。邏輯門1001對復(fù)位信號RESETb和通電信號POWERJJPb進行 NAND運算。反相器1002反轉(zhuǎn)邏輯門1001的輸出。延遲單元1003延遲12反相器1002的輸出，從而生成預(yù)校準信號PRE_ZQ。圖10B示出圖10A中所描述的預(yù)校準信號發(fā)生器的操作的信號時序 圖。利用復(fù)位信號RESETb和通電信號POWER—UPb的轉(zhuǎn)變時序不同這 一事實來生成脈沖信號F。脈沖信號F fc^遲以設(shè)置預(yù)校準信號PRE_ZQ 的使能時間，即如上所述其被延遲約10ns，從而生成預(yù)校準信號 PRE_ZQ。圖11示出圖7中所描述的控制單元300的框圖?？刂茊卧?00包括 邏輯門1101和反相器1102。邏輯門1101對ZQ校準信號ZQINIT和預(yù) 校準信號PRE—ZQ進行NOR運算。反相器1102反轉(zhuǎn)邏輯門1101的輸 出?？刂茊卧?00分別響應(yīng)于由ZQ校準信號發(fā)生器100生成的ZQ校準 信號ZQCS、 ZQINIT和ZQOPER來使能新的ZQ校準信號 ZQCS—NEW、 ZQINIT—NEW和ZQOPER_NEW。當從預(yù)校準信號發(fā) 生器200使能預(yù)校準信號PRE_ZQ時，控制單元300使能ZQ校準 ZQINIT_NEW以進行初始ZQ校準。在該情況下，通過傳統(tǒng)ZQ校準，當預(yù)校準信號PRE-ZQ在初始化 期間被使能時，半導(dǎo)體存儲器件還進行初始ZQ校準。當半導(dǎo)體存儲器件 在初始化期間被通電時，響應(yīng)于預(yù)校準信號PRE—ZQ和傳統(tǒng)ZQ校準信 號ZQINIT進行初始ZQ校準。因此，即使PVT變化大，半導(dǎo)體存儲器 件也可完成ZQ校準并穩(wěn)定地^Mt。盡管圖11示出了由預(yù)校準信號PRE一ZQ使能ZQ校準信號 ZQINIT_NEW的優(yōu)選實施例，然而還通過調(diào)整控制單元300的結(jié)構(gòu)來4吏 能ZQ校準信號ZQCS_NEW或ZQOPER_NEW。在該情況下，還可以 調(diào)整根據(jù)預(yù)校準信號PRE_ZQ的初始ZQ校準的操作時間。根據(jù)本發(fā)明的ZQ校準控制器還可包括圖1中所描述的時間計數(shù)器， 但是這在圖7中被省略。時間計數(shù)器接收ZQ校準信號ZQCS_NEW、 ZQINIT—NEW和ZQOPER—NEW,并根據(jù)ZQ校準信號ZQCS_NEW、 ZQINIT_NEW和ZQOPER—NEW激活比較器預(yù)定的時間。半導(dǎo)體存儲 器件根據(jù)ZQ校準信號ZQCS_NEW、 ZQINIT_NEW和ZQOPER—NEW 進行相對應(yīng)類型的ZQ校準。圖12示出根據(jù)本發(fā)明的ZQ校準控制器的操作的信號時序圖。當在半導(dǎo)體存儲器件的初始化期間發(fā)生復(fù)位信號RESETb或通電信號POWER—UPb的水平轉(zhuǎn)變時，在預(yù)定時間后使能預(yù)校準信號PRE—ZQ。 ZQ校準信號ZQINIT一NEW通過預(yù)校準信號PRE_ZQ使能且在初始化 期間進行ZQ校準。另外，ZQ校準信號ZQINIT_NEW通過ZQ校準命 令ZQC使能。半導(dǎo)體存儲器件另外地在初始化期間進行ZQ校準。也就是說，傳統(tǒng)的ZQ校準電路進行對應(yīng)于圖12所示的ZQ校準信 號ZQINIT—NEW的第二使能的ZQ校準。根據(jù)本發(fā)明，ZQ校準電M 次進行ZQ校準，其對應(yīng)于由預(yù)校準信號PRE—ZQ使能的ZQ校準信號 ZQINIT_NEW的第一使能。因此，即使PVT變化大，半導(dǎo)^儲器件 也可完成ZQ校準。圖13示出在根據(jù)本發(fā)明的ZQ校準電路的ZQ和ZQ'節(jié)點上的電壓 水平的信號時序圖。因為根據(jù)本發(fā)明的半導(dǎo)體存儲器件另外地在初始化期間進行ZQ校 準，所以對于在ZQ和ZQ'節(jié)點上的電壓水平來說有可能在初始化期間穩(wěn) 定地達到目標水平。根據(jù)本發(fā)明，用于進行半導(dǎo)體存儲器件的ZQ校準的方法包括響應(yīng)于 初始化信號進行預(yù)校準和響應(yīng)于ZQ校準命令進行ZQ校準。響應(yīng)于復(fù)位 信號和通電信號中的至少一個進行預(yù)校準。還響應(yīng)于外部命令進行ZQ校 準。雖然已經(jīng)參照特定的優(yōu)選實施例描述了本發(fā)明，但是對本領(lǐng)域技術(shù)人員來說，顯然在不偏離權(quán)利要求中所定義的本發(fā)明的精神和范圍的4Ht下 可作出各種變化和修改。
權(quán)利要求
1.一種半導(dǎo)體存儲器件的ZQ校準控制器，包括第一信號發(fā)生器，用于在所述半導(dǎo)體存儲器件的初始化期間生成預(yù)校準信號；第二信號發(fā)生器，用于響應(yīng)于ZQ校準命令生成ZQ校準信號；以及控制單元，用于響應(yīng)于所述預(yù)校準信號和所述ZQ校準信號，輸出信號以控制ZQ校準。
2. 權(quán)利要求1所述的ZQ校準控制器，其中所述ZQ校準信號 中的每一個對應(yīng)于所述ZQ校準的特定操作持續(xù)時間。
3. 權(quán)利要求l所述的ZQ校準控制器，其中響應(yīng)于在初始化期 間邏輯水平改變的初始化信號生成所述預(yù)校準信號。
4. 權(quán)利要求3所述的ZQ校準控制器，其中所述初始化信號從 包括復(fù)位信號、通電信號及其組合的組中選擇。
5. 權(quán)利要求l所述的ZQ校準控制器，其中所述ZQ校準命令 響應(yīng)于芯片選擇信號、行地址選通信號、列地址選通信號和寫使能信 號被使能。
6. 權(quán)利要求2所述的ZQ校準控制器，其中當所述預(yù)校準信號 被使能時，所述控制單元根據(jù)所述ZQ校準信號中的一個控制所述 ZQ校準的操作持續(xù)時間。
7. 權(quán)利要求3所述的ZQ校準控制器，其中所述預(yù)校準信號和 所述ZQ校準信號是脈沖類型的信號。
8. 權(quán)利要求7所述的ZQ校準控制器，其中所述第一信號發(fā)生 器包括第一^jf目器，用于反轉(zhuǎn)復(fù)位信號；第一延遲單元，用于延遲所述第一反相器的輸出；邏輯門，用于對所述復(fù)位信號和所述第一延遲單元的輸出進行 NAND運算；第二反相器，用于反轉(zhuǎn)所述邏輯門的輸出；以及第二延遲單元，用于延遲所述第二反相器的輸出，從而生成所述 預(yù)校準信號。
9. 權(quán)利要求7所述的ZQ校準控制器，其中所述第一信號發(fā)生 器包括第一延遲單元，用于延遲通電信號； 第一>^相器，用于反轉(zhuǎn)所述通電信號；邏輯門，用于對所述第一延遲單元和所述第一反相器的輸出進行 NAND運算；第二反相器，用于反轉(zhuǎn)所述邏輯門的輸出；以及第二延遲單元，用于延遲所述第二反相器的輸出，從而生成所述 預(yù)校準信號。
10. 權(quán)利要求7所述的ZQ校準控制器，其中所述第一信號發(fā)生 器包括邏輯門，用于對通電信號和復(fù)位信號進行NAND運算；反相器，用于反轉(zhuǎn)所迷邏輯門的輸出；以及延遲單元，用于延遲所述反相器的輸出，從而生成所述預(yù)校準信號。
11. 權(quán)利要求6所述的ZQ校準控制器，其中所述控制單元包括邏輯門，用于對所述預(yù)校準信號和所述ZQ校準信號中的一個進 行NOR運算；反相器，用于反轉(zhuǎn)所迷邏輯門的輸出；以及發(fā)送器，用于發(fā)送其余ZQ校準信號。
12. 權(quán)利要求1所述的ZQ校準控制器，其中所述控制單元控制 生成上拉碼和下拉碼的ZQ校準電路的激活。
13. —種半導(dǎo)M儲器件的ZQ校準電路，包括 ZQ校準單元，用于進行ZQ校準；ZQ校準控制器，用于響應(yīng)于ZQ校準命令激活所述ZQ校準單 元；以及預(yù)校準控制器，用于響應(yīng)于所述半導(dǎo)體存儲器件的初始化信號激活所述ZQ校準單元。
14. 權(quán)利要求13所述的ZQ校準電路，其中所述ZQ校準單元 在根據(jù)所述ZQ校準命令的初始ZQ校準之前響應(yīng)于所述初始化信號 進行所述ZQ校準。
15. 權(quán)利要求14所述的ZQ校準電路，其中所述ZQ校準命令 響應(yīng)于芯片選擇信號、行地址選通信號、列地址選通信號和寫使能信 號4皮使能。
16. 權(quán)利要求14所述的ZQ校準電路，其中所迷初始化信號從 復(fù)位信號、通電信號及其組合中選擇。
17. —種用于進行半導(dǎo)體存儲器件的ZQ校準的方法，所述方法 包括響應(yīng)于所述半導(dǎo)體存儲器件的初始化信號進行預(yù)校準； 響應(yīng)于ZQ校準命令進行ZQ校準。
18. 權(quán)利要求17所述的方法，其中響應(yīng)于從復(fù)位信號、通電信 號及其組合中選擇的初始化信號進行所述預(yù)校準。
19. 權(quán)利要求17所述的方法，其中從外部器件輸入所述ZQ校 準命令。
全文摘要
本發(fā)明提供一種ZQ校準控制器和用于ZQ校準的方法。ZQ校準電路另外地在半導(dǎo)體存儲器件的初始操作中進行ZQ校準。ZQ校準電路的ZQ校準控制器包括第一信號發(fā)生器、第二信號發(fā)生器和控制單元。第一信號發(fā)生器在半導(dǎo)體存儲器件的初始化期間生成預(yù)校準信號。第二信號發(fā)生器響應(yīng)于ZQ校準命令生成ZQ校準信號。控制單元響應(yīng)于預(yù)校準信號和ZQ校準信號輸出信號以控制ZQ校準。
文檔編號H03K3/037GK101261874SQ20081000656
公開日2008年9月10日 申請日期2008年3月6日 優(yōu)先權(quán)日2007年3月8日
發(fā)明者樸起德, 金基鎬 申請人:海力士半導(dǎo)體有限公司