專利名稱：連續(xù)時間∑-△調(diào)制器及其補償環(huán)路延遲的方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)于一種i:-A調(diào)制器，特別是有關(guān)于一種具有環(huán)路延遲補償?shù)膃-a調(diào)制器。
技術(shù)背景e - a調(diào)制器可用于執(zhí)行模數(shù)轉(zhuǎn)換或數(shù)模轉(zhuǎn)換?，F(xiàn)有技術(shù)的i:-a調(diào)制器為離散時間S-a調(diào)制器，其可提供具有高分辨率及低頻寬的輸出信號。為提供 具有高分辨率及高頻寬的輸出信號，引入了連續(xù)時間(continuous-time) E-a 調(diào)制器。然而，由于反饋回路中的信號延遲，連續(xù)時間E-a調(diào)制器會產(chǎn)生不穩(wěn)定的輸出信號。因此，對于連續(xù)時間i:-A調(diào)制器的環(huán)路延遲，需要提供一種解決方法，以提供具有高穩(wěn)定性的連續(xù)時間e - a調(diào)制器。請參閱圖1A，圖lA為現(xiàn)有技術(shù)二階的連續(xù)時間i:-a調(diào)制器100的方塊 示意圖。E-a調(diào)制器100包含兩個積分器(integrators) 104與108，兩個加 法級(summation stage) 102與106，兩個數(shù)模轉(zhuǎn)換器(Digital Analog Converter, 以下簡稱為DAC) 112與114以及一個量化器110。由于S-a調(diào)制器100是 二階E-a調(diào)制器，其包含兩個串聯(lián)連接的積分器104與108。積分器104與 108根據(jù)模擬輸入信號Vin產(chǎn)生模擬輸出信號V。p。量化器110量化模擬輸入 信號Vin，以產(chǎn)生數(shù)字輸出信號D。ut，作為S-a調(diào)制器100的輸出。接著，數(shù) 字輸出信號D。ut通過DAC112與114由數(shù)字信號轉(zhuǎn)換為模擬信號。并且，數(shù) 字輸出信號D。ut被反饋，由加法級102與106分別從積分器104與108的輸 入信號中減去由數(shù)字輸出信號D。ut轉(zhuǎn)換而來的模擬信號。請參閱圖1B。圖1B為二階的連續(xù)時間E-A調(diào)制器100的實際(physical) 電路150的方塊示意圖。E-A調(diào)制器100的積分器104、 108與加法級102、106實際上形成了電路170，電路170包含兩個運算放大器172與174。電路 150的量化器160與DAC 162、 164，分別對應(yīng)于E-A調(diào)制器100的量化器 110與DAC112、 114。反饋回路將數(shù)字輸出信號D。ut反饋至加法級102、 106。然而，此反饋回 路經(jīng)常延遲反饋數(shù)字輸出信號D。ut幾百納秒的延遲周期，此種情況被稱為環(huán) 路延遲(loopdday)。過度的環(huán)路延遲由圖1B中的反饋回路的延遲模塊180 的延遲時間T表示。環(huán)路延遲會對系統(tǒng)的穩(wěn)定性產(chǎn)生不良影響。請參閱圖1A。 反饋回路中的模塊，例如量化器110與DACU2、 114會延遲反饋回路中的數(shù) 字輸出信號D。ut。如果環(huán)路延遲超過約800納秒的臨界值，則E-A調(diào)制器IOO 成為不穩(wěn)定系統(tǒng)，并且會極大地降低輸出信號D。ut的信噪比(signal-to-noise ratio)。為補償反饋回路中的環(huán)路延遲， 一個額外的反饋路徑被加入，以補償量 化器的輸入信號。請參閱圖2A。圖2A為i:-A調(diào)制器200的方塊示意圖。這 個E- A調(diào)制器200具有用以補償環(huán)路延遲的補償反饋路徑230。 S- A調(diào)制器 200包括加法級202、 206，積分器204、 208， DAC 212、 214，量化器210， 及用以補償環(huán)路延遲的補償反饋路徑230。補償反饋路徑230包含DAC 232 與加法級234。 DAC232將數(shù)字輸出信號D。ut從數(shù)字信號轉(zhuǎn)換為模擬信號，以 取得反饋信號VF。接著，加法級234從積分器208產(chǎn)生的模擬輸出信號V。p 中，減去反饋信號VF，以取得補償信號V。p'，以作為量化器210的輸入。由 于量化器210的輸入信號V。p，已被補償環(huán)路延遲，因此量化器210的輸出信 號D。ut是穩(wěn)定的，且具有較高的信噪比。增加補償反饋路徑230的原理闡明如下。請一并參閱圖1A，圖1B及圖 2A。假設(shè)沒有環(huán)路延遲的S-A調(diào)制器100的噪聲轉(zhuǎn)換函數(shù)為n(z)/d(z)。假若 將引起環(huán)路延遲的延遲模塊180加到i:-A調(diào)制器IOO上，則得到E-A調(diào)制器 100的實際電路150，實際電路150的噪聲轉(zhuǎn)換函數(shù)可用下式表示其中，Td為環(huán)路延遲。高階項[A(Td)^+B(Td)Z+CCCd)]會引起系統(tǒng)不穩(wěn)定。假如將補償反饋路徑230加到S-A調(diào)制器150，用以獲得E-A調(diào)制器200， 則i:-A調(diào)制器200的噪聲轉(zhuǎn)換函數(shù)可用下式表示".其中，af為反饋回路的增益。因此，由于補償反饋路徑230引入的新項[-3fXd(Z)XZ"]抵消了高階項[A(Td)Z^BCCd)Z+C(Td)]的影響，從而達(dá)到補償環(huán)路延遲的效果。雖然補償反饋路徑230補償了 E- A調(diào)制器200的環(huán)路延遲，但是補償反 饋路徑230的硬件成本昂貴。請參閱圖2B。圖2B為圖2A所示的E-A調(diào)制 器200的實際電路250的示意圖。實際電路250包含運算放大器272、 274， DAC 262、 264、量化器260與電路280。補償反饋路徑230由電路280執(zhí)行 其功能。電路280包含DAC 282與運算放大器284。運算放大器284為復(fù)雜 電路，并且需要大量電流才可以運轉(zhuǎn)，從而增加了E-A調(diào)制器200的電路設(shè) 計復(fù)雜度，并增大了功率消耗。因此，找出一種具有低電路復(fù)雜度及低功率消耗的補償連續(xù)i:-A調(diào)制器的環(huán)路延遲的方法是非常必要的。發(fā)明內(nèi)容為解決上述補償連續(xù)E-A調(diào)制器的環(huán)路延遲方法及裝置電路復(fù)雜度高， 功率消耗大的問題，本發(fā)明提出一種連續(xù)時間E - A調(diào)制器及補償連續(xù)時間A 調(diào)制器的方法，具有低電路復(fù)雜度及低功率消耗。本發(fā)明提供一種連續(xù)時間(continous-time) S-A調(diào)制器。此E-A調(diào)制器 包含一系列的積分器，量化器與環(huán)路延遲補償電路。積分器以串聯(lián)方式連接， 用以根據(jù)模擬輸入信號產(chǎn)生模擬輸出信號。量化器耦接積分器串聯(lián)中具有最 高階次的最后積分器，用以根據(jù)參考電壓量化模擬輸出信號，以產(chǎn)生數(shù)字輸出信號，作為連續(xù)時間i:-A調(diào)制器的輸出。環(huán)路延遲補償電路耦接量化器，用以根據(jù)數(shù)字輸出信號，調(diào)整量化器的參考電壓，以補償連續(xù)時間S-A調(diào)制器的環(huán)路延遲。本發(fā)明還提供一種補償環(huán)路延遲的方法，用于連續(xù)時間Z-A調(diào)制器。連 續(xù)時間S-a調(diào)制器的一系列的積分器的最后積分器產(chǎn)生模擬輸出信號。該方法包含根據(jù)參考電壓量化模擬輸出信號，以產(chǎn)生數(shù)字輸出信號，作為連續(xù) 時間E-A調(diào)制器的輸出；以及根據(jù)數(shù)字輸出信號調(diào)整參考電壓，以補償連續(xù)時間E- A調(diào)制器的環(huán)路延遲。本發(fā)明又提供一種環(huán)路延遲補償電路，耦接連續(xù)時間S-a調(diào)制器的量化器，用以根據(jù)量化器的數(shù)字輸出信號調(diào)整量化器的參考電壓，以補償連續(xù)時間i:-a調(diào)制器的環(huán)路延遲。上述連續(xù)時間s - a調(diào)制器，環(huán)路延遲補償電路及補償連續(xù)時間i:- a調(diào)制器的環(huán)路延遲的方法，通過調(diào)整參考電壓，補償連續(xù)時間S-a調(diào)制器環(huán)路延遲，從而降低了補償環(huán)路延遲的成本及功率消耗。


圖IA為現(xiàn)有技術(shù)二階的連續(xù)時間E-A調(diào)制器的方塊示意圖。圖IB顯示圖lA中二階連續(xù)時間i:-A調(diào)制器的實際電路的方塊示意圖。圖2A為具有用以補償環(huán)路延遲的補償反饋路徑的E-A調(diào)制器的方塊示意圖。圖2B為圖2A所示的E-a調(diào)制器的實際電路的示意圖。圖3為具有補償反饋回路的連續(xù)時間i:-A調(diào)制器的方塊示意圖。圖4為本發(fā)明一實施方式的具有環(huán)路延遲補償電路的連續(xù)時間E-A調(diào)制 器的示意圖。圖5為本發(fā)明一實施方式的環(huán)路延遲補償電路的方塊示意圖。
具體實施方式
為讓本發(fā)明的上述和其它目的、特征、和優(yōu)點能更明顯易懂，下文特舉 出較佳實施方式，并配合附圖，作詳細(xì)說明如下-請參閱圖3。圖3為具有補償反饋回路的連續(xù)時間E-A調(diào)制器300的方 塊示意圖。E-A調(diào)制器300包含積分器304、 308，加法級302、 306、數(shù)模轉(zhuǎn) 換器(Digital Analog Converter,以下簡稱為DAC) 312、 314與補償反饋回路 (compensation feedback loop) 330。具有最高階次的最后一個積分器308產(chǎn) 生模擬輸出信號V。p。補償反饋回路330包含DAC 332、加法級334與量化器 310，用以補償E-A調(diào)制器300的環(huán)路延遲(loop delay) 。 DAC 332將數(shù)字 輸出信號D。ut從數(shù)字信號轉(zhuǎn)換為模擬信號以取得反饋信號VF。加法級334從 模擬輸出信號V。p中減去反饋信號VF，以取得補償信號V。p'。接著，量化器 310根據(jù)參考電壓VREF量化補償信號V。p'，以取得數(shù)字輸出信號D。ut，以作為 S-A調(diào)制器300的最終輸出。因為補償信號V。p'為從模擬輸出信號V。p中減去反饋信號Vf取得，所以 由加法級334所產(chǎn)生的補償信號V。p，可表示為(V。p-VF)。接著，量化器310比 較補償信號(V。p-V。與參考信號VreF。假如補償信號(V。p-Vp)大于參考信號 VREF，則量化器310輸出數(shù)值1，作為數(shù)字輸出信號D。ut。否則，假如補償信 號(V。p-Vp)小于參考信號VreF，則量化器310輸出數(shù)值0，作為數(shù)字輸出信號 D。ut。由此，量化器310根據(jù)函數(shù)
的僮是否大于O來決定數(shù)字 輸出信號D。ut的值。函數(shù)[(V。p-VF)-VREF]可改寫為[V。p-(VF+VREF)]。假如將隨著反饋信號Vf改 變的電壓(VF+VREF)表示為新的參考電壓Vref，，則函數(shù)[(V。p-VF)-VREF]可表示 為[V。p-VREF']。所以， 一個根據(jù)函數(shù)[V。p-VREF']運行的新的環(huán)路延遲補償電路被引入。新的環(huán)路延遲補償電路可代替原始補償反饋回路330的DAC 332， 加法級334與量化器310。新的環(huán)路延遲補償電路為量化器。此量化器根據(jù)新參考電壓VREF'量化模擬輸出信號V。p，以取得數(shù)字輸出信號D。ut，其中新參考電壓Vref'根據(jù)從數(shù)字瑜出信號D。ut轉(zhuǎn)換而來的反饋信號Vp進(jìn)行調(diào)整。因為新參考電壓Vref'等于(Vf+Vref)，并且反饋信號Vp是從數(shù)字輸出信號D。ut轉(zhuǎn)換得到，因此新參考電壓VREF，的變化與數(shù)字輸出信號D。ut成比例。請參閱圖4。圖4為本發(fā)明一實施方式的連續(xù)時間i:-A調(diào)制器400的方 塊示意圖。E-A調(diào)制器400具有環(huán)路延遲補償電路410。連續(xù)時間i:-A調(diào)制 器400包含DAC462、 464，電路470，量化器460與環(huán)路延遲補償電路410。 連續(xù)時間i:-A調(diào)制器400的電路470包含運算放大器472、 474，用于實現(xiàn)一 系列的(a series of)積分器與一系列的加法級的功能，如圖3中，連續(xù)時間 i:-A調(diào)制器300的積分器304、 308與加法級302、 306的功能。2-A調(diào)制器 400還包含DAC 462與DAC 464。電路470的一系列的積分器根據(jù)模擬輸入 信號Vin與從數(shù)字輸出信號D。ut轉(zhuǎn)換而來的反饋信號，產(chǎn)生模擬輸出信號V。p。 在具有最高階次的最后積分器產(chǎn)生模擬輸出信號V。p后，量化器460根據(jù)參考 電壓VREF，量化模擬輸出信號V。p，以取得數(shù)字輸出信號D。ut，作為S- A調(diào)制 器400的最終輸出。環(huán)路延遲補償電路410根據(jù)數(shù)字輸出信號D。ut，調(diào)整量化器460的參考電 壓VREF'，以補償i:-A調(diào)制器400的環(huán)路延遲。在一實施方式中，環(huán)路延遲補 償電路410包含N對1編碼電路(N-to-l coding circuit) 412及參考電壓選擇 電路(reference voltage selection circuit) 414。假設(shè)數(shù)字輸出信號D叫t有N個 值。N對l編碼電路412首先產(chǎn)生N個選擇信號Sb S2， ...， SN，在這N個選 擇信號S1,S2,...,SN之中，根據(jù)數(shù)字輸出信號D。ut的值，只有一個選擇信號被 使能。接著，參考電壓選擇電路414產(chǎn)生對應(yīng)于被使能的選擇信號的電壓等 級(voltage level)，作為參考電壓vref，。因此，參考電壓Vref'根據(jù)數(shù)字瑜 出信號D。ut的值被調(diào)整。因為量化器460為根據(jù)調(diào)整后參考電壓Vref'來量化 模擬輸出信號V。p，以取得數(shù)字輸出信號D。ut，所以數(shù)字輸出信號D。ut中的反 饋路徑中發(fā)生的環(huán)路延遲部分得到補償。請參閱圖5。圖5為本發(fā)明一實施方式的環(huán)路延遲補償電路500的方塊示 意圖。環(huán)路延遲補償電路500包含N對1編碼電路502與參考電壓選擇電路504。假設(shè)數(shù)字輸出信號D。ut為N比特溫度計碼(thermometercode) 。 N對l 編碼電路502為邏輯電路。此邏輯電路將數(shù)字輸出信號Dw的N比特溫度計 碼轉(zhuǎn)換為N選1碼(one-of-Ncode)以作為選擇信號Sb S2， ...， SN。由此， 根據(jù)數(shù)字輸出信號D。ut，僅使能一個選擇信號。參考電壓選擇電路504包含串 聯(lián)連接在電壓源Vs與地電位-Vs之間的N+l個電阻。N+l個電阻中的每兩個 電阻間，由N個耦合節(jié)點521， 522, ...,52N其中之一連接。節(jié)點521, 522，..., 52N的電壓，分別反應(yīng)對應(yīng)于數(shù)字輸出信號D。ut的N個值的參考電壓。在N 對1編碼電路502產(chǎn)生選擇信號S,，S2， ...，Sn后，接著，使能的選擇信號將N 個節(jié)點的其中之一連接至參考電壓選擇電路504的輸出節(jié)點，由此，輸出選擇節(jié)點的電壓作為參考電壓vref'。請參閱圖4。由量化器460與環(huán)路延遲補償電路410之間相互協(xié)作的程序 所驅(qū)動，S-A調(diào)制器400的環(huán)路延遲的補償過程與圖2B所示的E-A調(diào)制器 200的實際電路250的補償過程相似。然而，圖2B所示的實際電路250更包 含另外的運算放大器284。運算放大器284具有復(fù)雜的電路設(shè)計，并且需要額 外的電流來進(jìn)行運作。圖5所示的環(huán)路延遲補償電路500僅包含被動電路組 件。被動電路組件具有更簡單的電路設(shè)計，并且需要較少的電流來進(jìn)行運作。 因此，與圖2B所示的現(xiàn)有技術(shù)的E-A調(diào)制器200的實際電路250比較，本 發(fā)明的E-A調(diào)制器400包含具有更低成本與更低功率消耗的環(huán)路延遲補償電 路。雖然本發(fā)明已以實施方式揭露如上，但是對于本領(lǐng)域的技術(shù)人員，依據(jù) 本發(fā)明實施方式的思想，在具體實施方式
及應(yīng)用范圍上均會有改變之處，綜 上所述，本說明書內(nèi)容不應(yīng)理解為對本發(fā)明的限制。
權(quán)利要求
1.一種連續(xù)時間∑-Δ調(diào)制器，其特征在于，該∑-Δ調(diào)制器包含多個積分器，以串聯(lián)方式連接，用以根據(jù)模擬輸入信號產(chǎn)生模擬輸出信號；量化器，耦接該多個串聯(lián)的積分器中具有最高階次的最后積分器，用以根據(jù)參考電壓量化該模擬輸出信號，以產(chǎn)生數(shù)字輸出信號，作為該連續(xù)時間∑-Δ調(diào)制器的輸出；以及環(huán)路延遲補償電路，耦接該量化器，用以根據(jù)該數(shù)字輸出信號調(diào)整該量化器的該參考電壓，以補償該連續(xù)時間∑-Δ調(diào)制器的環(huán)路延遲。
2. 如權(quán)利要求i所述的連續(xù)時間i:-A調(diào)制器，其特征在于，該環(huán)路延遲補償電路調(diào)整該參考電壓的方式為，使該參考電壓的變化與該數(shù)字輸出信號 成比例。
3. 如權(quán)利要求i所述的連續(xù)時間i:-A調(diào)制器，其特征在于，該數(shù)字輸出信號具有N個值，并且該環(huán)路延遲補償電路包含N對l編碼電路，耦接該量化器，用以根據(jù)該數(shù)字輸出信號，使能N個 選擇信號的其中之一；以及參考電壓選擇電路，耦接該N對1編碼電路，用以產(chǎn)生對應(yīng)于該使能的 選擇信號的電壓等級，以作為該參考電壓。
4. 如權(quán)利要求3所述的連續(xù)時間i:-A調(diào)制器，其特征在于，該數(shù)字輸出信號為N比特溫度計碼，并且，該N對1編碼電路將該N比特溫度計碼轉(zhuǎn)換 為N選1碼，以作為該N個選擇信號。
5. 如權(quán)利要求3所述的連續(xù)時間E-A調(diào)制器，其特征在于，該參考電壓 選擇電路包含，在電壓源與地電位之間串聯(lián)的N+1個電阻，并且，該N個選 擇信號選擇連接在該N+1個電阻中的兩個電阻之間的N個節(jié)點其中之一，以輸出該選擇節(jié)點的電壓作為該參考電壓。
6. 如權(quán)利要求1所述的連續(xù)時間E-A調(diào)制器，其特征在于，該連續(xù)時間i:-A調(diào)制器包含反饋回路，該反饋回路將該數(shù)字輸出信號反饋至該多個積分 器，并且，.該環(huán)路延遲產(chǎn)生于該反饋回路中。
7. —種補償環(huán)路延遲的方法，用于連續(xù)時間Z-A調(diào)制器，其中該連續(xù)時 間E- A調(diào)制器的一系列的多個積分器的最后積分器產(chǎn)生模擬輸出信號，該方 法包含根據(jù)參考電壓量化該模擬輸出信號，以產(chǎn)生數(shù)字輸出信號，作為該連續(xù) 時間i:-A調(diào)制器的輸出；以及根據(jù)該數(shù)字輸出信號調(diào)整該參考電壓，以補償該連續(xù)時間E - A調(diào)制器的 環(huán)路延遲。
8. 如權(quán)利要求7所述的補償環(huán)路延遲的方法，其特征在于，該調(diào)整該參 考電壓的方式為，使該參考電壓的變化與該數(shù)字輸出信號成比例。
9. 如權(quán)利要求7所述的補償環(huán)路延遲的方法，其特征在于，該數(shù)字輸出 信號具有N個值，并且該調(diào)整該參考電壓的步驟更包含根據(jù)該數(shù)字輸出信號使能N個選擇信號其中之一；以及根據(jù)該使能的選擇信號產(chǎn)生該參考電壓。
10. 如權(quán)利要求9所述的補償環(huán)路延遲的方法，其特征在于，該數(shù)字輸出 信號為N比特溫度計碼，以及該N個選擇信號為從該N比特溫度計碼轉(zhuǎn)換而 來的N選1碼。
11. 如權(quán)利要求9所述的補償環(huán)路延遲的方法，其特征在于，參考電壓選 擇電路包含，在電壓源與地電位之間串聯(lián)的N+1個電阻，N個節(jié)點分別連接 于該N+1個電阻的其中兩個電阻，并且該產(chǎn)生該參考電壓的步驟更包含根據(jù)該N個選擇信號選擇N個節(jié)點其中之一；以及 輸出該選擇節(jié)點的電壓作為該參考電壓。
12. 如權(quán)利要求7所述的補償環(huán)路延遲的方法，其特征在于，該連續(xù)時間 i:-A調(diào)制器的反饋回路將該數(shù)字輸出信號反饋至該多個積分器，并且，該環(huán) 路延遲產(chǎn)生于該反饋回路中。
13. —種環(huán)路延遲補償電路，耦接連續(xù)時間E-A調(diào)制器的量化器，其特 征在于，用以根據(jù)該量化器的數(shù)字輸出信號調(diào)整該量化器的參考電壓，以補償該連續(xù)時間E - A調(diào)制器的環(huán)路延遲。
14. 如權(quán)利要求13所述的環(huán)路延遲補償電路，其特征在于，該環(huán)路延遲 補償電路調(diào)整該參考電壓的方式為，使該參考電壓的改變與該數(shù)字輸出信號 成比例。
15. 如權(quán)利要求13所述的環(huán)路延遲補償電路，其特征在于，該連續(xù)時間i:-A調(diào)制器的一系列的多個積分器的最后積分器產(chǎn)生模擬輸出信號，并且，該量化器根據(jù)該參考電壓量化該模擬輸出信號，以產(chǎn)生該數(shù)字輸出信號作為 該連續(xù)時間S - A調(diào)制器的輸出。
16. 如權(quán)利要求13所述的環(huán)路延遲補償電路，其特征在于，該數(shù)字輸出 信號具有N個值，并且該環(huán)路延遲補償電路更包含N對l編碼電路，耦接該量化器，用以根據(jù)該數(shù)字輸出信號，使能N個 選擇信號其中之一；以及參考電壓選擇電路，耦接該N對1編碼電路，用以產(chǎn)生對應(yīng)于該使能的 選擇信號的電壓等級，作為該參考電壓。
17. 如權(quán)利要求16所述的環(huán)路延遲補償電路，其特征在于，該數(shù)字輸出 信號為N比特溫度計碼，并且該N對1編碼電路將該N比特溫度計碼轉(zhuǎn)換為 N選l碼，作為該N個選擇信號。
18. 如權(quán)利要求16所述的環(huán)路延遲補償電路，其特征在于，該參考電壓 選擇電路包含在電壓源與地電位之間串聯(lián)的(N+l)個電阻，N個節(jié)點分別連 接于該(N+l)個電阻的其中兩個電阻，并且該選擇信號選擇的該N個節(jié)點 其中之一的電壓電位被輸出作為該參考電壓。
19. 如權(quán)利要求15所述的環(huán)路延遲補償電路，其特征在于，該連續(xù)時間 !>△調(diào)制器包含反饋回路，用以反饋該數(shù)字輸出信號至該多個積分器，并且 該環(huán)路延遲產(chǎn)生于該反饋回路中。
全文摘要
本發(fā)明提供一種連續(xù)時間∑-Δ調(diào)制器及其補償環(huán)路延遲的方法，該∑-Δ調(diào)制器包含一系列的積分器，量化器與環(huán)路延遲補償電路。積分器串聯(lián)連接，用以根據(jù)模擬輸入信號產(chǎn)生模擬輸出信號。量化器根據(jù)參考電壓量化模擬輸出信號，以產(chǎn)生數(shù)字輸出信號，作為連續(xù)時間∑-Δ調(diào)制器的輸出。環(huán)路延遲補償電路，根據(jù)數(shù)字輸出信號，調(diào)整量化器的參考電壓，以補償連續(xù)時間∑-Δ調(diào)制器的環(huán)路延遲。上述連續(xù)時間∑-Δ調(diào)制器，通過調(diào)整參考電壓，補償連續(xù)時間∑-Δ調(diào)制器環(huán)路延遲，從而降低了補償環(huán)路延遲的成本及功率消耗。
文檔編號H03M3/02GK101404503SQ20081000341
公開日2009年4月8日 申請日期2008年1月11日 優(yōu)先權(quán)日2007年10月4日
發(fā)明者林宗賢, 翁展翔 申請人:聯(lián)發(fā)科技股份有限公司;汪重光