專利名稱：多相位電平移位系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及對(duì)提供的信號(hào)進(jìn)行電壓轉(zhuǎn)換的系統(tǒng)，更詳細(xì)而言，涉 及對(duì)多相位的時(shí)鐘信號(hào)的輸入振幅進(jìn)行電壓轉(zhuǎn)換的系統(tǒng)。
背景技術(shù)：
在DVD等的寫入控制、高速通信(DDR、 QDR、 ODR等)中， 使用多相位的時(shí)鐘信號(hào)。通常，多相位的時(shí)鐘信號(hào)是使用由相位比較 器(PD: Phase Detector)、電荷泵(CP: Charge Pump )、低通濾波 器(LPF: Low - Pass Filter)、振蕩電路(VCO: Voltage Controlled Oscillator, CCO: Current Controlled Oscillator)構(gòu)成的PLL (Phase Locked Loop )等而生成。例如生成如圖20A所示的8相日于鐘信號(hào)P0 P7、如圖20B所示的9相時(shí)鐘信號(hào)P0 P8。由振蕩電路生成的時(shí)鐘 信號(hào)的電壓電平通常低于電源電壓電平，因此需要將時(shí)鐘信號(hào)的電壓 電平轉(zhuǎn)換為電源電壓電平的電平移位器。
圖21A表示通常的電平移位器。通常的電平移位器LS90中， NMOS晶體管Mn8的柵極接收時(shí)鐘信號(hào)P( + ) , NMOS晶體管Mn9 的柵極接收時(shí)鐘信號(hào)P (-)。時(shí)鐘信號(hào)P ( + )和時(shí)鐘信號(hào)P (-) 的相位差是180°。 PMOS晶體管Mp8的柵極接收晶體管Mn9、 Mp9 連接點(diǎn)處的電壓(輸出信號(hào)Q ( - ) ) ， PMOS晶體管Mp9的柵極接 收晶體管Mn8、 Mp8連接點(diǎn)處的電壓(輸出信號(hào)Q( + ))。輸出信 號(hào)Q ( + )與時(shí)鐘信號(hào)P ( + )對(duì)應(yīng)，輸出信號(hào)Q (-)與時(shí)鐘信號(hào) P (-)對(duì)應(yīng)。
圖21B是用于說(shuō)明圖21A所示的電平移位器LS90的工作的波形 圖。在電平移位器LS90中，時(shí)鐘信號(hào)P ( + )上升時(shí)，輸出信號(hào)Q (+ )的電壓值開(kāi)始下降，當(dāng)輸出信號(hào)Q ( + )達(dá)到閾值電壓AVt以下時(shí)，輸出信號(hào)Q (-)的電壓值開(kāi)始上升。時(shí)鐘信號(hào)P (-)上
升時(shí)，輸出信號(hào)Q (-)的電壓值開(kāi)始下降，當(dāng)輸出信號(hào)Q (-)達(dá) 到閾值電壓AVt以下時(shí)，輸出信號(hào)Q( + )的電壓值開(kāi)始上升。
在此，關(guān)注NMOS晶體管Mn8、 PMOS晶體管Mp8， NMOS晶 體管Mn8的驅(qū)動(dòng)期間Ton (n)是從時(shí)鐘信號(hào)P ( + )的上升沿到下 降沿的期間，PMOS晶體管Mp8的驅(qū)動(dòng)期間Ton (n)是從輸出信號(hào) Q(-)的下降沿到上升沿的期間。 (偶數(shù)相時(shí)鐘信號(hào)的電壓轉(zhuǎn)換)
在對(duì)8相(偶數(shù)相)時(shí)鐘信號(hào)P0 P7進(jìn)行電壓轉(zhuǎn)換時(shí)，相位差 是180。的時(shí)鐘信號(hào)有4組，因此如圖22那樣，需要4個(gè)電平移位器 LS90a。即，4個(gè)電平移位器LS90a分別接收時(shí)鐘信號(hào)P0 P3中任一 個(gè)作為時(shí)鐘信號(hào)P( + ),接收時(shí)鐘信號(hào)P4 P7中與時(shí)鐘信號(hào)P( + ) 的相位差為180。的時(shí)鐘信號(hào)作為時(shí)鐘信號(hào)P (-)。由此，輸出與時(shí) 鐘信號(hào)P0 P7對(duì)應(yīng)的輸出信號(hào)Q0 Q7。 (奇數(shù)相時(shí)鐘信號(hào)的電壓轉(zhuǎn)換)
在對(duì)9相(奇數(shù)相)時(shí)鐘信號(hào)P0 P8進(jìn)行電壓轉(zhuǎn)換時(shí)，不存在 相位差是180。的時(shí)鐘信號(hào)，因此需要使用如圖23A那樣的相位轉(zhuǎn)換 電路，生成圖23B所示那樣的與9相時(shí)鐘信號(hào)的相位差為180°的9 相的反相時(shí)鐘信號(hào)(-PO) ~ ( -P8)。此時(shí)，如圖24所示那樣， 需要9個(gè)電平移位器LS90b。即，9個(gè)電平移位器LS90b分別接收時(shí) 鐘信號(hào)P0 P8中任一個(gè)作為時(shí)鐘信號(hào)P ( + ),接收與時(shí)鐘信號(hào)P (+ )的相位差為180。的反相時(shí)鐘信號(hào)作為時(shí)鐘信號(hào)P(-)。由此， 輸出與時(shí)鐘信號(hào)P0 P8對(duì)應(yīng)的輸出信號(hào)Q0 Q8。
專利文獻(xiàn)1:日本特開(kāi)2000- 307397號(hào)公才艮
發(fā)明內(nèi)容
但是，在以往的電平移位器中，NMOS晶體管Mn8的導(dǎo)通期間(電 流流出期間)與PMOS晶體管Mp8的導(dǎo)通期間(電流供給期間)重 復(fù)，因此產(chǎn)生從電流節(jié)點(diǎn)到接地節(jié)點(diǎn)的直通電流(through current),導(dǎo)致耗電增大。而且，兩晶體管的導(dǎo)通期間的重復(fù)，是等效降低NM O S 晶體管Mn8處于導(dǎo)通狀態(tài)時(shí)的驅(qū)動(dòng)能力的結(jié)果，使輸出信號(hào)電壓值 的下降的通過(guò)速率變差，這會(huì)導(dǎo)致輸出信號(hào)的相位精度變差。 本發(fā)明的目的在于抑制產(chǎn)生電平移位器的直通電流。 根據(jù)本發(fā)明，多相位電平移位系統(tǒng)，對(duì)彼此周期相等、且彼此的 相位間隔為相位量T (T = 3607n)的n個(gè)時(shí)鐘信號(hào)(n為3以上的整 數(shù))的輸出電壓進(jìn)行電壓轉(zhuǎn)換。上述系統(tǒng)包括一對(duì)一地與上述n個(gè)時(shí) 鐘信號(hào)對(duì)應(yīng)的n個(gè)電平移位器。上述n個(gè)電平移位器分別包括第一 NMOS晶體管和第一 PMOS晶體管。上述n個(gè)電平移位器各自所包 含的第一 NMOS晶體管連接在該電平移位器的用于輸出輸出信號(hào)的 輸出節(jié)點(diǎn)與接地節(jié)點(diǎn)之間，該第一 NMOS晶體管的柵極接收與該電 平移位器對(duì)應(yīng)的時(shí)鐘信號(hào)。上述n個(gè)電平移位器各自所包含的第一 PMOS晶體管連接在上述輸出節(jié)點(diǎn)與電源節(jié)點(diǎn)之間，該第一PMOS晶 體管的柵極接收來(lái)自與該電平移位器不同的其他電平移位器的輸出 信號(hào)。供給上述n個(gè)電平移位器各自所包含的第一 P M O S晶體管的柵 極的輸出信號(hào)來(lái)自接收相對(duì)于供給該電平移位器所包含的第一 NMOS晶體管的柵極的時(shí)鐘信號(hào)的相位延遲量為相位量X (0°<X<180°)的時(shí)鐘信號(hào)的電平移位器。上述n個(gè)電平移位器的各 自的相位量X彼此相等。
在上述多相位電平移位系統(tǒng)中，能夠消除從輸出節(jié)點(diǎn)向接地節(jié)點(diǎn) 流 出電流的期間(電 ;厄流出期間)與乂人電源節(jié)點(diǎn)向?qū)r出節(jié)點(diǎn)流過(guò)電;^jfL 的期間(電流供給期間)的重復(fù)。由此，能夠抑制產(chǎn)生各電平移位器 中的直通電流，能夠減少耗電。能夠提高輸出信號(hào)相對(duì)于時(shí)鐘信號(hào)的 相位精度。
上述n個(gè)電平移位器還分別包括使該電平移位器的輸出延遲的延 遲元件。上述n個(gè)電平移位器各自的下降延遲量是相位量LSf，該電 平移位器的上升延遲量是相位量LSr,上述n個(gè)電平移位器各自所包 含的延遲元件的下降延遲量DDf是(DD&180°-LSf-X),該延遲 元件的上升延遲量DDr是(DDr^180。-LSr-X)。在上述多相位電平移位系統(tǒng)中，通過(guò)調(diào)整延遲元件的延遲量，能 夠抑制產(chǎn)生直通電流，不需改變電平移位器的設(shè)計(jì)，就能容易構(gòu)筑多 相位電平移位系統(tǒng)。
優(yōu)選是上述n個(gè)電平移位器各自所包含的延遲元件的下降延遲量 DDf大于該延遲元件的上升延遲量DDr。
在上述多相位電平移位系統(tǒng)中，相位量X的可取范圍變寬，能夠 容易構(gòu)筑可抑制產(chǎn)生直通電流的多相位電平移位系統(tǒng)。
優(yōu)選是，供給上述n個(gè)電平移位器各自所包含的第一PMOS晶體 管的柵極的輸出信號(hào)的下降沿在時(shí)間上是在供給該電平移位器所包 含的第一 NMOS晶體管的柵極的時(shí)鐘信號(hào)的下降沿之后產(chǎn)生或同時(shí) 產(chǎn)生，供給該第一 PMOS晶體管的柵極的輸出信號(hào)的上升沿在時(shí)間上 是在該時(shí)鐘信號(hào)的上升沿之前產(chǎn)生或同時(shí)產(chǎn)生。
在上述多相位電平移位系統(tǒng)中，第一 PMOS晶體管在產(chǎn)生輸出信 號(hào)的上升沿時(shí)成為非驅(qū)動(dòng)狀態(tài)，在產(chǎn)生輸出信號(hào)的下降沿時(shí)成為驅(qū)動(dòng) 狀態(tài)。第一NMOS晶體管在產(chǎn)生時(shí)鐘信號(hào)的上升沿時(shí)成為驅(qū)動(dòng)狀態(tài)， 在產(chǎn)生時(shí)鐘信號(hào)的下降沿時(shí)成為非驅(qū)動(dòng)狀態(tài)。即，在第一PMOS晶體 管成為驅(qū)動(dòng)狀態(tài)之前(或同時(shí))，第一 NMOS晶體管成為非驅(qū)動(dòng)狀 態(tài)，在第一NMOS晶體管成為驅(qū)動(dòng)狀態(tài)之前(或同時(shí))，第一PMOS 晶體管成為非驅(qū)動(dòng)狀態(tài)。
上述n個(gè)電平移位器還分別包括第二 PMOS晶體管。上述n個(gè)電 平移位器各自所包含的第二 PMOS晶體管在上述電源節(jié)點(diǎn)與上述輸 出節(jié)點(diǎn)之間同該電平移位器所包含的第一 PMOS晶體管串聯(lián)連接，該 第二 PMOS晶體管的柵極接收來(lái)自與該電平移位器不同的電平移位 器的輸出信號(hào)。供給上述n個(gè)電平移位器各自所包含的第二 PMOS晶 體管的柵極的輸出信號(hào)，來(lái)自與相對(duì)于供給該電平移位器所包含的第 一 NMOS晶體管的4冊(cè)^l的時(shí)鐘信號(hào)的相位延遲量為相位量Y (X <Y<360°-X)的時(shí)鐘信號(hào)對(duì)應(yīng)的電平移位器。上述n個(gè)電平移位器 的各自的相位量Y彼此相等。
在上述多相位電平移位系統(tǒng)中，當(dāng)?shù)谝缓偷诙MOS晶體管雙方都成為驅(qū)動(dòng)狀態(tài)時(shí)，從電源節(jié)點(diǎn)向輸出節(jié)點(diǎn)供給電流。即，第一和第
二 PMOS晶體管雙方都成為驅(qū)動(dòng)狀態(tài)的期間成為電流供給期間。能夠
消除電流流出期間與電流供給期間的重復(fù)，能夠抑制在各電平移位器
中產(chǎn)生直通電流。進(jìn)而，能夠通過(guò)調(diào)整相位量Y來(lái)調(diào)整輸出信號(hào)的占 空比。
優(yōu)選是，供給上述n個(gè)電平移位器各自所包含的第二PMOS晶體 管的柵極的輸出信號(hào)的下降沿在時(shí)間上是在供給該電平移位器所包 含的第一 NMOS晶體管的柵極的時(shí)鐘信號(hào)的下降沿之后產(chǎn)生或同時(shí) 產(chǎn)生，供給該第一 PMO S晶體管的柵極的輸出信號(hào)的上升沿在時(shí)間上 是在該時(shí)鐘信號(hào)的上升沿之前產(chǎn)生或同時(shí)產(chǎn)生。
在上述多相位電平移位系統(tǒng)中，第二PMOS晶體管在產(chǎn)生輸出信 號(hào)的下降沿時(shí)成為驅(qū)動(dòng)狀態(tài)，在產(chǎn)生輸出信號(hào)的上升沿時(shí)成為非驅(qū)動(dòng) 狀態(tài)。在第一和第二PMOS晶體管雙方成為驅(qū)動(dòng)狀態(tài)之前(或同時(shí))， 第一 NMOS晶體管成為非驅(qū)動(dòng)狀態(tài)，在第一 NMOS晶體管成為驅(qū)動(dòng) 狀態(tài)之前(或同時(shí))，第一和第二 PMOS晶體管中至少一方成為非驅(qū) 動(dòng)狀態(tài)。
上述n個(gè)電平移位器還分別包括第二NMOS晶體管。上述n個(gè)電 平移位器各自所包含的第二 NMOS晶體管在上述接地節(jié)點(diǎn)與上述輸 出節(jié)點(diǎn)之間與該電平移位器所包含的第一 NMOS晶體管串聯(lián)連接， 該第二 NMOS晶體管的柵極接收與供給該第一 NMOS晶體管的時(shí)鐘 信號(hào)不同的時(shí)鐘信號(hào)。供給上述n個(gè)電平移位器各自所包含的第二 NMOS晶體管的柵極的輸出信號(hào)的相對(duì)于供給該電平移位器所包含 的第一 NMOS晶體管的柵極的時(shí)鐘信號(hào)的相位超前量為相位量Z (0°<Z<180°)。上述n個(gè)電平移位器的各自的相位量Z彼此相等。
在上述多相位電平移位系統(tǒng)中，當(dāng)?shù)谝缓偷诙?NMOS晶體管雙方 都成為驅(qū)動(dòng)狀態(tài)時(shí)，從輸出節(jié)點(diǎn)向電源節(jié)點(diǎn)流出電流。即，第一和第 二 NMOS晶體管雙方都成為驅(qū)動(dòng)狀態(tài)的期間成為電流流出期間。能 夠消除電流流出期間與電流供給期間的重復(fù)，能夠抑制產(chǎn)生直通電流。優(yōu)選是，供給上述n個(gè)電平移位器各自所包含的第一PMOS晶體 管的柵極的輸出信號(hào)的下降沿在時(shí)間上是在供給該電平移位器所包 含的第二 NMOS晶體管的柵極的時(shí)鐘信號(hào)的下降沿之后產(chǎn)生或同時(shí) 產(chǎn)生，供給該第一 P M O S晶體管的柵極的輸出信號(hào)的上升沿在時(shí)間上 是在供給該電平移位器所包含的第一 NMOS晶體管的柵極的時(shí)鐘信 號(hào)的上升沿之前產(chǎn)生或同時(shí)產(chǎn)生。
在上述多相位電平移位系統(tǒng)中，第二NMOS晶體管在產(chǎn)生時(shí)鐘信 號(hào)的上升沿時(shí)成為驅(qū)動(dòng)狀態(tài)，在產(chǎn)生時(shí)鐘信號(hào)的下降沿時(shí)成為非驅(qū)動(dòng) 狀態(tài)。在第一PMOS晶體管成為驅(qū)動(dòng)狀態(tài)之前(或同時(shí))，第一和第 二 PMOS晶體管中至少一方成為非驅(qū)動(dòng)狀態(tài)，在第一和第二 NMOS 晶體管雙方成為驅(qū)動(dòng)狀態(tài)之前(或同時(shí))，第一PMOS晶體管成為非 驅(qū)動(dòng)狀態(tài)。
上述n個(gè)電平移位器還分別包括電阻元件。上述n個(gè)電平移位器 各自所包含的電阻元件的一端與該電平移位器的輸出節(jié)點(diǎn)連接，該電 阻元件的另 一 端連接在與該電平移位器不同的電平移位器的輸出節(jié) 點(diǎn)。與上述n個(gè)電平移位器各自所包含的電阻元件的另 一端連接的輸 出節(jié)點(diǎn)，是與相對(duì)于該電平移位器所對(duì)應(yīng)的時(shí)鐘信號(hào)的相位延遲量為 相位量T的時(shí)鐘信號(hào)對(duì)應(yīng)的電平移位器的輸出節(jié)點(diǎn)。
在上述多相位電平移位系統(tǒng)中，由于由相鄰相位插補(bǔ)各電平移位 器中的輸出信號(hào)的相位偏差，因此能夠進(jìn)一步提高輸出信號(hào)的相位精 度。
包括一對(duì)一地與上述n個(gè)時(shí)鐘信號(hào)對(duì)應(yīng)的n個(gè)電平移位器、和一 對(duì)一地與上述n個(gè)電平移位器對(duì)應(yīng)的n個(gè)電阻元件。上述n個(gè)電平移 位器分別通過(guò)對(duì)該電平移位器所對(duì)應(yīng)的時(shí)鐘信號(hào)進(jìn)行電壓轉(zhuǎn)換而生 成與該時(shí)鐘信號(hào)對(duì)應(yīng)的輸出信號(hào)，并從輸出節(jié)點(diǎn)輸出該輸出信號(hào)。上 述n個(gè)電阻元件的 一端連接在與該電阻元件對(duì)應(yīng)的電平移位器的輸出 節(jié)點(diǎn)，該電阻元件的另 一端連接在與該電阻元件對(duì)應(yīng)的電平移位器所 不同的電平移位器的輸出節(jié)點(diǎn)。與上述n個(gè)電阻元件各自的另一端連 接的輸出節(jié)點(diǎn)，是與相對(duì)于連接在該電阻元件一端上的電平移位器所對(duì)應(yīng)的時(shí)鐘信號(hào)的相位延遲量為相位量T的時(shí)鐘信號(hào)對(duì)應(yīng)的電平移 位器的輸出節(jié)點(diǎn)。
在上述多相位電平移位系統(tǒng)中，由于由相鄰相位插補(bǔ)各電平移位 器中的輸出信號(hào)的相位偏差，因此能夠進(jìn)一步提高輸出信號(hào)的相位精度。
如上所述，能夠在各電平移位器中抑制產(chǎn)生直通電流，能夠降低 耗電。還能夠提高輸出信號(hào)相對(duì)于時(shí)鐘信號(hào)的相位精度。
圖1是表示本發(fā)明第一實(shí)施方式的多相位電平移位系統(tǒng)的結(jié)構(gòu)例 的電路圖。
圖2是表示對(duì)圖1所示的各電平移位器供給的時(shí)鐘信號(hào)與輸出信 號(hào)的相位關(guān)系的概念圖。
圖3是用于說(shuō)明圖1所示的多相位電平移位系統(tǒng)的工作的信號(hào)波形圖。
圖4A是用于說(shuō)明第一實(shí)施方式的多相位電平移位系統(tǒng)中的無(wú)重 疊條件的示意圖。
圖4B是表示無(wú)重疊條件成立時(shí)的時(shí)鐘信號(hào)與輸出信號(hào)的相位關(guān) 系的波形圖。
圖5是表示本發(fā)明第二實(shí)施方式的多相位電平移位系統(tǒng)的結(jié)構(gòu)例 的電路圖。
圖6A是表示圖5所示的延遲元件的內(nèi)部結(jié)構(gòu)的一例的電路圖。
圖6B是用于說(shuō)明圖6A所示的延遲元件的工作的波形圖。
圖7是用于說(shuō)明圖5所示的多相位電平移位系統(tǒng)的工作的信號(hào)波形圖。
圖8A是用于說(shuō)明第二實(shí)施方式的多相位電平移位系統(tǒng)中的無(wú)重 疊條件的示意圖。
圖8B是表示無(wú)重疊條件成立時(shí)的時(shí)鐘信號(hào)與輸出信號(hào)的相位關(guān) 系的波形圖。圖9是表示本發(fā)明第三實(shí)施方式的多相位電平移位系統(tǒng)的結(jié)構(gòu)例 的電路圖。
圖IO是表示對(duì)圖9所示的各電平移位器供給的時(shí)鐘信號(hào)與輸出 信號(hào)的相位關(guān)系的概念圖。
圖11是用于說(shuō)明圖9所示的多相位電平移位系統(tǒng)的工作的信號(hào)
波形圖。
圖12 A是用于說(shuō)明第三實(shí)施方式的多相位電平移位系統(tǒng)中的無(wú)重 疊條件的示意圖。
圖12B是表示無(wú)重疊條件成立時(shí)的時(shí)鐘信號(hào)與輸出信號(hào)的相位關(guān)
系的波形圖。
圖13是表示本發(fā)明第四實(shí)施方式的多相位電平移位系統(tǒng)的結(jié)構(gòu) 例的電路圖。
圖14是表示對(duì)圖13所示的各電平移位器供給的時(shí)鐘信號(hào)與輸出 信號(hào)的相位關(guān)系的概念圖。
圖15是用于說(shuō)明圖13所示的多相位電平移位系統(tǒng)的工作的信號(hào)
波形圖。
圖16A是用于說(shuō)明第四實(shí)施方式的多相位電平移位系統(tǒng)中的無(wú)重 疊條件的示意圖。
圖16B是表示無(wú)重疊條件成立時(shí)的時(shí)鐘信號(hào)與輸出信號(hào)的相位關(guān) 系的波形圖。
圖17是表示本發(fā)明第五實(shí)施方式的多相位電平移位系統(tǒng)的結(jié)構(gòu) 例的電^各圖。
圖18是用于說(shuō)明構(gòu)筑在圖17所示的電平移位器之間的電阻網(wǎng)絡(luò)
的概念圖。
圖19是表示本發(fā)明第五實(shí)施方式的多相位電平移位系統(tǒng)的變形 例的電^各圖。
圖20A是表示8相時(shí)鐘信號(hào)的波形圖。 圖20B是表示9相時(shí)鐘信號(hào)的波形圖。 圖21A是表示以往的電平移位器結(jié)構(gòu)的電路圖。圖21B是用于說(shuō)明圖21A所示的電平移位器的工作的波形圖。 圖22是表示對(duì)8相時(shí)鐘信號(hào)進(jìn)行電壓轉(zhuǎn)換的電平移位器組的圖。 圖23A是表示用于生成反相時(shí)鐘信號(hào)的生成電路的電路圖。 圖23B是表示與9相時(shí)鐘信號(hào)對(duì)應(yīng)的反相時(shí)鐘信號(hào)的波形圖。 圖24是表示對(duì)9相時(shí)鐘信號(hào)進(jìn)行電壓轉(zhuǎn)換的電平移位器組的圖。 附圖標(biāo)記的說(shuō)明
LS0 LS7、 LS50-LS57電平移位器 Mnl NMOS晶體管(第一 NMOS晶體管) Mpl PMOS晶體管(第一 PMOS晶體管) DD延遲元件
Mp2 PMOS晶體管(第二 PMOS晶體管) Mn2 NMOS晶體管(第二 NMOS晶體管) RR、 RR1 ~ RR7電阻元件
具體實(shí)施例方式
以下，參照附圖詳細(xì)說(shuō)明本發(fā)明的實(shí)施方式。對(duì)圖中相同或相當(dāng) 部分標(biāo)注相同附圖標(biāo)記，省略其重復(fù)"i兌明。 (第一實(shí)施方式) 《多相位電平移位系統(tǒng)》
圖1表示本發(fā)明第一實(shí)施方式的多相位電平移位系統(tǒng)的整體結(jié) 構(gòu)。多相位電平移位系統(tǒng)對(duì)n個(gè)時(shí)鐘信號(hào)(n為3以上的整數(shù))的各 輸出振幅進(jìn)行電壓轉(zhuǎn)換來(lái)輸出與n個(gè)時(shí)鐘信號(hào)對(duì)應(yīng)的n個(gè)輸出信號(hào)。 即，n個(gè)輸出信號(hào)的相位關(guān)系與n個(gè)時(shí)鐘信號(hào)的相位關(guān)系對(duì)應(yīng)。n個(gè) 時(shí)鐘信號(hào)的相位間隔T是360°/n。該系統(tǒng)包括一對(duì)一地與n個(gè)時(shí)鐘信 號(hào)對(duì)應(yīng)的n個(gè)電平移位器。在圖1中，表示的是n-8的情況。時(shí)鐘 信號(hào)P0 P7的相位如下所示。
時(shí)鐘信號(hào)P0:第0相(0。) 時(shí)鐘信號(hào)P4:第四相(180。) 時(shí)鐘信號(hào)P1:第一相(45。) 時(shí)鐘信號(hào)P5:第五相(225°) 時(shí)鐘信號(hào)P2:第二相(90。)時(shí)鐘信號(hào)P6:第六相(270°)時(shí)鐘信號(hào)P3:第三相(135。) 時(shí)鐘信號(hào)P7:第七相(315。) 《電平移位器的結(jié)構(gòu)》
電平移位器LSO ~ LS7分別包括NMOS晶體管Mnl和PMOS晶 體管Mpl。 NMOS晶體管Mnl的源極與接收接地電位VSS的接地節(jié) 點(diǎn)連接，PMOS晶體管Mpl的源極與接收電源電位VDD的電源節(jié)點(diǎn) 連接，NMOS晶體管Mnl、 PMOS晶體管Mpl的各漏極相互連接。 NMOS晶體管Mnl和PMOS晶體管Mpl的連接點(diǎn)(輸出節(jié)點(diǎn))處的 電壓作為電平移位器的輸出信號(hào)而輸出。
在電平移位器LS0 LS7的各電平移位器中，NMOS晶體管Mnl 的柵極接收與其電平移位器對(duì)應(yīng)的時(shí)鐘信號(hào)。PMOS晶體管Mpl的 柵極接收來(lái)自與相對(duì)于供給NMOS晶體管Mnl的時(shí)鐘信號(hào)的相位延 遲量為相位量X (0。<X<180°)的時(shí)鐘信號(hào)對(duì)應(yīng)的電平移位器的輸出 信號(hào)。在任一個(gè)電平移位器中，相位量X都是相同的。圖1中X= 135。。
《各電平移位器中的相位量X》
圖2表示圖1所示的電平移位器LS0 LS7的各電平移位器中的、 供給NMOS晶體管Mnl的時(shí)鐘信號(hào)與供給PMOS晶體管Mpl的輸 出信號(hào)的相位關(guān)系。
在與第k相的時(shí)鐘信號(hào)P(k,對(duì)應(yīng)的電平移位器LS(k)中，NMOS 晶體管Mnl接收時(shí)鐘信號(hào)P(k) , PMOS晶體管Mpl接收來(lái)自與時(shí)鐘
信號(hào)P(k + a,對(duì)應(yīng)的電平移位器LS(k + ^的輸出信號(hào)Q(k + a)。時(shí)鐘信號(hào) P(k+a)與時(shí)鐘信號(hào)P(k)相比延遲了相位量X。在此，"k"是0以上 的整數(shù)，0￡k^i-l。 "a"是整數(shù)，a = X/T (T是時(shí)鐘信號(hào)的相位間 隔)。其中，(k+a)〉(n-l)時(shí)，(k+a)是(k+a)除以n后 的剩余。在圖2中n-8、 a= 135。/45。 = 3。 《工作》
接著，參照?qǐng)D3說(shuō)明圖1所示的多相位電平移位系統(tǒng)的工作。在 此，PMOS晶體管在輸出信號(hào)達(dá)到PMOS晶體管Mpl的閾值電壓AV 以下時(shí)成為驅(qū)動(dòng)狀態(tài)(即，從電源節(jié)點(diǎn)經(jīng)PMOS晶體管向輸出節(jié)點(diǎn)流 過(guò)電流的狀態(tài))，在輸出信號(hào)高于PMOS閾值電壓AVt時(shí)成為非驅(qū)動(dòng)狀態(tài)(即，在PMOS晶體管不產(chǎn)生漏電流的狀態(tài))。
各電平移位器的上升延遲量、下降延遲量相當(dāng)于相位量"45。"。 電平移位器的上升延遲量是指自輸出信號(hào)的電壓值開(kāi)始上升起到輸 出信號(hào)達(dá)到閾值電壓AVt(即，到PMOS晶體管成為驅(qū)動(dòng)狀態(tài))的延 遲量，電平移位器的下降延遲量是指自輸出信號(hào)的電壓值開(kāi)始下降起 到輸出信號(hào)達(dá)到閾值電壓AVt(即，到PMOS晶體管成為非驅(qū)動(dòng)狀態(tài)) 的延遲量。為了簡(jiǎn)化說(shuō)明，將上升延遲量、下降延遲量設(shè)為在任一電 平移位器中均相同而加以說(shuō)明。
(NMOS晶體管的驅(qū)動(dòng)開(kāi)始)
到時(shí)刻tl時(shí)，在電平移位器LSO,時(shí)鐘信號(hào)P0上升，NMOS晶 體管Mnl成為驅(qū)動(dòng)狀態(tài)。由此，電平移位器LS0的輸出信號(hào)Ql的電 壓值開(kāi)始下降。由于向電平移位器LSO輸出的輸出信號(hào)Q3高于閾值 電壓AVt,因此PMOS晶體管Mpl成為非驅(qū)動(dòng)狀態(tài)。 (輸出信號(hào)Q3的電壓下降)
到時(shí)刻t2時(shí)，在電平移位器LS3，時(shí)鐘信號(hào)P3上升，NMOS晶 體管Mnl成為驅(qū)動(dòng)狀態(tài)。由此，輸出信號(hào)Q3的電壓值開(kāi)始下降。 (NMOS晶體管的驅(qū)動(dòng)停止/PMOS晶體管的驅(qū)動(dòng)開(kāi)始) 到時(shí)刻t3時(shí)，在電平移位器LSO,時(shí)鐘信號(hào)P0下降，NMOS晶 體管Mnl成為非驅(qū)動(dòng)狀態(tài)。輸出信號(hào)Q3的電壓值成為閾值電壓A Vt以下，PMOS晶體管Mpl成為驅(qū)動(dòng)狀態(tài)。由此，輸出信號(hào)Q0的電 壓值開(kāi)始上升。
(輸出信號(hào)Q6的電壓下降)
到時(shí)刻t4時(shí)，在電平移位器LS6，時(shí)鐘信號(hào)P6上升，NMOS晶 體管Mnl成為驅(qū)動(dòng)狀態(tài)。由此，輸出信號(hào)Q6的電壓值開(kāi)始下降。 (輸出信號(hào)Q3的電壓上升)
到時(shí)刻t5時(shí)，在電平移位器LS3，輸出信號(hào)Q6的電壓值成為閾 值電壓AVt以下，PMOS晶體管Mpl成為驅(qū)動(dòng)狀態(tài)。由此，輸出信 號(hào)Q3的電壓值開(kāi)始上升。
(PMOS晶體管的驅(qū)動(dòng)停止/NMOS晶體管的驅(qū)動(dòng)開(kāi)始)到時(shí)刻t6時(shí)，在電平移位器LSO,輸出信號(hào)Q3高于閾值電壓A Vt, PMOS晶體管Mpl成為非驅(qū)動(dòng)狀態(tài)。時(shí)鐘信號(hào)P0上升，NMOS 晶體管Mnl成為驅(qū)動(dòng)狀態(tài)。由此，輸出信號(hào)Q0的電壓值開(kāi)始下降。
如此，在電平移位器LS0 LS7的各電平移位器中，PMOS晶體 管Mpl成為驅(qū)動(dòng)狀態(tài)的同時(shí)，NMOS晶體管Mnl成為非驅(qū)動(dòng)狀態(tài)， NMOS晶體管Mnl成為驅(qū)動(dòng)狀態(tài)的同時(shí)，PMOS晶體管Mpl成為非 驅(qū)動(dòng)狀態(tài)。即，NMOS晶體管Mnl的驅(qū)動(dòng)期間Ton (n)與PMOS晶 體管Mpl的驅(qū)動(dòng)期間Ton (p)相互不重復(fù)。 《無(wú)重疊條件》
在此，參照?qǐng)D4，對(duì)在本實(shí)施方式的各電平移位器中，用于在開(kāi) 始從電源節(jié)點(diǎn)向輸出節(jié)點(diǎn)供給電流之前(或同時(shí))停止從輸出節(jié)點(diǎn)向 接地節(jié)點(diǎn)的電流流出、且在停止了從電源節(jié)點(diǎn)向輸出節(jié)點(diǎn)的電流供給 之后(或同時(shí))開(kāi)始從輸出節(jié)點(diǎn)向接地節(jié)點(diǎn)的電流供給的條件(即， 用于使電流流出期間與電流供給期間實(shí)質(zhì)上不重復(fù)的條件無(wú)重疊條 件)進(jìn)行說(shuō)明。在此，以電平移位器LSu)、 LS(k + a)、 LSu + 2a)為例 進(jìn)行說(shuō)明。
在以下的說(shuō)明中，以"相位量"而不是"時(shí)間量，，來(lái)考慮各電平 移位器中的上升延遲量、下降延遲量。時(shí)鐘信號(hào)P(k)的上升沿(時(shí)鐘 信號(hào)P(k)的初始相位)為相位基準(zhǔn)點(diǎn)(0。)，其他時(shí)鐘信號(hào)的上升沿 (其他時(shí)鐘信號(hào)的初始相位)、輸出信號(hào)的上升沿、下降沿分別以與 時(shí)鐘信號(hào)P(k)上升沿的相位量來(lái)表示。
首先，對(duì)圖中及以下計(jì)算式中所用的記號(hào)進(jìn)行說(shuō)明 《時(shí)鐘信號(hào)》 P(k):第k相的時(shí)鐘信號(hào) P(k + a):第k+a相的時(shí)鐘信號(hào) P(k"oo:第k + 2a相的時(shí)鐘信號(hào)
《輸出信號(hào)》 Q(k+a):電平移位器LS(k+a)的輸出信號(hào) Q(k + 2a):電平移位器LS(k + 2a)的輸出信號(hào)《延遲量》
DasT):各電平移位器中的上升延遲量 Dasi):各電平移位器中的下降延遲量 D(LST)>0。， D(LSi)>0o
《信號(hào)沿》 卞信號(hào)的上升沿 丄信號(hào)的下降沿
《相位關(guān)系》 P (k) T< P (k+a) T< P (k+2a) 丫< ( P w 丫 + 360° ) P(k" = PmT+ 180。
《相位量X》
P(k十a(chǎn)) T — P(k) 丁 = P(k+2a) T 一P(k+a) T = X
P(k+2a)T-P(k)T = 2 . (P(k+a)T-P(k)T) =2X P(k+a)T-P(k)T〉0。 =〉x>o°
作為時(shí)鐘信號(hào)P(k + a)相對(duì)于時(shí)鐘信號(hào)P(k)的相位延遲量的相位量 X如上式那樣定義。時(shí)鐘信號(hào)P(k+2a,相對(duì)于時(shí)鐘信號(hào)P(k+a)的相位 延遲量與時(shí)鐘信號(hào)P(k+a)相對(duì)于時(shí)鐘信號(hào)P(k)的相位延遲量相等。 (晶體管的驅(qū)動(dòng)期間)
在晶體管LS(k)中，在從時(shí)鐘信號(hào)P(k)的上升沿P①T到下降沿 P(k)丄的期間，時(shí)鐘信號(hào)P(w為高電平(例如NMOS晶體管Mnl的 閾值電壓以上)，因此NMOS晶體管Mnl成為驅(qū)動(dòng)狀態(tài)，電流從輸 出節(jié)點(diǎn)向接地節(jié)點(diǎn)流出。
在從輸出信號(hào)Q(k+a)的下降沿Q(k + a)丄到上升沿Q(k + a)T的期間，
輸出信號(hào)Qu + a)為PMOS晶體管Mpl的閾值電壓AVt以下，因此 PMOS晶體管Mpl成為驅(qū)動(dòng)狀態(tài)，乂人接地節(jié)點(diǎn)向輸出節(jié)點(diǎn)供給電流。 因此，為使無(wú)重疊條件成立，需要滿足以下的(式1_ 1 )和(式 1 -2)。
P(k化Q(k+a)丄 ..(式1 _ 1 )
Q(k+a)T^P(k)T + 360。 '.(式1-2)即，在時(shí)鐘信號(hào)P(k)的下降沿P(k)丄的時(shí)間之后(或同時(shí))產(chǎn)生 輸出信號(hào)Q ( k+ a)的下降沿Q (k+ a)i ，且在時(shí)鐘信號(hào)P ( k)的上升沿的時(shí) 間之前(或同時(shí))產(chǎn)生輸出信號(hào)Q(k+a)的上升沿Q(k+a)T。 (輸出信號(hào)的沿產(chǎn)生定時(shí))
在電平移位器LS(k+a)中，產(chǎn)生時(shí)鐘信號(hào)P(k+a)的上升沿P(k+a) T時(shí)，輸出信號(hào)Q(k+a,的電壓值開(kāi)始下降。產(chǎn)生輸出信號(hào)的下降沿Q (k+2a)丄時(shí)，輸出信號(hào)Q(k+a)的電壓值開(kāi)始上升。在電平移位器LS(k + 2a)中，產(chǎn)生時(shí)鐘信號(hào)P(k+2a)的上升沿P(k+2a)丁時(shí)，輸出信號(hào)Q(k+2a) 的電壓值開(kāi)始下降。
在此，若考慮各電平移位器中的下降延遲量、上升延遲量，則輸
出信號(hào)Q(k+a)的上升沿Q(k+a)T、下降沿Q(k+aa成為(式1- 3)、 (式1 _4)那樣。
Q(k+aU = P(k+a)T + D(， . (式1- 3)
Q (k+a) T = Q (k+2a)丄+ D (LST)
=P(k + 2a)T + D(LS1) +D(LST)...(式1- 4)
即，輸出信號(hào)Q(k+a)的下降沿Q(k + a)丄依存于時(shí)鐘信號(hào)P(k + a)的 上升沿P(k+a)T的產(chǎn)生定時(shí)，輸出信號(hào)Q(k+a)的上升沿Q(k+a)T依存
于時(shí)鐘信號(hào)P(k+2a;的上升沿P (k+ 2a) T的產(chǎn)生定時(shí)。
(相位量x)
(1) 首先，求出相位量X的下限值。在此，將(式1-3)代入
(式l-1)。
才艮4居？(144 = ") + 180。， P(k+2a)T — P(k+a)T = x
(式1 - 1 ) =〉P(k)T+ 180，(k+a)T + D(即 =〉P(k+aa-P(k)pl80。-D(即 =>X^180。-D(即...(式1-5) 如此，求出(式1 - 5)。
(2) 接著，求出相位量X的上限值。在此，將(式1-4)代入 (式1 -2)。
才艮才居P(k+2a)T — P(k)T = 2X(式1-2) =>P(k+2a)T + D， +D(LST^P(k)T + 360。 =〉P (io T - P (k) T，0o - D (LSi) _ D (LST) =〉2XS360o-D(即-D(ls個(gè))...(式l-6) 如此，求出(式1-6)。
(3) 接著，求出相位量X的范圍。 在jt匕，才艮才居(式l一5)、(式1一6),
180。 - D(LS-XS180。 - ( 1/2) . (D(Ls丄)+ D(LST))...(式1 -
7)
根據(jù)Das丄)〉0。， D(LST)〉0。， X>0。，
0。<X<180。...(式1 - 8)
如此，求出(式1-7)、(式1-8)。
(4) 如上所述，若相位量X滿足(式1-7),則能夠使無(wú)重疊 條件成立。相位量X的可取范圍是(式1-8)。即，相位量X的可 取范圍根據(jù)各電平移位器的下降延遲量、上升延遲量而變化，但能夠 使無(wú)重疊條件成立的相位量X存在于(式1-8)所示的范圍內(nèi)。
(電平移位器中的相位延遲量D(r^)、 DasT)) 接著，求出電平移位器中的下降延遲量(D(LSi))、上升延遲量 (D)。
(式1 - 5 ) =〉 D (即^180。 - X...(式1 - 9 )
(式1 - 6) =>D， +D(LST)￡360°-2X...(式1 - 10)
才艮4居(式1一9) 一 (式1_10)
D(ls，)，0。-X ...(式1 _ 11 )
如上所述，若是電平移位器中信號(hào)下降時(shí)的延遲量D(Lsp滿足(式
1 - 9)、信號(hào)上升時(shí)的延遲量D(LST)滿足(式1 - 11 ),就能使無(wú)重 疊條件成立。 《效果》
如上所迷，在各電平移位器中，由于能夠在開(kāi)始向輸出節(jié)點(diǎn)供給 電流之前(或同時(shí))停止從輸出節(jié)點(diǎn)的電流流出、且在停止了向輸出 節(jié)點(diǎn)的電流供給之后(或同時(shí))開(kāi)始從輸出節(jié)點(diǎn)流出電流(即，能夠消除電流流出期間與電流供給期間的重復(fù))，因此，能夠抑制產(chǎn)生從
電源節(jié)點(diǎn)經(jīng)PMOS晶體管、NMOS晶體管流向接地節(jié)點(diǎn)的直通電流。
由此，能夠減少各電平移位器中的耗電。
由于電流流出期間和電流供給期間實(shí)質(zhì)上不重復(fù)，因此在各電平 移位器中，信號(hào)的上升和下降為高速。即，能夠減小各電平移位器中 的延遲量。由此，能夠提高輸出信號(hào)相對(duì)于時(shí)鐘信號(hào)的相位精度。
優(yōu)選電平移位器中的下降延遲量大于上升延遲量。如此，則相位
量X的可取范圍變寬，能夠容易構(gòu)成多相位電平移位系統(tǒng)。
(第二實(shí)施方式) 《整體結(jié)構(gòu)》
圖5表示本發(fā)明第二實(shí)施方式的多相位電平移位系統(tǒng)的整體結(jié) 構(gòu)。該系統(tǒng)中，電平移位器LS0 LS7除了圖1所示的PMOS晶體管 Mpl、 NMOS晶體管Mnl之外，還分別包括延遲元件DD。延遲元件 DD使來(lái)自NMOS晶體管Mnl和PMOS晶體管Mpl的連接點(diǎn)(輸出 節(jié)點(diǎn))的輸出信號(hào)延遲，作為延遲輸出信號(hào)輸出。延遲元件DD中的 上升延遲量和延遲元件DD中的下降延遲量相互不同。
《延遲元件的內(nèi)部結(jié)構(gòu)》
圖6A表示圖5所示的延遲元件DD的內(nèi)部結(jié)構(gòu)的一例。延遲元 件DD包括PMOS晶體管Dpl、 Dp2、 NMOS晶體管Dnl、 Dn2。晶 體管Dpl、 Dnl在電源節(jié)點(diǎn)與接地節(jié)點(diǎn)之間串聯(lián)連接，各自的柵極接 收晶體管Mnl、 Mpl的連接點(diǎn)處的電壓(來(lái)自輸出節(jié)點(diǎn)的輸出信號(hào)) Qin。晶體管Dp2、 Dn2在電源節(jié)點(diǎn)與接地節(jié)點(diǎn)之間串聯(lián)連接，各自 的柵極接收來(lái)自晶體管Dpl、 Dnl的連接點(diǎn)的中間輸出信號(hào)Qm。晶 體管Dp2、 Dn2的連接點(diǎn)處的電壓作為延遲輸出信號(hào)Qout而輸出。 PMOS晶體管Dpi的驅(qū)動(dòng)能力小于NMOS晶體管Dnl的驅(qū)動(dòng)能力。 另外，假定PMOS晶體管Dp2的驅(qū)動(dòng)能力與NMOS晶體管Dn2的驅(qū) 動(dòng)能力彼此相等。
圖6B表示圖6A所示的延遲元件DD中的輸出信號(hào)Qin、中間輸 出信號(hào)Qm、延遲輸出信號(hào)Qout的各信號(hào)波形。由于PMOS晶體管Dpi的驅(qū)動(dòng)能力小于NMOS晶體管Dnl的驅(qū)動(dòng)能力，所以中間輸出 信號(hào)Qm的上升速度比中間輸出信號(hào)Qm的下降速度慢。由此，延遲 輸出信號(hào)Qout的下降沿相對(duì)于輸出信號(hào)Qin的下降沿的延遲量大于 延遲輸出信號(hào)Q out的上升沿相對(duì)于輸出信號(hào)Q in的上升沿的延遲量。 即，延遲元件DD中的下降延遲量大于延遲元件DD中的上升延遲量。 例如延遲元件DD中的上升延遲量為T/2,延遲元件DD中的下降延 遲量為T。
《工作》
接著，參照?qǐng)D7說(shuō)明圖5所示的多相位電平移位系統(tǒng)的工作。在 此，設(shè)延遲元件DD中的下降延遲量為"T = 45°"、延遲元件DD中 的上升延遲量為"T/2 = 22.5。"。為了簡(jiǎn)化說(shuō)明，將延遲元件的上升 延遲量、下降延遲量設(shè)為在任一延遲元件中均相同來(lái)進(jìn)行說(shuō)明。 (NMOS晶體管的驅(qū)動(dòng)開(kāi)始)
到時(shí)刻tl時(shí)，在電平移位器LSO,時(shí)鐘信號(hào)PO上升，NMOS晶 體管Mnl成為驅(qū)動(dòng)狀態(tài)。由此，輸出信號(hào)Q0的電壓值開(kāi)始下降。此 時(shí)，由于延遲輸出信號(hào)Q3，為高電平，因此PMOS晶體管Mpl成為 非驅(qū)動(dòng)狀態(tài)。
(延遲輸出信號(hào)Q3，的電壓下降)
到時(shí)刻t2時(shí)，在電平移位器LS3，時(shí)鐘信號(hào)P3上升，NMOS晶 體管Mnl成為驅(qū)動(dòng)狀態(tài)。由此，輸出信號(hào)Q3的電壓值開(kāi)始下降。延 遲了延遲元件DD中的上升延遲量(T)，延遲輸出信號(hào)Q3，的電壓 值也開(kāi)始下降。
(NMOS晶體管的驅(qū)動(dòng)停止/PMOS晶體管的驅(qū)動(dòng)開(kāi)始) 到時(shí)刻t3時(shí)，在電平移位器LS0,時(shí)鐘信號(hào)P0下降，NMOS晶 體管Mnl成為非驅(qū)動(dòng)狀態(tài)。延遲輸出信號(hào)Q3'成為低電平，PMOS晶 體管Mpl成為驅(qū)動(dòng)狀態(tài)。由此，輸出信號(hào)Q0的電壓值開(kāi)始上升。 (延遲輸出信號(hào)Q6，的電壓下降)
到時(shí)刻t4時(shí)，在電平移位器LS6，時(shí)鐘信號(hào)P6上升，NMOS晶 體管Mnl成為驅(qū)動(dòng)狀態(tài)。由此，輸出信號(hào)Q6的電壓值開(kāi)始下降。延遲了延遲元件DD中的上升延遲量(T),延遲輸出信號(hào)Q6，的電壓 值也開(kāi)始下降。
(延遲輸出信號(hào)Q3，的電壓上升)
到時(shí)刻t5時(shí)，在電平移位器LS3,延遲輸出信號(hào)Q6，成為低電平， PMOS晶體管Mpl成為驅(qū)動(dòng)狀態(tài)。由此，輸出信號(hào)Q3的電壓值開(kāi)始 上升。延遲了延遲元件DD中的上升延遲量T/2,延遲輸出信號(hào)Q3， 的電壓值也開(kāi)始上升。
(PMOS晶體管的驅(qū)動(dòng)停止/NMOS晶體管的驅(qū)動(dòng)開(kāi)始)
到時(shí)刻t6時(shí)，在電平移位器LSO,延遲輸出信號(hào)Q3，成為高電平， PMOS晶體管Mpl成為非驅(qū)動(dòng)狀態(tài)。時(shí)鐘信號(hào)P0上升，NMOS晶體 管Mnl成為驅(qū)動(dòng)狀態(tài)。由此，輸出信號(hào)Q0的電壓值開(kāi)始下降。
如此，在電平移位器LS0 LS7的各電平移位器中，PMOS晶體 管Mpl成為驅(qū)動(dòng)狀態(tài)之前，NMOS晶體管Mnl成為非驅(qū)動(dòng)狀態(tài)， NMOS晶體管Mnl成為驅(qū)動(dòng)狀態(tài)之前，PMOS晶體管Mpl成為非驅(qū) 動(dòng)狀態(tài)。即，NMOS晶體管Mnl的驅(qū)動(dòng)期間Ton (n)與PMOS晶體 管Mpl的驅(qū)動(dòng)期間Ton (p)相互不重復(fù)。
《無(wú)重疊條件》
在此，參照?qǐng)D8,對(duì)在本實(shí)施方式的無(wú)重疊條件進(jìn)行說(shuō)明。在此， 以電平移位器LS(k) 、 LS(k + a) 、 LS(k + 2a)為例進(jìn)行說(shuō)明。在此，以"相 位量"來(lái)考慮各電平移位器中的上升延遲量、下降延遲量。
首先，對(duì)以下計(jì)算式中所用的記號(hào)進(jìn)行說(shuō)明 《延遲輸出信號(hào)》
Q，(k+a):電平移位器LS(k + a)的延遲輸出信號(hào)
Q， (k + 2a):電平移位器LS (k + 2a)的延遲輸出信號(hào) 《延遲元件的信號(hào)延遲量》
D(DDT):延遲元件DD中的上升延遲量
D(DDi):延遲元件DD中的下降延遲量
對(duì)于T、丄、P(k)、 P(k+a)、 P(k+2a)、 Q(k + a)、 Q(k+2a)、 D(LSf)、
Dasi)、相位關(guān)系、相位量X，與圖4相同。(晶體管的驅(qū)動(dòng)期間) 為滿足無(wú)重疊條件，需要滿足以下的(式2-1)和(式2-2)。 P(kU^Q,(k+a"..(《2—1) Q，(k+a)^P(wT + 360。 ..(式2-2)
即，在時(shí)鐘信號(hào)p(k)的下降沿p(k)丄的時(shí)間之后(或同時(shí))產(chǎn)生
延遲輸出信號(hào)Q，(k+a)的下降沿，且在時(shí)鐘信號(hào)P(w的上升沿P(k)T 的時(shí)間之前(或同時(shí))產(chǎn)生延遲輸出信號(hào)Q，(k+a,的上升沿。
(延遲輸出信號(hào)的沿產(chǎn)生定時(shí))
在圖4情況的基礎(chǔ)上進(jìn)一步考慮各延遲元件DD中的下降延遲
量、上升延遲量，則延遲輸出信號(hào)Q，a + a)的下降沿Q，(k + a4、上升
沿Q，(k + a)T成為(式2-3)、(式2-4)那樣。
Q， (k+a)丄=Q (k+a)丄+ D (DD丄)
=P(k+a)T + D(Lsp +D(,...(式2-3)
Q，(k+a)T = Q(k+a)T + D (DDT)
=Q， (k + 2a)丄+ D (LS丁)十D(DDT)
=Q (k+2a)丄+ D (DD丄)+D(LST) + D ( DDT )
=P ( k + 2a) T + D ( LS丄)+ D ( DD丄)+ D ( LST ) + D ( DD"f) ..(式
2-4)
與圖4情況相同，延遲輸出信號(hào)Q，(k+a)的下降沿Q，(k+a)丄依存 于時(shí)鐘信號(hào)P(k+a)的上升沿P(k+a)T的產(chǎn)生定時(shí)，延遲輸出信號(hào)Q，(k D的上升沿Q，u+a〃依存于時(shí)鐘信號(hào)P(k+2a)的上升沿P(k+2a)T的產(chǎn) 生定時(shí)。
(相位量X)
(1)首先，求出相位量X的下限值。在此，將(式2-3)代入 (式2-1)。
#4^P(kU = P(k)T+ 180。， P(k + 2a)T-P(k + a)T = x (式2-1) =>P(k)T+180，(k+a)T + D(LSp +D(, =>P(k + a)T - P(k)，0。-D(即-D(, =>X^180。- (D(LSp+D(,)...(式2-5)如此，求出(式2 - 5)。
(2) 接著，求出相位量X的上限值。在此，將(式2-4)代入
(式2-2)。設(shè)D(Ls丄)+D (DD丄)十D(LST) +D(DDT) = A。由于P(k+2a) T-P(k)T = 2X,所以
(式2-2) =〉P(k+2a)T + A^P(k)T + 360。 =〉P(k+2a)T-P(k)^360。-A
=>2X<360o _ D (Ls丄)—D(ls個(gè))一D(dd丄)_D(ddt) =>X<180。- (1/2) . (D(即+D(LST) +D(DDi) +D
(ddt))...(式2 - 6 )
如此，求出(式2-6)。
(3) 接著，求出相位量X的可取范圍。
在此，根據(jù)D(Ls丄)、D(DDj)、 D(LST)、 D(DDT)〉0。， X>0。，
(式2 - 5 ) =〉0。<X
(式2-6) =>X<180。 因此，0。<X<180°...(式2 —7) 如此，求出(式2 - 7)。
(4 )如上所述，若相位量X滿足(式2-5)、(式2-6)，則 能夠使無(wú)重疊條件成立。相位量X的可取范圍是(式2-7)。即， 相位量X的可取范圍根據(jù)各電平移位器的下降延遲量、上升延遲量而 變化，但能夠使無(wú)重疊條件成立的相位量X存在于(式2-7)所示 的范圍內(nèi)。
(延遲元件中的相位延遲量D(DDi) 、 D(ddt)) 接著，求出延遲元件DD中的下降延遲量Dasi)、上升延遲量D
(dd丁) °
(式2-5) =>D(,>180o-D(LSy -X...(式2-8)
(式2-6 )=>D(DD!) + D(DDT 6360。-(D(Lsp + Dasp)-2X..(式
2-9)
才艮^居(式2 — 8)—(式2 — 9) D(DDT)$180。-D(LST) -X ...(式2 - 10)如上所述，若是設(shè)定延遲元件DD的信號(hào)延遲量以滿足(式2-8)、(式2-10),則不需改變電平移位器的信號(hào)延遲量，就能使無(wú) 重疊條件成立。 《效果》
如上所述，在各電平移位器中，由于能夠消除電流流出期間與電 流供給期間的重復(fù)，因此，能夠抑制產(chǎn)生直通電流。由此，能夠減少 各電平移位器中的耗電。
由于電流流出期間和電流供給期間實(shí)質(zhì)上不重復(fù)，因此能夠減小 各電平移位器中的延遲量。由此，能夠提高輸出信號(hào)相對(duì)于時(shí)鐘信號(hào) 的相位精度。
能夠通過(guò)調(diào)整延遲元件的信號(hào)延遲量來(lái)抑制產(chǎn)生直通電流，因此 不需改變電平移位器的設(shè)計(jì)，就能容易構(gòu)筑多相位電平移位系統(tǒng)。
優(yōu)選延遲元件中的下降延遲量大于上升延遲量。如此，則相位量 X的可取范圍變寬，能夠容易構(gòu)成多相位電平移位系統(tǒng)。 (第三實(shí)施方式) 《結(jié)構(gòu)》
圖9表示本發(fā)明第三實(shí)施方式的多相位電平移位系統(tǒng)的整體結(jié) 構(gòu)。該系統(tǒng)中，電平移位器LS0 LS7除了圖1所示的PMOS晶體管 Mpl、NMOS晶體管Mnl之夕卜，還分別包括PMOS晶體管Mp2。PMOS 晶體管Mp2在電源節(jié)點(diǎn)與輸出之間與PMOS晶體管Mpl串if關(guān)連接。
在電平移位器LS0 ~ LS7的各電平移位器中，PMOS晶體管Mp2 的柵極接收來(lái)自與相對(duì)于供給NMOS晶體管Mnl的時(shí)鐘信號(hào)的延遲 量為相位量Y ( X<Y<360。 - X )的時(shí)鐘信號(hào)對(duì)應(yīng)的電平移位器的輸出 信號(hào)。在任一電平移位器中，相位量Y都是相同的。圖9中X= 135°， Y= 180。。
《各電平移位器中的相位量X》
圖10表示圖9所示的電平移位器LS0 LS7的各電平移位器中 的、供給NMOS晶體管Mnl的時(shí)鐘信號(hào)與供給PMOS晶體管Mp2 的輸出信號(hào)的相位關(guān)系。電平移位器L S 0 ~ L S 7的各電平移位器中的、供給NMOS晶體管Mnl的時(shí)鐘信號(hào)與供給PMOS晶體管Mpl的輸 出信號(hào)的相位關(guān)系與圖2相同。在圖10中，用虛線簡(jiǎn)化供給PMOS 晶體管Mpl的輸出信號(hào)。
在與第k相的時(shí)鐘信號(hào)P(k)對(duì)應(yīng)的電平移位器LS(k)中，NMOS 晶體管Mnl接收時(shí)鐘信號(hào)P (k) ， PMOS晶體管Mp2接收來(lái)自與時(shí)鐘 信號(hào)P(k+p)對(duì)應(yīng)的電平移位器LS(k+p)的輸出信號(hào)Q(k+p)。時(shí)鐘信號(hào) P(k,與時(shí)鐘信號(hào)P(k)相比延遲了相位量Y。在此，"|3"是整數(shù)，p =Y/T (T是時(shí)鐘信號(hào)的相位間隔)。其中，(k+(3) > (n- 1 )時(shí)， (k + (3)是(k + p)除以n后的剩余。在圖10中n-8、 p = 180745。 =4。
《工作》
接著，參照?qǐng)Dll說(shuō)明圖9所示的多相位電平移位系統(tǒng)的工作。 在圖11中，各電平移位器的上升延遲量、下降延遲量均是"22.5。"。 (NMOS晶體管的驅(qū)動(dòng)開(kāi)始)
到時(shí)刻tl時(shí)，在電平移位器LSO,時(shí)鐘信號(hào)PO上升，NMOS晶 體管Mnl成為驅(qū)動(dòng)狀態(tài)。由此，輸出信號(hào)QO的電壓值開(kāi)始下降。此 時(shí)，由于輸出信號(hào)Q4為低電平，所以PMOS晶體管Mp2為驅(qū)動(dòng)狀態(tài)， 但由于輸出信號(hào)Q3不是低電平，因此PMOS晶體管Mpl成為非驅(qū)動(dòng) 狀態(tài)。
(兩PMOS晶體管的驅(qū)動(dòng)停止)
到時(shí)刻t2時(shí)，在電平移位器LS0,輸出信號(hào)Q4高于低電平，PMOS 晶體管Mp2成為非驅(qū)動(dòng)狀態(tài)。由此，PMOS晶體管Mpl、 PMOS晶 體管Mp2雙方都成為非驅(qū)動(dòng)狀態(tài)。 (輸出信號(hào)Q3的電壓下降)
到時(shí)刻t3時(shí)，在電平移位器LS3，時(shí)鐘信號(hào)P3上升，NMOS晶 體管Mnl成為驅(qū)動(dòng)狀態(tài)。由此，電平移位器LS3的輸出信號(hào)Q3的電 壓值開(kāi)始下降。
(輸出信號(hào)Q4的電壓下降/NMOS晶體管的驅(qū)動(dòng)停止)
到時(shí)刻t4時(shí)，在電平移位器LS4，時(shí)鐘信號(hào)P4上升，NMOS晶體管Mnl成為驅(qū)動(dòng)狀態(tài)。由此，輸出信號(hào)Q4的電壓值開(kāi)始下降。另 外，在時(shí)刻t4時(shí)，在電平移位器LSO,輸出信號(hào)Q3為低電平，PMOS 晶體管Mpl為驅(qū)動(dòng)狀態(tài)，但由于輸出信號(hào)Q4處于開(kāi)始向低電平躍遷 的狀態(tài)，因此PMOS晶體管Mp2還處于非驅(qū)動(dòng)狀態(tài)。在時(shí)刻t4,由 于時(shí)鐘信號(hào)PO下降，因此，NMOS晶體管Mnl變化成非驅(qū)動(dòng)狀態(tài)。 (兩PMOS晶體管的驅(qū)動(dòng)開(kāi)始)
到時(shí)刻t4 t5時(shí)，輸出信號(hào)Q4成為低電平時(shí)，在電平移位器LS0， PMOS晶體管Mp2成為驅(qū)動(dòng)狀態(tài)。因此，PMOS晶體管Mpl、 PMOS 晶體管Mp2雙方成為驅(qū)動(dòng)狀態(tài)，輸出信號(hào)QO的電壓值開(kāi)始上升。 (輸出信號(hào)Q6的電壓下降)
到時(shí)刻t5時(shí)，在電平移位器LS6，時(shí)鐘信號(hào)P6上升，NMOS晶 體管Mnl成為驅(qū)動(dòng)狀態(tài)。由此，輸出信號(hào)Q6的電壓值開(kāi)始下降。 (輸出信號(hào)Q7的電壓下降)
到時(shí)刻t6時(shí)，在電平移位器LS7，時(shí)鐘信號(hào)P7上升，NMOS晶 體管Mnl成為驅(qū)動(dòng)狀態(tài)。由此，輸出信號(hào)Q7的電壓值開(kāi)始下降。另 外，在時(shí)刻t6,在電平移位器LS3,輸出信號(hào)Q6為低電平，PMOS 晶體管Mpl為驅(qū)動(dòng)狀態(tài)，但由于輸出信號(hào)Q7處于開(kāi)始向低電平躍遷 的狀態(tài)，因此PMOS晶體管Mp2還處于非驅(qū)動(dòng)狀態(tài)。 (輸出信號(hào)Q3的電壓上升)
在時(shí)刻t6-t7，輸出信號(hào)Q7成為低電平時(shí)，在電平移位器LS3， PMOS晶體管Mp2成為驅(qū)動(dòng)狀態(tài)。因此，PMOS晶體管Mpl、 PMOS 晶體管Mp2雙方成為驅(qū)動(dòng)狀態(tài)，輸出信號(hào)Q3的電壓值開(kāi)始上升。 (PMOS晶體管的驅(qū)動(dòng)停止/NMOS晶體管的驅(qū)動(dòng)開(kāi)始)
到時(shí)刻t7時(shí)，在電平移位器LSO,由于輸出信號(hào)Q4是低電平， 所以PMOS晶體管Mp2成為驅(qū)動(dòng)狀態(tài)，但由于輸出信號(hào)Q3是高電平， 因此PMOS晶體管Mpl成為非驅(qū)動(dòng)狀態(tài)。時(shí)鐘信號(hào)PO上升，NMOS 晶體管Mnl成為驅(qū)動(dòng)狀態(tài)。由此，輸出信號(hào)Q0的電壓值開(kāi)始下降。
如此，以電平移位器LSO為例，可知，在時(shí)鐘信號(hào)PO為高電平 期間，不會(huì)產(chǎn)生輸入到電平移位器LSO的輸出信號(hào)Q3、 Q4雙方都是低電平的期間。在電平移位器LS1 LS7的各電平移位器中，時(shí)鐘信 號(hào)與兩個(gè)輸出信號(hào)的相位關(guān)系與電平移位器L S 0中的相位關(guān)系相同。 即在電平移位器LS0 LS7的各電平移位器中，PMOS晶體管Mpl、 Mp2雙方成為驅(qū)動(dòng)狀態(tài)之前NMOS晶體管Mnl成為非驅(qū)動(dòng)狀態(tài)，在 NMOS晶體管Mnl成為驅(qū)動(dòng)狀態(tài)之前PMOS晶體管Mpl、 Mp2中至 少一方成為非驅(qū)動(dòng)狀態(tài)。即NMOS晶體管Mnl的驅(qū)動(dòng)期間Ton (n) (電流流出期間)與PMOS晶體管Mpl、 Mp2雙方驅(qū)動(dòng)的驅(qū)動(dòng)期間 Ton (pp)(電流供給期間)相互不重復(fù)。
在時(shí)刻tl等，NMOS晶體管的驅(qū)動(dòng)狀態(tài)的i 夭遷定時(shí)與PMOS晶 體管的驅(qū)動(dòng)的躍遷定時(shí)可以是同時(shí)的。 《無(wú)重疊條件》
在此，參照?qǐng)D12,對(duì)在本實(shí)施方式的無(wú)重疊條件進(jìn)行說(shuō)明。在此， 以電平移位器LS(k)、 LS(k + a)、 LS(k,、 LS(k + a+p)為例進(jìn)行說(shuō)明。 首先，對(duì)以下計(jì)算式中所用的記號(hào)進(jìn)行說(shuō)明。對(duì)于T、丄、P(k)、 P(k + a) 、 Q (k+a) 、 Q (k+2a)、 D(LST) 、 D(LSi),與圖4相同。 《時(shí)鐘信號(hào)》 P(k+p,:第k+(3相的時(shí)鐘信號(hào) P(k+a+p):第k + a+p相的時(shí)鐘信號(hào)
《輸出信號(hào)》 Q(k + p):電平移位器LS(k + p)的輸出信號(hào)
Q(k+a+p):電平移位器LS(k+a+p)的輸出信號(hào)
《相位關(guān)系》
P(k) T<P(k+a) T
P(k+a) T<P(k+(3) T〈P(k+a+p) T
P(k+a+P)T< (P(k)T + 360" P(kd = P(wT+ 180°
0 (k+a)丄< 0 (k+p)丄 Q (k+a) T< Q (k+(3) T
《相位量X、相位量Y》<formula>formula see original document page 30</formula>
作為時(shí)鐘信號(hào)P(k+a)相對(duì)于時(shí)鐘信號(hào)P(k,的相位延遲量的相位量 X如上式那樣定義。時(shí)鐘信號(hào)P(k+a+p)相對(duì)于時(shí)鐘信號(hào)P(k+a)的相位 延遲量與時(shí)鐘信號(hào)P(k+a)相對(duì)于時(shí)鐘信號(hào)P(k)的相位延遲量相等。作 為時(shí)鐘信號(hào)P(k+p)相對(duì)于時(shí)鐘信號(hào)P(k)的相位延遲量的相位量Y如 上式那樣定義。相位量X和相位量Y的大小關(guān)系如上式。 (晶體管的驅(qū)動(dòng)期間)
在晶體管LS(k)中，在從時(shí)鐘信號(hào)P(k)的上升沿P(k)T到下降沿 P^丄的期間，例如NMOS晶體管Mnl成為驅(qū)動(dòng)狀態(tài)，電流從輸出節(jié) 點(diǎn)向4妻地節(jié)點(diǎn)流出。
在從輸出信號(hào)Q(k+a)的下降沿Q(k + a)丄到上升沿Q(k+a)T的期間，
PMOS晶體管Mpl成為驅(qū)動(dòng)狀態(tài)。另外，在從輸出信號(hào)Q(k+p)的下 降沿Q(k + p)i到上升沿Q(k+p)T的期間，PMOS晶體管Mp2成為驅(qū)動(dòng) 狀態(tài)。根據(jù)Q(k + a)T<Q(k,T，在從輸出信號(hào)Q(k,的下降沿Q(k, 丄到輸出信號(hào)Qn)的上升沿Qa+a)T的期間，輸出信號(hào)Q(u 、 Q(k +卩)雙方均是低電平，因此，PMOS晶體管Mpl、 Mp2雙方為驅(qū)動(dòng)狀 態(tài)，從電源節(jié)點(diǎn)向輸出節(jié)點(diǎn)供給電流。
因此，為使無(wú)重疊條件成立，需要滿足以下的(式3-l)和(式 3-2)。
P(k化Q(k+p4 ...(式3-l)
Q(k + a化P(k)" 360。''.(式3-2)
即，在時(shí)鐘信號(hào)P①的下降沿P(k4的時(shí)間之后(或同時(shí))產(chǎn)生 輸出信號(hào)Q(k+p)的下降沿Q(k+p)丄，且在時(shí)鐘信號(hào)P(k)的上升沿P(k) T的時(shí)間之前(或同時(shí))產(chǎn)生輸出信號(hào)Q(k + a)的上升沿Q(k+a)T。 (輸出信號(hào)的沿產(chǎn)生定時(shí))在電平移位器LS(k+p)中，產(chǎn)生時(shí)鐘信號(hào)P(k+p〉的上升沿P(k+p) T時(shí)，輸出信號(hào)Q(k+p)的電壓值開(kāi)始下降。另外，電平移位器LS(k + a) 中，在產(chǎn)生了輸出信號(hào)Q(kU的下降沿Q(k+2a)丄后產(chǎn)生輸出信號(hào)Q(k H)的下降沿Q"+a+P)丄時(shí)，輸出信號(hào)Q(k+a)的電壓值開(kāi)始上升。在 電平移位器LS(k + a+p)中，產(chǎn)生時(shí)鐘信號(hào)P(k + a+p)的上升沿P(k + a+p)T
時(shí)，輸出信號(hào)Qan)的電壓值開(kāi)始下降。
在此，若考慮各電平移位器中的下降延遲量、上升延遲量，則輸 出信號(hào)Q(k+(3)的下降沿Q(k+p4、輸出信號(hào)Q(k+a)的上升沿Q(k+a)T
成為(式3 — 3)、(式3 — 4)那才羊。
Q(k+f3" = P(k,T + D(，...(式3_3)
Q(k+a)T = Q(k+a+(3)>l + D(LST)
二P"H)丁 + D(即+D(LST)...(式3- 4) 即，輸出信號(hào)Q(k+p)的下降沿Q(k + p)丄依存于時(shí)鐘信號(hào)P(k + p)的
上升沿P(k+p)T的產(chǎn)生定時(shí)，輸出信號(hào)Q(k+a)的上升沿Q(k+a)T依存 于時(shí)鐘信號(hào)P(k+a+(3)的上升沿Pu+a+p4的產(chǎn)生定時(shí)。 (相位量X、相位量Y)
(1) 首先，將(式3-3)代入(式3-1)。 才艮4居P(k)丄-P(k) + 180。， P(k+p)卞一P(k)T = Y
(式3 - 1 ) => P (k) T + 180， (k+p) T + D (Ls丄) =>P(k，T-P(k)T>lS0o-D(即 =〉Y>180o-D(Lsp ...(式3 - 5) 如此，求出(式3-5)。
(2) 接著，將(式3-4)代入(式3-2)。
才艮4居p (k+a) T — p (k) T = p (kn) 丫 一 p (k+p) T = x、
(式3-7) =>P(k + a+P)T + D(Lsp +D(LST)^P(k)T + 360。 =〉P(k + a, T-P(k) T，0。-D(即-D(LST) =>X+Y^360o-D(LSP -D(LST)...(式3-6) 如此，求出(式3-6)。(3) 接著，求出相位量X。在此，計(jì)算(式3-5) _ (式3-6)。 根據(jù)X>0。，
(式3_5) _ (式3-6) =〉X^180°_D(LST) =〉0o<X<180o_D(L^)...(式3-7) 根據(jù)DasT)〉0°,
(式3 - 7 ) =〉0。<X<180°...(式3 - 8 ) 如此，求出(式3 —7)、(式3-8)。
(4) 接著，求出相位量Y。在此，根據(jù)(式3-5)、(式3-6), 180°-D(LSi)SY￡360o-D(即-D(即-X...(式3-9) 根據(jù)D(Ls丄)〉0。， D(LST)〉0。， Y>X,
(式3 _ 9) =>X<Y<360° _X...(式3_10) 如此，求出(式3-9)、(式3—10)。
(5 )如上所述，若相位量X滿足(式3 - 7 )、且相位量Y滿足 (式3-9)，則能夠使無(wú)重疊條件成立。相位量X的可取范圍是(式 3-8),相位量Y的可取范圍是(式3-10)。即，相位量X的可取 范圍、相位量Y的可取范圍根據(jù)各電平移位器的下降延遲量、上升延 遲量而變化，但能夠使無(wú)重疊條件成立的相位量X存在于(式3-8) 所示的范圍內(nèi)，相位量Y存在于(式3-10)所示的范圍內(nèi)。
《效果》
如上所述，在各電平移位器中，由于能夠消除電流流出期間與電 流供給期間的重復(fù)，因此，能夠抑制產(chǎn)生直通電流。由此，能夠減少 各電平移位器中的耗電。
由于電流流出期間和電流供給期間實(shí)質(zhì)上不重復(fù)，因此能夠減小 各電平移位器中的延遲量。由此，能夠提高輸出信號(hào)相對(duì)于時(shí)鐘信號(hào) 的相位精度。
根據(jù)圖12、(式3- 4),輸出信號(hào)Q(k+a)的上升沿Q(k+a)T依 存于相位延遲量為相位量Y的時(shí)鐘信號(hào)P(k+a+(3, T的上升沿的產(chǎn)生定
時(shí)。即，通過(guò)調(diào)整相位量Y，能夠調(diào)整輸出信號(hào)的上升沿的產(chǎn)生定時(shí)。
由此，也可調(diào)整輸出信號(hào)的占空比。在各電平移位器中，分別供給PMOS晶體管Mpl、 Mp2的輸出 信號(hào)也可以供給其他PMOS晶體管。例如在電平移位器LS0中，輸 出信號(hào)Q4可以供給PMOS晶體管Mpl的柵極，輸出信號(hào)Q3可以供 給PMOS晶體管Mp2的柵極。
(第四實(shí)施方式)
《多相位電平移位系統(tǒng)》
圖13表示本發(fā)明第四實(shí)施方式的多相位電平移位系統(tǒng)的整體結(jié) 構(gòu)。該系統(tǒng)中，電平移位器LS0 LS7除了圖l所示的PMOS晶體管 Mpl、NMOS晶體管Mnl之外，還分別包括NMOS晶體管Mn2。NMOS 晶體管Mn2在電源節(jié)點(diǎn)與輸出之間與NMOS晶體管Mnl串聯(lián)連接。
在電平移位器LS0 LS7的各電平移位器中，NMOS晶體管Mn2 的柵極接收相對(duì)于供給NMOS晶體管Mnl柵極的時(shí)鐘信號(hào)的相位超 前量為相位量Z (0。<Z<180°)的時(shí)鐘信號(hào)。在任一個(gè)電平移位器中， 相位量Z都是相同的。圖13中X:135。， Z = 45°?！陡麟娖揭莆黄髦械南辔涣縔》
圖14表示圖13所示的電平移位器LS0 LS7的各電平移位器中 的、供給NMOS晶體管Mnl的時(shí)鐘信號(hào)、供給NMOS晶體管Mn2 時(shí)鐘信號(hào)、與供給PMOS晶體管Mpl的輸出信號(hào)的相位關(guān)系。
在與第k相的時(shí)鐘信號(hào)P(k)對(duì)應(yīng)的電平移位器LS(k)中，NMOS 晶體管Mnl接收時(shí)鐘信號(hào)P(k) , NMOS晶體管Mn2接收時(shí)鐘信號(hào)P
(k — Y) , PMOS晶體管Mpl接收來(lái)自與時(shí)鐘信號(hào)P(k + a)對(duì)應(yīng)的電平移
位器LS(k+a)的輸出信號(hào)Q(k+a)。時(shí)鐘信號(hào)P(k-"與時(shí)鐘信號(hào)P(k)相 比提前了相位量Z。在此，'Y，是整數(shù)，y = Z/T (T是時(shí)鐘信號(hào)的相 位間隔)。其中，(k — y ) <0時(shí)，(k - y )是(k + y + n )除以n后 的剩余。在圖14中11=8、 a = 135745° = 3, y = 45°/45°=l。 《工作》
接著，參照?qǐng)D15說(shuō)明圖13所示的多相位電平移位系統(tǒng)的工作。 在圖15中，各電平移位器的上升延遲量、下降延遲量均是"22.5。"。 (兩NMOS晶體管的驅(qū)動(dòng)開(kāi)始)到時(shí)刻tl時(shí)，在電平移位器LSO,時(shí)鐘信號(hào)P0上升，NMOS晶 體管Mnl成為驅(qū)動(dòng)狀態(tài)。此時(shí)，由于時(shí)鐘信號(hào)P7為高電平，所以 NMOS晶體管Mn2也成為驅(qū)動(dòng)狀態(tài)。由此，輸出信號(hào)Q0的電壓值開(kāi) 始下降。
(輸出信號(hào)Q3的電壓下降/NMOS晶體管的驅(qū)動(dòng)停止) 到時(shí)刻t2時(shí)，在電平移位器LS3，時(shí)鐘信號(hào)P2上升，NMOS晶 體管Mn2成為驅(qū)動(dòng)狀態(tài)。接著，到時(shí)刻t3時(shí)，在電平移位器LS3， 時(shí)鐘信號(hào)P3上升，NMOS晶體管Mnl成為驅(qū)動(dòng)狀態(tài)。因此，由于兩 NMOS晶體管Mnl、 Mn2雙方成為驅(qū)動(dòng)狀態(tài)，因此輸出信號(hào)Q3的電 壓值開(kāi)始下降。另夕卜，在電平移位器LSO,時(shí)鐘信號(hào)P7上升，NMOS 晶體管Mn2成為非驅(qū)動(dòng)狀態(tài)。
(PMOS晶體管的驅(qū)動(dòng)開(kāi)始) 在時(shí)刻t3 t4,輸出信號(hào)Q3成為低電平時(shí)，在電平移位器LSO, PMOS晶體管Mpl成為驅(qū)動(dòng)狀態(tài)。因此，輸出信號(hào)QO的電壓值開(kāi)始 上升。
(兩NMOS晶體管的驅(qū)動(dòng)停止)
到時(shí)刻t4時(shí)，在電平移位器LSO，時(shí)鐘信號(hào)P0下降，NMOS晶 體管Mnl成為非驅(qū)動(dòng)狀態(tài)。由此，兩NMOS晶體管Mnl、 Mn2雙方 成為非驅(qū)動(dòng)狀態(tài)。
(輸出信號(hào)Q6的電壓下降)
到時(shí)刻t5時(shí)，在電平移位器LS6，時(shí)鐘信號(hào)P5上升，NMOS晶 體管Mn2成為驅(qū)動(dòng)狀態(tài)。到時(shí)刻t6時(shí)，在電平移位器LS6,時(shí)鐘信 號(hào)P6上升，NMOS晶體管Mnl成為驅(qū)動(dòng)狀態(tài)。由此，兩NMOS晶 體管Mnl、 Mn2雙方成為驅(qū)動(dòng)狀態(tài)，輸出信號(hào)Q6的電壓值開(kāi)始下降。 (輸出信號(hào)Q3的電壓上升)
在時(shí)刻t6 t7，輸出信號(hào)Q6成為低電平時(shí)，在電平移位器LS3， PMOS晶體管Mpl成為驅(qū)動(dòng)狀態(tài)。因此，輸出信號(hào)Q3的電壓值開(kāi)始上升。
(PMOS晶體管的驅(qū)動(dòng)停止)到時(shí)刻t7時(shí)，在電平移位器LSO,輸出信號(hào)Q3是高電平，PMOS 晶體管Mpl成為非驅(qū)動(dòng)狀態(tài)。另外，時(shí)鐘信號(hào)P7上升，NMOS晶體 管Mn2成為驅(qū)動(dòng)狀態(tài)。
(兩NMOS晶體管的驅(qū)動(dòng)開(kāi)始)
到時(shí)刻t8時(shí)，在電平移位器LSO,時(shí)鐘信號(hào)PO上升，NMOS晶 體管Mnl成為驅(qū)動(dòng)狀態(tài)。因此，兩NMOS晶體管Mnl、 Mn2雙方成 為驅(qū)動(dòng)狀態(tài)，輸出信號(hào)Q0的電壓值開(kāi)始下降。
如此，以電平移位器LSO為例，可知，在時(shí)鐘信號(hào)PO、 P7雙方 為高電平的期間內(nèi)，不會(huì)產(chǎn)生輸入到電平移位器LSO的輸出信號(hào)Q3 是低電平的期間。在電平移位器LS1 LS7的各電平移位器中，兩個(gè) 時(shí)鐘信號(hào)與輸出信號(hào)的相位關(guān)系與電平移位器LSO中的相位關(guān)系相 同。即，在電平移位器LS0 LS7的各電平移位器中，PMOS晶體管 Mpl成為驅(qū)動(dòng)狀態(tài)之前，NMOS晶體管Mnl、 Mn2中至少一方成為 非驅(qū)動(dòng)狀態(tài)，NMOS晶體管Mnl、Mn2雙方成為驅(qū)動(dòng)狀態(tài)之前，PMOS 晶體管Mpl成為非驅(qū)動(dòng)狀態(tài)。即，NMOS晶體管Mnl、 Mn2雙方驅(qū) 動(dòng)的驅(qū)動(dòng)期間Ton (nn)(電流流出期間)與PMOS晶體管Mpl的 驅(qū)動(dòng)期間Ton (p)(電流供給期間)相互不重復(fù)。
在時(shí)刻tl等，NMOS晶體管的驅(qū)動(dòng)的躍遷定時(shí)與PMOS晶體管 的驅(qū)動(dòng)的3夭遷定時(shí)可以同時(shí)產(chǎn)生。
《無(wú)重疊條件》
在此，參照?qǐng)D16,對(duì)在本實(shí)施方式的無(wú)重疊條件進(jìn)行說(shuō)明。在此， 以電平移位器LS(k)、 LS(k + a)、 LS(k+2a)為例進(jìn)行說(shuō)明。首先，對(duì)以 下計(jì)算式中所用的記號(hào)進(jìn)行說(shuō)明。對(duì)于P(k)、 P(k+a)、 P(k+2a)、 Q(k
+ a)、 Q(k+2a)、 丫、 " D(LST)、 Dasp與圖4相同。
《時(shí)鐘信號(hào)》 P(k —Y):第(k-Y)相位的時(shí)鐘信號(hào) 《相位關(guān)系》
P (k-Y) T<P (k) T< P (k，) 4<P (k)丄< (P (k) t + 360。)
P(k-Y4 = P(k-Y)T + 180?！断辔涣縓、相位量Z》
P (k+a) T - P (k) T = P (k+2a) T — P (k+a) T = X P (k+2a) 丫 - P (k) T=2X
P(k+2a)T-P(k+a) T>0。 =〉 x〉0。
P (k) T< P (k-Y)丄=〉P (k) T< P (k-Y) T + 180。 => Z<180。
作為時(shí)鐘信號(hào)P(k")相對(duì)于時(shí)鐘信號(hào)P(k)的相位超前量的相位量 z如上式那樣定義。 (晶體管的驅(qū)動(dòng)期間)
在晶體管LS(k)中，在從時(shí)鐘信號(hào)P(k)的上升沿P(k)T到下降沿 P(k4的期間，NMOS晶體管Mnl成為驅(qū)動(dòng)狀態(tài)。另外，在從時(shí)鐘信 號(hào)P(ki)的上升沿P(k,T到下降沿P(ki4的期間，NMOS晶體管 Mn2成為驅(qū)動(dòng)狀態(tài)。
根據(jù)p(k,T〈 P(k)T,在從時(shí)鐘信號(hào)P(k)的上升沿P(k)T到時(shí)鐘
信號(hào)P(k-7)的下降沿P(kl)丄的期間，時(shí)鐘信號(hào)P(k)、 P(k —7)雙方均
是高電平(例如NMOS晶體管的閾值電壓以上)，因此，NMOS晶 體管Mnl、 Mn2雙方為驅(qū)動(dòng)狀態(tài)，從輸出節(jié)點(diǎn)向接地節(jié)點(diǎn)流出電流。 因此，為使無(wú)重疊條件成立，需要滿足以下的(式4-1)和(式 4-2)。
<formula>formula see original document page 36</formula> 式4-l)
<formula>formula see original document page 36</formula> 式4-2)
即，在時(shí)鐘信號(hào)P(k—7)的下降沿P(k，)丄的時(shí)間之后(或同時(shí)) 產(chǎn)生輸出信號(hào)Qu+a)的下降沿Q(k+a)|，且在時(shí)鐘信號(hào)P(k)的上升沿 P(k)T的時(shí)間之前(或同時(shí))產(chǎn)生輸出信號(hào)Q(k+a)的上升沿Q(k+a)T。 (輸出信號(hào)的沿產(chǎn)生定時(shí))
在電平移位器LS(k+a)中，產(chǎn)生時(shí)鐘信號(hào)P(k+a)的上升沿P(k+a)
丁時(shí)，輸出信號(hào)Q(k+a,的電壓值開(kāi)始下降。另外，在產(chǎn)生了輸出信號(hào) 的下降沿Q(k+2a)i時(shí)，輸出信號(hào)Q(k+a)的電壓值開(kāi)始上升。在電平移位器LS(k + 2a)中，產(chǎn)生時(shí)鐘信號(hào)P(k+2a)的上升沿P(k+2a)T時(shí)，輸出信
號(hào)Q(k+W的電壓值開(kāi)始下降。
在此，若考慮各電平移位器中的下降延遲量、上升延遲量，則輸
出信號(hào)Q(k+a)的下降沿Q(k+a4、上升沿Q(k+a)T成為(式4- 3)、 (式4-4)那樣。
Q(k+a" = P(k+a)T + D(Lsy . . (式4-3)
Q (k+a) T = Q (k+2a)丄+ D(LST)
二P(k+2a)T + D(即十D(即 ..(式4_4) 即，輸出信號(hào)Q(k+a)的下降沿Q(k + a,丄依存于時(shí)鐘信號(hào)P(k+a)的
上升沿P(k+a4的產(chǎn)生定時(shí)，輸出信號(hào)Q(k+a)T的上升沿依存于時(shí)鐘信 號(hào)P(k+2a)的上升沿P(k + 2a) 丫的產(chǎn)生定時(shí)。
(相位量X、相位量Z)
(1) 首先，將(式4-3)代入(式4-1)。 才艮4居P(k-Yd = P(k-Y)T+ 180°,
P(k+a)T-P(k)T = x, P(k)T-P(k-Y)T = z,
(式4 - 1 ) =>P(k—Y)T + 180。￡P(guān)(k+a)T + D(LSi) =>P(k + a〃-P(k-Y)，0。-D(即 =〉X + Z21800 - D (即...(式4 - 5 ) 如此，求出(式4-5)。
(2) 接著，將(式4-4)代入(式4-2)。
才艮才居P(k+2a)T—P(k)T-2X， (式4- 2) =〉 P (k+2a) T + D (Ls丄)十D(LS丁)
=> P (k + 2a) T - P (k) T^360° - D (LSi) _ D (LST) =>2X，0o-D(即-D(LST)
=>X^180o- ( 1/2) -(D(即+D(LST))...(式4 - 6) 如此，求出(式4 - 6)。
(3) 接著，求出相位量X。在此，根據(jù)(式4-6) 、 X〉0。，
0。<X^180°- (1/2) . (D(Lsp +D(LST) ) ■..(式4_7) 根據(jù)Das丄)、DasT)〉0。，(式4-7) =>0。<X<180°...(式4-8) 如此，求出(式4 —7)、(式4-8)。
(4)接著，求出相位量Z。在此，根據(jù)(式4-5) 、 Z<180°， 180o-D(Ls丄)-X必1800...(式4-9) 根據(jù)D(Ls丄)〉0。， X>0°， Z>0°， (式4-9) =〉 180o-X<Z<180o
=> 0。<Z<180。...(式4 - 10) 如此，求出(式4-9)、(式4-10)。
(5 )如上所述，若相位量X滿足(式4 - 7 )、且相位量Y滿足 (式4-9)，則能夠使無(wú)重疊條件成立。相位量X的可取范圍是(式 4-8),相位量Z的可取范圍是(式4-10)。即，相位量X的可取 范圍、相位量Z的可取范圍根據(jù)各電平移位器的下降延遲量、上升延 遲量而變化，但能夠使無(wú)重疊條件成立的相位量X存在于(式4-8) 所示的范圍內(nèi)，相位量Z存在于(式4-10)所示的范圍內(nèi)。
《效果》
如上所述，在各電平移位器中，由于能夠消除電流流出期間與電 流供給期間的重復(fù)，因此，能夠抑制產(chǎn)生直通電流。由此，能夠減少 各電平移位器中的耗電。
由于電流流出期間和電流供給期間實(shí)質(zhì)上不重復(fù)，因此能夠減小 各電平移位器中的延遲量。由此，能夠提高輸出信號(hào)相對(duì)于時(shí)鐘信號(hào) 的相位精度。
通常，由于時(shí)鐘信號(hào)的振幅小于輸出信號(hào)的振幅，因此為了對(duì) NMOS晶體管充放電所需要的電力(充放電電力)小于對(duì)PMOS晶 體管充放電所需要的電力。即，圖13所示的電平移位器中的充放電 電力小于圖9所示的電平移位器中的充放電電力。因此，在本實(shí)施方 式中，能夠比圖9所示的多相位電平移位系統(tǒng)更減少耗電。
在各電平移位器中，分別供給NMOS晶體管Mnl、 Mn2的時(shí)鐘 信號(hào)可以供給其他NMOS晶體管。例如在電平移位器LSO中，時(shí)鐘 信號(hào)P7可以供給NMOS晶體管Mnl的柵極，時(shí)鐘信號(hào)PO可以供給NMOS晶體管Mn2的柵極。 (第五實(shí)施方式) 《結(jié)構(gòu)》
圖17表示本發(fā)明第五實(shí)施方式的多相位電平移位系統(tǒng)的整體結(jié) 構(gòu)。該系統(tǒng)中，電平移位器LS0 LS7除了圖1所示的PMOS晶體管 Mpl、 NMOS晶體管Mnl之外，還分別包括電阻元件RR。
在電平移位器LS0 LS7的各電平移位器中，電阻元件RR連接 在其電平移位器的輸出節(jié)點(diǎn)(晶體管Mnl、 Mpl的連接點(diǎn))、與相對(duì) 于供給該電平移位器的NMOS晶體管Mnl的柵極的時(shí)鐘信號(hào)的相位 延遲量為相位量T(相位間隔)的時(shí)鐘信號(hào)對(duì)應(yīng)的電平移位器的輸出 節(jié)點(diǎn)之間。在圖17中，T = 45°， X=135。。
即，在圖17所示的多相位電平移位系統(tǒng)中，電平移位器LS0 LS7的各輸出節(jié)點(diǎn)由電阻網(wǎng)絡(luò)連接。 《電阻網(wǎng)絡(luò)》
圖18表示圖17所示的電平移位器LS0 LS7的各電平移位器中 的、供給NMOS晶體管Mnl的時(shí)鐘信號(hào)、供給PMOS晶體管Mpl 的輸出信號(hào)、與經(jīng)電阻元件RR而同輸出節(jié)點(diǎn)連接的輸出信號(hào)的相位 關(guān)系。
在與第k相的時(shí)鐘信號(hào)P(k)對(duì)應(yīng)的電平移位器LS(k,中，電阻元 件RR的一端與電平移位器LS(k)的輸出節(jié)點(diǎn)連接，電阻元件RR的 另一端與電平移位器LS(k+1)的輸出節(jié)點(diǎn)連接。電平移位器LS(k+u接 收與供給電平移位器LS(k)的時(shí)鐘信號(hào)P(k)相比相位延遲了相位量T 的時(shí)鐘信號(hào)P(k+1)。在此，(k+l)>(n-l)時(shí)，(k+l)是(k 十l)除以n后的剩余。在圖18中n-8、 T=45。， a = 135。/45。 = 3。 《工作》
接著，說(shuō)明圖17所示的多相位電平移位系統(tǒng)的工作。由于基本 工作與圖1所示的多相位電平移位系統(tǒng)相同，因此參照?qǐng)D3進(jìn)行說(shuō)明。
例如，在時(shí)刻t4，輸出信號(hào)QO、 Ql、 Q2中任一個(gè)都處于從低電 平向高電平躍遷的躍遷過(guò)程。在此，在電平移位器LS1中產(chǎn)生器件噪聲、器件偏差等，則有可能輸出信號(hào)Ql的電壓值、通過(guò)速率產(chǎn)生變
動(dòng)，輸出信號(hào)Ql的相位偏離輸出信號(hào)Q0的相位和輸出信號(hào)Q2的相 位的中心。在圖17所示的多相位電平移位系統(tǒng)中，電平移位器LS0 的輸出節(jié)點(diǎn)經(jīng)電阻元件RR而與電平移位器LSI的輸出節(jié)點(diǎn)連接，且 電平移位器L S1的輸出節(jié)點(diǎn)經(jīng)電阻元件RR而與電平移位器L S 2的輸 出節(jié)點(diǎn)連接，因此，電平移位器LSI的輸出節(jié)點(diǎn)處的電壓變動(dòng)(即輸 出信號(hào)Q1的電壓變動(dòng))受到抑制。
如此，即使在電平移位器LS(w產(chǎn)生噪聲、偏差，也會(huì)由相鄰相 位插補(bǔ)電平移位器LS(k)的輸出信號(hào)Q(k)的相位，因此可抑制相位精 度變差。
《效果》
如上所述，由于由相鄰相位插補(bǔ)各電平移位器的輸出信號(hào)的相位 偏差，因此能夠進(jìn)一步提高輸出信號(hào)的相位精度。
本實(shí)施方式的電阻網(wǎng)絡(luò)不僅適用于第一實(shí)施方式，也可適用于第 二、第三和第四實(shí)施方式。
如圖19所示，電阻網(wǎng)絡(luò)可適用于其他多相位電平移位系統(tǒng)。圖 19所示的多相位電平移位系統(tǒng)包括與時(shí)鐘信號(hào)P0 ~ P7對(duì)應(yīng)的電平移 位器LS50 ~ LS57、與電平移位器LS50 ~ LS57對(duì)應(yīng)的電阻元件RR0 ~ RR7。電平移位器LS50 LS57分別對(duì)與其電平移位器對(duì)應(yīng)的時(shí)鐘信 號(hào)進(jìn)行電壓轉(zhuǎn)換，從輸出節(jié)點(diǎn)輸出具有與該時(shí)鐘信號(hào)對(duì)應(yīng)的相位的輸 出信號(hào)。即，輸出信號(hào)Q0 Q7的相位間隔與時(shí)鐘信號(hào)P0 P7的相 位間隔(相位量-3607n)相等。電平移位器LS50-LS57的各自結(jié) 構(gòu)例如可以是如圖22和圖24那樣的結(jié)構(gòu)，也可以是其他結(jié)構(gòu)。電阻 元件RR0 RR7分別連接在與其電阻元件對(duì)應(yīng)的電平移位器的輸出 節(jié)點(diǎn)、與同該電平移位器相鄰相位的電平移位器(與相對(duì)于該電平移 位器所對(duì)應(yīng)的時(shí)鐘信號(hào)的相位延遲量為相位量T(相位間隔)的時(shí)鐘 信號(hào)對(duì)應(yīng)的電平移位器)的輸出節(jié)點(diǎn)之間。在圖19中，n=8, T = 45°. 通過(guò)如此構(gòu)成，由相鄰相位插補(bǔ)各電平移位器中的輸出信號(hào)的相位偏 差，從而能夠進(jìn)一步提高輸出信號(hào)的相位精度。(其他實(shí)施方式) 在以上的各實(shí)施方式中，對(duì)8個(gè)時(shí)鐘信號(hào)(即8相時(shí)鐘信號(hào))進(jìn)
行了說(shuō)明，但也可適用于8相以外的偶數(shù)相時(shí)鐘信號(hào)。時(shí)鐘信號(hào)的相
數(shù)越多，則可選擇作為時(shí)鐘信號(hào)P(k+a)、 P(k+P)、 P(k，,的時(shí)鐘信號(hào)
的數(shù)量越多。例如在(式l-5)、(式1-6)、(式l-8)中，才艮 據(jù)X=T a U是整數(shù))，
(式1-5) =〉 (1/T) ( 180°-D(LSi) ) Sa
(式1-6)》aS(l/T) (180。- (1/2) (D(即+D(LST)))
(式1 - 8) =〉0o<a<180o/T
即，時(shí)鐘信號(hào)的相位數(shù)越多，時(shí)鐘信號(hào)的相位間隔(相位量T)
越小，可選擇作為時(shí)鐘信號(hào)P(k+a)的時(shí)鐘信號(hào)的數(shù)量越多，因此，能 夠容易構(gòu)成多相位電平移位系統(tǒng)。
在各實(shí)施方式的多相位電平移位系統(tǒng)中，不僅可適用于偶數(shù)個(gè)的 時(shí)鐘信號(hào)(即偶數(shù)相時(shí)鐘信號(hào))，還可適用于奇數(shù)個(gè)的時(shí)鐘信號(hào)(即 奇數(shù)相時(shí)鐘信號(hào))。適用于奇數(shù)相時(shí)鐘信號(hào)時(shí)，在以往的結(jié)構(gòu)中，對(duì)
于一個(gè)時(shí)鐘信號(hào)需要一個(gè)由4個(gè)晶體管構(gòu)成的電平移位器，但在各實(shí) 施方式的多相位電平移位系統(tǒng)中，電平移位器分別由兩個(gè)或三個(gè)晶體 管構(gòu)成，因此可比以往減小電路規(guī)模。
對(duì)于輸出信號(hào)的上升沿、下降沿的相位，例如可以將輸出信號(hào)達(dá) 到閾值電壓AVt (或低電平)時(shí)的定時(shí)(即PMOS晶體管從非驅(qū)動(dòng)狀 態(tài)成為驅(qū)動(dòng)狀態(tài)時(shí)的定時(shí))作為輸出信號(hào)的上升沿的相位，也可以將 輸出信號(hào)達(dá)到閾值電壓八Vt (或低電平)時(shí)的定時(shí)(即PMOS晶體管 從驅(qū)動(dòng)狀態(tài)成為非驅(qū)動(dòng)狀態(tài)時(shí)的定時(shí))作為輸出信號(hào)的下降沿的相 位。
工業(yè)實(shí)用性
如上所述，本發(fā)明的多相位電平移位系統(tǒng)，能夠抑制產(chǎn)生電平移 位器中的直通電流，因此作為對(duì)多相位的時(shí)鐘信號(hào)進(jìn)行電壓轉(zhuǎn)換的系 統(tǒng)等是有用的。
權(quán)利要求
1. 一種多相位電平移位系統(tǒng)，對(duì)彼此周期相等且彼此的相位間隔為相位量T的n個(gè)時(shí)鐘信號(hào)的輸出電壓進(jìn)行電壓轉(zhuǎn)換，其中T＝360°/n，n為3以上的整數(shù)，其特征在于包括一對(duì)一地與上述n個(gè)時(shí)鐘信號(hào)對(duì)應(yīng)的n個(gè)電平移位器，上述n個(gè)電平移位器分別包括第一NMOS晶體管和第一PMOS晶體管，上述n個(gè)電平移位器各自所包含的第一NMOS晶體管連接在該電平移位器的用于輸出輸出信號(hào)的輸出節(jié)點(diǎn)與接地節(jié)點(diǎn)之間，該第一NMOS晶體管的柵極接收與該電平移位器對(duì)應(yīng)的時(shí)鐘信號(hào)，上述n個(gè)電平移位器各自所包含的第一PMOS晶體管連接在上述輸出節(jié)點(diǎn)與電源節(jié)點(diǎn)之間，該第一PMOS晶體管的柵極接收來(lái)自與該電平移位器不同的其他電平移位器的輸出信號(hào)，供給上述n個(gè)電平移位器各自所包含的第一PMOS晶體管的柵極的輸出信號(hào)，是來(lái)自接收相對(duì)于供給該電平移位器所包含的第一NMOS晶體管的柵極的時(shí)鐘信號(hào)的相位延遲量為相位量X的時(shí)鐘信號(hào)的電平移位器的輸出信號(hào)，其中0°<X<180°，上述n個(gè)電平移位器的各自的相位量X彼此相等。
2. 根據(jù)權(quán)利要求1所述的多相位電平移位系統(tǒng)，其特征在于上述n個(gè)電平移位器還分別包括使該電平移位器的輸出延遲的延 遲元件，上述n個(gè)電平移位器各自的下降延遲量是相位量LSf，該電平移 位器的上升延遲量是相位量LSr,上述n個(gè)電平移位器各自所包含的延遲元件的下降延遲量DDf是 DDf^l80°-LSf-X,該延遲元件的上升延遲量DDr是DDi^l80° - LSr - X。
3. 根據(jù)權(quán)利要求2所述的多相位電平移位系統(tǒng)，其特征在于 上述n個(gè)電平移位器各自所包含的延遲元件的下降延遲量DDf大于該延遲元件的上升延遲量DDr。
4. 根據(jù)權(quán)利要求1或3所述的多相位電平移位系統(tǒng)，其特征在于 供給上述n個(gè)電平移位器各自所包含的第一 PMOS晶體管的柵極的輸出信號(hào)的下降沿，在時(shí)間上是在供給該電平移位器所包含的第一 NMOS晶體管的柵極的時(shí)鐘信號(hào)的下降沿之后產(chǎn)生或同時(shí)產(chǎn)生；供給 該第一 PMOS晶體管的柵極的輸出信號(hào)的上升沿，在時(shí)間上是在該時(shí) 鐘信號(hào)的上升沿之前產(chǎn)生或同時(shí)產(chǎn)生。
5. 根據(jù)權(quán)利要求1所述的多相位電平移位系統(tǒng)，其特征在于 上述n個(gè)電平移位器還分別包括第二 PMOS晶體管， 上述n個(gè)電平移位器各自所包含的第二PMOS晶體管在上述電源節(jié)點(diǎn)與上述輸出節(jié)點(diǎn)之間與該電平移位器所包含的第一 PMOS晶體 管串聯(lián)連接，該第二 PMOS晶體管的柵極接收來(lái)自與該電平移位器不 同的其他電平移位器的輸出信號(hào)，供給上述n個(gè)電平移位器各自的第二PMOS晶體管的柵極的輸出 信號(hào)，是來(lái)自與相對(duì)于供給該電平移位器所包含的第一 NMOS晶體 管的時(shí)鐘信號(hào)的相位延遲量為相位量Y的時(shí)鐘信號(hào)對(duì)應(yīng)的電平移位 器的輸出信號(hào)，其中X<Y<360°_X，上述n個(gè)電平移位器各自的相位量Y彼此相等。
6. 根據(jù)權(quán)利要求5所述的多相位電平移位系統(tǒng)，其特征在于 供給上述n個(gè)電平移位器各自所包含的第二PMOS晶體管的柵極的輸出信號(hào)的下降沿，在時(shí)間上是在供給該電平移位器所包含的第一 NMOS晶體管的時(shí)鐘信號(hào)的下降沿之后產(chǎn)生或同時(shí)產(chǎn)生；供給該電平 移位器所包含的第一 PMO S晶體管的柵極的輸出信號(hào)的上升沿，在時(shí) 間上是在該時(shí)鐘信號(hào)的上升沿之前產(chǎn)生或同時(shí)產(chǎn)生。
7. 根據(jù)權(quán)利要求1所述的多相位電平移位系統(tǒng)，其特征在于 上述n個(gè)電平移位器還分別包括第二 NMOS晶體管， 上述n個(gè)電平移位器各自所包含的第二NMOS晶體管在上述接地節(jié)點(diǎn)與上述輸出節(jié)點(diǎn)之間與該電平移位器所包含的第一 NMOS晶體 管一起串聯(lián)連接，該第二 NMOS晶體管的柵極接收與供給該第一NMOS晶體管的時(shí)鐘信號(hào)不同的時(shí)鐘信號(hào)，供給上述n個(gè)電平移位器各自所包含的第二 NMOS晶體管的輸出 信號(hào)，其相對(duì)于供給該電平移位器所包含的第一 NMOS晶體管的柵 極的時(shí)鐘信號(hào)的相位超前量為相位量Z，其中0°<Z<180。，上述n個(gè)電平移位器各自的相位量Z彼此相等。
8. 根據(jù)權(quán)利要求7所述的多相位電平移位系統(tǒng)，其特征在于 供給上述n個(gè)電平移位器各自所包含的第一 PMOS晶體管的柵極的輸出信號(hào)的下降沿，在時(shí)間上是在供給該電平移位器所包含的第二 NMOS晶體管的柵極的時(shí)鐘信號(hào)的下降沿之后產(chǎn)生或同時(shí)產(chǎn)生；供給 該第一 PMOS晶體管的柵極的輸出信號(hào)的上升沿，在時(shí)間上是在供給 該電平移位器所包含的第一 NMOS晶體管的柵極的時(shí)鐘信號(hào)的上升 沿之前產(chǎn)生或同時(shí)產(chǎn)生。
9. 根據(jù)權(quán)利要求1、 2、 5、 7中任一項(xiàng)所述的多相位電平移位系 統(tǒng)，其特征在于上述n個(gè)電平移位器還分別包括電阻元件，上述n個(gè)電平移位器各自所包含的電阻元件的一端連接在該電平 移位器的輸出節(jié)點(diǎn)，該電阻元件的另一端連接在與該電平移位器不同 的電平移位器的輸出節(jié)點(diǎn)上，與上述n個(gè)電平移位器各自所包含的電阻元件的另 一端連接的輸 出節(jié)點(diǎn)，是與相對(duì)于該電平移位器所對(duì)應(yīng)的時(shí)鐘信號(hào)的相位延遲量為 相位量T的時(shí)鐘信號(hào)對(duì)應(yīng)的電平移位器的輸出節(jié)點(diǎn)。
10. —種多相位電平移位系統(tǒng)，對(duì);波此周期相等且彼此的相位間 隔為相位量T的n個(gè)時(shí)鐘信號(hào)的輸出電壓進(jìn)行電壓轉(zhuǎn)換，其中T = 360。/n, n為3以上的整tt，其特;f正在于包括一對(duì)一地與上述n個(gè)時(shí)鐘信號(hào)對(duì)應(yīng)的n個(gè)電平移位器、和一 對(duì)一地與上述n個(gè)電平移位器對(duì)應(yīng)的n個(gè)電阻元件，上述n個(gè)電平移位器分別通過(guò)對(duì)該電平移位器所對(duì)應(yīng)的時(shí)鐘信號(hào) 進(jìn)行電壓轉(zhuǎn)換而生成與該時(shí)鐘信號(hào)對(duì)應(yīng)的輸出信號(hào)，并從輸出節(jié)點(diǎn)輸 出該輸出信號(hào)，上述n個(gè)電阻元件各自的一端連接在與該電阻元件對(duì)應(yīng)的電平移 位器的輸出節(jié)點(diǎn)上，該電阻元件的另 一端連接在與該電阻元件所對(duì)應(yīng) 的電平移位器不同的電平移位器的輸出節(jié)點(diǎn)上，與上述n個(gè)電阻元件各自的另 一端連接的輸出節(jié)點(diǎn)，是與相對(duì)于 連接在該電阻元件一端上的電平移位器所對(duì)應(yīng)的時(shí)鐘信號(hào)的相位延 遲量為相位量T的時(shí)鐘信號(hào)對(duì)應(yīng)的電平移位器的輸出節(jié)點(diǎn)。
全文摘要
n個(gè)電平移位器(LS0～LS7)分別包括接收n個(gè)時(shí)鐘信號(hào)(P0～P7)中任一信號(hào)的第一NMOS晶體管(Mn1)和接收來(lái)自其他電平移位器的輸出信號(hào)的第一PMOS晶體管(Mp1)。供給電平移位器(LS0～LS7)各自所包含的PMOS晶體管(Mp1)的輸出信號(hào)來(lái)自接收相對(duì)于供給該電平移位器所包含的NMOS晶體管(Mn1)的時(shí)鐘信號(hào)的相位延遲量為相位量X(0°＜X＜180°)的時(shí)鐘信號(hào)的電平移位器。n個(gè)電平移位器(LS0～LS7)的各自的相位量X彼此相等。
文檔編號(hào)H03K5/15GK101438497SQ200780016130
公開(kāi)日2009年5月20日 申請(qǐng)日期2007年6月15日 優(yōu)先權(quán)日2006年11月17日
發(fā)明者崎山史郎, 德永祐介, 松本秋憲, 森江隆史, 道正志郎 申請(qǐng)人:松下電器產(chǎn)業(yè)株式會(huì)社