專利名稱：鎖相環(huán)路、半導體器件以及無線芯片的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及鎖相環(huán)路。此外，本發(fā)明涉及具有該鎖相環(huán)路的半導 體器件。本發(fā)明還涉及具有上述半導體器件和天線的無線芯片
(wireless tag )。
背景技術(shù)：
鎖相環(huán)路(PLL; Phase Locked Loop)具有生成與輸入了的時鐘 信號同步的時鐘信號或頻率是輸入了的時鐘信號的N倍的時鐘信號的 功能?；蛘哝i相環(huán)路當被輸入類似于時鐘信號的數(shù)據(jù)信號時，具有生 成穩(wěn)定的時鐘信號的功能。
在下面的專利文件1中記載有鎖相環(huán)路的基本結(jié)構(gòu)。日本專利公開HeilO-065525號公報(第3頁、第5
圖)

發(fā)明內(nèi)容
例如，在無線通信中使用PLL。通過在無線芯片內(nèi)內(nèi)置有PLL, PLL 可以將從讀取/寫入器發(fā)送來的數(shù)據(jù)用作輸入信號來生成穩(wěn)定的時鐘 信號。而且，根據(jù)該時鐘信號無線芯片可以進行數(shù)據(jù)發(fā)送/接收的工 作。
在圖10中示出內(nèi)置有PLL的無線芯片的結(jié)構(gòu)例的框圖。在圖10 中，無線芯片具有半導體器件1001和天線1000。半導體器件1001具 有電源電路1002、解調(diào)電路1003、調(diào)制電路1004、 PLL1005、邏輯電 路1006。 PLL1005被輸入作為解調(diào)信號的解調(diào)電路1003的輸出，且 輸出時鐘信號CLK。邏輯電路1006同步于時鐘信號CLK而工作。
作為PLL,例如，可以為如圖9那樣的結(jié)構(gòu)。在圖9中PLL901具 有相位比較電路(PD) 902 、環(huán)路濾波器(LPF) 903、電壓控制振蕩 電路(VCO) 904、分頻電路(DIV) 905,并且被輸入輸入信號In,且 輸出輸出信號Out。假設(shè)在邏輯內(nèi)部使用比解調(diào)信號的頻率高的頻率， 而在圖9中示出使用分頻電路905的結(jié)構(gòu)。除了數(shù)據(jù)接收期間以外輸 入到PLL的輸入信號為一定，并且PLL輸出的輸出信號Out具有自激 振蕩時的頻率(下面稱為自激振蕩頻率)。因此，從無線芯片的數(shù)據(jù)
發(fā)送與PLL的自激振蕩頻率同步進行。
當進行圖9所示的內(nèi)置有PLL901的無線芯片的工作試驗時，雖 然在進行數(shù)據(jù)接收時沒有出現(xiàn)問題，但是在數(shù)據(jù)發(fā)送時由于通訊速度 的波動大，而確認到不能通訊的缺陷。作為對策，將環(huán)路濾波器的時 間常數(shù)設(shè)定為大，這樣做雖然改善了數(shù)據(jù)發(fā)送時的缺陷，但卻使數(shù)據(jù) 接收工作的成品率降低。
以下說明這種工作。內(nèi)置在無線芯片中的PLL在數(shù)據(jù)接收時重要
波器的時間常數(shù)優(yōu)^為較小。、此外:'"當數(shù)i^發(fā)送時:需要使自激^i
頻率的波動在通信規(guī)格范圍內(nèi)。在此情況下，環(huán)路濾波器的時間常數(shù) 優(yōu)選為大。換言之，試驗示出在圖9所示的PLL中，雖然若對鎖定范 圍的波動和自激振蕩頻率的波動雙方都進4亍改善，則可以使無線芯片 穩(wěn)定地工作，然而對鎖定范圍的波動和自激振蕩頻率的波動雙方都進 行改善是很困難的，所以不能使無線芯片穩(wěn)定地工作。注意，難以使 無線芯片穩(wěn)定地工作的原因之一是當數(shù)據(jù)接收時的電源波動。例如， 在使用100°/。AM解調(diào)方式時，因解調(diào)而發(fā)生停止電源供給的期間，而 導致發(fā)生電源電壓波動。尤其是在無源矩陣型的無線芯片中電源電壓 的波動很明顯。
鑒于上述問題，本發(fā)明的目的在于提供工作范圍廣的PLL。而且 本發(fā)明目的還在于通過內(nèi)置有這種PLL,提供從通訊距離或溫度的觀 點來看，工作范圍廣的半導體器件或無線芯片。
發(fā)明者注意到PLL所需要的特性根據(jù)半導體器件的工作狀態(tài)而不 同。因而提出根據(jù)半導體器件的工作轉(zhuǎn)換PLL的結(jié)構(gòu)的方式，該方式 利用在通常的無線通訊中不同時進行數(shù)據(jù)發(fā)送和數(shù)據(jù)接收，并且其期 間明顯地分開，而且在每個期間中PLL所需要的特性不同的特點。通 過這種方式，可以改善半導體器件及無線芯片的工作范圍。注意，無 線芯片的工作范圍是指如通訊距離或溫度等的條件的工作范圍。此 外，半導體器件的工作范圍是指半導體器件的工作條件如電源電壓、 溫度等條件的工作范圍。
具體而言，為了轉(zhuǎn)換PLL的特性，有效的方式是轉(zhuǎn)換環(huán)路濾波器 的時間常數(shù)或轉(zhuǎn)換分頻電路的分頻數(shù)。此外，轉(zhuǎn)換如下結(jié)構(gòu)也是有效 的；將環(huán)路濾波器的輸出輸入到VCO(電壓控制振蕩器，Voltage
Controlled Oscillator)的結(jié)構(gòu)轉(zhuǎn)換為偏壓電路的輸出(參照電壓) 輸入到VCO的結(jié)構(gòu)。
上述轉(zhuǎn)換PLL特性的方式也可以應(yīng)用于要控制在多個期間中的自 激振蕩頻率的情況。
例如，在對存儲器進行寫入和不進行寫入的期間，因為耗電力不 同，所以有電源電壓稍微不同的情況。另一方面，在數(shù)據(jù)發(fā)送期間中 無線芯片需要將PLL的自激振蕩頻率保持為一定。在此情況下，通過 根據(jù)期間轉(zhuǎn)換VCO的負載或變移VCO的輸入信號的電位，可以控制自 激振蕩頻率，來可以改善無線芯片的工作范圍。
如上所述，本發(fā)明實現(xiàn)工作范圍被改善了的PLL,以及具有工作 范圍被改善了的PLL的半導體器件。其結(jié)果，可以實現(xiàn)通訊范圍廣且 即使在低溫或高溫等的嚴酷環(huán)境中也正常工作的半導體器件或無線芯 片。


圖1是示出本發(fā)明的半導體器件的結(jié)構(gòu)的框圖2是本發(fā)明的半導體器件具有的PLL的框圖3是本發(fā)明的半導體器件具有的PLL的電路圖4是本發(fā)明的半導體器件具有的PLL的電路圖5是本發(fā)明的半導體器件具有的PLL的框圖6是本發(fā)明的半導體器件具有的PLL的框圖7是本發(fā)明的半導體器件具有的PLL的電路圖8是本發(fā)明的半導體器件具有的PLL的電路圖9是示出通常的PLL的結(jié)構(gòu)的框圖IO是示出通常的半導體器件的結(jié)構(gòu)的框圖11是示出解調(diào)信號的位寬的圖12是本發(fā)明的半導體器件具有的PLL的框圖13是示出本發(fā)明的半導體器件的結(jié)構(gòu)的框圖14是示出本發(fā)明的半導體器件的結(jié)構(gòu)的框圖15A至15E是示出本發(fā)明的半導體器件的利用方式的圖。
本發(fā)明的選擇圖為3。
具體實施例方式
下面，參照

本發(fā)明的實施方式。但是，本發(fā)明可以通過多種不同的方式來實施，所屬技術(shù)領(lǐng)域的普通技術(shù)人員可以很容易地 理解一個事實就是其方式和詳細內(nèi)容在不脫離本發(fā)明的宗旨及其范圍 下可以被變換為各種各樣的形式。因此，本發(fā)明不應(yīng)該被解釋為僅限 定在實施方式所記載的內(nèi)容中。
實施方式1
在圖1示出本發(fā)明的半導體器件的結(jié)構(gòu)例的框圖。
在圖1中，半導體器件101通過連接到天線100，構(gòu)成無線芯片。 半導體器件101具有電源電3各102、解調(diào)電i 各103、調(diào)制電i 各104、 PLL105、邏輯電路106。電源電路102對從天線100輸入的交流信號 進行整流，并生成預(yù)定的電源電壓Vdd。解調(diào)電路103從來自天線100 的交流信號中抽出信息并輸出解調(diào)信號。例如，當采用振幅偏移鍵控 法(ASK; Amplitude Shift Keying)時，解調(diào)電3各103通過整流及 濾波來生成解調(diào)信號。調(diào)制電路104被輸入調(diào)制信號，并通過負載調(diào) 制等使半導體器件101的阻抗變化。其結(jié)果，無線芯片發(fā)送響應(yīng)信號。
邏輯電路106被輸入時鐘信號CLK和解調(diào)信號，并輸出調(diào)制信號。 解調(diào)信號被輸入到邏輯電路具有的譯碼電路107,在那里將接收的信 號轉(zhuǎn)換(譯碼)為"0" / 'T，來生成數(shù)據(jù)信號，或者識別SOF (start of frame )、 EOF (end of frame)來生成各種控制信號。邏輯電i 各除 了具有譯碼電路之外還具有指令分析部、檢查電路(檢查接收數(shù)據(jù)的 匹配性)、存儲器、存儲控制電路、輸出電路(生成調(diào)制信號)等， 且按照接收了的指令進行處理。
PLL105被輸入作為解調(diào)電路103的輸出的解調(diào)信號和控制信號， 并且輸出成為邏輯電路的標準的時鐘信號CLK?？刂菩盘枮橛勺g碼電 路107或邏輯電路106的其他部分生成的信號，其控制PLL的轉(zhuǎn)換。
圖2示出本發(fā)明的半導體器件所具有的PLL的結(jié)構(gòu)例的框圖。
在圖2中，PLL2 01具有分頻電3各(DIV) 2 06、分頻電i 各(DIV ) 2 05 、 相位比較電路(PD) 202 、環(huán)3各濾波器(LPF) 203 、電壓控制發(fā)送電 路(VCO) 204,且被輸入輸入信號Inl和輸入信號In2,并輸出輸出 信號Out。在圖l所示的無線芯片中，輸入信號Inl、輸入信號In2， 以及輸出信號Out分別對應(yīng)于解調(diào)信號、控制信號、時鐘信號CLK。
相位比較電路202被輸入信號clkl和信號clk2，并進行相位比 較。雙平纟軒混頻器等才莫擬相位比較電路；以及使用異或門或RS觸發(fā)器的數(shù)字相位比較電路等已知的電路都可以用作相位比較電路2 02。
LPF203為低通濾波器，它使相位比較電路的輸出平均化。作為 LPF203，可以從延遲濾波器、超前滯后濾波器、有源環(huán)路濾波器等中， 在使PLL2 01穩(wěn)定地工作的范圍內(nèi)適當?shù)剡x擇。
VC0204被輸入LPF203的輸出信號，并根據(jù)該輸入了的信號決定 振蕩頻率且輸出信號Out。可以將利用環(huán)形振蕩器、CR振蕩電路、LC 振蕩電路、晶體振蕩器等的結(jié)構(gòu)的已知的電路用作VC0204。分頻電路 205 (設(shè)為N分頻電路)被輸入輸出信號Out,并生成頻率為1/N的信 號clk2。分頻電路206 (設(shè)為M分頻電路)被輸入輸入信號In，并生 成頻率為1/M的信號clkl。如上述那樣PLL構(gòu)成反饋電路，并生成同 步于輸入信號Inl的輸出信號0ut。
分頻電路205具有一個功能是將輸出信號Out的頻率設(shè)定為信號 clkl的N倍。這在要使半導體器件的內(nèi)部時鐘快于clkl時是很有效 的。也可以不j吏用分頻電路205、 206。
作為圖1所示的無線芯片中的PLL的重要特性，可以舉出鎖定范 圍和自激振蕩頻率的波動。在無線芯片中按照通訊規(guī)格決定輸入信號 Inl的時機，因此鎖定范圍可以認為是能夠生成同步于預(yù)定的信號clkl 的信號的Vdd的范圍。當Vdd脫離鎖定范圍時，無線芯片不能對接收 數(shù)據(jù)正確地譯碼，而不工作。鎖定范圍關(guān)系到無線芯片的譯碼工作， 因而可以說鎖定范圍在無線芯片接收數(shù)據(jù)的期間中，鎖定范圍對PLL 來說是一個重要特性。
自激振蕩頻率的波動可以認為是當無線芯片不接收數(shù)據(jù)，且輸入 信號Inl為一定值時的輸出信號Out的頻率波動。如自激振蕩頻率的 波動大，則無線芯片的響應(yīng)信號的頻率波動也大，而當自激振蕩頻率 脫離通信規(guī)格范圍時，有可能不能無線通訊。自激振蕩頻率關(guān)系到無 線芯片的響應(yīng)工作，可以說其在無線芯片發(fā)送數(shù)據(jù)期間是一個重要特 性。
這種鎖定范圍和自激振蕩頻率的波動依賴于PLL的濾波器的時間 常數(shù)、分頻電路的分頻數(shù)、VCO的特性等。
一般而言，無線芯片不同時進行數(shù)據(jù)接收和數(shù)據(jù)發(fā)送，而分為接 收數(shù)據(jù)的期間和發(fā)送數(shù)據(jù)的期間。圖1所示的無線芯片通過根據(jù)控制 信號在數(shù)據(jù)接收期間和數(shù)據(jù)發(fā)送期間中轉(zhuǎn)換PLL的結(jié)構(gòu)，可以改善無
線芯片的工作范圍。例如，在輸入信號In2為"0" / "1"的值的情 況下，使無線芯片在接收數(shù)據(jù)的期間中為"0",并使無線芯片在發(fā)送 數(shù)據(jù)的期間中為'T，。通過使PLL的結(jié)構(gòu)為當輸入信號In2的值為"0" 時轉(zhuǎn)換為鎖定范圍廣的結(jié)構(gòu)，而當輸入信號In2的值為"1"時轉(zhuǎn)換 為自激振蕩頻率的波動小的結(jié)構(gòu)，能夠?qū)崿F(xiàn)適應(yīng)于每個期間的性能的 PLL。其結(jié)果，可以實現(xiàn)從通訊范圍與溫度的觀點看工作范圍廣，也 就是，即使在更遠更低溫或高溫等的環(huán)境中也正常地工作的無線芯 片。
注意，雖然示出了將數(shù)據(jù)接收期間和數(shù)據(jù)發(fā)送期間分開的例子， 但是本發(fā)明不局限于此。本發(fā)明可以適用于將無線芯片工作的期間分 成多個期間，在每個期間中所需要的PLL的特性不同的情況。半導體 器件所具有的邏輯電路生成用于識別多個期間的控制信號，PLL根據(jù) 該控制信號轉(zhuǎn)換為適應(yīng)于每個期間的結(jié)構(gòu)。通過采用這樣的結(jié)構(gòu)，本 發(fā)明的PLL及半導體器件可以實現(xiàn)更廣的工作范圍?？刂菩盘柌灰欢?必須要為一個，也可以為多個。
注意，在圖1中，雖然天線100為設(shè)在半導體器件101的外部的 結(jié)構(gòu)，但是也可以采用半導體器件101內(nèi)置有天線100的方式。此外， 通訊方式可以為電波方式、電》茲感應(yīng)方式中的任一種。
實施方式2
在圖3中示出本發(fā)明的半導體器件具有的PLL的電路結(jié)構(gòu)的例 子。在圖3中PLL301具有分頻電路306和305、相位比較電路302、 環(huán)路濾波器(LPF) 303、電壓控制振蕩電路304,并且被輸入輸入信 號Inl和輸入信號In2，而且輸出輸出信號Out。
相位比較電路302具有異或門(XOR) 307,輸出信號clkl和信 號clk2的異或。LPF303具有電阻元件308 (電阻值Rl)和310 (電 阻值R2)、電容元件309 (電容值Cl )、開關(guān)311。當開關(guān)311為關(guān)時 LPF303是電阻值為Rl、電容值為Cl、時間常數(shù)為RlxCl的低通濾波 器。當開關(guān)311為開時LPF303的電阻值為R3= (1/ ( 1/R1+1/R2 ))、 電容值為Cl、時間常數(shù)為R3xCl。因為R3<R1,所以開關(guān)311為開的 狀態(tài)時的時間常數(shù)小于開關(guān)311為關(guān)的狀態(tài)時的時間常數(shù)。VC0304包 括被輸入電位VI并生成電位V2和V3的參考電路312、由電位V2和 V3控制頻率的振蕩電路313。參考電路312具有兩個N型晶體管和兩個P型晶體管。振蕩電路313為五段結(jié)構(gòu)，每個段具有兩個N型晶體 管和兩個P型晶體管。設(shè)定分頻電路306的頻率為1/2。例如，如圖 11所示，當以相同位寬表示數(shù)據(jù)"0"和數(shù)據(jù)'T，的解調(diào)信號作為輸 入信號Inl輸入時，通過使分頻電路306的頻率為1/2，來可以生成 頻率為一定的信號，所以這是優(yōu)選的。將分頻電路305設(shè)為用作PLL 的輸出的基準時鐘信號為信號clkl的64倍。
圖3所示的PLL為根據(jù)輸入信號In2轉(zhuǎn)換低通濾波器的電阻值的 結(jié)構(gòu)。由于該轉(zhuǎn)換，濾波器的時間常數(shù)變化，而使PLL的特性變化。
例如，通過采用在數(shù)據(jù)接收期間中開關(guān)311為開，在數(shù)據(jù)發(fā)送期 間中開關(guān)311為關(guān)的結(jié)構(gòu)，而可以改善無線芯片的工作范圍。下面說 明該工作。
在數(shù)據(jù)4妄收期間中，為了正確地進行譯碼工作，PLL的鎖定范圍 優(yōu)選為廣。當LPF303的時間常數(shù)小時PLL的鎖定范圍廣。這是因為 當時間常數(shù)小時PLL的過渡特性良好，因此對于電源電壓的波動PLL 敏捷地響應(yīng)。相反，當時間常數(shù)大時，對于電源電壓的波動PLL不能 敏捷地響應(yīng)。也就是，由于PLL的頻率不容易波動，因此使PLL的頻 率對應(yīng)于所希望的頻率也變慢，而這會使鎖定解除。因而鎖定范圍變 窄。不言而喻，當時間常數(shù)過分小時，所有的信號都可以穿過濾波器， 這樣濾波器就不發(fā)揮其作用了。所以時間常數(shù)例如，當設(shè)定信號clkl 的周期為T1時，優(yōu)選被設(shè)定為1/2xTl 2xTl。
在數(shù)據(jù)發(fā)送期間中，為了正確地進行響應(yīng)工作，PLL的自激振蕩 頻率的波動優(yōu)選為小。在數(shù)據(jù)發(fā)送期間中，由于不調(diào)制接收電波，所 以Vdd的波動小，因此自激振蕩頻率的波動被認為是受到PLL的反饋 的速度的影響。在此情況下，為了抑制自激振蕩頻率的波動，LPF303 的時間常數(shù)優(yōu)選為大。這是因為當時間常數(shù)大時使LPF303的輸出信 號更平均化，而接近于一定值。例如，當設(shè)定信號clk2的周期為T2 時，優(yōu)選將時間常數(shù)設(shè)定為2xT2 100xT2。
因此，例如當輸入信號In2為"0" / 'T，的值，并且設(shè)定其在無 線芯片接收數(shù)據(jù)的期間中為'T，，在無線芯片發(fā)送數(shù)據(jù)的期間中為"0" 時，開關(guān)311當輸入信號In2為"1"時為開，當為"0"時為關(guān)。其 結(jié)果，在無線芯片接收數(shù)據(jù)的期間中，開關(guān)311為開且LPF303的時 間常數(shù)為小，來實現(xiàn)鎖定范圍廣的結(jié)構(gòu)。此外，在無線芯片發(fā)送數(shù)據(jù)
的期間中，開關(guān)311為關(guān)且LPF303的時間常數(shù)為大，來實現(xiàn)自激振 蕩頻率的波動小的結(jié)構(gòu)。這樣，圖3所示的本發(fā)明的PLL及內(nèi)置有該 PLL的半導體器件能夠?qū)崿F(xiàn)廣的工作范圍。
通過使用這種PLL,在數(shù)據(jù)接收期間和數(shù)據(jù)發(fā)送期間等的多個期 間中，可以適應(yīng)每個期間地構(gòu)成PLL,因此能夠?qū)崿F(xiàn)工作范圍廣的半 導體器件。注意，控制信號不一定必須要為一個，也可以由多個控制 信號來控制。
實施例1
作為本發(fā)明的半導體器件具有的PLL的電路結(jié)構(gòu)，在圖4中示出 與實施方式不同的例子。
在圖4中，PLL401具有分頻電路(DIV) 306和305、相位比較電 路(PD) 302、環(huán)路濾波器(LPF) 406、電壓控制振蕩電路(VCO ) 304, 并且被輸入輸入信號Inl和輸入信號In2,而且輸出輸出信號Out。
相位比較電路302具有異或門(XOR) 307,并且輸出信號clkl 和信號clk2的異或。LPF406具有電阻元件402 (電阻值Rl )、電容元 件403 (電容值Cl )和404 (電容值C2)、開關(guān)405。當開關(guān)405為關(guān) 時LPF406是電阻值為Rl、電容值為Cl、時間常數(shù)為RlxCl的低通濾 波器。當開關(guān)405為開時LPF303的電阻值為Rl、電容值為Cl+C2、 時間常數(shù)為Rlx (Cl+C2)。因此，開關(guān)405為開的狀態(tài)時的時間常數(shù) 大于開關(guān)405為關(guān)的狀態(tài)時的時間常數(shù)。VCO304具有被輸入電位VI 且生成電位V2和V3的參考電路312、以及由電位V2和V3控制頻率 的振蕩電路313。參考電路312具有兩個N型晶體管和兩個P型晶體 管。振蕩電路313為五段結(jié)構(gòu)，每個段具有兩個N型晶體管和兩個P 型晶體管。設(shè)定分頻電路306的頻率為1/2。例如，如圖11所示，當 以相同位寬表示數(shù)據(jù)"0"和數(shù)據(jù)"1"的解調(diào)信號作為輸入信號Inl 輸入時，通過使分頻電路306的頻率為1/2,來可以生成頻率為一定 的信號，所以這是優(yōu)選的。將分頻電路305設(shè)為用作PLL的輸出的基 準時鐘信號為信號clkl的64倍。
圖4所示的PLL為根據(jù)輸入信號In2轉(zhuǎn)換低通濾波器的電阻值的 結(jié)構(gòu)。由于該轉(zhuǎn)換，濾波器的時間常數(shù)變化，而使PLL的特性變化。
例如，通過釆用在數(shù)據(jù)接收期間中開關(guān)405為開，在數(shù)據(jù)發(fā)送期 間中開關(guān)405為開的結(jié)構(gòu)，可以改善無線芯片的工作范圍。下面說明該工作。
在數(shù)據(jù)接收期間中，為了正確地進行譯碼工作，PLL的鎖定范圍 優(yōu)選為廣。當LPF406的時間常數(shù)小時PLL的鎖定范圍廣。這是因為 當時間常數(shù)小時PLL的過渡特性良好，因而對于電源電壓的波動PLL 敏捷地響應(yīng)。相反，當時間常數(shù)大時，對于電源電壓的波動PLL不能 ^:捷地響應(yīng)。也就是，由于PLL的頻率不容易波動，因此使PLL的頻 率對應(yīng)于所希望的頻率也變慢，而這會使鎖定解除。而使得鎖定范圍 變窄。不言而喻，當時間常數(shù)過分小時，所有的信號都穿過濾波器， 因此濾波器就不發(fā)揮其作用了 。因此，例如，在將信號clkl的周期 設(shè)定為Tl時，優(yōu)選將時間常數(shù)設(shè)定為1/2xTl 2xTl。
在數(shù)據(jù)發(fā)送期間中，為了正確地進行響應(yīng)工作，PLL的自激振蕩 頻率的波動優(yōu)選為小。在數(shù)據(jù)發(fā)送期間中，由于不調(diào)制接收電波，所 以Vdd的波動小，因此自激振蕩頻率的波動被認為是受到PLL的反饋 的速度的影響。在此情況下，為了抑制自激振蕩頻率的波動，LPF406 的時間常數(shù)優(yōu)選為大。這是因為當時間常數(shù)大時LPF406的輸出信號 被更平均化，而接近于一定值。例如，在將信號clk2的周期設(shè)定為T2 時，優(yōu)選將時間常數(shù)設(shè)定為2xT2 100xT2。
因此，例如當輸入信號In2為"0" / "1"的值，并設(shè)定在無線芯 片接收數(shù)據(jù)的期間中為"1",在無線芯片發(fā)送數(shù)據(jù)的期間中為"0" 時，開關(guān)405當輸入信號In2為"1"時為關(guān)，當輸入信號In2為"0" 時為開。其結(jié)果，在無線芯片接收數(shù)據(jù)的期間中，開關(guān)405為關(guān)且LPF406 的時間常數(shù)為小，來實現(xiàn)鎖定范圍廣的結(jié)構(gòu)。此外，在無線芯片發(fā)送 數(shù)據(jù)的期間中，開關(guān)405為開且LPF406的時間常數(shù)為大，來實現(xiàn)自 激振蕩頻率的波動小的結(jié)構(gòu)。這樣，圖4所示的本發(fā)明的PLL及內(nèi)置 有該PLL的半導體器件能夠?qū)崿F(xiàn)廣的工作范圍。
通過使用這種PLL,在數(shù)據(jù)接收期間和數(shù)據(jù)發(fā)送期間等的多個期 間中，可以適應(yīng)于每個期間地構(gòu)成PLL,而能夠?qū)崿F(xiàn)工作范圍廣的半 導體器件。注意，控制信號不一定必須要為一個，也可以由多個控制 信號來控制。
注意，在本實施例中所示的半導體器件的結(jié)構(gòu)可以與在本說明書 中的其他方式或?qū)嵤├兴镜陌雽w器件的結(jié)構(gòu)組合而實施。 實施例2
在圖5中示出本發(fā)明的半導體所具有的PLL的電路結(jié)構(gòu)的例子。
在圖5中PLL501具有分頻電路(DIV) 306和505、相位比較電 路(PD) 202、環(huán)路濾波器(LPF) 203、電壓控制振蕩電路(VCO ) 204， 并且被輸入輸入信號Inl和輸入信號In2，而且輸出輸出信號Out。
相位比較電路202被輸入信號clkl和信號clk2，而進行相位比 較。LPF為低通濾波器，它使相位比較電路的輸出平均化。平均化了 的作為相位比較結(jié)果的LPF203的輸出信號輸入到VCO204, VCO2 04根 據(jù)該信號決定振蕩頻率，并生成輸出信號Out。
分頻電路306被輸入輸入信號Inl,并生成頻率為1/2的信號 clkl。分頻點路505具有分頻電路502和503、開關(guān)504，并且被輸 入VCO204的輸出信號，而且生成頻率為1/8或1/64的信號clk2。根 據(jù)輸入信號In2，信號clk2的頻率被轉(zhuǎn)換為1/8或1/64。
圖5所示的PLL501為根據(jù)輸入信號In2轉(zhuǎn)換分頻電路505的結(jié) 構(gòu)。具體而言，將信號clk2轉(zhuǎn)換為VCO204的輸出信號Out的頻率的 1/64或1/8。其結(jié)果，不改變輸入信號Inl和輸出信號Out的頻率的 比率，而使PLL501的特性變化。
例如，通過將自激時的VCO204的振蕩頻率設(shè)定為信號clkl的64 倍；將在數(shù)據(jù)接收期間中的信號clk2設(shè)定為VCO204的輸出信號的 1/64;將在數(shù)據(jù)發(fā)送期間中信號clk2設(shè)定為VCO204的輸出信號的 1/8，來可以改善無線芯片的工作范圍。下面說明該工作。
在數(shù)據(jù)接收期間中，為了正確地進行-澤碼工作，采用信號clkl 和信號clk2的頻率為一致的結(jié)構(gòu)。換言之，設(shè)定分頻電路505的頻 率為1/64。當使分頻電3各505的頻率為1/8時，信號clk2的頻率為 信號clkl的頻率的8倍，因此成為不能鎖定或鎖定范圍變窄的結(jié)構(gòu)。
在數(shù)據(jù)發(fā)送期間中不調(diào)制接收電波，因此不需要鎖定輸入信號 Inl,為了正確地進行響應(yīng)工作，自激振蕩頻率的波動優(yōu)選為小。為 了抑制自激振蕩頻率的波動，優(yōu)選快速進行PLL的反饋，換言之，進 行相位比較的信號clk2的頻率為高。雖然要看要將自激振蕩頻率的 波動抑制到什么程度，但是數(shù)據(jù)發(fā)送期間的信號clk2的頻率優(yōu)選為 數(shù)據(jù)4妄收期間的信號clk2的頻率的2至128倍。圖5所示的PLL通 過使分頻電路505的頻率為1/8,來可以減低自激振蕩頻率的波動。 其結(jié)果，尤其在無線芯片發(fā)送數(shù)據(jù)的期間中，可以實現(xiàn)自激振蕩
頻率的波動小的結(jié)構(gòu)。這樣，圖5所示的本發(fā)明的PLL以及內(nèi)置有該 PLL的半導體器件可以實現(xiàn)廣的工作范圍。
通過使用這種PLL，在數(shù)據(jù)接收期間和數(shù)據(jù)發(fā)送期間等的多個期 間中，可以適應(yīng)于每個期間地構(gòu)成PLL,而可以實現(xiàn)工作范圍廣的半 導體器件。
注意，本發(fā)明不局限于圖5的結(jié)構(gòu)。只要是不改變輸入信號Inl 和輸出信號Out的頻率的比率，且可以改變VCO的振蕩頻率的PLL, 就可以采用任何結(jié)構(gòu)。注意，本實施例所示的半導體器件的結(jié)構(gòu)可以
而實施。
實施例3
圖12示出本發(fā)明的半導體器件具有的PLL的電路結(jié)構(gòu)的例子。 在圖12中PLL1200具有分頻電路(DIV) 1204、 505、相位比較 電路(PD) 202、環(huán)路濾波器(LPF) 203、電壓控制振蕩電路(VCO) 204,并且被輸入輸入信號Inl和輸入信號In2,而且輸出輸出信號 Out。
相位比較電路202 ^皮輸入信號clkl和信號clk2,而進4亍相位比 較。LPF203為低通濾波器，它使相位比較電路的輸出平均化。VCO204 被輸入平均化了的作為相位比較結(jié)果的LPF203的輸出信號，并根據(jù) 該信號決定振蕩頻率。
分頻電路1204具有分頻電路1201、 1202以及開關(guān)1203,并且被 輸入輸入信號Inl,而且生成頻率為1/2或1/16的信號clkl。根據(jù) 輸入信號In2信號將信號clkl的頻率轉(zhuǎn)換為1/2或1/16。分頻電路 505具有分頻電路502、 503以及開關(guān)504,并且凈皮輸入VCO204的輸 出信號，而且生成頻率為1/8或1/64的信號clk2。根據(jù)輸入信號In2 將信號clk2的頻率轉(zhuǎn)換為1/8或1/64。
圖12所示的PLL1200為#4居輸入信號In2轉(zhuǎn)換分頻電路的結(jié)構(gòu)。 具體而言，通過將信號clkl為輸入信號Inl的頻率的1/16，且信號 clk2為VCO204的輸出信號的頻率的1/64的狀態(tài)轉(zhuǎn)換為信號clkl為 輸入信號Inl的頻率的1/2,且信號clk2為VC0204的輸出信號的頻 率的1/8的狀態(tài)，來在不改變輸入信號Inl和輸出信號Out的頻率的 比率的情況下，使PLL1200的特性變化。
例如，通過使自激時的VC0的振蕩頻率為輸入信號Inl的4倍， 在數(shù)據(jù)接收期間中信號clkl為輸入信號Inl的1/16,信號clk2為 VC0204的輸出信號的1/64，在數(shù)據(jù)發(fā)送期間中信號clkl為輸入信號 Inl的1/2,信號clk2為VCO204的輸出信號的1/8,來可以改善無線 芯片的工作范圍。下面說明該工作。
在數(shù)據(jù)接收期間中，為了正確地進行譯碼工作，PLL的鎖定范圍 優(yōu)選為廣。信號clk2的頻率越低PLL的鎖定范圍越廣。這與在信號clk2 的頻率和環(huán)路濾波器的時間常數(shù)的關(guān)系中，時間常數(shù)越小鎖定范圍越 廣是同樣的。當信號clk2的頻率為高時由于被低通濾波器減弱，因 而反饋變?nèi)酰筆LL的過渡特性惡化。因為PLL的自激振蕩頻率當 電源電壓波動時也波動，所以必須使該自激振蕩頻率對應(yīng)于信號clkl 的頻率。然而，當信號clk2的頻率高時PLL的頻率不容易波動，因 此使PLL的頻率對應(yīng)于所希望的頻率也變慢，而這會使鎖定解除。而 使得鎖定范圍變窄。不言而喻，由于PLL的反饋會變慢所以即使信號 clk2的頻率再低也是有限度的。信號clk2的頻率例如在將時間常數(shù) i殳定為t時，優(yōu)選為1/ (2xt1) 2xt1。
在數(shù)據(jù)發(fā)送期間中，為了正確地進行響應(yīng)工作，自激振蕩頻率的 波動優(yōu)選為小。而為了抑制自激振蕩頻率的波動，優(yōu)選快速進行PLL 的反饋，換言之，優(yōu)選將進行相位比較的信號clk2的頻率設(shè)定為快。 雖然要看要將自激振蕩頻率的波動抑制到什么程度，但是數(shù)據(jù)發(fā)送期 間的信號clk2的頻率優(yōu)選為數(shù)據(jù)接收期間的信號clk2的頻率的2至 U8倍。圖12所示的PLL1200通過使分頻電路505的頻率為1/16, 分頻電路1204的頻率為1/2來可以減低自激振蕩頻率的波動。
其結(jié)果，尤其在無線芯片發(fā)送數(shù)據(jù)的期間中，可以實現(xiàn)自激振蕩 頻率的波動小的結(jié)構(gòu)。這樣，圖12所示的本發(fā)明的PLL1200以及內(nèi) 置有該PLL的半導體器件可以實現(xiàn)廣的工作范圍。
通過使用這種PLL1200,在數(shù)據(jù)接收期間和數(shù)據(jù)發(fā)送期間等的多 個期間中，可以適應(yīng)于每個期間地構(gòu)成PLL， 乂人而可以實現(xiàn)工作范圍 廣的半導體器件。注意，控制信號不一定必須要為一個，也可以由多 個控制信號來控制。
他實施方式或?qū)嵤├镜陌雽w器件的結(jié)構(gòu)組合而實施。
實施例4
圖6示出本發(fā)明的半導體器件具有的PLL的電路結(jié)構(gòu)的例子。
在圖6中，PLL601具有分頻電路(DIV) 206、 205、相位比較電 路(PD) 202、環(huán)路濾波器(LPF) 203、電壓控制振蕩電路(VCO ) 204、 偏壓電路(BIAS) 607、開關(guān)(SW) 602，并且被輸入輸入信號Inl和 輸入信號In2,而且輸出輸出信號Out。
相位比較電if各202 ^皮輸入信號clkl和信號clk2,而進行相位比 較。LPF203為低通濾波器，它使相位比較電路的輸出平均化。VC0204 被輸入由開關(guān)602選擇的LPF203的輸出信號或偏壓電路607的輸出 信號的任一方，并根據(jù)該信號決定振蕩頻率。分頻電路205 (設(shè)為N 分頻電路)被輸入輸出信號Out,而且生成頻率為1/N的信號clk2。 分頻電路206 (設(shè)為M分頻電路)被輸入輸入信號Inl,而且生成頻 率為1/M的信號clkl。
圖6所示的PLL601為根據(jù)輸入信號In2轉(zhuǎn)換VCO204的輸入信號 的結(jié)構(gòu)。當VCO204輸入有LPF203的輸出信號時，其生成同步于輸入 信號Inl的信號作為輸出信號Out,然而當VCO204輸入有偏壓電路607 的輸出信號時，VC0204不成為反饋電路，而成為單純的振蕩電路。
例如，使PLL601為在數(shù)據(jù)接收期間中，LPF203的輸出信號輸入 到VCO204,而在數(shù)據(jù)發(fā)送期間中，偏壓電路607的輸出信號輸入到 VCO204的結(jié)構(gòu)，來可以改善無線芯片的工作范圍。下面說明該工作。
在數(shù)據(jù)沖妄收期間中，為了正確地進4亍譯碼工作，LPF2 03的輸出信 號被輸入到VC0204。在偏壓電路607的輸出信號被輸入到VC0204的 結(jié)構(gòu)中，由于沒有反饋功能，因而不能進行譯碼工作。
在數(shù)據(jù)發(fā)送期間中由于不調(diào)制接收電波，因此不必要鎖定輸入信 號Inl，為了正確地進行響應(yīng)工作，自激振蕩頻率的波動優(yōu)選為小。 自激振蕩頻率的波動雖然依賴于電源電壓的波動或PLL601的反饋速 度，然而在數(shù)據(jù)發(fā)送期間中由于不調(diào)制接收電波，所以電源電壓Vdd 的波動小，因此可以認為重要的是PLL601的快速反饋。
在圖6所示的結(jié)構(gòu)中，通過將偏壓電路607的輸出信號輸入到 VC0204，而使PLL601不具備反饋功能，可以減低振蕩頻率的波動。 不言而喻，偏壓電路607的輸出信號具有能夠獲得所希望的頻率的輸 出信號Out的電位。通過采用這種結(jié)構(gòu)，在無線芯片發(fā)送數(shù)據(jù)的期間中，可以減低自
激振蕩頻率的波動。其結(jié)果，如上所述，閨6所示的本發(fā)明的PLL601 以及內(nèi)置有該PLL的半導體器件能夠?qū)崿F(xiàn)廣的工作范圍。
通過使用這種PLL,在多個期間中，可以適應(yīng)于每個期間地構(gòu)成 PLL,而能夠?qū)崿F(xiàn)工作范圍廣的半導體器件。
注意，本實施例所示的半導體器件的結(jié)構(gòu)可以與本說明書中的其 他實施方式或?qū)嵤├镜陌雽w器件的結(jié)構(gòu)組合而實施。
實施例5
以下將對關(guān)于無線芯片的工作范圍的改善，以及PLL的特性的例 子進行說明，這里的PLL的特性不同于鎖定范圍以及自激振蕩頻率的 波動。
無線芯片在數(shù)據(jù)發(fā)送期間中，有必要將PLL的自激振蕩頻率保持 為一定，在數(shù)據(jù)發(fā)送期間內(nèi)的期間A中和期間B中半導體器件的耗電 力不同，因此有在期間A中和在期間B中電源電壓略微不同的情況。 作為耗電力大的工作，例如可以舉出對存儲器的寫入工作。換言之， 可以將對存儲器的寫入工作期間當作期間A,將對存儲器不進行寫入 的期間當作期間B等。在控制電路中可以生成如此進行期間的轉(zhuǎn)換的 控制信號。
在這種情況中，有效的是以期間A和在期間B轉(zhuǎn)換VCO的負載或 變移VCO的輸入信號的電位。其結(jié)果，可以控制自激振蕩頻率，而可 以改善無線芯片的工作范圍。
圖7示出本發(fā)明的半導體器件具有的PLL的電路結(jié)構(gòu)的例子。
在圖7中，PLL700具有分頻電路(DIV) 206、 205、相位比較電 路(PD) 202、環(huán)路濾波器(LPF) 203、電壓控制振蕩電路(VCO ) 701, 并且一皮輸入輸入信號Inl和輸入信號In2,而且豐lT出輸出信號Out。
相位比較電路202 ^皮輸入信號clkl和信號clk2,而進4亍相位比 較。LPF203為低通濾波器，它使相位比較電路的輸出平均化。VCO701 具有被輸入電位VI以及輸入信號In2并生成電位V2和V3的參考電 3各702、以及4艮據(jù)電位V2和V3控制頻率的振蕩電路703。參考電路702 具有兩個N型晶體管706、 709和三個P型晶體管704、 705、 708。振 蕩電路703為五段結(jié)構(gòu)，每個段具有兩個N型晶體管和兩個P型晶體 管。分頻電路205 (設(shè)為N分頻電路)被輸入輸出信號Out,并生成
頻率為1/N的信號clk2。分頻電路206 (設(shè)為M分頻電路)被輸入輸 入信號Inl，并生成頻率為1/M的信號clkl。
圖7所示的PLL70G的自激振蕩頻率根據(jù)輸入信號In2而變化， 其特征在于開關(guān)707為開時的自激振蕩頻率低于開關(guān)707為關(guān)時的自 激振蕩頻率。下面說明該工作。
參考電路702根據(jù)P型晶體管704和N型晶體管706的串聯(lián)連接， 來決定相對于電位VI的電位V2,并根據(jù)P型晶體管708和N型晶體 管709的串聯(lián)連接來決定相對于電位V2的電位V3。參考電路702在 開關(guān)707為開時P型晶體管704和P型晶體管705并聯(lián)連接，因此有 增加P型晶體管704的溝道幅度的效果。在參考電路702中，P型晶 體管704的溝道幅度越大電位V2越高，而電位V3越低。因而，當開 關(guān)707為開時，電位V2為高，而電位V3為低。
此外，振蕩電路703的結(jié)構(gòu)為電位V3越高且電位V2越低，振蕩 頻率越低的結(jié)構(gòu)，因此當開關(guān)707為開時的自激振蕩頻率低于開關(guān)707 為關(guān)時的自激振蕩頻率。
通過使用圖7所示的結(jié)構(gòu)的PLL700,本發(fā)明的半導體器件可以改 善工作范圍。
例如，在無線芯片工作的期間中，將期間1的電源電壓設(shè)為Vddl, 將期間2的電源電壓i更為Vdd2 ( Vdd2>Vddl ),并夯支i史在雙方的期間中 當VCO701的自激振蕩頻率為一定時，工作范圍為最大。該情況相當 于在上述的數(shù)據(jù)發(fā)送期間中電源電壓發(fā)生變化的例子。
當在期間1中和在期間2中沒有PLL700的轉(zhuǎn)4奐時，在電源電壓 高的期間2中自激振蕩頻率為大。從而，在圖7所示的PLL700中， 通過使在期間2中的自激振蕩頻率比在期間1中的低，可以使期間1 和期間2的頻率一致，因而可以改善無線芯片的工作范圍。
通過采用這種結(jié)構(gòu)，在無線芯片發(fā)送數(shù)據(jù)的期間中，可以減低自 激振蕩頻率的波動。其結(jié)果，如上所述，圖7所示的本發(fā)明的PLL以 及內(nèi)置有該PLL的半導體器件能夠?qū)崿F(xiàn)廣的工作范圍。
通過使用這種PLL，在多個期間中，可以適應(yīng)于每個期間地構(gòu)成 PLL，而能夠?qū)崿F(xiàn)工作范圍廣的半導體器件。
注意，本實施例所示的半導體器件的結(jié)構(gòu)可以與本說明書中的其 他實施方式或?qū)嵤├镜陌雽w器件的結(jié)構(gòu)組合而實施。
實施例6
在本實施例中，基于與實施例5所示的例子同樣的目的，對不同 的電路結(jié)構(gòu)進行說明。
圖8示出本發(fā)明的半導體器件具有的PLL的電路結(jié)構(gòu)的例子。
在圖8中，PLL801具有分頻電路(DIV) 206、 205 、相位比較電 路(PD) 202、環(huán)路濾波器(LPF) 203、電壓控制振蕩電路(VCO ) 8 06 ， 并且^皮輸入輸入信號Inl和輸入信號In2,而且輸出輸出信號Out。
相位比較電路202祐:輸入信號clkl和信號clk2,而進^f亍相位比 較。LPF203為低通濾波器，它使相位比較電路的輸出平均化。VCO806 具有被輸入電位VI以及輸入信號In2并生成電位V2和V3的參考電 路802、以及才艮據(jù)電位V2和V3控制頻率的振蕩電路803。
參考電路802具有兩個N型晶體管和三個P型晶體管。振蕩電路 803為五段結(jié)構(gòu)，每個段具有兩個N型晶體管和兩個P型晶體管。此 外，振蕩電路803具有開關(guān)805和電容元件(C) 804。分頻電路205 (設(shè)為N分頻電路)被輸入輸出信號Out,并生成頻率為1/N的信號 clk2。分頻電路206 (設(shè)為M分頻電路)被輸入輸入信號Inl,并生 成頻率為1/M的信號clkl。
圖8所示的PLL801的自激振蕩頻率根據(jù)輸入信號In2而變化， 并且當開關(guān)805為開時的自激振蕩頻率低于開關(guān)805為關(guān)時的自激振 蕩頻率。這是因為當開關(guān)805為開時電容元件804作為振蕩電路803 的負載被追加的緣故。
通過使用圖8所示的結(jié)構(gòu)的PLL801，本發(fā)明的半導體器件可以改 善工作范圍。
例如，在無線芯片工作的期間中，將期間1的電源電壓設(shè)為Vddl, 將期間2的電源電壓設(shè)為Vdd2 (Vdd2>Vddl),并假設(shè)在雙方的期間中 當VCO806的自激振蕩頻率為一定時工作范圍為最大。該情況相當于 在上述的數(shù)據(jù)發(fā)送期間中電源電壓發(fā)生變化的例子。
當在期間1中和在期間2中沒有PLL801的轉(zhuǎn)換時，在電源電壓 高的期間2中自激振蕩頻率為大。從而，在圖8所示的PLL801中， 通過使在期間2中的自激振蕩頻率比在期間1中的低，可以使期間1 和期間2的頻率一致，因而可以改善無線芯片的工作范圍。
通過釆用這種結(jié)構(gòu)，在無線芯片發(fā)送數(shù)據(jù)的期間中，可以減低自激振蕩頻率的波動。其結(jié)果，如上所述，圖8所示的本發(fā)明的PLL以 及內(nèi)置有該PLL的半導體器件能夠?qū)崿F(xiàn)廣的工作范圍。
通過使用這種PLL,在多個期間中，可以適應(yīng)于每個期間地構(gòu)成 PLL,而能夠?qū)崿F(xiàn)工作范圍廣的半導體器件。
注意，本實施例所示的半導體器件的結(jié)構(gòu)可以與本說明書中的其 他實施方式或?qū)嵤├镜陌雽w器件的結(jié)構(gòu)組合而實施。
實施例7
在本實施例中，對在本發(fā)明的半導體器件中設(shè)置電池的例子，參 照附圖進行說明。
對本實施例所示的半導體器件的一個例子參照圖13進行說明。 圖13所示的半導體器件1501具有天線100、 1502、電源供給部1508、 信號處理部1507。
電源供l合部1508具有電源電^各1503、充電控制電^各1504、電池 1505、》文電控制電3各1506。此外，信號處理部1507具有解調(diào)電^各103、 調(diào)制電路104、 PLL105、邏輯電路106。
對信號處理部的工作進4亍it明。解調(diào)電^各103從來自天線100的 交流信號中抽出信息并輸出解調(diào)信號。例如，在采用振幅偏移鍵控法 (ASK)的情況下，解調(diào)電路103通過整流及濾波生成解調(diào)信號。調(diào) 制電路104被輸入調(diào)制信號，并通過負載調(diào)制等使半導體器件1501 的阻抗變化。其結(jié)果，無線芯片發(fā)送響應(yīng)信號。邏輯電路106被輸入 時鐘信號和解調(diào)信號，并輸出調(diào)制信號。邏輯電路106所具有的譯碼 電路107被輸入解調(diào)信號，并將接收信號轉(zhuǎn)換(譯碼)為"0" / 'T， 來生成數(shù)據(jù)信號，或識別SOF、 EOF來生成各種控制信號。邏輯電路106 除了具有譯碼電路之外還具有指令分析部、檢查電路(檢查接收數(shù)據(jù) 的匹配性)、存儲器、存儲控制電路、輸出電路(生成調(diào)制信號)等， 并按照接收了的數(shù)據(jù)進行處理。
PLL105被輸入作為解調(diào)電路103的輸出的解調(diào)信號和控制信號， 并且輸出成為邏輯電路106的標準的時鐘信號CLK?？刂菩盘枮橛勺g 碼電路107或邏輯電路106的其他部分生成的信號，其控制PLL105 的轉(zhuǎn)換。
注意，與在上述實施方式1中的圖1的結(jié)構(gòu)的主要差異點是半導 體器件1501中設(shè)有電源供給部1508。
此外，圖13中的信號處理部1507的電源由電池1505通過》丈電 控制電路1506而供給。
其次，對電源供給部1508的工作進行說明。電源電路1503將從 天線1502輸入的交流信號整流，并輸出平滑化了的電位VI。充電控 制電路1504被輸入平滑化了的電位，而開始對電池充電。充電控制 電路1504可以采用具有電壓檢測電路，當電位VI成為某一值以上時 開始充電的結(jié)構(gòu)。此外，為了防止對電池過充電，也可以采用輸入電 池的電位V2，當電位V2成為某一值以上時停止充電的結(jié)構(gòu)。
放電控制電路1506被輸入電池的電位V2,并輸出電源電壓Vdd。 放電控制電路1506可以采用具有電壓檢測電路，當電位V2成為某一 值以上時開始放電的結(jié)構(gòu)?；蛘叻烹娍刂齐娐?506具有電壓檢測電 路，當電位V2成為某一值以下時停止放電的結(jié)構(gòu)。
天線100設(shè)為適合于無線芯片的通訊規(guī)格的結(jié)構(gòu)。在通訊信號設(shè) 為13. 56MHz的情況下，天線100使用13. 56MHz頻帶用的天線(典型 的是線圈天線)。
此時，天線15 02也^f吏用13. 56MHz頻帶用的天線，也可以將用于 對電池1505充電的來自讀出/寫入器的電磁波的頻帶通用。在此情況 下，通過將用于充電的信號和用于通訊的信號設(shè)為同一個頻帶，可以 共用天線1502。通過使天線1502共有化，可以實現(xiàn)半導體器件的小 型化。
此外，天線1502可以采用接收外部隨機發(fā)生的電磁波的結(jié)構(gòu)。 在此情況下，天線1502接收外部隨機發(fā)生的微弱的電磁波，來一點 一點i也進刊-對電池15 05的充電。
通過上述，本發(fā)明可以設(shè)有能夠以無線的方式充電的電池。其結(jié) 果，通過使用電池電源，能夠?qū)崿F(xiàn)如擴大通訊范圍等的工作范圍廣的 無線芯片。
注意，本實施例所示的半導體器件的結(jié)構(gòu)可以與本說明書中的其 他實施方式或?qū)嵤├镜陌雽w器件的結(jié)構(gòu)組合而實施。
實施例8
對本實施例所示的半導體器件的一個例子參照圖14進行說明。 圖14所示的半導體器件1601具有天線100、 1602、電源供給部1608、 信號處理部1609。電源供給部1610具有電源電路1603、解調(diào)電路1604、調(diào)制電路 1605、充電電3各1606、；改電電路1611、充》文電控制電3各1607、電池 1608。此外，信號處理部1609具有電源電3各102、解調(diào)電^各103、調(diào) 制電i 各104、 PLL105、邏輯電3各106。
對信號處理部16 09的工作進行說明。電源電路102將來從天線10 0 輸入的交流信號整流，并生成預(yù)定的電壓。解調(diào)電路103從來自天線 100的交流信號中抽出信息并輸出解調(diào)信號。例如，在采用振幅偏移 鍵控法(ASK)的情況下，解調(diào)電路103通過整流及濾波生成解調(diào)信 號。調(diào)制電路104被輸入調(diào)制信號，并通過負載調(diào)制等使半導體器件 1601的阻抗變化。其結(jié)杲，無線芯片發(fā)送響應(yīng)信號。邏輯電路106被 輸入時鐘信號和解調(diào)信號，并輸出調(diào)制信號。邏輯電路106所具有的 譯碼電路107被輸入解調(diào)信號，而將接收信號轉(zhuǎn)換(譯碼)為"0" / "1"來生成數(shù)據(jù)信號，或識別SOF、 EOF來生成各種控制信號。邏輯 電路除了具有譯碼電路之外還具有指令分析部、檢查電路(檢查接收 數(shù)據(jù)的整合性)、存儲器、存儲控制電路、輸出電路(生成調(diào)制信號) 等，并按照接收了的數(shù)據(jù)進行處理。
PLL105被輸入作為解調(diào)電路103的輸出的解調(diào)信號和控制信號， 并且輸出成為邏輯電路的標準的時鐘信號CLK?？刂菩盘枮橛勺g碼電 路107或邏輯電路的其他部分生成的信號，其控制PLL105的轉(zhuǎn)換。
注意，與在上述實施方式1中的圖1的結(jié)構(gòu)的主要差異點是半導 體器件1601中設(shè)有電源供給部1610。
此外，在圖14中的信號處理部1609的電源從電源供l會部1610 供給。電源供給部161Q主要從電池供給電源。當電源電路1603作為 電源生成充足的電壓時，按照電源供給部1610的控制， 一部分或所 有的電源從電源電路102供給。
其次，對電源供皇合部1610的工作進行i兌明。電源電路1603將從 天線1602輸入的交流信號整流，并輸出平滑化了的電位。充電電路1606 被輸入平滑化了的電位，并按照充放電控制電路1607的控制，進行 電池1608的充電。；故電電3各1611 一皮輸入電池1608的電位，并4安照 充放電控制電路1607的控制，將電源電壓Vdd供給纟會信號處理部 1609。
充放電控制電路1607被輸入作為解調(diào)電路1604的輸出的解調(diào)信
號、電源電路1603的輸出電位VI、電源電路102的輸出電位V3、電 池1608的輸出電位V2,并將控制信號輸出到充電電路1606、放電電 路1611，輸出調(diào)制信號到調(diào)制電路1605。充放電控制電路1607根據(jù) 解調(diào)信號、以及從電源電路1603、 102、電池1608輸出的電位，控制 充放電的時機。此外，充放電控制電路1607將電池1608的充放電的 信息以調(diào)制信號輸出。
例如，充放電控制電路1607通過輸入解調(diào)信號，可以進4亍#4居 讀出/寫入器發(fā)送的信號的充放電，或可以設(shè)定進行充放電的工作的 條件。此外，通過輸入電位VI、 V2、 V3可以進行如下工作；當電池1608 的充電不夠充分，并且電源電路1603為可以充電的狀態(tài)時進行充電 的工作；當電源電路102的電位V2足夠作為信號處理部1609的電源 時，4f止,人電池1608的電源供纟合而/人電源電3各102供纟合電源。
注意，解調(diào)電路1604從來自天線1602的交流信號中抽出信息并 輸出解調(diào)信號。此外，解調(diào)電路1605被輸入調(diào)制信號，并通過負載 解調(diào)等使半導體器件1601的阻抗變化。其結(jié)果，無線芯片發(fā)送信號。
天線100設(shè)為適合于無線芯片的通訊規(guī)格的結(jié)構(gòu)。在通訊信號設(shè) 為13. 56MHz的情況下，天線100使用13. 56MHz頻帶用的天線(典型 的為線圈天線)。
此時，天線1602也使用13. 56MHz頻帶用的天線，也可以通用用 于對電池1608充電的來自讀出/寫入器的電磁波的頻帶。在此情況下， 通過將用于充電的信號和用于通訊的信號設(shè)為同一個頻帶，可以共同 使用天線1602。通過使天線1602共有化，可以實現(xiàn)半導體器件1601 的小型化。
此外，天線1602可以采用接收外部隨機產(chǎn)生的電^f茲波的結(jié)構(gòu)。 在此情況下，天線1602接收外部隨機產(chǎn)生的微弱的電磁波，來一點 一點地進4亍對電池1608的充電。
如此，本發(fā)明可以設(shè)有能夠以無線的方式充電的電池。其結(jié)果， 通過使用電池電源，能夠?qū)崿F(xiàn)如擴大通訊范圍等的工作范圍廣的無線
樸(X
心o
注意，本實施例所示的半導體器件的結(jié)構(gòu)可以與本說明書中的其
實施例9
在本實施方式中，說明本發(fā)明的半導體器件的利用方式之一的無 線芯片的用途。無線芯片例如可以安裝到紙幣、硬幣、有價證券類、 無記名債券類、證書類(駕照或居住證等)、包裝用容器類(包裝紙
或瓶子等)、記錄媒體(DVD軟件或錄像帶等)、交通工具類(自行車
等)、個人物品(書包或眼鏡等)、食品類、植物類、動物類、人體、 衣類、生活用品類、電子設(shè)備等的商品、貨運標簽等的物品中，其可
以用作所謂的ID簽條、ID標簽、或ID卡。電子設(shè)備指的是液晶顯示裝 置、EL顯示裝置、電視裝置(也簡稱為TV、 TV接收機或電視接收機)、 以及便攜電話等。下面，參照圖15A至15E說明本發(fā)明的應(yīng)用例子及附 帶有它們的商品的 一個例子。
圖15A是根據(jù)本發(fā)明的無線芯片的最終成品的狀態(tài)的 一個例子。 簽條襯紙3001 (剝離紙)上形成有多個內(nèi)置有無線芯片3002的ID簽條 3003。 ID簽條3003收納在容器3004內(nèi)。ID簽條3003上記有與商品或服 務(wù)有關(guān)的信息(商品名、牌子、商標、商標權(quán)人、銷售人、制造人等)。 另外，所內(nèi)置的無線芯片上附有該商品(或商品的種類)固有的ID號 碼，以可以容易發(fā)現(xiàn)違法4亍為如偽造、4曼犯知識產(chǎn)4又如商標4又、專利 權(quán)等、不正當竟爭等的行為。無線芯片內(nèi)可以輸入有在商品的容器或 簽條上記不完的龐大信息，例如，商品的產(chǎn)地、銷售地、品質(zhì)、原材 料、功能、用途、數(shù)量、形狀、價格、生產(chǎn)方法、使用方法、生產(chǎn)日 期、使用日期、食品保質(zhì)期限、使用說明、關(guān)于商品的知識財產(chǎn)信息 等，客商和消費者可以使用簡單的讀取器而訪問這些信息。此外，無 線芯片具有如下機理生產(chǎn)者可以容易進行改寫和消除等，而客商和 消費者不可以進行改寫和消除等。此外，也可以在無線芯片中設(shè)置顯 示部以顯示這些信息。
圖15B表示內(nèi)置有無線芯片3012的簽條狀的無線芯片3011。通過 在商品上附加無線芯片3011,可以容易管理商品。例如，在商品被偷 盜的情況下，可以通過跟蹤商品的去處而迅速找出犯人。如上所述那 樣，通過附加無線芯片，可以實現(xiàn)所謂的跟蹤能力(traceability) 高的商品的流通。
圖15C是內(nèi)置有無線芯片3022的ID卡3021的最終成品的狀態(tài)的一 個例子。作為所述ID卡3021，包括所有的卡片類，例如，現(xiàn)金卡、信 用卡、預(yù)付卡、電子車票、電子金錢、電話卡、會員卡等。此外，也可以在ID卡3021的表面上設(shè)置顯示部以顯示各種信息。
圖15D表示無記名債券3031的最終成品的狀態(tài)的一個例子。無線 芯片3032被埋在無記名債券3031中，其周圍由樹脂形成，以保護無線 芯片。這里，使用填料填充到所述樹脂中。可以與根據(jù)本發(fā)明的無線 芯片同樣的方法形成無記名債券3031。此外，作為所述無記名債券類， 包括郵票、票、券、入場券、商品票、購書券、文具券、啤酒券、米 券、各種禮券、各種服務(wù)券等，但是，當然不局限于此。另外，通過 將本發(fā)明的無線芯片3032設(shè)在紙幣、硬幣、有價證券類、無記名債券 類、證書類等中，可以提供認證功能。通過利用該認證功能，可以防 止偽造。
圖15E表示貼合有內(nèi)置了無線芯片3042的ID簽條3041的書籍 3043。本發(fā)明的無線芯片3042被貼合在表面上，或者被埋在內(nèi)部而固 定于物品。如圖15E所示，如果是書，就被埋在紙中，而如果是由有 機樹脂構(gòu)成的包裝，就被埋在該有機樹脂中，來固定于各物品。因為 本發(fā)明的無線芯片3042實現(xiàn)了小型、薄型、輕量，所以固定于物品之 后也不損壞其物品本身的設(shè)計性。
雖然這里未圖示, 但是通過將本發(fā)明的無線芯片提供于包裝用容器類、S錄媒體:個人物品、食品類、、衣類、生活用二;、電子設(shè)備
等，可以實現(xiàn)產(chǎn)品檢查系統(tǒng)等的系統(tǒng)效率化。另外，通過將無線芯片 提供于交通工具類，可以防止偽造和偷盜。另外，通過將無線芯片嵌 入到諸如動物等的活體中，可以容易地識別各個活體，例如通過將無 線標簽嵌入到諸如家畜等的活體中，可以容易識別出生年、性別、或
種類等° 、、，、 。、 "" 、、曰
發(fā)明的無線芯片具有廣的通訊范圍且即使在低溫或高溫的嚴酷環(huán)境中 也正常工作，因此可靠性和易用性高，而有效。
本說明書#4居2006年11月30日在日本專利局受理的日本專利 申請編號2006-323119而制作，所述申請內(nèi)容包括在本說明書中。
權(quán)利要求
1.一種半導體器件，包括鎖相環(huán)路，包括第一分頻電路；第二分頻電路；接收所述第一分頻電路的輸出及所述第二分頻電路的輸出的相位比較電路；接收所述相位比較電路的輸出，且按照被輸入的信號轉(zhuǎn)換時間常數(shù)的環(huán)路濾波器；以及接收所述環(huán)路濾波器的輸出，且對所述第二分頻電路供給輸出的電壓控制振蕩電路。
2. —種半導體器件，包括 鎖相環(huán)路，包括被輸入第一信號的第一分頻電路；按照第二信號轉(zhuǎn)換分頻數(shù)的第二分頻電路；接收所述第一分頻電路的輸出及所述第二分頻電路的輸出的 相位比較電路；接收所述相位比較電路的輸出的環(huán)路濾波器；以及接收所述環(huán)路濾波器的輸出，且對所述第二分頻電路供給相 對于所述第一信號頻率比為恒定的第三信號的電壓控制振蕩電路。
3. —種半導體器件，包括 鎖相環(huán)路，包括被輸入第一信號，且按照第二信號轉(zhuǎn)換第一分頻數(shù)的第一分頻電路；按照所述第二信號轉(zhuǎn)換第二分頻數(shù)的第二分頻電路； 接收所述第一分頻電路的輸出及所述第二分頻電路的輸出的相位比較電路；接收所述相位比較電路的輸出的環(huán)路濾波器；以及 接收所述環(huán)路濾波器的輸出，且榆出相對于所述第一信號頻率比為恒定的第三信號的電壓控制振蕩電路。
4. 一種半導體器件，包括 鎖相環(huán)路，包括第一分頻電路； 第二分頻電路；接收所述第一分頻電路的輸出及所述第二分頻電路的輸出的 相位比較電路；接收所迷相位比較電路的輸出的環(huán)路濾波器； 偏壓電路；以及按照信號接收所述環(huán)路濾波器的輸出或所述偏壓電路的輸 出，且對所述第二分頻電路供給輸出的電壓控制振蕩電路。
5. —種半導體器件，包括 鎖相環(huán)路，包括第一分頻電路； 第二分頻電路；接收所述第一分頻電路的輸出及所述第二分頻電路的輸出的 相位比較電路；接收所述相位比較電路的輸出的環(huán)路濾波器；以及接收所述環(huán)路濾波器的輸出，且對所述第二分頻電路供給輸 出的電壓控制振蕩電路，其中，電壓控制振蕩電路按照被輸入的信號轉(zhuǎn)換自激振蕩頻率。
6. 根據(jù)權(quán)利要求l所述的半導體器件，其還包括 通過解調(diào)從天線輸入的交流信號而輸出第一信號的解調(diào)電路； 通過譯碼所述第一信號而輸出第二信號的譯碼電路；以及 被輸入所述第 一信號及所述第二信號，且輸出第三信號的所述鎖相環(huán)^各，其中，所述第二信號在數(shù)據(jù)接收期間中和在數(shù)據(jù)發(fā)送期間中具有 不同的值，并且，所述鎖相環(huán)路的特性根據(jù)所述第二信號而變化。
7. 根據(jù)權(quán)利要求2所述的半導體器件，其還包括 通過解調(diào)從天線輸入的交流信號而輸出所述第一信號的解調(diào)電路；通過譯碼所述第一信號而輸出所述第二信號的譯碼電路；以及 被輸入所述第一信號及所述第二信號，且輸出所述第三信號的所述鎖相環(huán)路，其中，所述第二信號在數(shù)據(jù)接收期間中和在數(shù)據(jù)發(fā)送期間中具有 不同的值，并且，所述鎖相環(huán)路的特性根據(jù)所述第二信號而變化。
8. 根據(jù)權(quán)利要求3所述的半導體器件，其還包括 通過解調(diào)從天線輸入的交流信號而輸出所述第一信號的解調(diào)電路；通過譯碼所述第一信號而輸出所述第二信號的譯碼電路；以及 被輸入所述第一信號及所述第二信號，且輸出所述第三信號的所 述鎖相環(huán)路，其中，所述第二信號在數(shù)據(jù)接收期間中和在數(shù)據(jù)發(fā)送期間中具有 不同的值，并且所述鎖相環(huán)路的特性根據(jù)所述第二信號而變化。
9. 根據(jù)權(quán)利要求4所述的半導體器件，其還包括 通過解調(diào)從天線輸入的交流信號而輸出第一信號的解調(diào)電路； 通過譯碼所述第一信號而輸出第二信號的譯碼電路；以及 被輸入所述第 一信號及所述第二信號，且輸出第三信號的所述鎖相環(huán)路，其中，所述第二信號在數(shù)據(jù)接收期間中和在數(shù)據(jù)發(fā)送期間中具有 不同的值，并且，所述鎖相環(huán)路的特性根據(jù)所述第二信號而變化。
10. 根據(jù)權(quán)利要求5所述的半導體器件，其還包括通過解調(diào)從天線輸入的交流信號而輸出第一信號的解調(diào)電路； 通過譯碼所述第一信號而輸出第二信號的譯碼電路；以及被輸入所述第 一信號及所述第二信號，且輸出第三信號的所述鎖 相環(huán)路，其中，所述第二信號在數(shù)據(jù)接收期間中和在數(shù)據(jù)發(fā)送期間中具有 不同的值，并且，所述鎖相環(huán)路的特性根據(jù)所述第二信號而變化。
11. 根據(jù)權(quán)利要求1所述的半導體器件，其還包括通過解調(diào)從天線輸入的交流信號而輸出第一信號的解調(diào)電路； 輸出第二信號的存儲控制電路；以及被輸入所述第一信號及所述第二信號，且輸出第三信號的所述鎖 相環(huán)路，其中，所述第二信號在向存儲器寫入期間中和在從存儲器讀取期 間中具有不同的值，并且，所述鎖相環(huán)路的特性;f艮據(jù)所述第二信號而變化。
12. 根據(jù)權(quán)利要求2所述的半導體器件，其還包括通過解調(diào)從天線輸入的交流信號而輸出所迷第 一信號的解調(diào)電路；輸出所述第二信號的存儲控制電路；以及被輸入所述第一信號及所述第二信號，且輸出所述第三信號的所 述鎖相環(huán)路，其中，所述第二信號在向存儲器寫入期間中和在從存儲器讀取中 具有不同的值，并且，所述鎖相環(huán)路的特性根據(jù)所述第二信號而變化。
13. 根據(jù)權(quán)利要求3所述的半導體器件，其還包括 通過解調(diào)從天線輸入的交流信號而輸出所述第一信號的解調(diào)電路；輸出所述第二信號的存儲控制電路；以及被輸入所述第 一信號及所述第二信號，且輸出所述第三信號的所 述鎖相環(huán)路，其中，所述第二信號在向存儲器寫入期間中和在從存儲器讀取期 間中具有不同的值，并且，所述鎖相環(huán)路的特性根據(jù)所述第二信號而變化。
14. 根據(jù)權(quán)利要求4所述的半導體器件，其還包括通過解調(diào)從天線輸入的交流信號而輸出第 一信號的解調(diào)電路； 輸出第二信號的存儲控制電路；以及被輸入所述第 一信號及所述第二信號，且輸出第三信號的所述鎖 相環(huán)路，其中，所述第二信號在向存儲器寫入期間中和在從存儲器讀取期 間中具有不同的值，并且，所述鎖相環(huán)路的特性根據(jù)所述第二信號而變化。
15. 根據(jù)權(quán)利要求5所述的半導體器件，其還包括通過解調(diào)從天線輸入的交流信號而輸出第一信號的解調(diào)電路；輸出第二信號的存儲控制電路；以及被輸入所述第 一信號及所述第二信號，且輸出第三信號的所述鎖相環(huán)路，其中，所述第二信號在向存儲器寫入期間中和在從存儲器讀取期 間中具有不同的值，并且，所述鎖相環(huán)路的特性根據(jù)所述第二信號而變化。
16. 根據(jù)權(quán)利要求1所述的半導體器件，其中所述半導體器件和 連接到所述半導體器件的天線被適用于無線芯片。
17. 根據(jù)權(quán)利要求2所述的半導體器件，其中所述半導體器件和 連接到所述半導體器件的天線被適用于無線芯片。
18. 根據(jù)權(quán)利要求3所述的半導體器件，其中所述半導體器件和 連接到所述半導體器件的天線被適用于無線芯片。
19. 根據(jù)權(quán)利要求4所述的半導體器件，其中所述半導體器件和 連接到所述半導體器件的天線被適用于無線芯片。
20. 根據(jù)權(quán)利要求5所述的半導體器件，其中所述半導體器件和 連接到所述半導體器件的天線被適用于無線芯片。
全文摘要
本發(fā)明的目的在于提供工作范圍廣的PLL。而且，本發(fā)明的目的還在于通過內(nèi)置有這種PLL，來提供從通訊距離和溫度的方面來看工作范圍廣的半導體器件或無線芯片。本發(fā)明是一種半導體器件或一種無線芯片，其包括第一分頻電路；第二分頻電路；接收第一分頻電路的輸出及第二分頻電路的輸出的相位比較電路；接收相位比較電路的輸出并且按照被輸入的信號轉(zhuǎn)換時間常數(shù)的環(huán)路濾波器；以及接收環(huán)路濾波器的輸出并且向第二分頻電路提供輸出的電壓控制振蕩電路。
文檔編號H03L7/08GK101197572SQ200710196068
公開日2008年6月11日 申請日期2007年11月30日 優(yōu)先權(quán)日2006年11月30日
發(fā)明者加藤清, 松崎隆德 申請人:株式會社半導體能源研究所