專利名稱：電壓電平轉(zhuǎn)換電路以及包括該電路的顯示裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明的實(shí)施例涉及電壓電平轉(zhuǎn)換電路，以及包括該電壓電平轉(zhuǎn) 換電路的顯示裝置。尤其是，本發(fā)明的實(shí)施例涉及一種能夠獲得快 的上升和/或快的下降速度的電壓電平轉(zhuǎn)換電路，它用于壓擺輸出電 壓和/或以相當(dāng)?shù)偷某杀局圃?，還涉及一種包括該電壓電平轉(zhuǎn)換電路 的顯示裝置。
背景技術(shù)：
電壓電平轉(zhuǎn)換電路一般用于驅(qū)動(dòng)集成電路(IC)。例如，顯示屏的顯示驅(qū)動(dòng)器可以具有幾個(gè)至幾百個(gè)的輸出通道。各個(gè)輸出通道可 以壓擺的方式工作，以便于根據(jù)輸入的小的信號(hào)，輸出正常狀態(tài)中 的"高，，或者"低，，的電壓電平，和瞬時(shí)輸出不同于正常狀態(tài)中的 輸出電壓電平的"低"或者"高"的電壓電平，然后再輸出正常狀 態(tài)中的電壓電平。然而，傳統(tǒng)的電壓電平轉(zhuǎn)換電路一般都采用模擬開關(guān)，它包括具有復(fù)雜結(jié)構(gòu)的昂貴的半導(dǎo)體芯片或者相當(dāng)復(fù)雜的運(yùn)算放大器(OP-AMP) ，因此一般來說制造都相當(dāng)昂貴。此外，傳統(tǒng)的電壓電平轉(zhuǎn) 換電路的電壓壓擺輸出的幅度一般都是不足的。發(fā)明內(nèi)容因此，本發(fā)明的實(shí)施例提出了一種電壓電平轉(zhuǎn)換電路以及包括該 電壓電平轉(zhuǎn)換電路的顯示裝置，它基本克服了由于現(xiàn)有技術(shù)的限制 和缺點(diǎn)所引起的一個(gè)或者多個(gè)問題。因此，本發(fā)明 一 個(gè)實(shí)施例的特征是提供了 一種能夠獲得大的幅度 的電壓壓擺輸出的電壓電平轉(zhuǎn)換電路，以及一種包括該電壓電平轉(zhuǎn) 換電路的顯示裝置。因此，本發(fā)明 一個(gè)實(shí)施例的其它特征是提供了 一種使用相對廉價(jià) 器件并具有簡單結(jié)構(gòu)的電壓電平轉(zhuǎn)換電路，以及一種包括該電壓電 平轉(zhuǎn)換電路的顯示裝置。
本發(fā)明的上述和其它特征和優(yōu)點(diǎn)中的至少 一部分可以通過提供電壓電平轉(zhuǎn)換電路來實(shí)現(xiàn)，該電壓電平轉(zhuǎn)換電路可以包括第一開關(guān) 晶體管，它具有耦合于施加第一電壓的第一電源端的第一端和耦合 于輸入端的控制端；第二開關(guān)晶體管，它具有耦合于施加小于第一 電壓的第二電壓的第二電源端的第一端和耦合于輸入端的控制端；第三開關(guān)晶體管，它具有耦合于施加大于第一電壓的第三電壓的第 三電源端的第一端，耦合于輸出端的第二端，和耦合于第二開關(guān)晶 體管第二端的控制端；以及第四開關(guān)晶體管，它具有耦合于施加小 于第二電壓的第四電壓的第四電源端的第一端，耦合于輸出端的第 二端，和耦合于第一開關(guān)晶體管第二端的控制端。當(dāng)包括第一電壓的高電平輸入信號(hào)或者包括第二電壓的^f氐電平輸 入信號(hào)施加于輸入端時(shí)，通過放大第三電壓所獲得的高電平輸出信 號(hào)或者通過放大第四電壓所獲得的低電平輸出信號(hào)可以通過輸出端 輸出。該電路可以包括第一電阻器，它耦合于第一電源端和第一開關(guān) 晶體管的第一端；第二電阻器，它耦合于第二電源端和第二開關(guān)晶 體管的第一端；第三電阻器，它耦合于第三電源端和第三開關(guān)晶體 管的第一端；以及第四電阻器，它耦合于第四電源端和第四開關(guān)晶 體管的第一端。該電路可以至少包括一個(gè)第五電阻器和第六電阻器，第五電阻器 耦合于第三電源端和第三開關(guān)晶體管的控制端；第六電阻器耦合于 第四電源端和第四開關(guān)晶體管的控制端。第五電阻器可以具有大于 第三電阻器的阻值，以及第六電阻器可以具有大于第四電阻器的阻值。該電路可以包括第七電阻器，它耦合于輸入端和接地電壓。第二 電壓可以是接地電壓。第一至第四開關(guān)晶體管可以是雙極型晶體管。第一和第三開關(guān)晶 體管可以是p叩雙極型晶體管，而第二和第四開關(guān)晶體管可以是叩n 雙極型晶體管。第一至第四開關(guān)晶體管各自的第一端可以是發(fā)射極， 第一至第四開關(guān)晶體管各自的第二端可以是集電極，而第一至第四 開關(guān)晶體管各自的控制端可以是基極。該電路包括開關(guān)速度增強(qiáng)器件，各個(gè)器件耦合于第三雙極型晶體 管和第四雙極型晶體管。 該電路可以包括第一二極管，它具有耦合于第二雙極型晶體管 集電極的陰極和耦合于第三雙極型晶體管基極的陽極；第二二極管， 它具有耦合于第二雙極型晶體管集電極的陰極和耦合于第三雙極型 晶體管集電極的陽極；第三二極管，它具有耦合于第一雙極型晶體 管集電極的陽極和耦合于第四雙極型晶體管集電極的陰極；以及第 四二極管，它具有耦合于第一雙極型晶體管集電極的陽極和耦合于 第四雙極型晶體管基極的陰極。該電路可以包括第一肖特基二極管，它具有耦合于第三雙極型 晶體管基極的陰極和耦合于第三雙極型晶體管集電極的陽極；以及 第二肖特基二極管，它具有耦合于第四雙極型晶體管基極的陽極和 耦合于第四雙極型晶體管集電極的陰極。第一至第四晶體管可以是MOS晶體管。第一和第三開關(guān)晶體管 可以是PMOS晶體管，而第二和第四考核晶體管可以是NMOS晶體 管。第一至第四晶體管各自的第一端可以是源極，第一至第四晶體 管各自的第二端可以是漏極，而第一至第四晶體管各自的控制端可 以是柵極。至少一個(gè)第三開關(guān)晶體管可以是高電壓晶體管。本發(fā)明的上述和其它性能和優(yōu)點(diǎn)中的至少部分可以通過提供顯示 裝置來實(shí)現(xiàn)，該顯示裝置包括具有多個(gè)象素的顯示單元，以及包括 電壓電平轉(zhuǎn)換電路以便于驅(qū)動(dòng)多個(gè)象素的驅(qū)動(dòng)單元，其中所述電壓 電平轉(zhuǎn)換電路包括第一開關(guān)晶體管，它具有耦合于施加第一電壓 的第 一電源端的第 一端和耦合于輸入端的控制端；第二開關(guān)晶體管， 它具有耦合于施加小于第一電壓的第二電壓的第二電源端的第一端 和耦合于輸入端的控制端；第三開關(guān)晶體管，它具有耦合于施加大 于第一電壓的第三電壓的第三電源端的第一端，耦合于輸出端的第 二端，和耦合于第二開關(guān)晶體管第二端的控制端；以及第四開關(guān)晶 體管，它具有耦合于施加小于第二電壓的第四電壓的第四電源端的 第一端，耦合于輸出端的第二端，和耦合于第一開關(guān)晶體管第二端 的控制端。當(dāng)包括第一電壓的高電平輸入信號(hào)或者包括第二電壓的低電平輸 入信號(hào)施加于輸入端時(shí)，通過放大第三電壓所獲得的高電平輸出信 號(hào)或者通過放大第四電壓所獲得的低電平輸出信號(hào)可以通過輸出端 輸出。
該電壓電平轉(zhuǎn)換電路還可以包括第一電阻器，它耦合于第一電 源端和第一開關(guān)晶體管的第一端；第二電阻器，它耦合于第二電源 端和第二開關(guān)晶體管的第一端；第三電阻器，它耦合于第三電源端 和第三開關(guān)晶體管的第一端；以及第四電阻器，它耦合于第四電源 端和第四開關(guān)晶體管的第一端。附圖簡述本領(lǐng)域內(nèi)的熟練技術(shù)人士通過參考附圖的典型實(shí)施例的詳細(xì)描述 可以更加清晰地了解本發(fā)明的上述和其它性能和優(yōu)點(diǎn)，附圖包括

圖1示出了根據(jù)本發(fā)明一個(gè)典型實(shí)施例的電壓電平轉(zhuǎn)換電路的電 路圖；圖2示出了根據(jù)本發(fā)明另 一個(gè)典型實(shí)施例的電壓電平轉(zhuǎn)換電路的 電路圖；圖3示出了根據(jù)本發(fā)明又一個(gè)典型實(shí)施例的電壓電平轉(zhuǎn)換電路的 電路圖；以及圖4示出了根據(jù)本發(fā)明又一個(gè)典型實(shí)施例的電壓電平轉(zhuǎn)換電路的 電路圖。
具體實(shí)施方式
2006年9月19日向韓國知識(shí)產(chǎn)權(quán)局提交的題為"電壓電平轉(zhuǎn)換 電路和包括該電路的顯示裝置"的韓國專利申請No. 10-2006-0090456 以引用全文方式合并與此。以下將參考圖示說明了本發(fā)明典型實(shí)施例的附圖更加全面地討論本發(fā)明。然而，本發(fā)明可以包含各種不同的形式并且不應(yīng)該限制于 本文所闡述的實(shí)施例。此外，這些實(shí)施例的提供使得該披露更加全 面和完整，并將本發(fā)明的范圍告知本領(lǐng)域的技術(shù)人員。在整個(gè)說明 書中，類似的標(biāo)號(hào)表示相似的元件。圖1示出了根據(jù)本發(fā)明一個(gè)典型實(shí)施例的電壓電平轉(zhuǎn)換電路100 的電路圖。參考圖1，電壓電平轉(zhuǎn)換電路100可以包括第一電源端31,第 二電源端32，第三電源端33,第四電源端34,輸入端35,輸出端36, 第一至第四開關(guān)晶體管Q1至Q4，以及第一至第七電阻器R1至R7。第一電壓可以施加于第一電源端31,第二電壓可以小于第一電 壓并施加于第二電源端32。例如，在本發(fā)明的一些實(shí)施例中，第一 電壓可以是5V,而第二電壓可以是接地電壓。但是本發(fā)明的實(shí)施例 并不限于此。包括第一電壓的高電平輸入信號(hào)或者包括第二電壓的低電平輸入 信號(hào)可以施加于輸入端35。在本發(fā)明的一些實(shí)施例中，TTL電平 (0-5V)的低電壓可以施加于輸入端35。第三電壓+VCC可以大于第一電壓并可以施加于第三電源端33。 第四電壓-VEE可以小于第二電壓并可以施加于第四電源端34。在本發(fā)明的一些實(shí)施例中，通過放大第三電壓+VCC所獲得的高 電平輸出信號(hào)或者通過放大第四電壓-VEE所獲得的低電平輸出信號(hào) 可以輸出至輸出端36。在使用通用晶體管作為第三開關(guān)晶體管Q3的實(shí)施例中，第三電 壓+VCC可以上升到大約50V的最大電壓。在使用高電壓晶體管作 為第三開關(guān)晶體管Q3的實(shí)施例中，可以輸出大于50V的電壓。第一開關(guān)晶體管Ql可以是p叩雙極型晶體管。在采用pnp雙極 型晶體管作為第一開關(guān)晶體管Ql的這類實(shí)施例中，第一開關(guān)晶體管 Ql的發(fā)射極可以耦合于第一電源端31，其基極可以耦合于輸入端 35,以及其集電極可以耦合于第四開關(guān)晶體管Q4的基極。如果高電 平的第一電壓(例如，5V)施加于輸入端35，則第一開關(guān)晶體管Q1 可以截止。如果低電平的第二電壓(例如，0V)施加于輸入端35， 則第一開關(guān)晶體管Ql可以導(dǎo)通。第一電阻器Rl可以耦合在第一電源端31和第一開關(guān)晶體管Ql 的發(fā)射極之間。第一電阻器Rl可以限制第一開關(guān)晶體管Ql的發(fā)射 極電流和集電極電 流。第二開關(guān)晶體管Q2可以是叩n雙極型晶體管。在釆用npn雙極 型晶體管作為第二開關(guān)晶體管Q2的這類實(shí)施例中，第二開關(guān)晶體管 Q2的發(fā)射極可以耦合于第二電源端32，其基極可以耦合于輸入端 35，以及其集電極可以耦合于第三開關(guān)晶體管Q3的基極。當(dāng)高電平 的第一電壓(例如，5V)施加于輸入端35時(shí)，第二開關(guān)晶體管Q2 導(dǎo)通。當(dāng)?shù)碗娖降牡诙妷?例如，0V)施加于輸入端35時(shí)，第二 開關(guān)晶體管Q2可以截止。第二電阻器R2可以耦合在第二電源端32和第二開關(guān)晶體管Q2 的發(fā)射極之間。第二電阻器R2限制第二開關(guān)晶體管Q2的發(fā)射極電
流和集電極電流。第七電阻器R7的第一端可以耦合于接地電壓，其第二端可以耦合于第一開關(guān)晶體管Ql的基極和第二開關(guān)晶體管Q2的基極。當(dāng)輸 入端35開路時(shí)，第七電阻器R7可以允許0V電壓的應(yīng)用。第三開關(guān)晶體管Q3可以是pnp雙極型晶體管。在采用p叩雙極 型晶體管作為第三開關(guān)晶體管Q3的這類實(shí)施例中，第三開關(guān)晶體管Q3的發(fā)射極可以耦合于第三電源端33，其集電極可以耦合于輸出端 36,而其基極可以耦合于第二開關(guān)晶體管Q2的集電極。當(dāng)?shù)诙_關(guān) 晶體管Q2導(dǎo)通時(shí)，則第三開關(guān)晶體管Q3也可以導(dǎo)通。第三電阻器R3可以耦合在第三電源端33和第三開關(guān)晶體管Q3 的發(fā)射極之間。第三電阻器R3可以限制第三開關(guān)晶體管Q3的發(fā)射 極電流和集電極電 流。第五電阻器R5的第一端可以耦合于第三電源端33，其第二端可 以耦合于第三開關(guān)晶體管Q3的基極和第二開關(guān)晶體管Q2的集電極。 第五電阻器R5可以相第三開關(guān)晶體管Q3的基極和第二開關(guān)晶體管 Q2的集電極提供恒定的和/或基本恒定的電壓。當(dāng)?shù)诙_關(guān)晶體管Q2 導(dǎo)通時(shí)，可以將第三電壓+VCC減去第五電阻器R5的電壓降所獲得 的電壓提供給第三開關(guān)晶體管Q3的基極和第二開關(guān)晶體管Q2的集 電極，并因此第三開關(guān)晶體管Q3也導(dǎo)通。為了使第三開關(guān)晶體管Q3 導(dǎo)通，第五電阻器R5可以具有大于第三電阻器R3的阻值。第四開關(guān)晶體管Q4可以是叩n雙極型晶體管。在采用叩n雙極 型晶體管作為第四開關(guān)晶體管Q4的這類實(shí)施例中，第四開關(guān)晶體管 Q4的發(fā)射極可以耦合于第四電源端34，其集電極可以耦合于輸出端 36,而其基極可以耦合于第一開關(guān)晶體管Ql的集電極。當(dāng)?shù)谝婚_關(guān) 晶體管Q1導(dǎo)通時(shí)，第四開關(guān)晶體管Q4也可以導(dǎo)通。第四電阻器R4可以耦合在第四電源端34和第四開關(guān)晶體管Q4 的發(fā)射極之間。第四電阻器R4可以限制第四開關(guān)晶體管Q4的發(fā)射 才及電5危和集電纟及電 流。第六電阻器R6的第一端可以耦合于十第一端34，而其第二端可 以耦合于第四開關(guān)晶體管Q4的基極和第一開關(guān)晶體管Ql的集電極。 第六電阻器R6可以向第四開關(guān)晶體管Q4的基極和第一開關(guān)晶體管 Ql的集電極提供恒定的和/或基本恒定的電壓。當(dāng)?shù)谝婚_關(guān)晶體管Q1 導(dǎo)通時(shí)，則可以將由于第六電阻器R6的電壓降加上第四電壓-VEE所
獲得的電壓提供給第四開關(guān)晶體管Q4的基極和第一開關(guān)晶體管Ql 的集電極。因此，第四開關(guān)晶體管Q4也可以導(dǎo)通。為了使十開關(guān)晶 體管Q4導(dǎo)通，第六電阻器R6可以具有大于第四電阻器R4的阻值。以下將詳細(xì)討論圖1所示的典型實(shí)例電壓電平轉(zhuǎn)換電路100的典 型運(yùn)行情況。TTL電平(0-5V)的低電壓可以施加于輸入端35。在這種情況 下，例如，包括第一電壓(例如，5V)的高電平輸入信號(hào)或者包括 第二電壓(例如，0V)的低電平輸入信號(hào)可以施加于輸入端35。當(dāng)?shù)碗娖捷斎胄盘?hào)施加于輸入端35時(shí)，第一開關(guān)晶體管Ql可 以導(dǎo)通，而第二開關(guān)晶體管Q2可以截止。當(dāng)?shù)谝婚_關(guān)晶體管Q1導(dǎo) 通時(shí)，恒定的和/或基本恒定的電壓可以施加于第一開關(guān)晶體管Ql 的集電極和第四開關(guān)晶體管Q4的基極。因此，第四開關(guān)晶體管Q4 可以導(dǎo)通并且第四電壓-VEE可以通過輸出端36輸出。當(dāng)高電平輸入信號(hào)施加于輸入端35時(shí)，第一開關(guān)晶體管Ql可 以截止，而第二考核晶體管Q2可以導(dǎo)通。當(dāng)?shù)诙_關(guān)晶體管Q2導(dǎo) 通時(shí)，恒定的和/或基本恒定的電壓可以施加于第二開關(guān)晶體管Ql 的集電極和第三開關(guān)晶體管Q4的基極。因此，第三開關(guān)晶體管Q3 可以導(dǎo)通并且第三電壓+VCC可以通過輸出端36輸出。在使用通用晶體管作為第三開關(guān)晶體管Q3的實(shí)施例中，第三電 壓+VCC可以上升到大約50V的最大電壓，并由此輸出電壓壓擺可 以增加到大約50V的相當(dāng)高的電壓。在采用高電壓晶體管作為第三 開關(guān)晶體管Q3的實(shí)施例中，可以輸出大于50V的電壓，并由此輸出 電壓壓擺可以增加到大于50V的電壓。在本發(fā)明的實(shí)施例中，因?yàn)檩敵鲭妷嚎梢栽诘谌妷?VCC和第 四電壓-VEE之間擺動(dòng)，因此有可能通過改變第三電壓+VCC和第四 電壓-VEE來改變輸出電壓的壓擺。圖2示出了根據(jù)本發(fā)明另一個(gè)典型實(shí)施例的電壓電平轉(zhuǎn)換電路 200的電路圖。以下將主要只討論圖2所示的典型電壓電平轉(zhuǎn)換電路200和圖1 所示的典型電壓電平轉(zhuǎn)換電路IOO之間的差異。參考圖2，與圖1所示的典型電壓電平轉(zhuǎn)換電路100進(jìn)行比較， 圖2所示的典型電壓電平轉(zhuǎn)換電路200還可以包括第一至第四二極 管Dl至D4。第一二極管Dl的陰極可以耦合于第二開關(guān)晶體管Q2的集電極， 而其陽極可以耦合于第三開關(guān)晶體管Q3的集電極。第二二極管D2 的陰極可以耦合于第二開關(guān)晶體管Q2的集電極，而其陽極可以耦合 于第三開關(guān)晶體管Q3的集電極。第三二極管D3的陽極可以耦合于第一開關(guān)晶體管Ql的集電極， 而其陰極可以耦合于第四開關(guān)晶體管Q4的集電極。第四二極管D4 的陽極可以耦合于第一開關(guān)晶體管Ql的集電極，而其陰極可以耦合 于第四開關(guān)晶體管Q4的基極。當(dāng)?shù)谝恢恋谒亩O管Dl至D4采用圖2所示的耦合方式時(shí)，第 三雙極型晶體管Q3和第四雙極型晶體管Q4的開關(guān)速度可以顯著改 善。具體地說，例如，在第三雙極型晶體管Q3的發(fā)射極-基極電壓 進(jìn)入到飽和區(qū)域之前，第二二極管D2可以導(dǎo)通，從而將第三雙極型 晶體管Q3的基極電流旁路到第三雙極型晶體管Q3的集電極。其結(jié) 果是，第三雙極型晶體管Q3可以避免在飽和區(qū)域中工作，并因此可 以改善第三雙極型晶體管Q3的開關(guān)速度。同樣，在第四雙極型晶體管Q4的發(fā)射極-基極電壓進(jìn)入到飽和 區(qū)域之前，第三二極管D3可以導(dǎo)通，從而將第四雙極型晶體管Q4 的基極電流旁路到第四雙極型晶體管Q4的集電極。其結(jié)果是，第四 雙極型晶體管Q4可以避免在飽和區(qū)域中工作，并因此改善第四雙極 型晶體管Q4的開關(guān)速度。圖3示出了根據(jù)本發(fā)明又一個(gè)典型實(shí)施例的電壓電平轉(zhuǎn)換電路 300的電路圖。以下將主要只討論圖3所示的典型電壓電平轉(zhuǎn)換電路200和圖1 所示的典型電壓電平轉(zhuǎn)換電路IOO之間的差異。參考圖3,與圖1所示的典型電壓電平轉(zhuǎn)換電路IOO進(jìn)行比較， 圖3所示的典型電壓電平轉(zhuǎn)換電路300還可以包括第一肖特基二極 管SD1和第二肖特基二極管SD2,并且可以不包括第五電阻器R5 和第六電阻器R6。第一肖特基二極管SD1的陰極可以耦合于第三雙極型晶體管Q3 的基極，而其陽極可以耦合于第三雙極型晶體管Q3的集電極。第二肖特基二極管SD2的陽極可以耦合于第四雙極型晶體管Q4 的基極，而其陰極可以耦合于第四雙極型晶體管Q4的集電極。
當(dāng)?shù)谝恍ぬ鼗O管SD1和第二肖特基二極管S2都采用圖3所 示的耦合方式時(shí)，類似于圖2所說明的第一至第四二極管Dl至D4 的情況，第三雙極型晶體管Q3和第四雙極型晶體管Q4的開關(guān)速度 可以得到改善。在第三雙極型晶體管Q3的發(fā)射極-基極電壓進(jìn)入到飽和區(qū)域之 前，第一肖特基極管SD1可以導(dǎo)通，從而將第三雙極型晶體管Q3 的基極電流旁路到第三雙極型晶體管Q3的集電極。其結(jié)果是，第三 雙極型晶體管Q3可以避免在飽和區(qū)域中工作，并因此可以改善第三 雙極型晶體管Q3的開關(guān)速度。同樣，在第四雙極型晶體管Q4的發(fā)射極-基極電壓進(jìn)入到飽和 區(qū)域之前，第二肖特基二極管SD2可以導(dǎo)通，從而將第四雙極型晶 體管Q4的基極電流旁路到第四雙極型晶體管Q4的集電極。其結(jié)果 是，第四雙極型晶體管Q4可以避免在飽和區(qū)域中工作，并因此改善 第四雙極型晶體管Q4的開關(guān)速度。當(dāng)?shù)谝恢恋谒亩O管Dl至D4采用圖2所示的耦合方式時(shí)，或 者當(dāng)?shù)谝恍ぬ鼗O管SD1和第二肖特基二極管S2釆用圖3所示的 耦合方式時(shí)，輸出信號(hào)的上升時(shí)間周期和下降時(shí)間周期可以減小到 大約100ns。因此，圖2和圖3所示的典型電壓電平轉(zhuǎn)換電路200、 300 可以進(jìn)行高速的開關(guān)工作。圖4示出了根據(jù)本發(fā)明又一個(gè)典型實(shí)施例的電壓電平轉(zhuǎn)換電路 400的電路圖。以下將主要只討論圖4所示的典型電壓電平轉(zhuǎn)換電路400和圖1 所示的典型電壓電平轉(zhuǎn)換電路IOO之間的差異。參考圖4，與圖1所示的典型電壓電平轉(zhuǎn)換電路100進(jìn)行比較， 圖4所示的典型電壓電平轉(zhuǎn)換電路400還可以采用，例如，第一至 第四MOS晶體管Ml至M4，而不是例如p叩或者叩n雙極型晶體 管，來作為第一至第四開關(guān)晶體管Q1至Q4。第一開關(guān)晶體管Ml可以是PMOS晶體管。在采用PMOS晶體 管作為第一開關(guān)晶體管Ml的這類實(shí)施例中，第一開關(guān)晶體管Ml的 第一端可以通過第一電阻器R1耦合于第一電源端31，其柵極可以耦 合于輸入端35，而其第二端可以耦合于第四開關(guān)晶體管M4的柵極。第二開關(guān)晶體管M2可以是NMOS晶體管。在采用NMOS晶體 管作為第二開關(guān)晶體管M2的這類實(shí)施例中，第二開關(guān)晶體管M2的 第一端可以通過第二電阻器R2耦合于第二電源端32，其柵極可以耦 合于輸入端35,而其第二端可以耦合于第三開關(guān)晶體管M3的柵極。第三開關(guān)晶體管M3可以是PMOS晶體管。在采用PMOS晶體 管作為第三開關(guān)晶體管M3的這類實(shí)施例中，第三開關(guān)晶體管M3的 第一端可以通過第三電阻器R3耦合于第三電源端33，其第二端可以 耦合于輸出端，而其柵極可以耦合于第二開關(guān)晶體管M2的第二端。第四開關(guān)晶體管M4可以是NMOS晶體管。在采用NMOS晶體 管作為第四開關(guān)晶體管M4的這類實(shí)施例中，第四開關(guān)晶體管M4的 第一端可以通過第四電阻器R4耦合于第四電源端34，其第二端可以 耦合于輸出端，而其柵極可以耦合于第一開關(guān)晶體管M1的第二端。第一至第四開關(guān)晶體管Ml至M4的第一和第二端可以分別是源 極和漏極，然而，本發(fā)明的實(shí)施例并不限制與此。與包括模擬開關(guān)和OP - AMP的傳統(tǒng)電壓電平轉(zhuǎn)換電路相比較， 本發(fā)明的實(shí)施例可以提供一種能夠獲得具有大的幅度的電壓壓擺的 電壓電平轉(zhuǎn)換電路。本發(fā)明的實(shí)施例可以分別提供一種能夠使電壓壓擺輸出具有較快 和/或改善上升速度和下降速度的電壓電平轉(zhuǎn)換電路。本發(fā)明的實(shí)施例可以分別提供一種能夠采用相對廉價(jià)器件并因此 能夠以相對于傳統(tǒng)電壓電平轉(zhuǎn)換電路較低廉成本制造的電壓電平轉(zhuǎn) 換電路。應(yīng)該理解的是，盡管本文使用第一、第二等等術(shù)語來討-淪各種不 同的元件，但是這些元件應(yīng)該并不受這些術(shù)語的限制。這些術(shù)語的 使用只是用于元件之間的相互區(qū)分。例如，第一元件可以用于指定 第二元件，同樣，第二元件也可以用于指定第一元件，這些都不背 離本發(fā)明的范圍。正如本文所使用的，術(shù)語"和/或"包括一個(gè)或者 多個(gè)相關(guān)列舉術(shù)語的任何或者所有組合。應(yīng)該理解的是，當(dāng)一個(gè)元件稱之為"連接著"或"耦合于"另一 個(gè)元件時(shí)，該元件可以是直接連接或耦合其它元件或者可以存在著 中間元件。相反，當(dāng)一個(gè)元件稱之為"直接連接"或"直接耦合" 其它元件時(shí)，不存在著中間元件。用于討論在元件件之間關(guān)系的其 它文字應(yīng)該采用類似的方式來解釋(例如，"在…之間"與"直接 在...之間"，"相鄰"與"直接相鄰"，等等)。本文已經(jīng)揭示了本發(fā)明的典型實(shí)施例，盡管采用了專用的術(shù)語， 但是這些術(shù)語可以用于和解釋為普通和描述性的討論，而不是用于 限制的目的。因此，本領(lǐng)域內(nèi)熟練技術(shù)人士應(yīng)該理解的是，可以在 不背離后附權(quán)利要求所闡述的本發(fā)明的精神和范圍的條件下對形式 和細(xì)節(jié)作出各種不同的變化。
權(quán)利要求
1.一種電壓電平轉(zhuǎn)換電路，它包括第一開關(guān)晶體管，它具有耦合于施加第一電壓的第一電源端的第一端和耦合于輸入端的控制端；第二開關(guān)晶體管，它具有耦合于施加小于第一電壓的第二電壓的第二電源端的第一端和耦合于輸入端的控制端；第三開關(guān)晶體管，它具有耦合于施加大于第一電壓的第三電壓的第三電源端的第一端，耦合于輸出端的第二端，和耦合于第二開關(guān)晶體管第二端的控制端；以及，第四開關(guān)晶體管，它具有耦合于施加小于第二電壓的第四電壓的第四電源端的第一端，耦合于輸出端的第二端，和耦合于第一開關(guān)晶體管第二端的控制端。
2. 如權(quán)利要求1所述的電路，其特征在于，當(dāng)包括第一電壓的 高電平輸入信號(hào)或者包括第二電壓的低電平輸入信號(hào)施加于輸入端 時(shí)，通過放大第三電壓所獲得的高電平輸出信號(hào)或者通過放大第四 電壓所獲得的低電平輸出信號(hào)可以通過輸出端輸出。
3. 如權(quán)利要求1所述的電路，其特征在于，還包括第一電阻 器，它耦合于第一電源端和第一開關(guān)晶體管的第一端；第二電阻器， 它耦合于第二電源端和第二開關(guān)晶體管的第一端；第三電阻器，它 耦合于第三電源端和第三開關(guān)晶體管的第一端；以及第四電阻器，它耦合于第四電源端和第四開關(guān)晶體管的第一端。
4. 如權(quán)利要求3所述的電路，其特征在于，還包括至少一個(gè) 第五電阻器和第六電阻器，第五電阻器耦合于第三電源端和第三開 關(guān)晶體管的控制端；第六電阻器耦合于第四電源端和第四開關(guān)晶體 管的控制端。
5. 如權(quán)利要求4所述的電路，其特征在于，所述第五電阻器可 以具有大于第三電阻器的阻值，以及所述第六電阻器可以具有大于 第四電阻器的阻值。
6. 如權(quán)利要求l所述的電路，其特征在于，還包括第七電阻器， 它耦合于輸入端和接地電壓。
7. 如權(quán)利要求1所述的電路，其特征在于，所述第二電壓是接 地電壓。
8. 如權(quán)利要求1所述的電路，其特征在于，所述第一至第四開關(guān)晶體管是雙極型晶體管。
9. 如權(quán)利要求8所述的電路，其特征在于，所述第一和第三開 關(guān)晶體管是p叩雙極型晶體管，而所述第二和第四開關(guān)晶體管是叩n 雙極型晶體管。
10. 如權(quán)利要求8所述的電路，其特征在于，所述第一至第四開 關(guān)晶體管各自的第一端是發(fā)射極，所述第一至第四開關(guān)晶體管各自 的第二端是集電極，而所述第一至第四開關(guān)晶體管各自的控制端是 基極。
11. 如權(quán)利要求8所述的電路，其特征在于，還包括開關(guān)速度增 強(qiáng)器件且各自耦合于第三雙極型晶體管和第四雙極型晶體管。
12. 如權(quán)利要求IO所述的電路，其特征在于，還包括第一二極管，它具有耦合于第二雙極型晶體管集電極的陰極和耦 合于第三雙極型晶體管基極的陽極；第二二極管，它具有耦合于第二雙極型晶體管集電極的陰極和耦 合于第三雙極型晶體管集電極的陽極；第三二極管，它具有耦合于第一雙極型晶體管集電極的陽極和耦 合于第四雙極型晶體管集電極的陰極；以及，第四二極管，它具有耦合于第一雙極型晶體管集電極的陽極和耦 合于第四雙極型晶體管基極的陰極。
13. 如權(quán)利要求IO所述的電路，其特征在于，還包括第 一 肖特基二極管，它具有耦合于第三雙極型晶體管基極的陰極 和耦合于第三雙極型晶體管集電極的陽極；以及，第二肖特基二極管，它具有耦合于第四雙極型晶體管基極的陽極 和耦合于第四雙極型晶體管集電極的陰極。
14. 如權(quán)利要求l所述的電路，其特征在于，所述第一至第四晶 體管是MOS晶體管。
15. 如權(quán)利要求14所述的電路，其特征在于，所述第一和第三 開關(guān)晶體管是PMOS晶體管，而所述第二和第四考核晶體管是NMOS 晶體管。
16. 如權(quán)利要求14所述的電路，其特征在于，所述第一至第四 晶體管各自的第一端是源極，所述第一至第四晶體管各自的第二端 是漏極，而所述第一至第四晶體管各自的控制端是柵極。
17. 如權(quán)利要求l所述的電路，其特征在于，至少一個(gè)第三開關(guān) 晶 體管是高電壓晶體管。
18. —種顯示裝置，它包括具有多個(gè)象素的顯示單元，以及包括 電壓電平轉(zhuǎn)換電路以便于驅(qū)動(dòng)多個(gè)象素的驅(qū)動(dòng)單元，其中所述電壓 電平轉(zhuǎn)換電路包括第一開關(guān)晶體管，它具有耦合于施加第一電壓的第一電源端的第 一端和耦合于輸入端的控制端；第二開關(guān)晶體管，它具有耦合于施加小于第一電壓的第二電壓的 第二電源端的第一端和耦合于輸入端的控制端；第三開關(guān)晶體管，它具有耦合于施加大于第一電壓的第三電壓的 第三電源端的第一端，耦合于輸出端的第二端，和耦合于第二開關(guān) 晶體管第二端的控制端；以及，第四開關(guān)晶體管，它具有耦合于施加小于第二電壓的第四電壓的 第四電源端的第一端，耦合于輸出端的第二端，和耦合于第一開關(guān) 晶體管第二端的控制端。
19. 如權(quán)利要求18所述的顯示裝置，其特征在于，當(dāng)包括第一 電壓的高電平輸入信號(hào)或者包括第二電壓的低電平輸入信號(hào)施加于 輸入端時(shí)，通過放大第三電壓所獲得的高電平輸出信號(hào)或者通過放 大第四電壓所獲得的低電平輸出信號(hào)可以通過輸出端輸出。
20. 如權(quán)利要求18所述的顯示裝置，其特征在于，所述電壓電 平轉(zhuǎn)換電路還包括第一電阻器，它耦合于第一電源端和第一開關(guān) 晶體管的第一端；第二電阻器，它耦合于第二電源端和第二開關(guān)晶 體管的第一端；第三電阻器，它耦合于第三電源端和第三開關(guān)晶體 管的第一端；以及第四電阻器，它耦合于第四電源端和第四開關(guān)晶 體管的第一端。
全文摘要
一種電壓電平轉(zhuǎn)換電路可以包括第一開關(guān)晶體管，它具有耦合于施加第一電壓的第一電源端的第一端和耦合于輸入端的控制端；第二開關(guān)晶體管，它具有耦合于施加小于第一電壓的第二電壓的第二電源端的第一端和耦合于輸入端的控制端；第三開關(guān)晶體管，它具有耦合于施加大于第一電壓的第三電壓的第三電源端的第一端，耦合于輸出端的第二端，和耦合于第二開關(guān)晶體管第二端的控制端；以及第四開關(guān)晶體管，它具有耦合于施加小于第二電壓的第四電壓的第四電源端的第一端，耦合于輸出端的第二端，和耦合于第一開關(guān)晶體管第二端的控制端。
文檔編號(hào)H03K19/0175GK101150312SQ20071014004
公開日2008年3月26日 申請日期2007年8月3日 優(yōu)先權(quán)日2006年9月19日
發(fā)明者金道益 申請人:三星Sdi株式會(huì)社