專利名稱：數字模擬轉換器及其裝置與方法
技術領域：
本發(fā)明涉及一種電容式數字模擬轉換器(capacitor-based digital-to-analog converter (DAC)),特別是涉及一種操作在低供應電壓的數字模擬轉換器。
背景技術：
現有的高傳真音響(Hi-Fi audio)裝置一般以數字的形式來記錄聲音數 據，使得其錄放裝置需要數字模擬轉換器(digital-to-analog converter, DAC )。 在錄放期間，由于過度取樣(over-sampling)數字模擬轉換器的低成本、高 效能、以及高成品率，使得過度取樣數字模擬轉換器變?yōu)閺V泛使用。由于直 接電荷轉移(direct-charge transfer, DCT)對于時鐘才牛動(clock jitter)不靈 敏且具有低轉換速率(slew rate)的需求，直接電荷轉移是實施過度取樣數 字模擬轉換器的 一般方法之一 。圖l表示已知直接電荷轉移數字模擬轉換器10。直接電荷轉移數字模擬 轉換器IO是一種開關電容器(shiwtched-capacitor)電路。如圖1所示，多 個開關So至S4與電容器Q及C2以及運算放大器OP—起工作，其中，這些 開關控制直接電荷轉移數字模擬轉換器10內所有其它組件間的互動。為了 與其它電路合并于一個芯片上，直接電荷轉移數字模擬轉換器10通常以 CMOS制造技術的方式來實施，其中，PMOS晶體管、NMOS晶體管、以及 通柵(pass gate,由一個PMOS晶體管與一個NMOS晶體管所組成)為實施 開關的共同選擇組件。然而，當供應電壓低時，MOS開關會遭遇具有接近 供應電壓的一半電平的危險傳導信號。因此，設計具有低供應電壓的直接電 荷轉移數字模擬轉換器是不容易的。發(fā)明內容本發(fā)明提供一種數字模擬轉換器，其包括輸入電容器及模擬輸出電路。 輸入電容器根據數字輸入信號以及先前輸出模擬信號來儲存電荷取樣。模擬 輸出電路具有反饋電容器，以分享電荷取樣，且因此產生來自輸出節(jié)點的當
前輸出模擬信號。本發(fā)明還提供一種方法，用于數字模擬轉換器。首先，電荷取樣根據數 字輸入信號以及先前輸出電壓電平，而儲存輸入電容器。此電荷取樣接著由 反饋電容器所分享，以產生當前輸出電壓電平。本發(fā)明還提供一種裝置，其操作于第 一及第二階段且包括輸入電容器、 模擬輸出電路、以及傳送電阻器。輸入電容器具有第一及第二端。模擬輸出 電路包括反饋電容器以及運算放大器。運算放大器具有反相端、正相端、以 及輸出節(jié)點。反饋電容器耦接于輸出節(jié)點與反相端之間，且正相端連接于參 考電壓。傳送電阻器連接于輸入電容器的第一端與運算放大器的輸出節(jié)點。 在第 一階段，輸入電容器的第 一端根據模擬輸入信號而連接于兩電壓源的一 者，且輸入電容器的第二端連接至參考電壓。在第二階段，輸入電容器的第 一端與等電壓源分離，且輸入電容器的第二端與參考電壓分離并連接至運算 放大器的反相端。為使本發(fā)明的上述目的、特征和優(yōu)點能更明顯易懂，下文特舉一較佳實 施例，并結合附圖詳細說明如下。


圖l表示已知直接電荷轉移數字模擬轉換器。圖2a及圖2b分別表示圖1中在取樣階段與完成階段期間的直接電荷轉移數字模擬轉換器。圖3a及圖3b分別說明NMOS及PMOS開關。圖4說明當供應電壓減少時，MOS開關做為開關的缺點。圖5表示根據本發(fā)明實施例的直接電荷轉移數字模擬轉換器。圖6a及圖6b分別表示圖5中在取樣階段與完成階段期間的直接電荷轉移數字模擬轉換器。附圖符號說明10、 20 ~直接電荷轉移數字模擬轉換器；100 模擬輸出電路；d、 C2~電容器；GND 接地電壓；OP 運算放大器；Rp 傳送電阻器； Rs 導通電阻器； S0...S4 ~開關；Vin(t) 輸入電壓；V。(t) 當前輸出電壓；Vref 參考電壓；VDD 供應電壓；具體實施方式
為了對本發(fā)明能有更好的理解，首先來詳細說明圖1的直接電荷轉移數 字模擬轉換器10。一般而言，除了開關So及Sp圖1的每一開關不是接收反相時鐘信號 就是接收正相時鐘信號，且由一時鐘所控制。在圖1中， 一些時鐘控制開關 短路(short )，而其它則斷路(open);反之亦然。因此，對于直接電荷數字 模擬轉換器io而言，具有兩個操作階段，當正相時鐘信號處于低電平時， 發(fā)生取樣階段；當正相時鐘信號處于高電平時，則發(fā)生完成階段。圖2a及 2b分別表示在取樣及完成階段期間的圖1的直接電荷轉移數字模擬轉換器 10。圖2a中，即使忽略開關So及S,，開關So及S,—個短路，以根據將要 在當前的取樣階段期間內被轉換的當前數字信號，來將輸入電壓Vin(t)提供 至電容器C2的正端。舉例來說，假設當前數字信號為邏輯"1",開關So短 路，開關S!則斷路，使得輸入電壓Vin(t)等于電壓VDD的高電壓電平Vdd。 相反地，假設當前數字信號為邏輯"0"，開關So斷路，開關S,則短路，使 得輸入電壓VL(t)等于電壓GND的低電壓電平ground。在取樣階段，開關 S3短路，以將電容器C2的負端固定在一參考電壓Vref。因此，在取樣階段， 輸入電容器C2儲存了電荷取樣Q2Q,其正比于輸入電壓Vin(t)與參考電壓Vref 間的電壓差，如公式(1)所示Q20=C20*(Vm(t)-Vref)……(1)其中，C20表示電容器C2的電容值。同時間，如圖2a所示，開關S2及S4斷路，且運算放大器OP的反相及
正相輸入端與輸入電壓Vin(t)隔離且維持在改變至當前取樣階段前的狀態(tài)。之后，在最近的完成階段期間內，運算放大器OP的輸出電壓定義為V。(t-1); 且在下一接續(xù)的完成階段期間內，運算放大器OP的輸出電壓定義為V。(t)。 由于運算放大器OP的兩輸入端維持在與最近的完成階段期間內相同的狀態(tài) 下，運算放大器OP的輸出電壓則在當前的取樣階段內維持在V。(t-1)。運算 放大器OP的反相輸入端差不多維持在參考電壓Vref，且在此取樣階段期間， 在電容器d的正端的電荷C,o如公式(2)所示Q10=C10*(Vo(t-l)-Vref)……(2)其中，C,。表示電容器d的電容值。在圖2b的完成階段期間內，不論當前的數字信號，開關So及S,都為斷路。由于當開關S3斷路時開關S2及S4都為短路，因此可忽略開關S2及S4。由于電容器d及C2的負端僅彼此連接，電容器d及C2為并聯，且分享在電容器C,及C2的總電荷。在電容器d及C2的電荷重新分配，直到電容器d及C2具有相同的電壓降Vc，如公式(3)所示 VC=(Q10+Q20)/ (C10+C20)...…(3 )電容器C2與運算放大器OP—起作為模擬輸出電路100，用以輸出一模 擬電壓信號，且此模擬電壓信號在完成階段結束時，具有V。(t)的電壓電平。 電容器C2為一反饋電容器，分享在電容器C,的電荷取樣并提供反饋路徑， 以將運算放大器op的反相輸入端差不多維持在參考電壓Vref。完成階段的 輸出電壓電平V。(t)因此等于參考電壓Vref與跨越電容器c2的電壓降vc的組 合，如公式(4)所示V0(t)= Vc+Vref……(4)結合公式(1)至(4), V。(t)以公式(5)來表示V0(t)= (C10/ (C1()+C20))* V。(t-1)+ (C20/ (C1()+C2o))* Vin(t)...... ( 5 )因此，直接電荷轉移數字模擬轉換器10作為公式(5)所示的低通率波器，可將數字信號轉換為模擬信號V。(t)。如前所述，假使直接電荷轉移數字模擬轉換器10以CMOS工藝技術來實施，開關So至S4則為MOS開關，且假使供應電壓非常低，MOS開關則無法成功地傳導信號。圖3a及圖3b分別說明NMOS及PMOS開關，圖3a及圖3b的每一個的左側說明導通的MOS開關連接至一負載電容器，且右側顯示用來指示電
壓范圍的刻度，在此電壓范圍中，在導通的MOS開關的一端的電壓Vp可以 完全通過此導通的MOS開關，而到達位于導通的MOS開關的另一端的負 載電容器。如圖3a所示，當NMOS開關的柵極被施加供應電壓電平Vdd時， NMOS開關導通。圖3a右側的刻度上遮蔽(顏色較暗)的部分指示了只有 當電壓Vp低于(Vdd-Vtn)時，其可通過NMOS開關，其中，Vm為MOS開 關的閾值電壓。圖3a右側的刻度上未遮蔽的部分具有低于Vdd的Vt。電壓范 圍，且為一禁止范圍，在此禁止范圍內NMOS開關無法作為一個開關。同 樣地，圖3b右側的刻度上未遮蔽的部分具有高于接地電壓GND的V巾電壓 范圍，且顯示一禁止范圍，在此禁止范圍內PMOS開關無法作為一個開關。圖4說明當供應電壓減少時，MOS開關做為開關的缺點。即使每一 NMOS開關或每一 PMOS開關具有一禁止范圍，NMOS與PMOS開關的結 合可提供一個由接地電壓GND至供應電壓Vdd的連續(xù)全范圍，以傳送信號 電壓Vp。如圖4的左側所示，即使信號電壓Vp落在兩禁止范圍的一者，NMOS 與PMOS開關的至少一個作為一開關以傳送信號電壓Vp。當半導體技術提 升時，供應電壓則減少。圖4的右側指示出一個失效區(qū)D,在失效區(qū)D中， NMOS與PMOS開關都無法傳送信號電壓Vp。當電壓供應減少時，NMOS 與PMOS開關的閾值電壓相應地減少，但是一般而言，閾值電壓減少的速度 小于供應電壓的減少速度。因此，假使供應電壓減少至某一電平，如圖4的 右側所示，NMOS與PMOS開關的禁止范圍不會重迭，使得出現失效區(qū)D, 且在失效區(qū)D中，信號電壓Vp。無法通過NMOS與PMOS開關。換句話說， 假使信號電壓具有落在失效區(qū)D的機率，無論是NMOS、 PMOS開關、或 兩者組合，MOS開關無法被使用來傳送信號電壓。如圖1的直接電荷轉移數字模擬轉換器10的操作，由于PMOS與NMOS 開關都是設計來以固定電壓電平Vdd或GND來傳送信號電壓，因此每一開 關So及S,可以PMOS或NMOS開關來實現。假使參考電壓Vref隨意地設計 為Vdd或GND,開關S2及S3也可以PMOS或NMOS開關來實現。然而， 開關S4為獨特的，當電容器d的正端(等效于直接電荷轉移數字模擬轉換 器IO的輸出端)具有可能落于由GND至Vdd范圍內的電壓電平時，開關 S4其用來在完成階段期間內，在電容器d與C2的兩正端間向后或向前傳導 電荷。因此，假使直接電荷轉移數字模擬轉換器10的供應電壓非常低，開 關S4則無法以MOS開關來實施，否則，當信號電壓處于失效區(qū)時，開關S4
不能將在直接電荷轉移數字模擬轉換器10的輸出端的電壓信號傳送至電容 器C2。換句話說，圖1的直接電荷轉移數字模擬轉換器10無法以任何方便的且一般采用的CMOS工藝技術來實施。圖5表示根據本發(fā)明實施的直接電荷轉移數字模擬轉換器20。除了圖1 的開關S4以圖5的傳送電阻器Rp來取代，圖5的直接電荷轉移數字模擬轉 換器20實質上與圖1的直接電荷轉移數字模擬轉換器IO相同。為了方便說 明，圖1及圖5中相同的標號代表相同的組件。假使以傳統的CMOS工藝 技術來實施，傳送電阻器Rp來則可以為多晶硅電阻器、阱電阻、擴散電阻 等等。不像圖1的直接電荷轉移數字模擬轉換器10 —樣，圖5的直接電荷 轉移數字模擬轉換器20可與CMOS工藝技術兼容。圖5的直接電荷轉移數字模擬轉換器20的操作如下所述，以證明用傳 送電阻器Rp來取代開關S4,可產生使用的數字模擬轉換器。圖5的開關So至S3由時鐘信號所控制，如關于圖1的開關So至S3的先 前說明。因此，直接電荷轉移數字模擬轉換器20的取樣階段與完成階段交 替地發(fā)生。可以預期，圖6a相似于圖2a,不同之處在于傳送電阻器Rp耦接于運算 放大器OP的輸出端與電容器C2的正端之間，導通電阻器Rs耦接至輸入電壓V。(t)與電容器C2的正端。根據當前的數字信號，導通電阻器Rs為導通開關So或S！的等效電阻器。導通電阻器Rs與傳送電阻器Rp的電阻值分別定義 為Rw與RpQ。采用說明圖2a的原則，在當前的取樣P介段，圖6a的電容器C2儲存了電荷取樣Q2。，其正比于Ve(t)與Vref間的電壓差，如公式(6)所示Q20= C20*( Ve-Vref)……(6)其中，Ve為在當前的取樣階段期間內，在電容器C2的正端的電壓電平。導通電阻器Rs與傳送電阻器Rp彼此串聯，而形成一分壓器，此分壓器的兩端分別接收輸出電壓V。(t-1)與輸入電壓Vin(t)。由此分壓器所產生的電 壓Ve則是由輸出電壓V。(t-1)與輸入電壓Vm(t)所決定，且可以公式(7)來表示Ve=(Rp。/(Rs。+Rp0))*Vin(t)+ (Rs0/(Rs。+Rp。))*V。(t-l)…...(7 )因此，QM不僅受到輸入電壓Vin(t)影響，也受到輸出電壓V。(t-1)影響。圖6b相似于圖2b,不同之處在于傳送電阻器Rp耦接于運算放大器OP 的輸出端與電容器C2的正端之間，假使電阻值Rp0夠低，足以使得在當前的完成階段結束時，圖6b的直接電荷轉移數字模擬轉換器20的電荷分配達到 一個實質上穩(wěn)定的狀態(tài)，傳送電阻器Rp是微不足道的，且圖6b完全等于圖 2b。在此假設與采用圖2b相同的原理下，在當前的完成階段結束時，圖6b 的直接電荷轉移數字模擬轉換器20的輸出電壓V(t)可以公式(8 )表示 Vo(t)=(C10/(Cl0+C20))*Vo(t-l)+ (C20/( C10+C20))*Ve…...(8 ) 比較公式(8)與(5),只有少許的不同之處發(fā)生在此兩公式的最后變 量上。公式(8)的最后變量為Ve，而公式(5)的最后變量為Vin(t)。如公式(7)所示，Ve由VJt)與V。(t-l)以及相異的加權(Rso及RpQ)來決定。假使Rp。在與Rso比較之下為非常大時，在公式(7)中給予V。(t-1)的加權則接 近于O,使得來自V。(t-l)的影響可以忽略，而Ve實質上等于Vin(t)。因此， 公式(S)實質上相同于公式(5),證明了在圖5的直接電荷轉移數字模擬 轉換器20為實用的模擬數字轉換器，其實質上相同于圖1的直接電荷轉移 數字模擬轉換器io?？偟膩碚f，有兩個假設使得圖5的直接電荷轉移數字模擬轉換器20成 為實用的數字模擬轉換器。第 一個假定是，傳送電阻器Rp的電阻值RpO足 夠低，以穩(wěn)定在完成階段結束時的電荷重新分配。完成電荷重新分配而所需 的期間由具有所有相關組件的對應電路的RC時間常數來決定，在圖6b的 情況下，相關組件包括傳送電阻器Rp以及電容器C,及C2。假使RC時間常 數實質上低于此對應電路搡作的期間，在此期間后，則此對應電路視為穩(wěn)定 的。因此，建議Rp^(Cu)+C2())低于完成階段的完成期間1^的92%,或較佳 地低于完成階段的完成期間T^t的為88%,第二個假設是，傳送電阻器Rp 的電阻值Rpo相對大，足以忽視來自V。(t)的反饋的影響。此第二個假設可以 通過使Rpo遠大于Rso而滿足。建議RpQ大于RsQ的1000%,或較佳地大于 Rso的1500%。圖5的直接電荷轉移數字模擬轉換器20缺少圖1的開關S4，而圖1具 有一MOS開關，且無法正確地操作在低電壓應用上。直接電荷轉移數字模 擬轉換器20采用傳送電阻器Rp,使得直接電荷轉移數字模擬轉換器20可以 一般CMOS技術來實施，且可操作于低電壓應用。本發(fā)明雖以較佳實施例披露如上，然其并非用以限定本發(fā)明，本領域技術人員，在不脫離本發(fā)明的精神和范圍的前提下，當可做若千的更改與修飾， 因此本發(fā)明的保護范圍應以本申請的權利要求為準。
權利要求
1.一種數字模擬轉換器，包括一輸入電容器，用以根據一數字輸入信號以及一先前輸出模擬信號來儲存一電荷取樣；以及一模擬輸出電路，具有一反饋電容器，以分享該電荷取樣，且因此產生來自一輸出節(jié)點的一當前輸出模擬信號。
2. 如權利要求1所述的數字模擬轉換器，其中，該輸出節(jié)點通過一傳送 電阻器，不間斷地連接至該輸入電容器。
3. 如權利要求1所述的數字模擬轉換器，其中，該模擬輸出電路包括 一運算放大器，具有一反相端、 一正相端、以及該輸出節(jié)點，其中，該反饋電容器耦接于該輸出節(jié)點與該反相端之間，且該正相端施加一參考電 壓。
4. 如權利要求3所述的數字模擬轉換器還包括一第一開關，在一第一階段，用以提供該參考電壓至該輸入電容器的一 端；以及一第二開關，在一第二階段，用以將該正相輸入端連接至該輸入電容器。
5. 如權利要求1所述的數字模擬轉換器還包括兩個開關，受控于該數字輸入信號，所述開關的一個連接于該輸入電容 器與一第一電壓源之間，且所述開關的另一個連接于該輸入電容器與一第二電壓源之間，且該第二電壓源互補于該第一電壓源。
6. —種方法，用于數字模擬轉換器，包括根據一數字輸入信號以及一先前輸出電壓電平，儲存一電荷取樣于一輸 入電容器；以及使用一反饋電容器，以分享該電荷取樣，且因此產生來自一輸出節(jié)點的 一當前輸出電壓電平。
7. 如權利要求6所述的方法，還包括在該儲存及使用的步驟期間，將該反饋電容器的一端差不多地維持在一 參考電壓。
8. 如權利要求7項所述的方法，其中，該參考電壓為供應電壓Vdd或接 地電壓GND。
9. 如權利要求1所述的方法，其中，以連接于該反饋電阻器與該輸入電 阻器間的一電阻器的方法，該先前輸出電壓電平影響該電荷取樣。
10. —種裝置，操作于一第一及第二階段，包括 一輸入電容器，具有一第一及第二端； 一模擬輸出電路，包括一反饋電容器；以及一運算放大器，具有一反相端、 一正相端、以及一輸出節(jié)點，其中，該反饋電容器耦接于該輸出節(jié)點與該反相端之間，且該正相端 連接于一參考電壓；以及一傳送電阻器，.連接于該輸入電容器的該第一端與該運算放大器的該輸 出節(jié)點；其中，在該第一階段，該輸入電容器的該第一端根據一模擬輸入信號而 連接于兩電壓源的一者，且該輸入電容器的該第二端連接至該參考電壓；以 及其中，在該第二階段，該輸入電容器的該第一端與所述電壓源分離，且 該輸入電容器的該第二端與該參考電壓分離并連接至該運算放大器的該反 相端。
11. 如權利要求10所述的裝置還包括兩個開關，受控于該數字輸入信號，所述開關的一個連接于該輸入電容 器與一第一電壓源之間，且所述開關的另一個連接于該輸入電容器與一第二電壓源之間，且該第二電壓源互補于該第一電壓源。
12. 如權利要求11所述的裝置，其中，該傳送電阻器具有一電阻值Rpo, 所述開關的一個具有一導通電阻器RsQ，該反饋電容器與該輸入電容器的電 容值分別為C,。及C2。， Rp^(Cu)+C2o)為低于該第二階段的期間Tw的88% , 以及Rp。大于RsQ的1000 % 。
13. 如權利要求10所述的裝置還包括一第一開關，連接于該運算放大器的該反相端與該輸入電容器的該第二 端；以及. 一第二開關，連接于該輸入電容器的該第二端，以在該第一階段提供該 參考電壓。
全文摘要
一種數字模擬轉換器，兼容于COM技術且可操作于低電壓應用。輸入電容器根據數字輸入信號以及先前輸出模擬信號來儲存電荷取樣。模擬輸出電路具有反饋電容器，以分享電荷取樣，且因此產生來自輸出節(jié)點的當前輸出模擬信號。此輸出節(jié)點不間斷地通過傳送電阻器連接至該輸入電容器。
文檔編號H03M1/12GK101110592SQ20071011207
公開日2008年1月23日 申請日期2007年6月22日 優(yōu)先權日2006年7月17日
發(fā)明者吳立德 申請人:美商富迪科技股份有限公司