專利名稱：低電壓誤動作防止電路、方法、電源電路和電子設(shè)備的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及用于對輸入電壓進(jìn)行監(jiān)視并防止低電壓狀態(tài)下的電路和裝置的誤動作的低電壓誤動作防止技術(shù)。
背景技術(shù)：
近年來的移動電話、PDA(Personal Digital Assistant，個人數(shù)字輔助設(shè)備)、筆記本型個人電腦等各種電子設(shè)備中，搭載進(jìn)行數(shù)字信號處理的CPU(CentralProcessing Unit，中央處理單元)及其它的DSP(Digital Signal Processor，數(shù)字信號處理器)或者液晶面板、及其它的模擬電路等多個電路。這些電路從電池或使電池電壓穩(wěn)定的電源電路接受電力供給并進(jìn)行工作。
這里，電路中分別規(guī)定了穩(wěn)定工作保證電壓，如果提供的電壓在穩(wěn)定工作保證電壓以下，則該電路不正常工作。從而，這樣的電子設(shè)備中安裝用于監(jiān)視電池電壓等并控制各電路的啟動以及結(jié)束的時序的低電壓誤動作防止功能(Under Voltage Lock Out，以下稱作UVLO)。例如，專利文獻(xiàn)1、2中公開了相關(guān)技術(shù)。
日本特開2004-22947號公報[專利文獻(xiàn)2]日本特開2004-126922號公報UVLO電路將電池電壓等成為監(jiān)視對象的電壓(以下，也稱作監(jiān)視電壓)與規(guī)定的閾值電壓進(jìn)行比較，在電池電壓超過閾值電壓時，執(zhí)行規(guī)定的啟動時序(sequence)，此外，在電池電壓低于閾值電壓時，執(zhí)行規(guī)定的結(jié)束時序。專利文獻(xiàn)1中公開了以下技術(shù)使該閾值電壓具有遲滯特性，在監(jiān)視電壓為規(guī)定值以上時，使電路工作，在監(jiān)視電壓為遲滯特性的最低值時，停止工作。
本發(fā)明的發(fā)明者們對這樣的以往的具有遲滯特性的UVLO電路進(jìn)行研究的結(jié)果，認(rèn)識到以下的課題。
圖1是用于說明具有遲滯特性的UVLO電路的問題點(diǎn)的時序圖。圖1中從上面起依次表示電池電壓(監(jiān)視電壓)Vbat、閾值電壓Vth、表示電池電壓是否滿足規(guī)定電平的判定結(jié)果的UVLO信號S_UVLO、來自外部的通電(power-on)信號PWR_ON(以下也稱作啟動信號)。圖1以及后述的圖4的縱軸以及橫軸為了容易理解而被適當(dāng)?shù)胤糯?、縮小，而且表示的各波形為了容易理解而被簡化。
電池電壓Vbat在充電中緩慢上升，另一方面，隨著驅(qū)動負(fù)載、消耗電力而降低。電池電壓Vbat被與閾值電壓Vth進(jìn)行比較，該比較結(jié)果UVLO信號作為S_UVLO信號被生成。在圖1中，在Vbat＞Vth時，UVLO信號S_UVLO成為高電平。
閾值電壓Vth具有其值根據(jù)UVLO信號S_UVLO的邏輯值而變化的遲滯特性，在UVLO信號S_UVLO為高電平時，閾值電壓Vth被設(shè)定為第一電壓值Vth1，在UVLO信號S_UVLO為低電平時，閾值電壓Vth被設(shè)定為第二電壓值Vth2。這里，第一電壓值Vth1被設(shè)定為由UVLO電路控制的電路可從非啟動狀態(tài)轉(zhuǎn)移到啟動狀態(tài)的電壓的下限。另一方面，第二電壓值Vth2對應(yīng)于不能從非啟動狀態(tài)轉(zhuǎn)移到啟動狀態(tài)但可工作的電壓的下限而被設(shè)定。
在UVLO信號S_UVLO為高電平，即電池電壓Vbat為高于閾值電壓的狀態(tài)下，啟動信號PWR_ON成為高電平時，UVLO電路執(zhí)行規(guī)定的啟動時序。
在時刻t0以前，閾值電壓Vth被設(shè)定為第一電壓值Vth1。電池電壓Vbat通過充電而上升，在時刻t0，Vbat＞Vth1時，UVLO信號S_UVLO成為高電平，閾值電壓Vth轉(zhuǎn)換到第二電壓值Vth2。在UVLO信號S_UVLO為高電平的狀態(tài)下，指示電子設(shè)備的啟動的啟動信號PWR_ON成為高電平時，UVLO電路為了使電子設(shè)備工作而執(zhí)行預(yù)定的時序(時刻t1)，電子設(shè)備成為工作狀態(tài)。以上為通常的啟動時序。然后，在啟動信號PWR_ON成為低電平時，UVLO電路執(zhí)行規(guī)定的結(jié)束時序。
然后，考慮如時刻t3～t4所示，電池電壓Vbat通過放電而下降到第一電壓值Vth1和第二電壓值Vth2之間的電壓的情況。該情況下，UVLO電路引起問題。如果電池電壓Vbat不降低到第二電壓值Vth2，則UVLO信號S_UVLO繼續(xù)維持高電平。從而，閾值電壓Vth也被保持在第二電壓值Vth2。
在這樣的狀態(tài)下，在時刻t5，啟動信號PWR_ON成為高電平，在指示啟動時，UVLO電路執(zhí)行規(guī)定的啟動時序。但是，此時設(shè)想了如下的情況由于電池電壓Vbat低于第一電壓值Vth1，因此即使執(zhí)行啟動時序，CPU等負(fù)載電路也不能啟動，不正常工作。

發(fā)明內(nèi)容
本發(fā)明鑒于該課題而完成，其目的在于提供一種能夠根據(jù)監(jiān)視電壓的狀態(tài)來適當(dāng)?shù)貓?zhí)行啟動時序的低電壓誤動作防止電路。
本發(fā)明的某一方式涉及低電壓誤動作防止電路，監(jiān)視輸入電壓，并在該輸入電壓滿足規(guī)定的條件時，執(zhí)行規(guī)定的時序。該低電壓誤動作防止電路包括電壓比較部分，將輸入電壓與規(guī)定的閾值電壓進(jìn)行比較，并輸出比較信號；時序電路，接受從電壓比較部分輸出的比較信號和用于指示將搭載了低電壓誤動作防止電路的設(shè)備啟動的啟動信號，在輸入電壓為高于閾值電壓的狀態(tài)下，在由啟動信號指示啟動時，執(zhí)行規(guī)定的時序；以及電壓控制部分，基于比較信號和啟動信號，切換閾值電壓。
根據(jù)該方式，由于參照輸入電壓和閾值電壓的比較結(jié)果的比較信號以及啟動信號兩者來設(shè)定閾值電壓，因此能夠防止在本來不應(yīng)啟動的狀態(tài)下執(zhí)行啟動時序。
在某一方式中，電壓比較部分也可以包含可變電壓源，生成閾值電壓；以及比較器，將輸入電壓與可變電壓源生成的閾值電壓進(jìn)行比較，在輸入電壓高于閾值電壓時，輸出規(guī)定電平的比較信號。在該情況下，電壓控制部分也可以切換由可變電壓源生成的閾值電壓。
在某一方式中，電壓控制部分也可以根據(jù)比較信號以及啟動信號的邏輯值，將閾值電壓設(shè)定為第一電壓值、低于第一電壓值的第二電壓值的其中一個。例如，也可以對比較信號和啟動信號進(jìn)行規(guī)定的邏輯運(yùn)算，根據(jù)運(yùn)算結(jié)果，切換第一電壓值和第二電壓值。在該情況下，能夠適當(dāng)?shù)胤乐沟碗妷赫`動作。也可以將第一電壓值設(shè)定為由低電壓誤動作防止電路控制的電路可從非啟動狀態(tài)轉(zhuǎn)移到啟動狀態(tài)的電壓的下限，將第二電壓值對應(yīng)于不能從非啟動狀態(tài)轉(zhuǎn)移到啟動狀態(tài)但可工作的電壓的下限來設(shè)定。
在某一方式中，電壓控制部分也可以包含邏輯電路，用于在比較信號為規(guī)定電平，即表示輸入電壓高于閾值電壓的狀態(tài)的電平，并且由啟動信號指示了啟動的狀態(tài)下，輸出成為規(guī)定的第一電平的邏輯信號。也可以在邏輯信號為第一電平時，將閾值電壓設(shè)定為第二電壓值，在邏輯信號為與第一電平不同的第二電平時，將閾值電壓設(shè)定為第一電壓值。
在某一方式中，電壓控制部分也可以根據(jù)比較信號以及啟動信號的邏輯值，切換電壓比較部分中的閾值電壓具有遲滯的狀態(tài)和不具有遲滯的狀態(tài)。電壓控制部分也可以在輸入電壓高于閾值電壓的狀態(tài)下，在由啟動信號指示啟動時，對閾值電壓設(shè)定遲滯，在除此以外的狀態(tài)下，解除遲滯。
啟動信號也可以至少是與搭載了低電壓誤動作防止電路的設(shè)備的電源鍵的狀態(tài)對應(yīng)的信號。啟動信號也可以至少是與搭載了低電壓誤動作防止電路的設(shè)備的電池是否正在充電的狀態(tài)對應(yīng)的信號。啟動信號也可以至少是與搭載了低電壓誤動作防止電路的設(shè)備具有的連接器的連接狀態(tài)對應(yīng)的信號。
本發(fā)明的其它方式是將電源電壓穩(wěn)定后提供給負(fù)載的電源電路。該電源電路包括穩(wěn)壓電路，使電源電壓穩(wěn)定并提供給負(fù)載；以及上述任何一項的低電壓誤動作防止電路，將電源電壓作為輸入電壓進(jìn)行監(jiān)視，并控制穩(wěn)壓電路的開/關(guān)的時序。
根據(jù)該方式，能夠適當(dāng)?shù)貦z測低電壓狀態(tài)從而控制穩(wěn)壓電路的開/關(guān)，并且能夠正常地驅(qū)動與穩(wěn)壓電路連接的負(fù)載。
在某一方式中，上述電源電路也可以與穩(wěn)壓電路、低電壓誤動作防止電路一體集成在一個半導(dǎo)體襯底上?！耙惑w集成”包含電路的構(gòu)成元件全部形成在半導(dǎo)體襯底上的情況，和電路的主要構(gòu)成元件被一體集成的情況，也可以將一部分的電阻和電容器等設(shè)置在半導(dǎo)體襯底的外部以用于調(diào)節(jié)電路常數(shù)。通過將電源電路集成為一個LSI，從而能夠削減電路面積，同時電源電路的用戶不必意識到與內(nèi)部的低電壓誤動作防止有關(guān)的時序。
本發(fā)明的其它方式是電子設(shè)備。該電子設(shè)備包括電池和將電池電壓穩(wěn)定后提供給負(fù)載的上述電源電路。
根據(jù)該方式，即使在電池的電壓相應(yīng)于充放電而變動的情況下，也能夠適當(dāng)?shù)剡M(jìn)行低電壓誤動作防止。
本發(fā)明的其它方式是低電壓誤動作防止方法。該方法對輸入電壓進(jìn)行監(jiān)視，在該輸入電壓滿足規(guī)定的條件時，執(zhí)行規(guī)定的時序，包括以下步驟將輸入電壓與規(guī)定的閾值電壓進(jìn)行比較，在輸入電壓高于閾值電壓時，生成規(guī)定電平的比較信號；在比較信號為規(guī)定電平的狀態(tài)下，在指示啟動時序的執(zhí)行的啟動信號成為規(guī)定電平時，執(zhí)行規(guī)定的啟動時序；以及基于比較信號和啟動信號，切換閾值電壓。
某一方式的誤動作防止方法也可以具有以下的步驟根據(jù)比較信號以及啟動信號的邏輯值，將閾值電壓設(shè)定為第一電壓值、低于第一電壓值的第二電壓值的其中一個。此外，也可以還具有以下的步驟基于比較信號以及啟動信號，切換閾值電壓具有遲滯的狀態(tài)和不具有遲滯的狀態(tài)。
應(yīng)該注意的是上述結(jié)構(gòu)元件的任意組合和重新排列等都與本實(shí)施方式一樣有效，并且包含于本實(shí)施方式。
此外，本發(fā)明的綜述不必描述所有必要特征，因此本發(fā)明也可以是這些描述特征的亞組合。


下面參照附圖，僅以例子的方式來敘述實(shí)施例，附圖用于例示而非限定，在幾個附圖中，相似的元件被相似地標(biāo)號。
圖1是用于說明具有遲滯特性的UVLO電路的問題點(diǎn)的時序圖。
圖2是表示實(shí)施方式的UVLO電路的結(jié)構(gòu)的電路圖。
圖3是適于使用圖2的UVLO電路的電源電路以及電子設(shè)備整體的方框圖。
圖4是表示圖3的電子設(shè)備的啟動時的動作狀態(tài)的時序圖。
圖5是表示圖2的UVLO電路的其它結(jié)構(gòu)例子的電路圖。
具體實(shí)施例方式
下面基于優(yōu)選的實(shí)施例來敘述本發(fā)明，該實(shí)施例不是用來限制本發(fā)明的范圍而是用來對本發(fā)明進(jìn)行例示。實(shí)施例中的所有的特征以及它們的組合并不都是本發(fā)明所必需的。
以下，參照

本發(fā)明的實(shí)施方式的低電壓誤動作防止電路。對各附圖所示的同一或同等的構(gòu)成元件、部件、處理賦予同一標(biāo)號，并適當(dāng)省略重復(fù)的說明。
圖2是表示實(shí)施方式的UVLO電路10的結(jié)構(gòu)的電路圖。此外，圖3是適于使用圖2的UVLO電路10的電源電路100以及電子設(shè)備1000整體的方框圖。首先，參照圖3說明電子設(shè)備1000整體的結(jié)構(gòu)。電子設(shè)備1000例如是移動電話終端、PDA、筆記本型PC等電池驅(qū)動型的信息終端設(shè)備。電子設(shè)備1000包括電源電路100、電池200、CPU300。
CPU300是控制電子設(shè)備1000整體并執(zhí)行各種運(yùn)算處理的處理器，通過電源電路100提供的電源電壓Vdd1～Vdd3驅(qū)動。以下，電源電壓Vdd1～Vdd3也僅稱作Vdd。CPU300為了高效率工作，而被構(gòu)成為對每個電路塊以不同的電源電壓工作，此外電力提供也能夠單獨(dú)地開/關(guān)。例如，電源電壓Vdd1～Vdd3分別被提供給核心塊、存儲器塊、輸入輸出(I/O)塊。此外，從電源電路100對CPU300輸入重置信號RST。重置信號RST是從電源電路100對CPU300通知電源電壓Vdd的提供完成的意思，或者通知低電壓狀態(tài)的信號。
實(shí)際上，由電源電路100驅(qū)動的負(fù)載不限定于CPU300，也可以代替它，或者除了它以外，驅(qū)動其它的DSP或發(fā)光二極管等。
電池200是Li離子電池等二次電池，輸出2V到4.2V左右的電池電壓Vbat。電池電壓Vbat由于電力消耗而降低，同時通過充電而上升。
電源電路100作為輸入輸出用的端子，具有電池端子102、重置端子104、電源端子106、108、110、AC端子112。電池端子102上連接電池200。重置端子104、電源端子106、108、110都與CPU300連接。AC端子112連接到外部的電源電路。外部的電源電路例如是將商用交流電壓變換為直流電壓的所謂AC適配器。
對CPU300提供的電源電壓Vdd必須被穩(wěn)定為2V或者其以下的規(guī)定電壓。另一方面，電池200的電池電壓Vbat為2V～4.2V左右。因此，電源電路100將從電池200提供的電池電壓Vbat降壓，穩(wěn)定為與電池電壓Vbat的值無關(guān)的一定值，然后提供給CPU300。
電源電路100包括UVLO電路10、第一穩(wěn)壓電路30、第二穩(wěn)壓電路32、第三穩(wěn)壓電路34、充電電路40。AC端子112上連接AC適配器時，對充電電路40提供直流電壓Vext。此時，充電電路40對電池200提供充電電流，將電池200充電到4.2V左右。
經(jīng)由電池端子102對第一穩(wěn)壓電路30、第二穩(wěn)壓電路32、第三穩(wěn)壓電路34提供電池電壓Vbat。第一穩(wěn)壓電路30、第二穩(wěn)壓電路32、第三穩(wěn)壓電路34是線性穩(wěn)壓器，分別將電池電壓Vbat降壓而輸出穩(wěn)定了的電源電壓Vdd1～Vdd3，并經(jīng)由電源端子106、108、110輸出到CPU300。
UVLO電路10在被輸入作為輸入電壓的電池電壓Vbat的同時，輸出其電平根據(jù)電子設(shè)備1000的電源鍵的開、關(guān)狀態(tài)而變化的通電信號(以下也稱作啟動信號)PWR_ON。通電信號PWR_ON是用于指示電子設(shè)備1000的啟動的信號，因此以下也稱作啟動信號。
UVLO電路10監(jiān)視電池電壓Vbat，并判定被監(jiān)視的電池電壓Vbat是否滿足規(guī)定的條件。然后，UVLO電路10在電池電壓Vbat滿足了規(guī)定的條件的狀態(tài)下，在啟動信號PWR_ON成為高電平時，執(zhí)行規(guī)定的時序。在本實(shí)施方式中，UVLO電路10在電池電壓Vbat高于預(yù)定的閾值電壓時，將第一穩(wěn)壓電路30、第二穩(wěn)壓電路32、第三穩(wěn)壓電路34依次啟動，啟動完成后，對CPU300輸出重置信號RST。
從UVLO電路10對第一穩(wěn)壓電路30、第二穩(wěn)壓電路32、第三穩(wěn)壓電路34分別輸出第一時序信號SEQ1、第二時序信號SEQ2、第三時序信號SEQ3。UVLO電路10成為可啟動時，將第一時序信號SEQ1～第三時序信號SEQ3依次切換為高電平。第一穩(wěn)壓電路30～第三穩(wěn)壓電路34在被輸入高電平的時序信號SEQ1～SEQ3時，開始穩(wěn)定工作，輸出電源電壓Vdd1～Vdd3。
以下，返回圖2，詳細(xì)說明UVLO電路10的結(jié)構(gòu)以及工作。UVLO電路10具有電壓比較部分20、時序電路16、電壓控制部分18。
電壓比較部分20將作為輸入電壓的電池電壓Vbat與規(guī)定的閾值電壓Vth進(jìn)行比較，在Vbat＞Vth時，輸出成為高電平的UVLO信號(以下也稱作比較信號)S_UVLO。電壓比較部分20中的閾值電壓Vth根據(jù)電源電路100的狀態(tài)而被適當(dāng)切換。另外，電壓比較部分20也可以將電池電壓Vbat直接與閾值電壓Vth進(jìn)行比較，也可以通過電阻等分壓之后與閾值電壓Vth進(jìn)行比較。在本實(shí)施方式中，采用直接比較。
在本實(shí)施方式中，電壓比較部分20包含可變電壓源12、比較器14?？勺冸妷涸?2是可變電壓源，生成規(guī)定的閾值電壓Vth。在本實(shí)施方式中，閾值電壓Vth可切換第一電壓值Vth1和被設(shè)定得低于第一電壓值Vth1的第二電壓值Vth2。這里，第一電壓值Vth1被設(shè)定為高于CPU300可工作而且能夠從非啟動狀態(tài)轉(zhuǎn)移到啟動狀態(tài)的電壓。另一方面，第二電壓值Vth2被設(shè)定為高于不能從非啟動狀態(tài)轉(zhuǎn)移到啟動狀態(tài)的電壓但能工作的電壓。在該條件下設(shè)定第一、第二電壓值時，Vth1＞Vth2。第一電壓值Vth1、第二電壓值Vth2對應(yīng)于CPU300能穩(wěn)定地工作的電壓而適當(dāng)設(shè)定即可，例如，設(shè)定為Vth1＝2.4V、Vth2＝2.8V。
對比較器14輸入作為輸入電壓的電池電壓Vbat和由可變電壓源12生成的閾值電壓Vth。比較器14將電池電壓Vbat與閾值電壓Vth進(jìn)行比較，在Vbat＞Vth時輸出成為高電平的比較信號S_UVLO。比較信號S_UVLO被輸出到時序電路16以及電壓控制部分18。
時序電路16接受從比較器14輸出的比較信號S_UVLO和用于指示將搭載了UVLO電路10的電子設(shè)備1000啟動的啟動信號PWR_ON。在UVLO信號S_UVLO為高電平，即表示Vbat＞Vth的狀態(tài)下，在啟動信號PWR_ON成為高電平而指示驅(qū)動時，時序電路16將第一時序信號SEQ1～第三時序信號SEQ3依次設(shè)為高電平，然后將重置信號RST設(shè)為高電平。
電壓控制部分18基于UVLO信號S_UVLO以及啟動信號PWR_ON，切換由可變電壓源12生成的閾值電壓Vth。電壓控制部分18輸出與UVLO信號S_UVLO以及啟動信號PWR_ON的邏輯值對應(yīng)的邏輯信號(以下稱作電壓控制信號S_VCNT)。電壓控制部分18在UVLO信號S_UVLO為高電平并且啟動信號PWR_ON為高電平的狀態(tài)下，輸出成為高電平的電壓控制信號S_VCNT。即，在電池電壓Vbat高于閾值電壓Vth，并且指示了啟動的狀態(tài)下，電壓控制信號S_VCNT成為高電平。在本實(shí)施方式中，電壓控制部分18包含邏輯電路而構(gòu)成，將UVLO信號S_UVLO以及啟動信號PWR_ON的“與”作為電壓控制信號S_VCNT輸出。電壓控制部分18的功能最簡單地可以通過“與”門實(shí)現(xiàn)。
電壓控制信號S_VCNT被輸出到可變電壓源12?？勺冸妷涸?2在電壓控制信號S_VCNT為高電平時，將閾值電壓Vth設(shè)定為第二電壓值Vth2，在電壓控制信號S_VCNT為低電平時，將閾值電壓Vth設(shè)定為第一電壓值Vth1。
下面說明如以上這樣構(gòu)成的電源電路100的工作。圖4是表示包含本實(shí)施方式的UVLO電路10的電源電路100的啟動時的工作狀態(tài)的時序圖。實(shí)施方式的電源電路100的效果通過圖4和圖1的對比而變得更明確。
圖4從上面起依次表示電池電壓Vbat、閾值電壓Vth、比較信號S_UVLO、啟動信號PWR_ON、電壓控制信號S_VCNT。
在本實(shí)施方式中，如上所述，閾值電壓Vth根據(jù)電壓控制信號S_VCNT而被設(shè)定，在電壓控制信號S_VCNT為高電平時，被設(shè)定為第二電壓值Vth2，在低電平時被設(shè)定為第一電壓值Vth1。
在時刻t0以前，閾值電壓Vth被設(shè)定為第一電壓值Vth1。電池電壓Vbat通過充電而上升，在時刻t0成為Vbat＞Vth1時，比較信號S_UVLO成為高電平。此時，由于啟動信號PWR_ON為低電平，因此電壓控制信號S_VCNT維持低電平。
在時刻t1，在比較信號S_UVLO為高電平的狀態(tài)下，啟動信號PWR_ON為高電平時，UVLO電路10依次將第一時序信號SEQ1～第三時序信號SEQ3(未圖示)設(shè)為高電平，開始CPU300的工作。
在時刻t1，如果啟動信號PWR_ON為高電平，則電壓控制信號S_VCNT也成為高電平。其結(jié)果，電壓比較部分20中的閾值電壓Vth被設(shè)定為第二電壓值Vth2。
然后，在時刻t2，如果啟動信號PWR_ON成為低電平，則通過重置信號RST對CPU300通知該情況，并停止第一穩(wěn)壓電路30、第二穩(wěn)壓電路32、第三穩(wěn)壓電路34的工作，從而停止對CPU300提供電源。在該時刻t2，電壓控制信號S_VCNT轉(zhuǎn)變?yōu)榈碗娖剑撝惦妷篤th被設(shè)定為第一電壓值Vth1。然后，電池電壓Vbat開始降低，如果低于第一電壓值Vth1，則比較信號S_UVLO成為低電平。
如時刻t3～t4所示，電池電壓Vbat通過放電而下降到第一電壓值Vth1和第二電壓值Vth2之間的電壓。如圖1中說明的，在以往的具有遲滯的UVLO電路中，在該狀態(tài)下通過啟動信號指示了啟動的情況下產(chǎn)生問題。而在本實(shí)施方式的UVLO電路10中，消除了圖1的問題。以下，說明這一點(diǎn)。
在圖1即以往的具有遲滯的UVLO電路中，在電池電壓Vbat一度高于第一電壓值Vth1之后降低到Vth2＜Vbat＜Vth1的范圍的狀態(tài)下，閾值電壓Vth被持續(xù)保持在第二電壓值Vth2，因此比較信號S_UVLO繼續(xù)維持高電平。
另一方面，在本實(shí)施方式的UVLO電路10中，如圖4所示，在該狀態(tài)下比較信號S_UVLO成為低電平。此時，即使在時刻t5，啟動信號PWR_ON成為高電平，也會Vbat＜Vth，因此時序電路16不執(zhí)行啟動時序。
在時刻t6，如果電池電壓Vbat高于第一電壓值Vth1，則比較信號S_UVLO成為高電平。如果比較信號S_UVLO成為高電平，則電壓控制信號S_VCNT成為高電平，閾值電壓Vth被設(shè)定為第二電壓值Vth2。然后，電池電壓Vbat降低，在時刻t7如果低于第二電壓值Vth2，則比較信號S_UVLO成為低電平。此時，與時刻t2同樣，UVLO電路10執(zhí)行結(jié)束時序，并停止對CPU300提供電力。
此外，接受在時刻t7比較信號S_UVLO成為低電平的情況，電壓控制信號S_VCNT成為低電平，閾值電壓Vth再次被設(shè)定為第一電壓值Vth1。
這樣，根據(jù)本發(fā)明的UVLO電路10，由于除了比較信號S_UVLO之外還考慮啟動信號PWR_ON來設(shè)定閾值電壓Vth，因此如圖1的時刻t5這樣，能夠防止在電池電壓Vbat低于第一電壓值Vth1的狀態(tài)下，啟動時序被執(zhí)行的情況。進(jìn)而，由于根據(jù)UVLO電路10等待電池電壓Vbat高于第一電壓值Vth1的時刻t6，并立即執(zhí)行啟動時序，因此能夠可靠地啟動CPU300。
從其它觀點(diǎn)來看，本實(shí)施方式的UVLO電路10的工作也可以如下把握。著眼于圖4的時刻t4以后，Vbat＞Vth1時比較信號S_UVLO轉(zhuǎn)變?yōu)楦唠娖?時刻t6)，Vbat＜Vth2時比較信號S_UVLO轉(zhuǎn)變?yōu)榈碗娖?時刻t7)。這表示對閾值電壓Vth設(shè)定了遲滯。另一方面，著眼于時刻t0～t3的期間，Vbat＞Vth1時比較信號S_UVLO轉(zhuǎn)變?yōu)楦唠娖?時刻t0)，Vbat＜Vth1時比較信號S_UVLO轉(zhuǎn)變?yōu)榈碗娖?時刻t2)。這表示閾值電壓Vth的遲滯被解除。
從而，也可以把握為電壓控制部分18根據(jù)比較信號以及所述啟動信號的邏輯值切換閾值電壓Vth具有遲滯的狀態(tài)和不具有遲滯的狀態(tài)。更具體地說，電壓控制部分18在比較信號S_UVLO為高電平并且由啟動信號PWR_ON指示了啟動的狀態(tài)，即電壓控制信號S_VCNT為高電平的狀態(tài)下，對閾值電壓Vth設(shè)定遲滯，在除此以外的狀態(tài)，即電壓控制信號S_VCNT為低電平的狀態(tài)下，使第二電壓值Vth2無效，從而解除遲滯。
進(jìn)而，從該觀點(diǎn)來看，如果回顧圖2的電路則也可以有以下的變形例。電壓比較部分20構(gòu)成為根據(jù)啟動信號PWR_ON以及比較信號S_UVLO的邏輯值而能夠切換設(shè)定了遲滯的狀態(tài)和解除了的狀態(tài)。從而，將可變電壓源12構(gòu)成為輸出固定電壓的基準(zhǔn)電壓源，同時將比較器14構(gòu)成為遲滯比較器(hysteresis comparator)。例如，遲滯比較器能夠通過對一般的比較器施加正反饋而實(shí)現(xiàn)。電壓控制部分18也可以通過開/關(guān)該正反饋從而切換遲滯的開、關(guān)。在該情況下，也能夠得到與圖2的電路同樣的作用、效果。
另外，如上所述，UVLO電路10在時刻t1以及時刻t6開始規(guī)定的啟動時序，在時刻t2以及時刻t7執(zhí)行結(jié)束時序。這里，時刻t1以及時刻t6對應(yīng)于電壓控制信號S_VCNT的正沿，時刻t2以及時刻t7對應(yīng)于電壓控制信號S_VCNT的負(fù)沿。從而，時序電路16也可以參照電壓控制信號S_VCNT來實(shí)現(xiàn)啟動時序和結(jié)束時序的執(zhí)行。根據(jù)該意思，也可以將電壓控制信號S_VCNT稱作時序控制信號SEQ_ON。圖5是表示UVLO電路的其它結(jié)構(gòu)例子的電路圖。圖5的邏輯電路22對應(yīng)于圖2的電壓控制部分18。邏輯電壓22的輸出作為電壓控制信號S_VCNT被輸入到電壓比較部分20，同時作為時序控制信號SEQ_ON被輸入到時序電路16。時序電路16在時序控制信號SEQ_ON為高電平時執(zhí)行啟動時序，在成為低電平時執(zhí)行結(jié)束時序。通過圖5的UVLO電路10a也能夠得到與圖2的電路同樣的作用效果。
基于實(shí)施方式說明了本發(fā)明，但實(shí)施方式當(dāng)然僅表示了本發(fā)明的原理、應(yīng)用，實(shí)施方式中，在不脫離權(quán)利要求范圍所規(guī)定的本發(fā)明的思想的范圍內(nèi)，當(dāng)然能夠得到多個變形例或配置的變更。
例如，在實(shí)施方式中，說明了控制對CPU300提供電源電壓的時序的情況，但本發(fā)明不限定于此，也可以控制對其它電路塊的啟動、結(jié)束時序。
此外，電源電路100的第一穩(wěn)壓電路30～第三穩(wěn)壓電路34也可以是串連穩(wěn)壓器(LDOLow Drop Output)，還可以是開關(guān)穩(wěn)壓器。此外，也可以是電荷泵電路。
進(jìn)而，實(shí)施方式的UVLO電路10的用途不限定于電源電路100，也可以利用于監(jiān)視輸入電壓從而控制其它電路塊的啟動時序的各種應(yīng)用。
此外，由UVLO電路10監(jiān)視的輸入電壓不限定于從電池輸出的電壓，也可以是其它的電壓。此外，在實(shí)施方式中，作為啟動信號，是與電源鍵的狀態(tài)對應(yīng)的信號PWR_ON，但UVLO電路10也可以參照其它的啟動信號。例如，作為其它的啟動信號，也可以是對應(yīng)于電池200是否正在充電的狀態(tài)的信號。這例如可以根據(jù)是否對AC端子112提供了電壓來判定。此外，啟動信號也可以是與移動電話終端等中連接了手機(jī)等外部設(shè)備的擴(kuò)展連接器的連接狀態(tài)對應(yīng)的信號。此外，UVLO電路10也可以基于對這些多個啟動信號進(jìn)行了邏輯運(yùn)算的結(jié)果而得到的信號和比較信號S_UVLO，切換閾值電壓Vth。
此外，本實(shí)施方式中，高電平、低電平的邏輯值的設(shè)定是一例，通過由反相器適當(dāng)?shù)胤聪喽軌蜃杂勺兏?br> 雖然本發(fā)明的優(yōu)選實(shí)施例采用特定術(shù)語進(jìn)行了說明，但這些說明僅用于舉例的目的，應(yīng)該理解在不超出權(quán)利要求的精神和范圍的情況下可以得到改變和變更。
權(quán)利要求
1.一種低電壓誤動作防止電路，其對輸入電壓進(jìn)行監(jiān)視，在該輸入電壓滿足規(guī)定的條件時，執(zhí)行規(guī)定的時序，其特征在于，包括電壓比較部分，將所述輸入電壓與規(guī)定的閾值電壓進(jìn)行比較，并輸出比較信號；時序電路，接受從所述電壓比較部分輸出的所述比較信號和用于指示將搭載了所述低電壓誤動作防止電路的設(shè)備啟動的啟動信號，在所述輸入電壓高于所述閾值電壓的狀態(tài)下，在由所述啟動信號指示啟動時，執(zhí)行規(guī)定的時序；以及電壓控制部分，基于所述比較信號和所述啟動信號，切換所述閾值電壓。
2.如權(quán)利要求1所述的低電壓誤動作防止電路，其特征在于，所述電壓比較部分包含可變電壓源，生成所述閾值電壓；以及比較器，將所述輸入電壓與所述可變電壓源生成的所述閾值電壓進(jìn)行比較，在所述輸入電壓高于所述閾值電壓時，輸出規(guī)定電平的比較信號，所述電壓控制部分切換由所述可變電壓源生成的閾值電壓。
3.如權(quán)利要求2所述的低電壓誤動作防止電路，其特征在于，所述電壓控制部分根據(jù)所述比較信號以及所述啟動信號的邏輯值，將所述閾值電壓設(shè)定為第一電壓值、低于所述第一電壓值的第二電壓值的其中一個。
4.如權(quán)利要求3所述的低電壓誤動作防止電路，其特征在于，所述電壓控制部分包含邏輯電路，其用于在所述比較信號為所述規(guī)定電平，并且由所述啟動信號指示了啟動的狀態(tài)下，輸出成為規(guī)定的第一電平的邏輯信號，并且所述電壓控制部分在所述邏輯信號為所述第一電平時，將所述閾值電壓設(shè)定為所述第二電壓值，在所述邏輯信號為與所述第一電平不同的第二電平時，將所述閾值電壓設(shè)定為所述第一電壓值。
5.如權(quán)利要求1所述的低電壓誤動作防止電路，其特征在于，所述電壓控制部分根據(jù)所述比較信號以及所述啟動信號的邏輯值，切換所述電壓比較部分中的所述閾值電壓具有遲滯的狀態(tài)和不具有遲滯的狀態(tài)。
6.如權(quán)利要求5所述的低電壓誤動作防止電路，其特征在于，所述電壓控制部分在所述輸入電壓高于所述閾值電壓的狀態(tài)下，在由所述啟動信號指示啟動時，對所述電壓比較部分中的所述閾值電壓設(shè)定遲滯，在除此以外的狀態(tài)下，解除所述遲滯。
7.如權(quán)利要求1至6的任何一項所述的低電壓誤動作防止電路，其特征在于，所述啟動信號至少是與搭載了所述低電壓誤動作防止電路的設(shè)備的電源鍵的狀態(tài)對應(yīng)的信號。
8.如權(quán)利要求1至6的任何一項所述的低電壓誤動作防止電路，其特征在于，所述啟動信號至少是與搭載了所述低電壓誤動作防止電路的設(shè)備的電池是否正在充電的狀態(tài)對應(yīng)的信號。
9.如權(quán)利要求1至6的任何一項所述的低電壓誤動作防止電路，其特征在于，所述啟動信號至少是與搭載了所述低電壓誤動作防止電路的設(shè)備具有的連接器的連接狀態(tài)對應(yīng)的信號。
10.一種電源電路，使電源電壓穩(wěn)定之后提供給負(fù)載，其特征在于，包括穩(wěn)壓電路，使所述電源電壓穩(wěn)定并提供給所述負(fù)載；以及權(quán)利要求1至6的任何一項所述的低電壓誤動作防止電路，將所述電源電壓作為輸入電壓進(jìn)行監(jiān)視，并控制所述穩(wěn)壓電路的開/關(guān)的時序。
11.如權(quán)利要求10所述的電源電路，其特征在于，所述穩(wěn)壓電路和所述低電壓誤動作防止電路被一體集成在一個半導(dǎo)體襯底上。
12.一種電子設(shè)備，其特征在于，包括電池；以及權(quán)利要求10所述的電源電路，使所述電池的電壓穩(wěn)定之后提供給負(fù)載。
13.一種低電壓誤動作防止方法，其對輸入電壓進(jìn)行監(jiān)視，在該輸入電壓滿足規(guī)定的條件時，執(zhí)行規(guī)定的啟動時序，其特征在于，包括以下步驟將所述輸入電壓與規(guī)定的閾值電壓進(jìn)行比較，在所述輸入電壓高于所述閾值電壓時，生成規(guī)定電平的比較信號；在所述比較信號為所述規(guī)定電平的狀態(tài)下，在指示啟動時序的執(zhí)行的啟動信號成為規(guī)定電平時，執(zhí)行規(guī)定的啟動時序；以及基于所述比較信號和所述啟動信號，切換所述閾值電壓。
14.如權(quán)利要求13所述的低電壓誤動作防止方法，其特征在于，具有以下的步驟根據(jù)所述比較信號以及所述啟動信號的邏輯值，將所述閾值電壓設(shè)定為第一電壓值、低于所述第一電壓值的第二電壓值的其中一個。
15.如權(quán)利要求13所述的低電壓誤動作防止方法，其特征在于，還具有以下的步驟基于所述比較信號以及所述啟動信號，切換所述閾值電壓具有遲滯的狀態(tài)和不具有遲滯的狀態(tài)。
全文摘要
提供一種低電壓誤動作防止電路、方法、使用其的電源電路和電子設(shè)備，根據(jù)監(jiān)視電壓的狀態(tài)來適當(dāng)?shù)貓?zhí)行啟動時序。電壓比較部分(20)將電池電壓(Vbat)與規(guī)定的閾值電壓(Vth)進(jìn)行比較，并輸出比較信號(S_UVLO)。時序電路(16)接受比較信號(S_UVLO)和用于指示將搭載了UVLO電路(10)的設(shè)備啟動的啟動信號(PWR_ON)，在電池電壓(Vbat)高于閾值電壓(Vth)的狀態(tài)下，在由啟動信號(PWR_ON)指示啟動時，執(zhí)行規(guī)定的時序。電壓控制部分(18)基于比較信號(S_UVLO)和啟動信號(PWR_ON)，切換閾值電壓(Vth)。
文檔編號H03K17/22GK101071977SQ20071010090
公開日2007年11月14日 申請日期2007年4月28日 優(yōu)先權(quán)日2006年5月9日
發(fā)明者佐佐木義和, 橋本哲郎, 山本勛 申請人:羅姆股份有限公司