專利名稱：積分?jǐn)?shù)據(jù)接收方法及接收器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及到半導(dǎo)體器件，更具體地說，涉及到一種積分?jǐn)?shù)據(jù)接收方法，以及釆用該接 收方法的數(shù)據(jù)接收器，用以將接收到的與時鐘同步的數(shù)據(jù)信號進行積分來檢測接收到的數(shù) 據(jù)。
背景技術(shù)：
在國際上，小擺幅差分信號被廣泛應(yīng)用于高速系統(tǒng)的接口電路中，用以傳送高速數(shù)據(jù)信 號。目前有多種高速數(shù)據(jù)接收方法被提出，多數(shù)基于參考電壓比較原理，例如美國專利 6160423 (US Patent 6160423 )。
在上述專利文獻中，描述了一種利用單端電壓和時間基準(zhǔn)同步振蕩源5SPTi 以及它的
互補信號SSF77 來接收單端藪據(jù)輸入信號的方法。
上述專利文獻中所提出的數(shù)據(jù)接收器由兩個比較器的正輸入端同時接收單端輸入數(shù)據(jù) 信號SA^ ，上述兩個比較器的負(fù)輸入端分別接到和時間基準(zhǔn)同步振蕩的SSPT及及其反向信
號SS環(huán)上，而兩個比較器的輸出結(jié)果由選擇開關(guān)根據(jù)前一個周期所接收到的數(shù)據(jù)信號進 行選擇，作為檢測到的輸入數(shù)據(jù)信號。
SSF77 、 SSPTi 和SA^三個信號之間的關(guān)系為:初始時，單端數(shù)據(jù)輸入信號SA^在 邏輯高電平時與SSF77 相等，然后隨SSF77 —起轉(zhuǎn)換為邏輯低電平，并保持在低電平， 從而與5SF77 相等;然后再隨SSJTi —起轉(zhuǎn)換為高電平。再保持高電平，從而與SSF77 相等。
從上述SSKTi 、 SS削和SA^三個信號之間的關(guān)系描述可知，如果在當(dāng)前時鐘周期 內(nèi)檢測到的輸入數(shù)據(jù)信號和上一周期內(nèi)檢測到的輸入數(shù)據(jù)信號不同，則選擇開關(guān)將維持選擇同一個比較器的輸出結(jié)果作為輸出信號；如果當(dāng)前時鐘周期內(nèi)檢測到的輸入數(shù)據(jù)信號和上一 周期內(nèi)檢測到的輸入數(shù)據(jù)信號相同，則選擇開關(guān)將選擇另一個比較器的輸出結(jié)果作為輸出信 號。這樣才能保證電路的穩(wěn)定。
上述專利文獻所提出的數(shù)據(jù)接收方法無需使用接收傳統(tǒng)小擺幅單端信號所需要的高阻 抗VREF信號，使比較所必要的電壓擺幅降低，從而降低功耗。
然而，由于上述專利文獻所提出的數(shù)據(jù)接收方法仍然是基于比較器原理，對輸入信號上 的高頻噪聲抑制能力不強；同時，由于反相器的翻轉(zhuǎn)點會隨電路工藝、工作電壓和溫度的變 化而變化，所以接收的數(shù)據(jù)不能保證精確地被探測到。另外，如果比較器的輸入信號電平較 低，則也很難精確探測所接收的數(shù)據(jù)。

發(fā)明內(nèi)容
本發(fā)明的目的是在于提供一種積分?jǐn)?shù)據(jù)接收方法，基于積分采樣原理，和傳統(tǒng)的基于比 較器原理的數(shù)據(jù)接收方法相比，其主要優(yōu)點是方法簡便易行，接收數(shù)據(jù)準(zhǔn)確度高，無需提 供基準(zhǔn)電壓，能有效克服輸入信號上高頻噪聲干擾對接收數(shù)據(jù)精度的影響，因此更適合用于 接收高速數(shù)據(jù)信號。
本發(fā)明的另一目的是在于提供一種積分?jǐn)?shù)據(jù)接收器，其結(jié)構(gòu)簡單，操作簡便，接收數(shù)據(jù) 準(zhǔn)確度高。和傳統(tǒng)的基于比較器原理的數(shù)據(jù)接收方法相比，其主要優(yōu)點是采用積分采樣技 術(shù)，無需提供參考電壓，能有效抑制輸入信號上高頻噪聲干擾對數(shù)據(jù)接收精度的影響，更適
合用于接收高速數(shù)據(jù)信號；可以通過調(diào)整接收器中的coivr及o丄信號來補償電路工藝、電
源電壓和溫度的變化，且通過調(diào)整電容的放電速率來確保輸入信號在一個時鐘周期內(nèi)能夠被 捕獲；積分精度僅依賴于電路中一對適度匹配的電容，因此對電路工藝的依賴性較弱。
為了達到上述目的，本發(fā)明采用以下技術(shù)措施
一種數(shù)據(jù)接收方法，采用積分采樣技術(shù)，其步驟為-(a)在一個時鐘信號響應(yīng)內(nèi)，積分并放大N對(N為自然數(shù))輸入差分(或單端)信號，并在一個時鐘信號響應(yīng)內(nèi)輸出至少一對差分信號的積分結(jié)果。
(b)在一個時鐘信號響應(yīng)內(nèi)，檢測并放大至少一對輸入差分(或單端)信號的積分結(jié) 果，并將其作為檢測到的數(shù)據(jù)值鎖存輸出。
以上兩個步驟中，第一個步驟保證了輸入信號的差值在規(guī)定時間內(nèi)被積分，并將積分結(jié) 果輸出，濾掉了輸入高頻噪聲的干擾；第二個步驟保證了積分結(jié)果在規(guī)定時間內(nèi)被檢測放大 并鎖存輸出，使接收器能可靠輸出檢測到的數(shù)據(jù)。
一種實現(xiàn)所述積分?jǐn)?shù)據(jù)接收方法的數(shù)據(jù)接收器，其結(jié)構(gòu)關(guān)系為，包括
(a) 第一級積分電路，包括積分元件、充電元件和放電元件，以及相應(yīng)的控制信號， 用以接收N對(N為自然數(shù))輸入的差分(或單端)數(shù)據(jù)信號并將其差值積分；
(b) 第二級檢測放大電路，包括檢測放大元件和鎖存輸出元件兩部分。檢測放大元件 的輸入連接到所述第一級積分電路的輸出上，用以檢測放大第一級的積分結(jié)果；鎖存輸出元 件的輸入連接在檢測放大元件的輸出上，用以將檢測放大結(jié)果鎖存輸出。
根據(jù)本發(fā)明，可以提供一種適用于高速IO接口的數(shù)據(jù)接收器，與傳統(tǒng)的數(shù)據(jù)接收器相 比，其主要優(yōu)點是
(a) 結(jié)構(gòu)簡單，操作簡便，接收數(shù)據(jù)準(zhǔn)確度高；
(b) 采用積分采樣技術(shù)，無需提供參考電壓，能有效抑制輸入信號上高頻噪聲干擾對 數(shù)據(jù)接收精度的影響；
(c) 可以通過調(diào)整電路中的COiV77 0丄信號來補償電路工藝、電源電壓和溫度的變化， 且通過調(diào)整電容的放電速率來確保輸入信號在一個時鐘周期內(nèi)能夠被捕獲；
(d) 積分精度僅依賴于電路中一對適度匹配的電容，因此對電路工藝的依賴性較弱。


圖1為本發(fā)明中積分?jǐn)?shù)據(jù)接收器的結(jié)構(gòu)示意圖；圖2為本發(fā)明中積分電路的具體實施方式
的電路示意圖3為本發(fā)明中檢測放大電路的具體實施方式
的電路示意圖4為本發(fā)明中積分?jǐn)?shù)據(jù)接收方法的示意圖。
具體實施例方式
下面結(jié)合附圖對本發(fā)明作進一步詳細(xì)描述
圖4是本發(fā)明中積分?jǐn)?shù)據(jù)接收方法的示意圖。從圖4中可知，該接收方法由兩個步驟實
現(xiàn)
A. 在一個時鐘信號響應(yīng)內(nèi)，積分并放大N對(N為自然數(shù))輸入差分(或單端)信號，
并在一個時鐘信號響應(yīng)內(nèi)輸出至少一對差分信號的積分結(jié)果。更具體地說，是在一個時鐘信 號周期內(nèi)的第一階段將至少一對差分信號的電平預(yù)充至電源電壓，在一個時鐘信號周期內(nèi)的 第二階段將輸入數(shù)據(jù)信號的差值進行積分，并將積分結(jié)果輸出。
B. 在一個時鐘信號響應(yīng)內(nèi)，檢測并放大至少一對輸入差分(或單端)信號的積分結(jié)果， 并將其作為檢測到的數(shù)據(jù)值鎖存輸出。更具體地說，是在一個時鐘信號周期內(nèi)的第二階段將 至少一對輸入差分(或單端)信號的積分結(jié)果檢測放大，并在一個時鐘信號周期內(nèi)的第一階 段將放大信號鎖存輸出。
以上兩個步驟中，第一個步驟保證了輸入信號的差值在規(guī)定時間內(nèi)被積分，并將積分結(jié) 果輸出，濾掉了輸入高頻噪聲的干擾；第二個步驟保證了積分結(jié)果在規(guī)定時間內(nèi)被檢測放大 并鎖存輸出，使接收器能可靠輸出檢測到的數(shù)據(jù)。
圖1是本發(fā)明的積分?jǐn)?shù)據(jù)接收器的結(jié)構(gòu)示意圖。從圖1中可知，本發(fā)明的積分?jǐn)?shù)據(jù)接收
器包括積分電路11和檢測放大電路12兩個部分。其中，積分電路11從輸入端子D/和^7 接收N對(N為自然數(shù))差分?jǐn)?shù)據(jù)輸入信號，并在時鐘同步信號S77 OAE的作用下將輸入 信號的差值進行積分，另外，積分電路11還通過C07V77 0丄信號控制積分量，用以對不同 電路工藝、工作電壓及溫度的變化進行補償；檢測放大電路12在時鐘同步信號577 05￡的
8作用下，從所述積分電路11接收積分信號并放大輸出給輸出端子Z)0和Z)(9，用以接收積 分電路11輸出的N對(N為自然數(shù))差分信號的積分結(jié)果，將其放大并鎖存輸出。
圖2是本發(fā)明中積分電路11的具體實施方式
的電路示意圖。從圖2中可知，積分電路 11由積分元件21、充電元件22和放電元件23組成。其中，積分元件21的結(jié)構(gòu)關(guān)系為第 一電容C1的一端和第二電容C2的一端連接均在電源電壓VDD上，第一電容C1的另一端 連接在節(jié)點201上，第二電容C2的另一端連接在節(jié)點202上；充電元件22的結(jié)構(gòu)關(guān)系為 第一 P溝道型MOS晶體管MP1和第二 P溝道型MOS晶體管MP2的源端均連接到電源電 壓VDD上，第一 P溝道型MOS晶體管MP1的漏端連接在節(jié)點201上，第二 P溝道型MOS 晶體管MP2的漏端連接在節(jié)點202上，第三P溝道型MOS晶體管MP3的源漏兩端分別連 接在節(jié)點201和節(jié)點202上，第一、二和第三P溝道型MOS晶體管MP1、 MP2和MP3的 柵端連接在反相器24的輸出端上，反相器的輸入端連接在輸入端子S77 OAB上；放電元件 23的結(jié)構(gòu)關(guān)系為第一 N溝道型MOS晶體管MN1和第二 N溝道型MOS晶體管MN2的 源端均連接在節(jié)點203上，第一 N溝道型MOS晶體管MN1的漏端連接在節(jié)點201上，第 二 N溝道型MOS晶體管MN2的漏端連接在節(jié)點202上，第一 N溝道型MOS晶體管MN1 的柵端連接在輸入端子ZX4L4上，第二 N溝道型MOS晶體管MN2的柵端連接在輸入端子 ZX47M5上，第三至第六N溝道型MOS晶體管MN3 MN6的漏端連接在節(jié)點203上，第 三至第六N溝道型MOS晶體管MN3 MN6的源端分別連接在第七至第十N溝道型MOS 晶體管MN7 MN10的漏端上，第七至第十N溝道型MOS晶體管MN7-MN10的源端連接 在地節(jié)點VSS上，第三至第六N溝道型MOS晶體管MN3 MN6的柵端連接在四位控制總 線CCW77 0丄上，第七至第十N溝道型MOS晶體管MN7 MN10的柵端連接在反相器24 的輸出端上。需要說明的是，在本新型實用中，控制總線COiV77 Oi:的位數(shù)取決于放電元 件23中的支路個數(shù)而不限于4位。
接著,說明上述積分電路ii的動作。sr及o萬五信號為與輸入數(shù)據(jù)信號同步的時鐘信號。當(dāng)S77 6^五信號為邏輯1電平時，第1至第三P溝道型MOS晶體管MP1 MP3均導(dǎo)通， 此時節(jié)點201和202節(jié)點被預(yù)充電到電源電壓VDD，也即輸出端子OLT和OLT5上的電 平為電源電壓VDD;當(dāng)S77 O55信號變?yōu)檫壿?電平時，節(jié)點201和202的放電與否將取 決于輸入端子/X4L4和^a47M5上的電平。若ZX47M為邏輯1而ZX47M5為邏輯0，則節(jié) 點201將放電；反之，若/X4Z4為邏輯0而ZX4LlS為邏輯l，則節(jié)點202將放電。這樣， 輸入端子iX47M和ZX47MB之間的電壓差將被積分，轉(zhuǎn)換為節(jié)點201和節(jié)點202之間的電 壓差，并通過輸出端子OLT5和OC/r將此積分的電壓差輸出。當(dāng)S77 (95五信號又變回為 邏輯1時，積分結(jié)束，節(jié)點201和202被重新預(yù)充電至電源電壓VDD，這時檢測放大電路 開始工作。放電元件21的作用是由總線輸入端子O9ATi 0i:上的信號控制開通放電支路 的多少，從而控制積分元件中第一電容C1和第二電容C2的放電電流的大小，這樣，可以通過調(diào)整控制總線oavr及6^的設(shè)置來補償不同電路工藝、電源電壓和溫度變化的影響。圖3是本發(fā)明中檢測放大電路12的具體實施方式
的電路示意圖。從圖3中可知，檢測 放大電路12由檢測放大元件31和鎖存輸出元件32組成。其中，檢測放大元件31的結(jié)構(gòu)關(guān) 系為第一至第四P溝道型MOS晶體管MP1 MP4的源端連接在電源電壓VDD上，第一、 三P溝道型MOS晶體管MP1 、 MP3的漏端以及第二 P溝道型MOS晶體管MP2的柵端連 接在節(jié)點310上，第二、四P溝道型MOS晶體管MP2、 MP4的漏端以及第一 P溝道型MOS 晶體管MP1的柵端連接在節(jié)點311上，第五P溝道型MOS晶體管MP5的漏端和源端分別 接在節(jié)點310和節(jié)點311上，第一 N溝道型MOS晶體管MN1的柵端和第二 N溝道型MOS 晶體管MN2的漏端連接在節(jié)點311上，第一 N溝道型MOS晶體管MN1的漏端和第二 N 溝道型MOS晶體管MN2的柵端連接在節(jié)點310上，第一 N溝道型MOS晶體管MN1的源 端和第三N溝道型MOS晶體管MN3的漏端連接在節(jié)點312上，第二 N溝道型MOS晶體 管MN2的源端和第四N溝道型MOS晶體管MN4的漏端連接在節(jié)點313上，第三、四N 溝道型MOS晶體管MN3、 MN4的源端和第五N溝道型MOS晶體管MN5的漏端連接在節(jié)點314上，第五N溝道型MOS晶體管MN5的源端連接在地節(jié)點VSS上，第三至第五P溝 道型MOS晶體管MP3 MP5和第五N溝道型MOS晶體管MN5的柵端連接在輸入端子 S77 <95￡上；第三N溝道型MOS晶體管MN3的柵端連接在輸入端子ZX47^上，第四N 溝道型MOS晶體管MN4的柵端連接在輸入端子/X4L45上。鎖存輸出元件32的結(jié)構(gòu)關(guān)系 為第六至九P溝道型MOS晶體管MP6 MP9的源端連接在電源電壓VDD上，第六、八 P溝道型MOS晶體管MP6和MP8的漏端以及第九P溝道型MOS晶體管MP9的柵端連接 在節(jié)點320上，第七、九P溝道型MOS晶體管MP7和MP9的漏端以及第八P溝道型MOS 晶體管MP8的柵端連接在節(jié)點321上，第六、八N溝道型MOS晶體管MN6、 MN8的漏端 以及第九N溝道型MOS晶體管MN9的源端連接在節(jié)點320上，第七、九N溝道型MOS 晶體管MN7、 MN9的漏端以及第八N溝道型MOS晶體管MN8的柵端連接在節(jié)點321上， 第六P溝道型MOS晶體管MP6的柵端連接在節(jié)點311上，第七P溝道型MOS晶體管MP7 的柵端連接在節(jié)點310上，反相器INV1的輸入端連接到節(jié)點310上而輸出端連接到第六N 溝道型MOS晶體管MN6的柵端，反相器INV2的輸入端連接在節(jié)點311上而輸出端連接在 第七N溝道型MOS晶體管MN7的柵端；節(jié)點320連接到輸出端子0LT5上，節(jié)點321連 接到輸出端子OLT上。
接著，說明上述檢測放大電路12的動作。輸入端子Sri 05五上的信號為檢測放大元件 31的使能信號。當(dāng)S77 0^;信號為邏輯0電平時，第三至五P溝道型MOS晶體管MP3 MP5導(dǎo)通而第五N溝道型MOS晶體管MN5截止，使得檢測放大電路12的數(shù)據(jù)輸入ZX47^ 和無效，此時節(jié)點310和節(jié)點311的電平被預(yù)充電至電源電壓VDD，使得第六、 七P溝道型MOS晶體管MP6、 MP7和第六、七N溝道型MOS晶體管MN6、 MN7截止， 節(jié)點320和321的電平在交叉耦合連接的第八、九P溝道型MOS晶體管MP8、 MP9和第 八、九N溝道型MOS晶體管MN8、MN9的正反饋作用下保持鎖存狀態(tài),輸出OLT和OLTS 保持前一個周期的數(shù)據(jù)信號；當(dāng)S77 O5五信號由邏輯0電平變?yōu)檫壿媗電平時，第三、四P溝道型MOS晶體管MP3、 MP4截止而第五N溝道型MOS晶體管MN5導(dǎo)通，檢測放大 元件31開始作用，在一個反相器延遲的時間內(nèi)采樣積分電路11的積分結(jié)果(即iX47^和 ZX4L4B之間的差值)，差值在節(jié)點310和311處被放大，并通過輸出鎖存元件32將放大的 結(jié)果轉(zhuǎn)換為節(jié)點320和321的電平并通過輸出端子Ot/r和OLT5輸出數(shù)據(jù)。
從上述工作過程可知，在與數(shù)據(jù)同步的時鐘信號S77 Og^;為邏輯0電平的時間內(nèi)，數(shù)
據(jù)接收器將輸入端子和上的差分信號進行積分，并在S77 05五信號上跳沿時對積分 結(jié)果進行釆樣并放大輸出。由于采用了積分采樣技術(shù)，將有效抑制輸入信號高頻噪聲的干擾。 由于在放電元件21中引入了相應(yīng)的控制信號O9ATi 0丄，能對積分過程進行調(diào)節(jié)，因此可 以在電路工藝、工作電壓和溫度變化時作出一定的補償，提高了設(shè)計的魯棒性。
權(quán)利要求
1. 一種積分?jǐn)?shù)據(jù)接收方法，其步驟是A. 在一個時鐘信號響應(yīng)內(nèi)，積分并放大N對/N為自然數(shù)輸入差分/或單端信號，并在 一個時鐘信號響應(yīng)內(nèi)輸出至少一對差分信號的積分結(jié)果，是在一個時鐘信號周期內(nèi)的第一階 段將至少一對差分信號的電平預(yù)充至電源電壓，在一個時鐘信號周期內(nèi)的第二階段將輸入數(shù) 據(jù)信號的差值進行積分，并將積分結(jié)果輸出；B. 在一個時鐘信號響應(yīng)內(nèi)，檢測并放大至少一對輸入差分/或單端信號的積分結(jié)果，并 將其作為檢測到的數(shù)據(jù)值鎖存輸出，是在一個時鐘信號周期內(nèi)的第二階段將至少一對輸入差 分/或單端信號的積分結(jié)果檢測放大，并在一個時鐘信號周期內(nèi)的第一階段將放大信號鎖存輸出。
2. —種積分?jǐn)?shù)據(jù)接收器，它包括積分電路(11)和檢測放大電路(12)兩部分，其特 征在于A. 第一級積分電路(11),包括積分元件(21)、充電元件(22)和放電元件(23)， 以及相應(yīng)的控制信號，用以接收N對/N為自然數(shù)輸入的差分/或單端數(shù)據(jù)信號并將其差值積 分；B. 第二級檢測放大電路(12)，包括檢測放大元件(31)和鎖存輸出元件(32)兩部 分。檢測放大元件(31)的輸入連接到所述第一級積分電路(11)的輸出上，用以檢測放大 第一級的積分結(jié)果；鎖存輸出元件(32)的輸入連接在檢測放大元件(31)的輸出上，用以 將檢測放大結(jié)果鎖存輸出。
3. 根據(jù)權(quán)利要求2所述的一種積分?jǐn)?shù)據(jù)接收器，其特征在于積分電路(11)由積分元件(21)、充電元件(22)和放電元件(23)組成，其中，積 分元件(21)的結(jié)構(gòu)關(guān)系為第一電容C1的一端和第二電容C2的一端連接均在電源電壓VDD上，第一電容Cl的另一端連接在節(jié)點201上，第二電容C2的另一端連接在節(jié)點202 上；充電元件(22)的結(jié)構(gòu)關(guān)系為第一 P溝道型MOS晶體管MP1和第二 P溝道型MOS 晶體管MP2的源端均連接到電源電壓VDD上，第一 P溝道型MOS晶體管MPl的漏端連 接在節(jié)點201上，第二 P溝道型MOS晶體管MP2的漏端連接在節(jié)點202上，第三P溝道 型MOS晶體管MP3的源漏兩端分別連接在節(jié)點201和節(jié)點202上，第一、二和第三P溝 道型MOS晶體管MP1、 MP2和MP3的柵端連接在反相器24的輸出端上，反相器的輸入端 連接在輸入端子57^03￡上；放電元件(23)的結(jié)構(gòu)關(guān)系為第一N溝道型MOS晶體管 MN1和第二 N溝道型MOS晶體管MN2的源端均連接在節(jié)點203上，第一 N溝道型MOS 晶體管MN1的漏端連接在節(jié)點201上，第二 N溝道型MOS晶體管MN2的漏端連接在節(jié) 點202上，第一 N溝道型MOS晶體管MN1的柵端連接在輸入端子ii47M上，第二 N溝道 型MOS晶體管MN2的柵端連接在輸入端子ZX4rAS上，第三至第六N溝道型MOS晶體 管MN3 MN6的漏端連接在節(jié)點203上，第三至第六N溝道型MOS晶體管MN3 MN6的 源端分別連接在第七至第十N溝道型MOS晶體管MN7-MN10的漏端上，第七至第十N溝 道型MOS晶體管MN7 MN10的源端連接在地節(jié)點VSS上，第三至第六N溝道型MOS晶 體管MN3 MN6的柵端連接在四位控制總線CCW77 OZ上，第七至第十N溝道型MOS晶 體管MN7 MN10的柵端連接在反相器(24)的輸出端上。
4.根據(jù)權(quán)利要求2所述的一種積分?jǐn)?shù)據(jù)接收器，其特征在于檢測放大電路(12)由檢測放大元件(31)和鎖存輸出元件(32)組成，其中，檢測放 大元件(31)的結(jié)構(gòu)關(guān)系為第一至第四P溝道型MOS晶體管MPl MP4的源端連接在電 源電壓VDD上，第一、三P溝道型MOS晶體管MP1、 MP3的漏端以及第二 P溝道型MOS 晶體管MP2的柵端連接在節(jié)點310上，第二、四P溝道型MOS晶體管MP2、 MP4的漏端 以及第一 P溝道型MOS晶體管MPl的柵端連接在節(jié)點311上，第五P溝道型MOS晶體管MP5的漏端和源端分別接在節(jié)點310和節(jié)點311上，第一N溝道型MOS晶體管MN1的柵 端和第二 N溝道型MOS晶體管MN2的漏端連接在節(jié)點311上，第一 N溝道型MOS晶體 管MN1的漏端和第二 N溝道型MOS晶體管MN2的柵端連接在節(jié)點310上，第一 N溝道 型MOS晶體管MN1的源端和第三N溝道型MOS晶體管MN3的漏端連接在節(jié)點312上， 第二 N溝道型MOS晶體管MN2的源端和第四N溝道型MOS晶體管MN4的漏端連接在節(jié) 點313上，第三、四N溝道型MOS晶體管MN3、 MN4的源端和第五N溝道型MOS晶體 管MN5的漏端連接在節(jié)點314上，第五N溝道型MOS晶體管MN5的源端連接在地節(jié)點 VSS上，第三至第五P溝道型MOS晶體管MP3 MP5和第五N溝道型MOS晶體管MN5 的柵端連接在輸入端子S77《C^五上;第三N溝道型MOS晶體管MN3的柵端連接在輸入端 子ZX4Z4上，第四N溝道型MOS晶體管MN4的柵端連接在輸入端子ZX47^S上，鎖存輸 出元件(32)的結(jié)構(gòu)關(guān)系為第六至九P溝道型MOS晶體管MP6 MP9的源端連接在電源 電壓VDD上，第六、八P溝道型MOS晶體管MP6和MP8的漏端以及第九P溝道型MOS 晶體管MP9的柵端連接在節(jié)點320上，第七、九P溝道型MOS晶體管MP7和MP9的漏端 以及第八P溝道型MOS晶體管MPS的柵端連接在節(jié)點321上，第六、八N溝道型MOS 晶體管MN6、 MN8的漏端以及第九N溝道型MOS晶體管MN9的源端連接在節(jié)點320上， 第七、九N溝道型MOS晶體管MN7、 MN9的漏端以及第八N溝道型MOS晶體管MN8 的柵端連接在節(jié)點321上，第六P溝道型MOS晶體管MP6的柵端連接在節(jié)點311上，第 七P溝道型MOS晶體管MP7的柵端連接在節(jié)點310上，反相器INV1的輸入端連接到節(jié)點 310上而輸出端連接到第六N溝道型MOS晶體管MN6的柵端，反相器INV2的輸入端連接 在節(jié)點311上而輸出端連接在第七N溝道型MOS晶體管MN7的柵端；節(jié)點320連接到輸 出端子OC/T5上，節(jié)點321連接到輸出端子OC/r上。
全文摘要
本發(fā)明公開了一種數(shù)據(jù)接收方法及接收器，首先在一個時鐘信號響應(yīng)內(nèi)，積分并放大N對/N為自然數(shù)輸入差分，在第一個時鐘信號響應(yīng)內(nèi)，將至少一對差分信號的電平預(yù)充至電源電壓，在第二個時鐘信號響應(yīng)內(nèi)，輸出至少一對差分信號的積分結(jié)果；其次是在一個時鐘信號響應(yīng)內(nèi)，檢測并放大至少一對輸入差分，并將其作為檢測到的數(shù)據(jù)值輸出。一種接收器，它包括積分電路、檢測放大電路，首先是第一級積分電路，包括積分元件、電容及其放電支路MOS管、充電元件MOS管，其次是第二級檢測放大電路，包括檢測放大元件和鎖存輸出元件兩部分，用以檢測放大第一級的積分結(jié)果；鎖存輸出元件的輸入連接在檢測放大元件的輸出上，用以將檢測放大結(jié)果鎖存輸出。
文檔編號H03M9/00GK101312344SQ200710052238
公開日2008年11月26日 申請日期2007年5月24日 優(yōu)先權(quán)日2007年5月24日
發(fā)明者海 敖, 紅 由 申請人:武漢芯動科技有限公司