專(zhuān)利名稱(chēng)：適用于數(shù)字電源控制器的混合型數(shù)字脈寬調(diào)制器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于集成電路技術(shù)領(lǐng)域，具體涉及一種適用于數(shù)字電源控制器的新型混合型數(shù)字脈寬調(diào)制器。
背景技術(shù)：
隨著電子信息技術(shù)的日新月異的發(fā)展，人們的生活已經(jīng)越來(lái)越離不開(kāi)各種消費(fèi)類(lèi)電子產(chǎn)品，而一個(gè)性能優(yōu)良的電源則是這些電子產(chǎn)品是否能發(fā)揮其功用的必備前提。開(kāi)關(guān)電源技術(shù)憑借其轉(zhuǎn)換效率高、穩(wěn)壓范圍廣的優(yōu)點(diǎn)，而得到廣泛的應(yīng)用。同時(shí)開(kāi)關(guān)電源還具有體積小，重量輕等優(yōu)點(diǎn)，更適合諸如手機(jī)、數(shù)碼相機(jī)、筆記本電腦等便攜式電子產(chǎn)品。對(duì)關(guān)鍵模塊使用開(kāi)關(guān)電源，不僅可以延長(zhǎng)設(shè)備電池的使用時(shí)間，而且可以對(duì)模塊之間的干擾做出良好的隔離，從而提高設(shè)備的性能。
目前，開(kāi)關(guān)電源中的電源控制器一直采用模擬的方式。而模擬電源控制器對(duì)設(shè)計(jì)者的設(shè)計(jì)能力提出了很高的要求，因?yàn)殚_(kāi)關(guān)電源往往工作在惡劣的環(huán)境中，控制器的性能會(huì)受到噪聲、工藝偏差、溫度等因素的巨大影響。而且模擬電源控制器需要使用補(bǔ)償電容，無(wú)論采用集成方式還是外接方式，都會(huì)占用而外的面積，并導(dǎo)致較大的功耗。出于這些因素的考慮，數(shù)字電源控制器得到了國(guó)外學(xué)者和業(yè)界越來(lái)越多的關(guān)注。數(shù)字電源控制器將輸出電壓進(jìn)行采樣，并用優(yōu)化算法實(shí)現(xiàn)控制。相比起模擬電源控制器，數(shù)字電源控制器的設(shè)計(jì)難度得以降低，設(shè)計(jì)周期也大大縮短，優(yōu)化算法的使用使控制器可以靈活的調(diào)整響應(yīng)曲線(xiàn)，并且實(shí)現(xiàn)可編程控制。最重要的是，數(shù)字控制方式可以實(shí)現(xiàn)電源管理的功能，即同時(shí)管理多個(gè)設(shè)備。這些優(yōu)點(diǎn)都是模擬電源控制器所無(wú)法比擬的，因此對(duì)數(shù)字電源控制器的研究具有很高的實(shí)用價(jià)值。
數(shù)字電源控制器中最重要的模塊之一是其后端用于調(diào)整輸出電壓的數(shù)字脈寬調(diào)制器(DPWM)。數(shù)字脈寬調(diào)制器在數(shù)字電源控制器中的作用相當(dāng)于一個(gè)數(shù)模轉(zhuǎn)換器(DAC)，它將控制器計(jì)算出的占空比變化量轉(zhuǎn)換為其輸出脈沖寬度的變化量，來(lái)控制開(kāi)關(guān)電源中開(kāi)關(guān)管的導(dǎo)通時(shí)間，最終得到所需要輸出電壓的變化量。而輸出電壓變化的最小值取決于數(shù)字脈寬調(diào)制器的精度，當(dāng)精度不夠高時(shí)，整個(gè)開(kāi)關(guān)電源系統(tǒng)將可能產(chǎn)生極限環(huán)振蕩(limitcycle)。為了避免這種振蕩，數(shù)字脈寬調(diào)制器的精度必須足夠高，必須滿(mǎn)足其輸入占空比的最低位所引起輸出電壓的變化小于數(shù)字電源控制器前端用于輸出電壓采樣的模數(shù)轉(zhuǎn)換器(ADC)的一個(gè)最低有效位(LSB)。因此，如何設(shè)計(jì)出滿(mǎn)足要求的高分辨率高速的數(shù)字脈寬調(diào)制器，成了數(shù)字電源控制器的設(shè)計(jì)關(guān)鍵技術(shù)之一。
國(guó)外關(guān)于設(shè)計(jì)高分辨率高速的數(shù)字脈寬調(diào)制器的文獻(xiàn)中，較為典型的是一種使用快速時(shí)鐘計(jì)數(shù)器和比較器的結(jié)構(gòu)，可參見(jiàn)C.P.Henze，“Power converter with duty ratioquantization，”U.S.Patent 4630187，1986。為了在采樣頻率為fS的情況下，達(dá)到n位的分辨率，這種傳統(tǒng)結(jié)構(gòu)要求數(shù)字脈寬調(diào)制器的時(shí)鐘為2nfS。當(dāng)n要求較高時(shí)，這樣高速的時(shí)鐘實(shí)現(xiàn)起來(lái)是困難的，不但會(huì)引起復(fù)雜的時(shí)序限制，還會(huì)增加系統(tǒng)的功耗。
在對(duì)數(shù)字脈寬調(diào)制器的已有研究中，為了避免使用要求過(guò)高的系統(tǒng)時(shí)鐘，人們提出了不少解決方案，一種較著名的方法是采用類(lèi)似環(huán)路振蕩器的延遲線(xiàn)結(jié)構(gòu)，參見(jiàn)A.P.Dancyand A.P.Chandrakasan，“Ultra low power control circuits for PWM converters，”inProc.IEEE PESC Conf.，1997。與僅采用計(jì)數(shù)器的傳統(tǒng)結(jié)構(gòu)相反，它不使用任何計(jì)數(shù)器而僅使用延遲線(xiàn)結(jié)構(gòu)。實(shí)現(xiàn)一個(gè)采樣頻率為fS、分辨率為n位的數(shù)字脈寬調(diào)制器，這種結(jié)構(gòu)僅僅需要頻率為fS的系統(tǒng)時(shí)鐘，大大降低了對(duì)系統(tǒng)時(shí)鐘頻率的要求，但其缺點(diǎn)是需要使用一個(gè)2n:1的多路選擇器，這將耗費(fèi)過(guò)多的芯片面積。
在此基礎(chǔ)上，人們又做出了進(jìn)一步的改進(jìn)，提出了一種混合型的數(shù)字脈寬調(diào)制器，即混合采用延遲線(xiàn)和計(jì)數(shù)器的方案，參見(jiàn)B.Patella，A.Prodic，A.Zirger，andD.Maksimovic，“High-frequency digital PWM controller IC for DC-DC converters，”IEEE Trans.Power Electronics，vol.18，NO.1，Jan.2003。其電路結(jié)構(gòu)如圖1所示。圖2所示為輸入占空比d[3:0]為4b’1011時(shí)，該電路主要節(jié)點(diǎn)的波形。為了得到n位分辨率，這種混合型的數(shù)字脈寬調(diào)制器使用了由2nd個(gè)D觸發(fā)器構(gòu)成的延遲線(xiàn)來(lái)實(shí)現(xiàn)n位中低nd位的精度，剩余的nc位(nc＝n-nd)精度由一個(gè)nc位的計(jì)數(shù)器來(lái)實(shí)現(xiàn)。這種結(jié)構(gòu)實(shí)際上是前兩種結(jié)構(gòu)的折衷，實(shí)現(xiàn)一個(gè)采樣頻率為fS、分辨率為n位的數(shù)字脈寬調(diào)制器，需要頻率為2ndfS的系統(tǒng)時(shí)鐘和2nd:1的多路選擇器。顯然，它既不需要過(guò)高頻率的系統(tǒng)時(shí)鐘，也不需要太大面積的多路選擇器。但是，這種結(jié)構(gòu)使用的延遲線(xiàn)由D觸發(fā)器構(gòu)成，沒(méi)有任何補(bǔ)償或調(diào)整措施來(lái)保證時(shí)鐘的穩(wěn)定性，即延遲線(xiàn)產(chǎn)生的時(shí)鐘容易受到噪聲、溫度及工藝偏差的影響，使得這種結(jié)構(gòu)不適于惡劣工作環(huán)境的應(yīng)用場(chǎng)合。此外，它產(chǎn)生的時(shí)鐘脈沖占空比較小，如圖2所示，脈沖寬度僅為1/2nd，當(dāng)要求的系統(tǒng)時(shí)鐘頻率較高時(shí)，這么窄的脈沖不足以驅(qū)動(dòng)數(shù)字邏輯電路進(jìn)行正常工作，使其不適用于高速的應(yīng)用場(chǎng)合。

發(fā)明內(nèi)容
本發(fā)明的目的在于提出了一種新型的適用于數(shù)字電源控制器的混合型數(shù)字脈寬調(diào)制器，以克服現(xiàn)有數(shù)字脈寬調(diào)制器穩(wěn)定性低、速度低、分辨率低、面積大的不足，迎合當(dāng)今數(shù)字電源控制器的需求。
本發(fā)明提出的新型混合型數(shù)字脈寬調(diào)制器，由自適應(yīng)偏置電壓產(chǎn)生電路12、8級(jí)壓控環(huán)路振蕩器13、數(shù)字控制部分14依次經(jīng)電路連接構(gòu)成，結(jié)構(gòu)如圖3所示。其中，自適應(yīng)偏置電壓產(chǎn)生電路12產(chǎn)生一個(gè)具有溫度工藝補(bǔ)償?shù)钠秒妷篤ctrl來(lái)控制8級(jí)壓控環(huán)路振蕩器13，從而產(chǎn)生不受工藝偏差及外界溫度影響的16相位時(shí)鐘。數(shù)字控制部分14根據(jù)這16個(gè)相位依次錯(cuò)開(kāi)十六分之一個(gè)周期的時(shí)鐘以及外部輸入的占空比d[n-1:0]，產(chǎn)生分辨率為n位的調(diào)制脈沖。輸入的占空比為n位的數(shù)字信號(hào)，并且n＝nc+4，即由低4位信號(hào)d[3:0]和高nc位信號(hào)d[n-1:4]組成。
本發(fā)明中，自適應(yīng)偏置電壓產(chǎn)生電路12由P型MOS二極管40、N型MOS二極管41、運(yùn)算放大器42、三極管43和電阻44、45、46經(jīng)電路連接構(gòu)成，結(jié)構(gòu)如圖6所示；其中，P型MOS二極管40、N型MOS二極管41、電阻44、二極管連接的三極管43依次串聯(lián)在電源Vdd和地之間，其中P型MOS二極管40和N型MOS二極管41構(gòu)成感知工藝角偏差的器件，三極管43構(gòu)成感知溫度變化的器件。運(yùn)算放大器42的正端接到N型MOS二極管41的源端，負(fù)端通過(guò)電阻45接到運(yùn)算放大器42的輸出端47，并通過(guò)電阻46接到地，構(gòu)成同相比例運(yùn)算電路，將其正輸入端的隨工藝角溫度變化的電壓值比例放大為8級(jí)壓控環(huán)路振蕩器13所需要控制電壓。輸出端47即自適應(yīng)偏置電壓產(chǎn)生電路12的輸出端。
本發(fā)明中，8級(jí)壓控環(huán)路振蕩器13由差分延遲單元16、17、18、19，緩沖器20、21、22、23、24、25、26、27、28經(jīng)電路連接構(gòu)成，結(jié)構(gòu)如圖4所示；其中，差分延遲單元16、17、18、19除最后一級(jí)正向接回第一級(jí)外，其余各級(jí)反向連接到下一級(jí)，構(gòu)成環(huán)路。所有差分延遲單元的控制電壓都由自適應(yīng)偏置電壓產(chǎn)生電路12的輸出提供，在其作用下產(chǎn)生不隨工藝溫度變化的16相時(shí)鐘，再經(jīng)過(guò)緩沖器20、21、22、23、24、25、26、27、28輸出，以消除后級(jí)數(shù)字電路的負(fù)載效應(yīng)。差分延遲單元16、17、18、19具體由PMOS管32、33、34、35，NMOS管36、37，反向器38、39經(jīng)電路連接構(gòu)成，結(jié)構(gòu)如圖5所示。PMOS管32、34、NMOS管36以及PMOS管32、34、NMOS管36分別接成有PMOS管控制的反相器形式。反向器38、39以反向的形式跨接在差分延遲單元的正、負(fù)輸出端之間，避免了差分延遲單元在接成環(huán)形振蕩器時(shí)出現(xiàn)的閂鎖效應(yīng)。
本發(fā)明中，數(shù)字控制部分14由反向器48、49、50，D觸發(fā)器51、52、53，nc位計(jì)數(shù)器54，nc位比較器55，161多路選擇器56，2:1多路選擇器57，異或門(mén)58經(jīng)電路連接構(gòu)成，結(jié)構(gòu)如圖7所示。反向器48、49、50反向跨接在D觸發(fā)器51、52、53的輸入輸出端口之間，構(gòu)成2分頻電路。輸入的16相時(shí)鐘C0～C15通過(guò)2分頻電路得到的信號(hào)P0～P15。輸入占空比59的低4位d[3:0]通過(guò)16:1多路選擇器56選擇出P0～P15中的一路信號(hào)后和P0進(jìn)行異或操作，得到一個(gè)周期等于C0周期、占空比由d[3:0]決定、分辨率為4位的調(diào)制脈沖Xout。同時(shí)，由時(shí)鐘C0驅(qū)動(dòng)nc位計(jì)數(shù)器54進(jìn)行計(jì)數(shù)。計(jì)數(shù)器54的輸出與輸入占空比59的高nc位d[n-1，4]送到nc位比較器55進(jìn)行比較。比較的結(jié)果(a＝b)作為2:1多路選擇器57的選擇端對(duì)Xout和比較的結(jié)果(a＜b)進(jìn)行選擇。當(dāng)計(jì)數(shù)器54計(jì)數(shù)到輸入占空比的高nc位時(shí)，選擇Xout作為輸出，實(shí)現(xiàn)了輸入占空比59低4位的脈寬調(diào)制；而其他情況時(shí)，選擇本身的比較結(jié)果(a＜b)作為輸出，實(shí)現(xiàn)了輸入占空比59高nc位的調(diào)制。故總輸出調(diào)制脈沖68反映了輸入占空比59所有n位的調(diào)制。
可見(jiàn)，相比于以往的數(shù)字脈寬調(diào)制器，本發(fā)明具有以下幾個(gè)突出的優(yōu)點(diǎn)。首先，與已有的混合型數(shù)字脈寬調(diào)制器相比，本發(fā)明產(chǎn)生的16相時(shí)鐘對(duì)工藝溫度變化不敏感，使得系統(tǒng)即使工作在惡劣的環(huán)境下也能保持時(shí)鐘的穩(wěn)定性，進(jìn)而保證輸出調(diào)制脈沖的穩(wěn)定性。同時(shí)，由于產(chǎn)生的時(shí)鐘脈寬足夠?qū)挘湔伎毡葹?∶2，不同于已有的1:2nd，使得系統(tǒng)可以工作在較高的時(shí)鐘頻率下，具有速度高的優(yōu)點(diǎn)；其次，與傳統(tǒng)的采用計(jì)數(shù)器/比較器結(jié)構(gòu)的數(shù)字脈寬調(diào)制器相比，在達(dá)到相同分辨率的前提下，降低了對(duì)系統(tǒng)時(shí)鐘頻率的要求。例如，為了在采樣頻率為fS時(shí)達(dá)到n位的分辨率，本發(fā)明只需要最高時(shí)鐘頻率為2n-4fS，而傳統(tǒng)結(jié)構(gòu)需要的時(shí)鐘為2nfS。在使用相同系統(tǒng)時(shí)鐘頻率的前提下，可以達(dá)到更高的分辨率。例如，在采樣頻率為fS、系統(tǒng)時(shí)鐘頻率為2n-4fS時(shí)，本發(fā)明能達(dá)到的分辨率為n位，而傳統(tǒng)結(jié)構(gòu)只能達(dá)到n-4位。此外，本發(fā)明產(chǎn)生的穩(wěn)定的16相時(shí)鐘，可以作為整個(gè)數(shù)字電源系統(tǒng)的系統(tǒng)時(shí)鐘，節(jié)省了設(shè)計(jì)成本；再次，與采用全延遲線(xiàn)結(jié)構(gòu)的數(shù)字脈寬調(diào)制器相比，本發(fā)明的混合型數(shù)字脈寬調(diào)制器僅需要一個(gè)24:1的多路選擇器，并不占用太多的芯片面積。


圖1采用D觸發(fā)器組成的延遲線(xiàn)結(jié)構(gòu)的混合型數(shù)字脈寬調(diào)制器電路結(jié)構(gòu)圖。
圖2輸入占空比為11(4’b1011)時(shí)，圖1中數(shù)字脈寬調(diào)制器主要節(jié)點(diǎn)的波形圖。
圖3本發(fā)明的混合型數(shù)字脈寬調(diào)制器結(jié)構(gòu)框圖。
圖4圖3中8級(jí)壓控環(huán)路振蕩器的電路結(jié)構(gòu)圖。
圖5圖4中差分延遲單元的電路結(jié)構(gòu)圖。
圖6圖3中自適應(yīng)偏置電壓產(chǎn)生電路結(jié)構(gòu)圖。
圖7圖3中數(shù)字控制部分電路結(jié)構(gòu)圖。
標(biāo)號(hào)說(shuō)明1、2、3、4為帶有復(fù)位端的D觸發(fā)器，5為2位計(jì)數(shù)器，6為4:1多路選擇器，7、8為2位比較器，9、10為與門(mén)，11為R-S觸發(fā)器，12為自適應(yīng)偏置電壓產(chǎn)生電路，13為8級(jí)壓控環(huán)路振蕩器，14為數(shù)字控制部分，16、17、18、19為差分延遲單元，20、21、22、23、24、25、26、27、28為緩沖器，32、33、34、35、40為PMOS管，36、37、41為NMOS管，38、39、48、49、50為反相器，42為運(yùn)算放大器，43為三極管，44、45、46為電阻，51、52、53為D觸發(fā)器，54為nc位計(jì)數(shù)器，55為nc位比較器，56為16:1多路選擇器，57為2:1多路選擇器，58為異或門(mén)，15為8級(jí)壓控環(huán)路振蕩器的控制電壓輸入端，29、30、31為8級(jí)壓控環(huán)路振蕩器的時(shí)鐘輸出端，47為自適應(yīng)偏置電壓產(chǎn)生電路的偏置電壓輸出端，59為數(shù)字控制部分的占空比輸入端，60、61、62為數(shù)字控制部分的時(shí)鐘輸入端，68為數(shù)字控制部分的調(diào)制脈沖輸出端。
具體實(shí)施例方式
下面結(jié)合附圖進(jìn)一步描述本發(fā)明。
圖3所示為整個(gè)混合型數(shù)字脈寬調(diào)制器的系統(tǒng)結(jié)構(gòu)框圖。自適應(yīng)偏置電壓產(chǎn)生電路12產(chǎn)生一個(gè)具有溫度工藝補(bǔ)償?shù)钠秒妷篤ctrl47(輸出端)，接到8級(jí)壓控環(huán)路振蕩器13的控制電壓輸入端15，產(chǎn)生不受工藝偏差及外界溫度影響的16相位時(shí)鐘29～31(輸出端)，接入數(shù)字控制部分輸入端60-62；數(shù)字控制部分14根據(jù)這來(lái)自8級(jí)壓控環(huán)路振蕩器13的16相位時(shí)鐘以及輸入端n位占空比59，在調(diào)制脈沖輸出端口68產(chǎn)生分辨率為n位的調(diào)制脈沖。整個(gè)混合型數(shù)字脈寬調(diào)制器的輸入端為n位的占空比輸入端59，輸出端為調(diào)制脈沖輸出端68。
圖4所示為圖3中8級(jí)壓控環(huán)路振蕩器13的電路結(jié)構(gòu)圖。其中，差分延遲單元16～18的正輸出端依次接差分延遲單元17～19的負(fù)輸入端，差分延遲單元16～18的負(fù)輸出端依次接差分延遲單元17～19的正輸入端，差分延遲單元19的正輸出端接差分延遲單元16的正輸入端，差分延遲單元19的負(fù)輸出端接差分延遲單元16的負(fù)輸入端；差分延遲單元16～19的控制輸入端接在一起構(gòu)成8級(jí)壓控環(huán)路振蕩器13的輸入端15，在其作用下產(chǎn)生不隨工藝溫度變化的16相時(shí)鐘；緩沖器20～28的輸入端依次接差分延遲單元16～19的輸出端，用來(lái)消除后級(jí)數(shù)字電路的負(fù)載效應(yīng)；緩沖器20～28的輸出端即8級(jí)壓控環(huán)路振蕩器13的16相時(shí)鐘輸出端29～31。在其作用下產(chǎn)生不隨工藝溫度變化的16相時(shí)鐘，圖5所示為圖4中差分延遲單元的電路結(jié)構(gòu)，PMOS管32、34以及NMOS管36依次串聯(lián)在電源Vdd和地之間，PMOS管34的柵端接NMOS管36的柵端，構(gòu)成差分延遲單元的正輸入端，PMOS管34的漏端即延遲單元的負(fù)輸出端；PMOS管33、35以及NMOS管37依次串聯(lián)在電源Vdd和地之間，PMOS管35的柵端接NMOS管37的柵端，構(gòu)成差分延遲單元的負(fù)輸入端，PMOS管35的漏端即差分延遲單元的正輸出端；PMOS管32、33的柵端接在一起作為差分延遲單元的控制電壓輸入端；反向器38～39以相反的形式跨接在差分延遲單元的正、負(fù)輸出端之間。
圖6所示為圖3中自適應(yīng)偏置電壓產(chǎn)生電路12的電路結(jié)構(gòu)圖。P型MOS二極管40、N型MOS二極管41、電阻44、二極管連接的三極管43依次串聯(lián)在電源Vdd和地之間，運(yùn)算放大器42的正端接到N型MOS二極管41的源端，負(fù)端通過(guò)電阻45接到運(yùn)算放大器42的輸出端47，并通過(guò)電阻46接到地。輸出端47即自適應(yīng)偏置電壓產(chǎn)生電路12的輸出端。
圖7所示為圖3中數(shù)字控制部分14的電路結(jié)構(gòu)圖。數(shù)字控制部分14由反向器48～50、D觸發(fā)器51～53、nc位計(jì)數(shù)器54、nc位比較器55、16:1多路選擇器56、2:1多路選擇器57、異或門(mén)58經(jīng)電路連接；反向器48～50反向跨接在D觸發(fā)器51～53的輸入輸出端口之間，構(gòu)成2分頻電路；輸入信號(hào)60～62通過(guò)2分頻電路得到的信號(hào)P0～P15接到16:1多路選擇器56的輸入端63～65；輸入占空比59的低4位d[3:0]接到16:1多路選擇器56的選擇輸入端，選擇出一路信號(hào)后和P0一起接到異或門(mén)58的輸入端，得到一個(gè)周期等于輸入信號(hào)C060周期、占空比由d[3:0]決定、分辨率為4位的調(diào)制脈沖Xout；Xout接往2:1多路選擇器57的輸入端67，同時(shí)，輸入信號(hào)C060接到nc位計(jì)數(shù)器54的輸入端，驅(qū)動(dòng)計(jì)數(shù)器進(jìn)行計(jì)數(shù)。計(jì)數(shù)器54的輸出與輸入占空比59的高nc位d[n-1，4]一起接到nc位比較器55的兩個(gè)輸入端，進(jìn)行比較。
工作時(shí)，自適應(yīng)偏置電壓產(chǎn)生電路12中P型MOS二極管40和N型MOS二極管41構(gòu)成感知工藝角偏差的器件，三極管43構(gòu)成感知溫度變化的器件，在運(yùn)算放大器42的正輸入端產(chǎn)生一個(gè)隨工藝溫度變化的電壓值，再通過(guò)同相比例放大器放大為8級(jí)壓控環(huán)路振蕩器13所需的控制電壓，從而使其產(chǎn)生的16相時(shí)鐘有了工藝溫度補(bǔ)償，以保證調(diào)制脈沖的穩(wěn)定。16相時(shí)鐘輸入到數(shù)字控制電路后，經(jīng)過(guò)由反向器48～50和D觸發(fā)器51～53構(gòu)成的2分頻電路之后得到P0～P15。輸入占空比信號(hào)59的低4位d[3:0]作為多路選擇器56的選擇輸入，選擇出一路信號(hào)后和P0進(jìn)行異或得到一個(gè)周期等于C0周期、占空比由d[3:0]決定、分辨率為4位的調(diào)制脈沖Xout。同時(shí)，輸入信號(hào)C0作為nc位計(jì)數(shù)器54的時(shí)鐘，驅(qū)動(dòng)其進(jìn)行計(jì)數(shù)，其輸出與輸入占空比信號(hào)59的高nc位d[n-1，4]通過(guò)nc位比較器55進(jìn)行比較。當(dāng)計(jì)數(shù)器54計(jì)數(shù)到等于輸入占空比59的高nc位d[n-1，4]時(shí)，比較器55的輸出端(a＝b)選擇異或門(mén)58的輸出Xout作為輸出調(diào)制脈沖；其他情況時(shí)，選擇本身的輸出端(a＜b)作為輸出調(diào)制脈沖。于是，異或門(mén)58的輸出Xout實(shí)現(xiàn)了輸入占空比59低4位的脈寬調(diào)制，而nc位比較器55的輸出(a＜b)實(shí)現(xiàn)了輸入占空比59高nc位的調(diào)制，故輸出調(diào)制脈沖68反映了輸入占空比59所有n位的調(diào)制(n＝nc+4)。
在具體的應(yīng)用場(chǎng)合中，可以選擇不同的nc值，只要把相應(yīng)的nc位計(jì)數(shù)器和nc位比較器的位數(shù)作相應(yīng)的改變，就可以實(shí)現(xiàn)具有所需分辨率的混合型數(shù)字脈寬調(diào)制器。8級(jí)壓控環(huán)路振蕩器13產(chǎn)生的穩(wěn)定的時(shí)鐘輸出可以直接作為數(shù)字電源系統(tǒng)的系統(tǒng)時(shí)鐘，來(lái)節(jié)省設(shè)計(jì)成本。相比以往的數(shù)字脈寬調(diào)制器，本發(fā)明中的技術(shù)還具有穩(wěn)定性高、速度快、分辨率高、面積小等優(yōu)點(diǎn)，完全適用于數(shù)字電源控制器。
權(quán)利要求
1.一種適用于數(shù)字電源控制器的混合型脈寬調(diào)制器，其特征在于由自適應(yīng)偏置電壓產(chǎn)生電路(12)、8級(jí)壓控環(huán)路振蕩器(13)、數(shù)字控制部分(14)依次經(jīng)電路連接構(gòu)成；其中，自適應(yīng)偏置電壓產(chǎn)生電路(12)產(chǎn)生一個(gè)具有溫度工藝補(bǔ)償?shù)钠秒妷篤ctrl來(lái)控制8級(jí)壓控環(huán)路振蕩器(13)，從而產(chǎn)生不受外界溫度及工藝偏差影響的16相位時(shí)鐘；數(shù)字控制部分(14)根據(jù)這16個(gè)相位依次錯(cuò)開(kāi)十六分之一個(gè)周期的時(shí)鐘以及外部輸入的占空比，產(chǎn)生分辨率為nc+4位的調(diào)制脈沖，輸入的占空比為n位的數(shù)字信號(hào)，并且n＝nc+4，即由低4位信號(hào)d[3:0]和高nc位信號(hào)d[n-1:4]組成。
2.根據(jù)權(quán)利要求1所述的適用于數(shù)字電源控制器的混合型脈寬調(diào)制器，其特征在于所述自適應(yīng)偏置電壓產(chǎn)生電路12產(chǎn)生一個(gè)具有溫度工藝補(bǔ)償?shù)钠秒妷篤ctrl來(lái)控制8級(jí)壓控環(huán)路振蕩器(13)，從而產(chǎn)生不受工藝偏差及外界溫度影響的(16)相位時(shí)鐘。數(shù)字控制部分(14)根據(jù)這(16)個(gè)相位依次錯(cuò)開(kāi)十六分之一個(gè)周期的時(shí)鐘以及外部輸入的占空比d[n-1:0]，產(chǎn)生分辨率為n位的調(diào)制脈沖。輸入的占空比為n位的數(shù)字信號(hào)，并且n＝nc+4，即由低4位信號(hào)d[3:0]和高nc位信號(hào)d[n-1:4]組成。。
3.根據(jù)權(quán)利要求1中所述的適用于數(shù)字電源控制器的混合型脈寬調(diào)制器，其特征在于8級(jí)壓控環(huán)路振蕩器(13)由差分延遲單元(16～19)、緩沖器(20～28)經(jīng)電路連接構(gòu)成；其中，差分延遲單元(16～18)的正輸出端依次接差分延遲單元(17～19)的負(fù)輸入端，差分延遲單元(16～18)的負(fù)輸出端依次接差分延遲單元(17～19)的正輸入端，差分延遲單元(19)的正輸出端接差分延遲單元(16)的正輸入端，差分延遲單元(19)的負(fù)輸出端接差分延遲單元(16)的負(fù)輸入端；差分延遲單元(16～19)的控制輸入端接在一起構(gòu)成8級(jí)壓控環(huán)路振蕩器(13)的輸入端(15)，在其作用下產(chǎn)生不隨工藝溫度變化的16相時(shí)鐘；緩沖器(20～28)的輸入端依次接差分延遲單元(16～19)的輸出端，用來(lái)消除后級(jí)數(shù)字電路的負(fù)載效應(yīng)；緩沖器(20～28)的輸出端即8級(jí)壓控環(huán)路振蕩器(13)的16相時(shí)鐘輸出端(29～31)。
4.根據(jù)權(quán)利要求3中所述的適用于數(shù)字電源控制器的混合型脈寬調(diào)制器，其特征在于差分延遲單元(16～19)由PMOS管(32～35)、NMOS管(36～37)、反向器(38～39)經(jīng)電路連接構(gòu)成；其中，PMOS管(32、34)以及NMOS管(36)依次串聯(lián)在電源Vdd和地之間，PMOS管(34)的柵端接NMOS管(36)的柵端，構(gòu)成差分延遲單元的正輸入端，PMOS管(34)的漏端即延遲單元的負(fù)輸出端；PMOS管(33、35)以及NMOS管(37)依次串聯(lián)在電源Vdd和地之間，PMOS管(35)的柵端接NMOS管(37)的柵端，構(gòu)成差分延遲單元的負(fù)輸入端，PMOS管(35)的漏端即差分延遲單元的正輸出端；PMOS管(32、33)的柵端接在一起作為差分延遲單元的控制輸入端；反向器(38～39)以相反的形式跨接在差分延遲單元的正、負(fù)輸出端之間。
5.根據(jù)權(quán)利要求1中所述的適用于數(shù)字電源控制器的混合型脈寬調(diào)制器，其特征在于自適應(yīng)偏置電壓產(chǎn)生電路(12)由P型MOS二極管(40)、N型MOS二極管(41)、運(yùn)算放大器(42)、三極管(43)、電阻(44～46)經(jīng)電路連接構(gòu)成；P型MOS二極管(40)、N型MOS二極管(41)、電阻(44)、二極管連接的三極管(43)依次串聯(lián)在電源Vdd和地之間，其中P型MOS二極管(40)和N型MOS二極管(41)構(gòu)成感知工藝角偏差的器件，三極管(43)構(gòu)成感知溫度變化的器件；運(yùn)算放大器(42)的正端接到N型MOS二極管(41)的源端，負(fù)端通過(guò)電阻(45)接到運(yùn)算放大器(42)的輸出端(47)，并通過(guò)電阻(46)接到地，構(gòu)成同相比例運(yùn)算電路，將其正輸入端的隨工藝角溫度變化的電壓值比例放大為8級(jí)壓控環(huán)路振蕩器(13)所需要控制電壓。輸出端(47)即自適應(yīng)偏置電壓產(chǎn)生電路(12)的輸出端。
6.根據(jù)權(quán)利要求1中所述的適用于數(shù)字電源控制器的混合型脈寬調(diào)制器，其特征在于數(shù)字控制部分(14)由反向器(48～50)、D觸發(fā)器(51～53)、nc位計(jì)數(shù)器(54)、nc位比較器(55)、16:1多路選擇器(56)、2:1多路選擇器(57)、異或門(mén)(58)經(jīng)電路連接；反向器(48)～(50)反向跨接在D觸發(fā)器(51～53)的輸入輸出端口之間，構(gòu)成2分頻電路；輸入信號(hào)(60～62)通過(guò)2分頻電路得到的信號(hào)P0～P15接到16:1多路選擇器(56)的輸入端(63～65)；輸入占空比(59)的低4位d[3:0]接到16:1多路選擇器(56)的選擇輸入端，選擇出一路信號(hào)后和P0一起接到異或門(mén)(58)的輸入端，得到一個(gè)周期等于輸入信號(hào)C0(60)周期、占空比由d[3:0]決定、分辨率為4位的調(diào)制脈沖Xout；Xout接往2:1多路選擇器(57)的輸入端(67)，同時(shí)，輸入信號(hào)C0(60)接到nc位計(jì)數(shù)器(54)的輸入端，驅(qū)動(dòng)計(jì)數(shù)器進(jìn)行計(jì)數(shù)。計(jì)數(shù)器(54)的輸出與輸入占空比(59)的高nc位d[n-1，4]一起接到nc位比較器(55)的兩個(gè)輸入端，進(jìn)行比較。
全文摘要
本發(fā)明屬集成電路技術(shù)領(lǐng)域，具體為一種適用于數(shù)字電源控制器的混合型數(shù)字脈寬調(diào)制器。它由自適應(yīng)偏置電壓產(chǎn)生電路、8級(jí)壓控環(huán)路振蕩器和數(shù)字控制部分組成。自適應(yīng)偏置電壓產(chǎn)生電路產(chǎn)生一個(gè)具有溫度工藝補(bǔ)償?shù)钠秒妷篤
文檔編號(hào)H03M3/04GK101090272SQ20071004346
公開(kāi)日2007年12月19日 申請(qǐng)日期2007年7月5日 優(yōu)先權(quán)日2007年7月5日
發(fā)明者李舜, 陳華, 周鋒 申請(qǐng)人:復(fù)旦大學(xué)