專利名稱：芯片內(nèi)建電阻電容時間常數(shù)校正方法與裝置的制作方法
芯片內(nèi)建電阻電容時間常數(shù)校正方法與裝置^支術(shù)領(lǐng)域本發(fā)明提供一種芯片內(nèi)建RC時間常數(shù)校正方法與裝置，尤其指一種具有 RC時間常數(shù)精準(zhǔn)自我校正方法以增進(jìn)多相濾波器的鏡像信號(image)濾除 (re ject ion)功能的集成電路調(diào)諧器芯片。
背景技術(shù)：
通常集成電路調(diào)諧器芯片使用多相濾波器處理來自正交混頻器的同相/ 正交信號(I/Q signals)與射頻信號的混頻信號，以形成一鏡像信號濾除混頻 器，并輸出所要的信號。而其鏡像信號濾除功能的優(yōu)劣決定于對RC時間常數(shù) 的精準(zhǔn)控制。 一般而言，集成電路制造電阻的阻值誤差大約是+/-20%,而電 容的容值誤差大約是+/-10%，所以對RC時間常數(shù)的精準(zhǔn)控制并非易事。因此 多相濾波器就特別需要一精準(zhǔn)的RC時間常數(shù)校正方法以提高其鏡像信號濾 除的功能。在一序號為5,245,646的美國專利的先前技術(shù)中，公開一種使用一參考 時鐘以計數(shù)一由RC時間常數(shù)所決定的脈沖。但由于其所使用的參考時鐘有頻 率上的限制，而計數(shù)器的計數(shù)速度也同樣受限，所以其整體效能并不特別優(yōu) 越?？傊?，提供一有彈性的及精準(zhǔn)的RC時間常數(shù)校正方法與裝置才是提高集 成電路調(diào)諧器芯片的鏡像信號濾除功能的治本之道。發(fā)明內(nèi)容本發(fā)明提供一種使用芯片內(nèi)建RC時間常數(shù)校正方法的集成電路調(diào)諧器。 該集成電路調(diào)諧器包含一接收射頻信號的接收電路； 一正交混頻器，耦合于 該接收電路的輸出端； 一多相濾波器； 一弛張振蕩器；以及一數(shù)字校正模塊。該多相濾波器包含一第一輸入端與一第二輸入端，該第一輸入端耦接于 該正交混頻器的一輸出端，該數(shù)字校正模塊包含一2輸入與門，其一第一輸 入端耦接于該弛張振蕩器的一輸出端； 一計數(shù)器，其一輸入端耦接于該2輸 入與門的一輸出端； 一有限狀態(tài)機(jī)，包含一輸入端耦接于該計數(shù)器的一輸出端， 一 第 一輸出端耦接于該弛張振蕩器的 一輸入端與該多相濾波器的第二輸 入端，以及一第二輸出端耦接于該2輸入與門的一第二輸入端。本發(fā)明另提供一種用于集成電路調(diào)諧器的多相濾波器的芯片內(nèi)建RC時間常數(shù)校正方法，該多相濾波器的鏡像信號濾除功能由一芯片內(nèi)建RC時間常數(shù)所控制。該方法包含由弛張振蕩器產(chǎn)生一時鐘，該時鐘的周期正比于該芯片內(nèi)建RC時間常數(shù)；該時鐘輸入數(shù)字校正模塊中的計數(shù)器，由數(shù)字校正模塊 中的有限狀態(tài)機(jī)發(fā)出一啟用信號以設(shè)定一預(yù)定時間區(qū)段，計數(shù)該時鐘的周期 以產(chǎn)生一計數(shù)值；將該計數(shù)值與一期望值于有限狀態(tài)機(jī)內(nèi)進(jìn)行比較以產(chǎn)生一 比較結(jié)果；以及根據(jù)該比較結(jié)果由數(shù)字校正模塊更新該芯片內(nèi)建RC時間常數(shù) (rc—code)至多相濾波器與弛張振蕩器。


圖1為根據(jù)本發(fā)明的集成電路調(diào)諧器的電路示意圖。圖2為本發(fā)明 一較佳實(shí)施例的二分搜尋逼近校正法的流程圖。圖3為圖1的弛張振蕩器的內(nèi)部電路示意圖。主要元件符號說明100集成電路調(diào)諧器105孑矣tR電路110正交混頻器120多相濾波器130數(shù)字校正模塊140弛張振蕩器1502輸入與門160計數(shù)器170有限狀態(tài)機(jī)310第一比較器320第二比較器330第一2輸入與非門340第二2輸入與非門rc—cods才交正碼I同相信號0正交信號CLK時鐘n校正碼位數(shù)NP周期計數(shù)值EN啟用信號Cl第一電容區(qū)C2第二電容區(qū)SW1第一開關(guān)SW2第二開關(guān)Vref帶隙(Bandgap)VI、 V2電壓源參考電壓Nl 、 N2 、節(jié)點(diǎn)VN1、 VN2、節(jié)點(diǎn)電壓N3 、 N4 、 VN4、 VN5N54 00 流程 20Q-3Q0 步驟具體實(shí)施方式
如上所述，序號為5,245,646的美國專利的先前技術(shù)中，公開一種使用 一參考時鐘以計數(shù)一由RC時間常數(shù)所決定的脈沖。而本發(fā)明技術(shù)則是產(chǎn)生一 由RC時間常數(shù)所決定的時鐘，并用以在一預(yù)定時間區(qū)段內(nèi)計數(shù)該時鐘的周期 以產(chǎn)生一周期計數(shù)值，再利用該周期計數(shù)值與一期望值執(zhí)行RC時間常數(shù)的校 正，該預(yù)定時間區(qū)段越長則所校正的RC時間常數(shù)越精準(zhǔn)，由于該預(yù)定時間區(qū) 段并沒有限制，所以RC時間常數(shù)就可達(dá)到任何所要求的精準(zhǔn)度，因此可以顯著提高集成電路調(diào)諧器芯片的鏡像信號濾除功能。請參閱圖1,圖1顯示根據(jù)本發(fā)明具有芯片內(nèi)建RC時間常數(shù)校正功能的 集成電路調(diào)諧器100的電路示意圖。集成電路調(diào)諧器100包含一接收電路105, 用以接收一射頻信號； 一正交混頻器110,耦合至接收電路105的輸出；以 及一多相濾波器rccr-combiner 120,耦合至正交混頻器110的輸出，用以 處理來自正交混頻器110的同相/正交信號(I/Q signals)與射頻信號的混頻 信號，以形成一鏡像信號濾除混頻器，并輸出所要的信號。多相濾波器 rccr_combiner 120包含多個電阻與多個電容，為了避免輸出圖像失真，多 相濾波器rccr —combiner 120另接收一校正碼rc —code(芯片內(nèi)建RC時間常 數(shù))以調(diào)整其多個電阻與多個電容的電路操作，用以執(zhí)行假像信號濾除的校正 功能，因多相濾波器rccr-combiner 120的操作原理為公知技術(shù)，所以不再贅述。集成電路調(diào)諧器100還包含有一弛張振蕩器140與一數(shù)字校正模塊130。 數(shù)字校正模塊130包含一 2輸入與門150、 一計數(shù)器160、以及一有限狀態(tài)機(jī) 170，用以更新與輸出校正碼rc —code至多相濾波器rccr—coinbiner 120與弛 張振蕩器140。弛張振蕩器140根據(jù)所接收到的校正碼rc-code而更新其振 蕩頻率，并輸出具有更新頻率的時鐘CLK至數(shù)字校正模塊130，該校正碼 rc-code可不斷地被變更以校正相關(guān)元件的操作。2輸入與門150具有一第一 輸入端、 一第二輸入端、與一輸出端，第一輸入端用以接收弛張振蕩器140 輸出的時鐘CLK ，第二輸入端用以接收有限狀態(tài)機(jī)17 0輸出的啟用信號EN ，其輸出端耦合至計數(shù)器160。正碼rc-code。計數(shù)器160在預(yù)定的時間區(qū)段中由有限狀態(tài)機(jī)170輸出的啟 用信號EN控制其啟動與停止計數(shù)，而計數(shù)器160在該預(yù)定時間區(qū)段中計數(shù)弛 張振蕩器140輸出時鐘CLK的周期以產(chǎn)生周期計數(shù)值NP,有限狀態(tài)機(jī)170利 用二分搜尋逼近校正法根據(jù)計數(shù)器160輸出的周期計數(shù)值NP更新校正碼 rc-code，并提供更新的校正碼rc-code至弛張振蕩器140與多相濾波器 rccr—combiner 120。請參閱圖2，圖2顯示根據(jù)本發(fā)明一較佳實(shí)施例的連續(xù)逼近搜尋校正法 400的流程圖。先將校正碼rc_code所有位值均設(shè)定為"0"，數(shù)字校正模塊 1 30的有限狀態(tài)機(jī)170輸出啟用信號EN以控制計數(shù)器160在一預(yù)定時間區(qū)段 中計數(shù)弛張振蕩器140輸出時鐘CLK的周期以產(chǎn)生周期計數(shù)值NP。其后，有 限狀態(tài)機(jī)170將周期計數(shù)值NP與一期望值進(jìn)行比較，如果周期計數(shù)值NP大 于該期望值，則表示弛張振蕩器140的振蕩頻率太高，此時校正碼rc —code 的一位資料會被更新以增加RC時間常數(shù)。反之，如果周期計數(shù)值NP小于該 期望值，則表示弛張振蕩器140的振蕩頻率太低，此時校正碼rc-code的一 位資料會被更新以減少RC時間常數(shù)。上述的比較與更新程序不斷地執(zhí)行，而 校正碼rc-code的每一位資料即從最高有效位到最低有效位依序被更新。連續(xù)逼近搜尋校正法400包含下列步驟步驟200:開始；步驟210:將校正碼rc —code所有位值的初值均設(shè)定為"0",假設(shè)校正 碼re — code為一n位二進(jìn)碼，其位索引值范圍設(shè)為從l至n,而n代表最高 有效位的索引值，1代表最低有效位的索引值，設(shè)一變數(shù)i,并將變數(shù)i的起 始值設(shè)定為n;步驟220:有限狀態(tài)機(jī)170送出一啟動計數(shù)的啟用信號EN以啟動計數(shù)器 160的計數(shù)狀態(tài)，經(jīng)一預(yù)定時間區(qū)段后，有限狀態(tài)機(jī)170送出一停止計數(shù)的 啟用信號EN以停止計數(shù)器160的計數(shù)狀態(tài)；步驟230:有限狀態(tài)機(jī)170將計數(shù)器160所產(chǎn)生的周期計數(shù)值NP與一期望值比較，如果周期計數(shù)值NP大于該期望值則執(zhí)行步驟240，否則執(zhí)行步驟 250;步驟240:有限狀態(tài)機(jī)170將校正碼rc-code中索引值為i的有效位值設(shè)定為'T，，用以提高校正碼rc —code的值以降低弛張振蕩器140的振蕩頻 率，-執(zhí)行步驟260;步驟MO:有限狀態(tài)機(jī)170將校正碼rc—code中索引值為i的有效位值 設(shè)定為"0"，用以降低校正碼rc—code的值以提高弛張振蕩器140的振蕩頻 率，#1行步驟260;步驟260:有限狀態(tài)機(jī)170判斷變數(shù)i的值是否大于1, 如杲變數(shù)i的 值大于1則執(zhí)行步驟270,否則執(zhí)行步驟280;步驟270:將校正碼rc —code中索引值為i-1的有效位值設(shè)定為'T，；步驟280:將變數(shù)i的值減1;步驟290:如果變數(shù)i的值不等于0,就表示校正碼rc — code尚未完成 校正，跳回至步驟220，否則執(zhí)行步驟300; 步驟300:結(jié)束。上述連續(xù)逼近搜尋校正法400，在步驟210中，將校正碼re-code所有 位值的初值均設(shè)定為"0",可變更為將校正碼rc—code的最高有效位設(shè)定為 'T，，而其余非最高有效位的至少一個位均設(shè)定為"0",也就是說，先將校 正碼rc — code的初值設(shè)定為一中間值，然后開始進(jìn)行連續(xù)逼近搜尋程序?？?的，在不影響校正碼rc—code的校正結(jié)果情況下，類似連續(xù)逼近法的均等變化，皆屬本發(fā)明的涵蓋范圍。請參閱圖3,圖3是顯示圖1的弛張振蕩器"0的內(nèi)部電路示意圖。弛 張振蕩器140包含一第一電容區(qū)Cl，包含有受校正碼rc —code控制的芯片內(nèi) 建電容電阻組；一第二電容區(qū)C2，包含有受校正碼rc — code控制的另一芯片 內(nèi)建電容電阻組；一第一比較器310;—第二比較器3M;—第一 2輸入與非門 330;以及一第二2輸入與非門340。第一電容區(qū)Cl與第二電容區(qū)C2均包含多個電容與多個電阻，用以模擬 多相濾波器rccr-combiner 120所包含的多個電容與多個電阻的電路功能， 使得弛張振蕩器140能有效地重現(xiàn)目前校正碼rc-code作用在多相濾波器 rccr —combiner 120上的效果。第一電容區(qū)Cl耦合于節(jié)點(diǎn)Nl與接地之間，其具有一輸入端以接收校正 碼rc-code。節(jié)點(diǎn)Nl耦合至一電壓源VI 、第一比較器310的負(fù)輸入端、以及 一第一開關(guān)SWl，具有一控制輸入端耦接于節(jié)點(diǎn)N4，也就是說第一開關(guān)SW1 由節(jié)點(diǎn)N4的節(jié)點(diǎn)電壓VN4所控制，當(dāng)節(jié)點(diǎn)電壓VN4為高電平時，第一開關(guān)處于閉合狀態(tài)，也就是將第一電容區(qū)Cl設(shè)定為放電狀態(tài)，當(dāng)節(jié)點(diǎn)電壓VN4為低 電平時，第一開關(guān)處于開路狀態(tài)，也就是將第一電容區(qū)Cl設(shè)定為充電狀態(tài)，此時，第一電容區(qū)Cl利用校正碼r"code控制其芯片內(nèi)建電容電阻組的電路 操作以控制充電狀態(tài)的RC充電常數(shù)。第二電容區(qū)C2耦合于節(jié)點(diǎn)N2與接地之間，其具有一輸入端以接收校正 碼rc-code,節(jié)點(diǎn)N2耦合至一電壓源V2、第二比較器320的負(fù)輸入端、以及 一第二開關(guān)SW2,具有一控制輸入端耦接于節(jié)點(diǎn)N5，也就是說第二開關(guān)SW2 由節(jié)點(diǎn)N5的節(jié)點(diǎn)電壓VN5所控制，當(dāng)節(jié)點(diǎn)電壓VN5為高電平時，第二開關(guān)處 于閉合狀態(tài)，也就是將第二電容區(qū)C2設(shè)定為放電狀態(tài)，當(dāng)節(jié)點(diǎn)電壓VN5為低 電平時，第二開關(guān)處于開路狀態(tài)，也就是將第二電容區(qū)C2設(shè)定為充電狀態(tài)， 此時，第二電容區(qū)C2利用校正碼rc —code控制其芯片內(nèi)建電容電阻組的電路 操作以控制充電狀態(tài)的RC充電常數(shù)。第一比較器310與第二比較器320的正輸入端均接收一帶隙(bandgap) 參考電壓Vref,第一比較器310的輸出端耦合到第一2輸入與非門330的第 一輸入端，第二比較器320的輸出端耦合到第二 2輸入與非門340的第一輸 入端，第一2輸入與非門330的第二輸入端與第二2輸入與非門3M的輸出 端耦合于節(jié)點(diǎn)N5，第二2輸入與非門340的第二輸入端與第一2輸入與非門 330的輸出端耦合于節(jié)點(diǎn)N4,而弛張振蕩器140的輸出時鐘CLK即輸出于節(jié) 點(diǎn)N4。第一 2輸入與非門330與第二 2輸入與非門340連接成一 RS閂鎖器 (RS-Latch)，第二2輸入與非門340的第一輸入端即為Set輸入端，第一 2 輸入與非門330的第一輸入端即為Reset輸入端，當(dāng)Set輸入端與Reset輸 入端均接收高電平信號時，RS閂鎖器(RS-Latch)處于閂鎖狀態(tài)，也就是保持 輸出狀態(tài)的存儲狀態(tài)，特別注意此由二個2輸入與非門所連接成的RS閂鎖器 的閂鎖狀態(tài)(存儲狀態(tài))不同于由二個NOR門所連接成的RS閂鎖器，當(dāng)Set輸 入端接收高電平信號而Reset輸入端接收低電平信號時，第一 2輸入與非門 330的輸出節(jié)點(diǎn)電壓VN4為高電平，而第二2輸入與非門340的輸出節(jié)點(diǎn)電 壓VN5為〗氐電平，當(dāng)Set輸入端4妻收4氐電平信號而Reset輸入端接收高電平 信號時，第一2輸入與非門330的輸出節(jié)點(diǎn)電壓VN4為低電平，而第二2輸 入與非門340的輸出節(jié)點(diǎn)電壓VN5為高電平。假設(shè)Set輸入端接收高電平信號而Reset輸入端接收低電平信號，則如上述，節(jié)點(diǎn)電壓VN4為高電平而節(jié)點(diǎn)電壓VN5為^f氐電平，即弛張:派蕩器140的輸出時鐘CLK處于高電平狀態(tài)，所以第一開關(guān)被設(shè)定為閉合狀態(tài)而第二開 關(guān)被設(shè)定為開路狀態(tài)，也就是將第一電容區(qū)Cl設(shè)定為放電狀態(tài)，而將第二電 容區(qū)C2設(shè)定為充電狀態(tài)，此時因第一比較器310的負(fù)輸入端(節(jié)點(diǎn)Nl)被短 路至接地，也就是第一比較器310的負(fù)輸入端電壓小于正輸入端電壓(帶隙參 考電壓Vref),因此第一比較器310的輸出端(Reset輸入端)信號由低電平轉(zhuǎn) 換為高電平，此時，Set輸入端與Reset輸入端均"t妄收高電平信號，因此RS 閂鎖器處于閂鎖狀態(tài)，其輸出狀態(tài)不變，也就是弛張振蕩器140的輸出時鐘 CLK保持于高電平狀態(tài)，當(dāng)節(jié)點(diǎn)電壓VN2從零電位充電到大于帶隙參考電壓 Vref時，第二比較器320的輸出端(Set輸入端)信號由高電平轉(zhuǎn)換為低電平， 此時，Set輸入端接收低電平信號而Reset輸入端接收高電平信號，因此第 一2輸入與非門330的輸出節(jié)點(diǎn)電壓VN4轉(zhuǎn)換為低電平，而第二2輸入與非 門340的輸出節(jié)點(diǎn)電壓VN5轉(zhuǎn)換為高電平，也就是弛張振蕩器140的輸出時 鐘CLK轉(zhuǎn)換為低電平狀態(tài)。其后，第一開關(guān)被設(shè)定為開路狀態(tài)而第二開關(guān)被設(shè)定為閉合狀態(tài)，也就 是將第一電容區(qū)Cl設(shè)定為充電狀態(tài)，而將第二電容區(qū)C2設(shè)定為放電狀態(tài)， 此時因第二比較器320的負(fù)輸入端(節(jié)點(diǎn)N2)被短路至接地，也就是第二比較 器320的負(fù)輸入端電壓小于正輸入端電壓(帶隙參考電壓Vref),因此第二比 較器320的輸出端(Set輸入端)信號由低電平轉(zhuǎn)換為高電平，此時，Set輸入 端與Reset輸入端均接收高電平信號，因此RS閂鎖器處于閂鎖狀態(tài)，其輸出 狀態(tài)不變，也就是弛張振蕩器140的輸出時鐘CLK保持于低電平狀態(tài)，當(dāng)節(jié) 點(diǎn)電壓VN1從零電位充電到大于帶隙參考電壓Vref時，第一比較器310的輸 出端(Reset輸入端)信號由高電平轉(zhuǎn)換為低電平，此時，Set輸入端接收高電 平信號而Reset輸入端接收低電平信號，因此第一 2輸入與非門330的輸出 節(jié)點(diǎn)電壓VN4轉(zhuǎn)換為高電平，而第二 2輸入與非門340的輸出節(jié)點(diǎn)電壓VN5 轉(zhuǎn)換為低電平，也就是弛張振蕩器140的輸出時鐘CLK轉(zhuǎn)換為高電平狀態(tài)。如上所述，第一電容區(qū)Cl與第二電容區(qū)C2的充電狀態(tài)與放電狀態(tài)，不 斷地交互變化而產(chǎn)生弛張振蕩器140的輸出振蕩時鐘CLK，而由于第一電容 區(qū)Cl與第二電容區(qū)C2在充電狀態(tài)時的時間常數(shù)正比于芯片內(nèi)建RC時間常數(shù) 校正碼rc—code,所以弛張振蕩器140輸出時鐘CLK的振蕩周期亦正比于芯 片內(nèi)建RC時間常數(shù)沖交正碼rc-code。由上述可知，本發(fā)明技術(shù)突破先前技術(shù)有關(guān)RC時間常數(shù)校正的限制，本發(fā)明技術(shù)利用一弛張振蕩器產(chǎn)生一由RC時間常數(shù)所決定的時鐘，并用以在一預(yù)定時間區(qū)段內(nèi)計數(shù)該時鐘的周期以產(chǎn)生一周期計數(shù)值，再比較該周期計數(shù)值與一期望值以4丸4亍RC時間常凝:沖交正，該預(yù)定時間區(qū)4殳越長則4i正碼 r c - code的有效位數(shù)越多，而所校正的RC時間常數(shù)也就越精準(zhǔn)。 一般而言， 校正誤差有二種主要來源，其一為該弛張振蕩器內(nèi)的比較器所造成的延遲誤 差，其二為啟動與停止計數(shù)時的同步計數(shù)誤差。本發(fā)明結(jié)構(gòu)先進(jìn)的地方在這 二種誤差均可通過降低該弛張振蕩器的振蕩頻率與延長該預(yù)定時間區(qū)段而減 少到容許誤差以下。也就是說，較長的校正時間可以提高校正精準(zhǔn)度。所以 RC時間常數(shù)的校正就可達(dá)到任何所要求的精準(zhǔn)度，因此可以顯著提高集成電 路調(diào)諧器芯片的鏡像信號濾除功能。通過使用適當(dāng)型式的電阻與電容，則RC時間常數(shù)隨溫度與電壓變化所導(dǎo) 至的變動量可降低到可忽略的情況，也就是說，RC時間常數(shù)的變動主要由半 導(dǎo)體制造所影響。因此，只需在開機(jī)時，作一次RC時間常數(shù)校正程序，其后電路工作造成任何影響。本發(fā)明所提供的高精準(zhǔn)度RC時間常數(shù)校正方法與裝 置，可以確保鏡像信號濾除功能只受限于多相濾波器的濾波解析度，而不受可節(jié)省芯片面積和減低線路的復(fù)雜度。以上所述僅為本發(fā)明的優(yōu)選實(shí)施例，凡依本發(fā)明權(quán)利要求所進(jìn)行的等效 變化與修改，皆應(yīng)屬本發(fā)明的涵蓋范圍。
權(quán)利要求
1. 一種具芯片內(nèi)建RC時間常數(shù)校正功能的多相濾波器的集成電路調(diào)諧器，包含一正交混頻器；一多相濾波器，包含一第一輸入端與一第二輸入端，該第一輸入端耦接于該正交混頻器的一輸出端；一弛張振蕩器；以及一數(shù)字校正模塊，包含一輸出端耦接于該多相濾波器的第二輸入端與該弛張振蕩器的一輸入端，以及一輸入端耦接于該弛張振蕩器的一輸出端。
2. 如權(quán)利要求1所述的集成電路調(diào)諧器，其中該數(shù)字校正模塊包含 一 2輸入與門，包含一第一輸入端耦接于該數(shù)字校正模塊的輸入端； 一計數(shù)器，包含一輸入端耦接于該2輸入與門的一輸出端；以及 一有限狀態(tài)機(jī)，包含一輸入端耦接于該計數(shù)器的一輸出端， 一第一輸出端耦接于該數(shù)字校正模塊的輸出端，以及一第二輸出端耦接于該2輸入與門 的一第二輸入端。
3. 如權(quán)利要求2所述的集成電路調(diào)諧器，其中該弛張振蕩器包含 一第一電容區(qū)，耦合于一第一節(jié)點(diǎn)與接地之間，包含一輸入端耦接于該弛張振蕩器的輸入端，該第 一節(jié)點(diǎn)耦接于一第 一 電壓源； 一第一開關(guān)，耦合于該第一節(jié)點(diǎn)與接地之間；一第一比較器，包含一第一輸入端耦接于該第一節(jié)點(diǎn)，以及一第二輸入 端耦接于一第三節(jié)點(diǎn)，該第三節(jié)點(diǎn)耦接于一參考電壓；一第一 2輸入與非門，包含一第一輸入端耦接于該第一比較器的一輸出 端， 一第二輸入端耦接于一第五節(jié)點(diǎn)，以及一輸出端耦接于一第四節(jié)點(diǎn)，該 第四節(jié)點(diǎn)耦接于該第 一開關(guān)的 一控制輸入端與該弛張振蕩器的輸出端；一第二電容區(qū)，耦合于 一 第二節(jié)點(diǎn)與接地之間，包含一輸入端耦接于該 弛張振蕩器的輸入端，該第二節(jié)點(diǎn)耦接于一第二電壓源；一第二開關(guān)，耦合于該第二節(jié)點(diǎn)與接地之間；一第二比較器，包含一第一輸入端耦接于該第二節(jié)點(diǎn)，以及一第二輸入 端耦接于一第三節(jié)點(diǎn)；以及一第二 2輸入與非門，包含一第一輸入端耦接于該第二比較器的一輸出端， 一第二輸入端耦接于--第四節(jié)點(diǎn)，以及一輸出端耦接于一第五節(jié)點(diǎn)，該 第五節(jié)點(diǎn)耦接于該第二開關(guān)的 一控制輸入端。
4. 如權(quán)利要求1所述的集成電路調(diào)諧器，其中該弛張振蕩器包含一第 一 電容區(qū)，耦合于 一 第 一 節(jié)點(diǎn)與接地之間，包含一輸入端耦接于該弛張振蕩器的輸入端，該第 一 節(jié)點(diǎn)耦接于 一 第 一 電壓源； 一第一開關(guān)，耦合于該第一節(jié)點(diǎn)與接地之間；一第一比較器，包含一第一輸入端耦接于該第一節(jié)點(diǎn)，以及一第二輸入 端耦接于一第三節(jié)點(diǎn)，該第三節(jié)點(diǎn)耦接于一參考電壓；一第一 2輸入與非門，包含一第一輸入端耦接于該第一比較器的一輸出 端， 一第二輸入端耦接于一第五節(jié)點(diǎn)，以及一輸出端耦接于一第四節(jié)點(diǎn)，該 第四節(jié)點(diǎn)耦接于該第 一開關(guān)的 一控制輸入端與該弛張振蕩器的輸出端；一第二電容區(qū)，耦合于一第二節(jié)點(diǎn)與接地之間，包含一輸入端耦接于該 弛張振蕩器的輸入端，該第二節(jié)點(diǎn)耦接于一第二電壓源；一第二開關(guān)，耦合于該第二節(jié)點(diǎn)與接地之間；一第二比較器，包含一第一輸入端耦接于該第二節(jié)點(diǎn)，以及一第二輸入 端耦接于一第三節(jié)點(diǎn)；以及一第二 2輸入與非門，包含一第一輸入端耦接于該第二比較器的一輸出 端， 一第二輸入端耦接于一第四節(jié)點(diǎn)，以及一輸出端耦接于一第五節(jié)點(diǎn)，該 第五節(jié)點(diǎn)耦接于該第二開關(guān)的 一控制輸入端。
5. 如權(quán)利要求4所述的集成電路調(diào)諧器，其中該第一電容區(qū)與該第二電 容區(qū)均包含多個電容與多個電阻，用以模擬該多相濾波器所包含的多個電容 與多個電阻的電路功能。
6. 如權(quán)利要求5所述的集成電路調(diào)諧器，其中該數(shù)字校正模塊包含 一 2輸入與門，包含一第一輸入端耦接于該數(shù)字校正模塊的輸入端； 一計數(shù)器，包含一輸入端耦接于該2輸入與門的一輸出端；以及 一有限狀態(tài)機(jī)，包含一輸入端耦接于該計數(shù)器的一輸出端， 一第一輸出端耦接于該數(shù)字校正模塊的輸出端，以及一第二輸出端耦接于該2輸入與門 的一第二輸入端。
7. —種用于集成電路調(diào)諧器的多相濾波器的芯片內(nèi)建RC時間常數(shù)校正 方法，該多相濾波器的鏡像信號濾除功能由一芯片內(nèi)建RC時間常數(shù)所控制， 該方法包含下列步驟(a) 產(chǎn)生 一時鐘，該時鐘的周期正比于該芯片內(nèi)建RC時間常數(shù)；(b) 在一預(yù)定時間區(qū)段內(nèi)，計數(shù)該時鐘的周期以產(chǎn)生一計數(shù)值；(c) 將該計數(shù)值與一期望值進(jìn)行比較以產(chǎn)生一比較結(jié)果；以及(d) 根據(jù)該比較結(jié)果更新該芯片內(nèi)建RC時間常數(shù)。
8. 如權(quán)利要求7所述的校正方法，還包含 將該芯片內(nèi)建RC時間常數(shù)設(shè)定為一初始值。
9. 如權(quán)利要求8所述的校正方法，其中該芯片內(nèi)建RC時間常數(shù)包含多 個位，其一最高有效位設(shè)定為"1"。
10. 如權(quán)利要求8所述的校正方法，其中更新該芯片內(nèi)建RC時間常數(shù)為 根據(jù)該比較結(jié)果以設(shè)定該芯片內(nèi)建RC時間常數(shù)的位資料。
11. 如權(quán)利要求8所述的校正方法，其中在該芯片內(nèi)建RC時間常數(shù)完成 初始值設(shè)定后，從最高有效位到最低有效位根據(jù)步驟(a) 、 (b)、 (c)、及(d) 的重復(fù)執(zhí)行而更新設(shè)定。
12. 如權(quán)利要求7所述的校正方法，還包含比較一第一電容區(qū)的電壓與一預(yù)定參考電壓，比較一第二電容區(qū)的電壓 與該預(yù)定參考電壓，用以控制該時鐘的周期。
13. 如權(quán)利要求12所述的校正方法，還包含根據(jù)該芯片內(nèi)建RC時間常數(shù)調(diào)整該第一電容區(qū)與該第二電容區(qū)內(nèi)的多 個芯片內(nèi)建電容的有效個數(shù)。
全文摘要
用于集成電路調(diào)諧器的芯片內(nèi)建RC時間常數(shù)校正方法。該集成電路調(diào)諧器包含一接收射頻信號的接收電路；一正交混頻器，耦合于該接收電路的輸出端；一多相濾波器；一弛張振蕩器；以及一數(shù)字校正模塊。該多相濾波器的鏡像信號濾除功能與該弛張振蕩器的振蕩周期由一芯片內(nèi)建RC時間常數(shù)所控制。該校正方法包含產(chǎn)生一正比于該芯片內(nèi)建RC時間常數(shù)的時鐘；該時鐘輸入數(shù)字校正模塊中的計數(shù)器；在一預(yù)定時間區(qū)段內(nèi)，計數(shù)該時鐘的周期以產(chǎn)生一計數(shù)值；以及利用一連續(xù)逼近校正法根據(jù)該計數(shù)值以更新該芯片內(nèi)建RC時間常數(shù)。
文檔編號H03D7/00GK101222206SQ200710001648
公開日2008年7月16日 申請日期2007年1月9日 優(yōu)先權(quán)日2007年1月9日
發(fā)明者煒 劉, 曾昭文, 邱維乾, 陳盈吉 申請人:寬達(dá)科技股份有限公司