專利名稱：一種自動(dòng)增益控制電路及其系統(tǒng)以及自動(dòng)增益控制方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種自動(dòng)增益控制(AGC )電路，包括該電路的系統(tǒng)， 以及一種自動(dòng)增益控制方法。
技術(shù)背景本發(fā)明具體涉及一種自動(dòng)增益控制(AGC)電路，包括- 一個(gè)可變?cè)鲆娣糯笃?VGA)適應(yīng)于接收一個(gè)接收信號(hào)，并輸 出一個(gè)放大信號(hào)到一個(gè)模數(shù)轉(zhuǎn)換器(ADC),- 一個(gè)增益控制器(GC)，連接到所述可變?cè)鲆娣糯笃?，用于?收所述放大信號(hào)并且控制所述可變?cè)鲆娣糯笃鞯脑鲆妗．?dāng)接收信號(hào)來(lái)自例如一個(gè)振動(dòng)傳感器，該接收信號(hào)可以是一個(gè)具 有多個(gè)數(shù)量級(jí)的振幅的脈沖信號(hào)。一般情況下，低輸入增益和高分辨率的模數(shù)轉(zhuǎn)換器(ADC)被用 于轉(zhuǎn)換類似接收信號(hào)。但是當(dāng)接收信號(hào)是一個(gè)脈沖信號(hào)時(shí)，非常有必 要調(diào)整在ADC全部輸入電壓范圍與接收信號(hào)最大電壓之間的一個(gè)重 要差值。這就是為何在大多數(shù)時(shí)候，放大信號(hào)具有一個(gè)很小的振幅， 還伴有噪音。此外，高分辨率的ADC的使用也有很大的開銷。另 一種方法是在ADC之前使用 一個(gè)自動(dòng)增益控制(AGC )電路。 AGC是指一個(gè)電路，該電路的增益的變化基本上取決于接收信號(hào)振 幅的大小，以便于維持放大信號(hào)水平基本上是不變。正如專利US-5 606 284中所描述的，AGC電路包括至少一個(gè)針對(duì)接收信號(hào)的模擬放 大器，該接收信號(hào)通過一個(gè)模擬反饋信號(hào)進(jìn)行自動(dòng)控制。不幸的是， 放大信號(hào)必須被結(jié)合到反饋回路中以產(chǎn)生VGA增益控制電壓。因此， 時(shí)間常數(shù)必須足夠大，并且這樣的AGC電路并不非常適合于在振幅 上具有很多變化的脈沖信號(hào)。發(fā)明內(nèi)容本發(fā)明的目的之一是，通過提供一個(gè)用于自動(dòng)增益控制的有效電 路來(lái)解決這個(gè)問題，并且不需要一個(gè)綜合電路。為了達(dá)到這個(gè)效果，增益控制器適應(yīng)于-每當(dāng)放大信號(hào)已達(dá)到一個(gè)預(yù)定的門限值時(shí)，確定門限事件的發(fā)生；-每當(dāng)門限事件發(fā)生時(shí)，減小可變?cè)鲆娣糯笃鞯脑鲆妫?-計(jì)算從上一次門限事件起始的一個(gè)時(shí)延；-如果該時(shí)延大于一個(gè)指定的時(shí)延數(shù)值并且該可變?cè)鲆娣糯笃?的增益不是最大值時(shí)，增加該可變?cè)鲆娣糯笃鞯脑鲆?。得益于?duì)于VGA增益的調(diào)節(jié)，甚至在第一次脈沖期間，預(yù)期接 收信號(hào)的振幅變化也是可能的，并且，即使接收信號(hào)大小發(fā)生變化， 獲得一個(gè)恒定的信噪比(SNR， signal-to-noise ration)也是可能的。 此外，VGA以及增益控制器的成本也相對(duì)較低，并且可能比具有一 個(gè)可變量化噪音的高分辨率的ADC更低。在本發(fā)明提出的自動(dòng)增益控制電路的優(yōu)選實(shí)施例中，以下技術(shù)特 征中的 一個(gè)和/或其他技術(shù)特征可以選擇地被采用-增益控制器適應(yīng)于在兩個(gè)模數(shù)轉(zhuǎn)換器的兩個(gè)樣本轉(zhuǎn)換間，控制 可變?cè)鲆娣糯笃鞯脑鲆孀兓?增益控制器適應(yīng)于通過一個(gè)串行總線(serial bus)發(fā)送一個(gè)由 模數(shù)轉(zhuǎn)換器給出的第 一數(shù)值，以及一個(gè)表示可變?cè)鲆娣糯笃鞯脑鲆娴?第二數(shù)值；-每當(dāng)出現(xiàn)門限事件并且如果可變?cè)鲆娣糯笃鞯脑鲆娌皇亲钚?值時(shí)，增益控制器以2的倍數(shù)的因子減小可變?cè)鲆娣糯笃鞯脑鲆妫?每當(dāng)出現(xiàn)門限事件并且如果可變?cè)鲆娣糯笃鞯脑鲆娌皇亲钚?值時(shí)，增益控制器以一個(gè)預(yù)定數(shù)值減小可變?cè)鲆娣糯笃鞯脑鲆妫擃A(yù) 定數(shù)值取決于兩個(gè)連續(xù)第 一數(shù)值之間的絕對(duì)差；-如果所述時(shí)延大于一個(gè)指定的延時(shí)值，并且可變?cè)鲆娣糯笃鞯?增益不是最大值時(shí)，增益控制器以2的倍數(shù)的因子增加可變?cè)鲆娣糯?器的增益；-所述增益控制器是一個(gè)邏輯可編程裝置(programmable logic device );-自動(dòng)增益控制電路是一個(gè)應(yīng)用特定集成電路(application specific integrated circuit);-增益控制器可以管理兩條通路，其具有兩個(gè)模數(shù)轉(zhuǎn)換器以及兩 個(gè)可變?cè)鲆娣糯笃?，其中的每個(gè)都包含在一個(gè)或兩個(gè)電路中；-可變?cè)鲆娣糯笃鬟M(jìn)一步包括一個(gè)具有數(shù)字電位器(digital potentiometer)的舉爭(zhēng)4奐》文大器。本發(fā)明的另 一個(gè)目的是提供一種包括自動(dòng)增益控制電路的系統(tǒng)， 該系統(tǒng)進(jìn)一 步包括一個(gè)連接到所述自動(dòng)增益控制電路的模數(shù)轉(zhuǎn)換器， 用于從所述可變?cè)鲆娣糯笃髦薪邮账龇糯笮盘?hào)。該系統(tǒng)還可以進(jìn)一步包括一個(gè)連接到所述可變?cè)鲆娣糯笃鞯恼?動(dòng)傳感器，其中，所述接收信號(hào)被所述可變?cè)鲆娣糯笃鲝乃稣駝?dòng)傳 感器中所接收。本發(fā)明的另 一個(gè)目的是提供一種對(duì)可變?cè)鲆娣糯笃鬟M(jìn)行自動(dòng)增 益控制的有效方法，所述可變?cè)鲆娣糯笃鲗?duì)一接收信號(hào)進(jìn)行放大，并 輸出一個(gè)放大信號(hào)，該方法包括以下步驟-每當(dāng)所述放大信號(hào)達(dá)到一個(gè)預(yù)定門限時(shí)，確定門限事件的發(fā)生；國(guó)每當(dāng)出現(xiàn)一個(gè)門限事件時(shí)，減小可變?cè)鲆娣糯笃鞯脑鲆妫?-測(cè)量從上一次門限事件起始的時(shí)延；-如果所述時(shí)延大于一個(gè)指定時(shí)延值，并且可變?cè)鲆娣糯笃鞯脑?益不是最大值時(shí)，增加可變?cè)鲆娣糯笃鞯脑鲆妗?


參考附圖，通過以下對(duì)于多種實(shí)施例的其中之一的詳細(xì)描述，本 發(fā)明的其他技術(shù)特征以及優(yōu)點(diǎn)將會(huì)更加明晰。在附圖中圖1是示出了根據(jù)本發(fā)明的一個(gè)自動(dòng)增益控制(AGC)電路的結(jié) 構(gòu)圖；圖2是示出了一個(gè)可變?cè)鲆娣糯笃?VGA)的結(jié)構(gòu)圖；6圖3示出了一個(gè)接收信號(hào)；圖4示出了圖3所示的接收信號(hào)的放大信號(hào)。
具體實(shí)施方式
在圖1中，傳感器1產(chǎn)生一個(gè)傳感信號(hào)S,例如表示一個(gè)物體的 振動(dòng)。在這種情況下，傳感器可以是一個(gè)壓電元件(piezoelectric element )。該傳感信號(hào)S輸入到一個(gè)信號(hào)調(diào)節(jié)(SC， signal conditioning ) 電路2，該電路包括至少一個(gè)濾波器，用于減少傳感信號(hào)S的高頻噪 音，再輸出一個(gè)接收信號(hào)R。自動(dòng)增益控制(AGC)電路10接收所 述接收信號(hào)R,產(chǎn)生一個(gè)放大信號(hào)A,該信號(hào)通過模數(shù)轉(zhuǎn)換器(ADC) 20轉(zhuǎn)化為數(shù)字?jǐn)?shù)據(jù)D。例如，ADC20可以是一個(gè)德州儀器(Texas Instruments )生產(chǎn)的 PCM1803,該器件是一個(gè)高性能、低開銷、單片機(jī)立體模數(shù)轉(zhuǎn)換器。 在這種情況下，ADC 20可以為AGC電路10輸出 一 個(gè)時(shí)鐘信號(hào)CLK , 用于一系列音頻數(shù)字?jǐn)?shù)據(jù)D的同步，以及一個(gè)左右信號(hào)(left-right signal) LRCLK,用于定義當(dāng)前被轉(zhuǎn)換的數(shù)據(jù)D來(lái)自左邊或右邊的輸 入通路。這些附加信號(hào)有助于AGC電路10同步到ADC，以及識(shí)別 每一采樣。自動(dòng)增益控制(AGC)電路10至少包括一個(gè)可變?cè)鲆娣糯笃?(VGA) 11以及一個(gè)增益控制器(GC) 12。VGA的實(shí)現(xiàn)可以如圖2所揭示的那樣。它是一個(gè)轉(zhuǎn)換放大器13, 最終具有在居中的Vcc/2上的信號(hào)，該信號(hào)為放大器供應(yīng)電壓Vcc的 一半。該放大站使用了三個(gè)電阻器 一個(gè)輸入電阻14 (電阻為Ra), 一個(gè)第一反饋電阻15(電阻為r)以及一個(gè)第二反饋電阻(電阻為Rb)。 第一和第二反饋電阻15、 16串聯(lián)連接。接著，轉(zhuǎn)換放大器13的增益 由以下/>式產(chǎn)生<formula>formula see original document page 7</formula>這種簡(jiǎn)單的轉(zhuǎn)換放大器可以通過調(diào)整其電阻器的值，獲得一個(gè)大 范圍的增益。第二反饋電阻16是一個(gè)可編程的可變電阻，也稱為數(shù)字電位器。 該種電阻器的一個(gè)例子是模擬裝置AD5162,該裝置是一個(gè)雙通道256 位串^f亍外"i殳4妄口 ( dual 256-position Serial Peripheral Interface)數(shù)字電 位器。SPI總線是一個(gè)4線同步串行通信接口 ，該接口在許多微處理 器芯片中被用于相對(duì)低速的連接。該SPI總線可以用于AGC中，以 從增益控制器(GC )12傳送一個(gè)數(shù)字增益值到可變?cè)鲆娣糯笃?VGA ) 11。在8比特?cái)?shù)字電位器的情況下，例如AD5162,數(shù)字增益值G可 以取0到255之間的任意整數(shù)值。第二反々貴電阻16的阻值Rb通過一 個(gè)簡(jiǎn)單的線性公式給出<formula>formula see original document page 8</formula>(2)
其中Re是端到端的阻值(最大阻值)，Rw是觸頭接觸電阻(最小阻值)。轉(zhuǎn)換放大器13的第一反饋電阻15有助于補(bǔ)償觸頭電阻Rw作用。 因而，以2為因子獲得真正的轉(zhuǎn)換放大器13的增益變化是有可能的， 例如增益控制器(GC)已在圖1中詳細(xì)描述，其本身包括一個(gè)信號(hào) 比較器17以及一個(gè)邏輯電路18。信號(hào)比較器17將放大信號(hào)A與一個(gè)門限T進(jìn)行比較，并輸出二 進(jìn)位的比較信號(hào)C。在具有一個(gè)非居中的放大信號(hào)A的一般情況下，比較器17將放 大信號(hào)A與門限Tl和T2進(jìn)行比較。如果放大信號(hào)A高于門限Tl 或者低于門限T2，則比較信號(hào)C將處于"真"(true)的狀態(tài)下，用 比較信號(hào)C的Vcc電壓表示，否則比較信號(hào)C將處于"假"(false ) 的狀態(tài)下，用O電壓或接地電壓表示。。倘若居中信號(hào)在 0電壓附近，比較信號(hào)C按照以上的一般情況確定，其中Tl等于T, T2等于-T。倘若居中信號(hào)在Vcc/2電壓附近，比較信號(hào)C按照以上 一般情況確定，其中Tl等于Vcc/2+T， T2等于Vcc/2-T。圖1, 3和4示出了一個(gè)結(jié)構(gòu)圖以及居中信號(hào)在0電壓附近情況 下的信號(hào)，相關(guān)說(shuō)明基于0電壓附近的居中信號(hào)。邏輯電路18使用比較信號(hào)C和ADC數(shù)字信號(hào)D以及ADC時(shí)鐘 信號(hào)CLK，用于為VGA11提供所述數(shù)字增益值G，以及為用戶電路 (圖中沒有示出)提供一個(gè)完全數(shù)字?jǐn)?shù)據(jù)DOUT和時(shí)鐘信號(hào)CLK, 例如，用戶電路可以是一個(gè)微控制器、微處理器或者一個(gè)數(shù)字信號(hào)處 理器(DSP)。邏輯電路18的制造可以通過使用 一些連接在一起的邏輯門電路， 或者通過使用一個(gè)可編程邏輯裝置(PLD， Programmable Logic Device )例如一個(gè)PAL裝置(可編程邏輯陣列，Programmable Logic Array )、或者一個(gè)GAL裝置(通用陣列邏輯，Generic Array Logic )、 或者一個(gè)CPLD裝置(復(fù)雜可編程邏輯裝置，Complex Programmable Logic Device)、或者一個(gè)FPGA裝置(現(xiàn)場(chǎng)可編程邏輯裝置， Field-Programmable Logic Device)，或者通過4吏用 一個(gè)專用集成電路 (Application Specific Integrated Circuit,ASIC ),或者任何可執(zhí)行所有 下文描述的邏輯的裝置。這些PLD通過使用一種叫做硬件描述語(yǔ)言 (Hardware Description Language,HDL )的i吾言進(jìn)4亍編禾呈。該ASIC最 終可以集成所有AGC電路10的所有功能或者所有功能中的任意部 分，例如，包括信號(hào)SC電路2, VGA電路11, GC電路12以及ADC 電路20。然而，對(duì)于大規(guī)^莫生產(chǎn)，ASIC設(shè)計(jì)可能比PLD設(shè)計(jì)更有效。最初，邏輯電路18將VGA的增益值G設(shè)置為最大值(例如255, 在8比特?cái)?shù)字電位器的情況下)。然后，每當(dāng)放大信號(hào)A已達(dá)到預(yù)定門限T時(shí)，也就是說(shuō)，每當(dāng) 比較信號(hào)處于"真"的狀態(tài)時(shí)，邏輯電路18確定門限事件的發(fā)生。對(duì)于每個(gè)門限事件，邏輯電路18通過減小它的輸出增益值G來(lái)減小VGA的增益(例如，以2為因子減小增益，以改變數(shù)字增益值 G)。
邏輯電路18還測(cè)量從上次門限事件起始的延時(shí)。這可以通過從 上一次比較信號(hào)C處于"真"的狀態(tài)開始簡(jiǎn)單計(jì)算采樣的數(shù)目來(lái)完成。 倘若使用PCM1803立體ADC，邏輯電路18僅僅需要計(jì)算左右信號(hào) LRCLK的上升沿。
如果VGA增益不是最大值(如255 )，并且測(cè)量到的時(shí)延大于 一個(gè)指定值 T,那么邏輯電路18通過增加數(shù)字增益值G來(lái)增加VGA 的增益(例如，以2為因子增加增益，以改變數(shù)字增益值G)。
如果一個(gè)新的門限事件發(fā)生在被測(cè)量的時(shí)延變得大于所述指定 值 T之前，那么邏輯電路18通過減小其輸出增益值G來(lái)減小VGA 的增益，并且所述時(shí)延被簡(jiǎn)單地初始化到0值。接著，VGA的增益 可以增加，第一次在時(shí)延T之后，如果沒有發(fā)生門限事件；第二次 在時(shí)延2. T之后，如果沒有發(fā)生門限事件。另一種方法是，當(dāng)VGA 的增益第一次增加時(shí)，將時(shí)延初始化到0值。在這種情況下，VGA 的增益可以在時(shí)延 T之后第二次增加，如果沒有發(fā)生門限事件(從 上一次時(shí)延初始4t起)。
邏輯電路18為用戶電路提供一個(gè)完全的數(shù)字?jǐn)?shù)據(jù)DOUT，該數(shù) 據(jù)混合了來(lái)自ADC的數(shù)字?jǐn)?shù)據(jù)D和VGA的數(shù)字增益值G，從而， 用戶微處理器電路可以計(jì)算接收信號(hào)R的實(shí)際值。倘若有兩個(gè)通路 (具有兩個(gè)ADC或者一個(gè)雙通路的ADC),邏輯電路18也可以管 理所有這些設(shè)備并提供一個(gè)完整的數(shù)字?jǐn)?shù)據(jù)DOUT,該數(shù)據(jù)則混合了 左側(cè)通路的數(shù)字?jǐn)?shù)據(jù)D、左側(cè)通路的VGA的增益值G、右側(cè)通路的 數(shù)字?jǐn)?shù)據(jù)D、右側(cè)通路的VGA的增益值G，并且提供一個(gè)LRCLK 信號(hào)，用于確定DOUT中的當(dāng)前數(shù)據(jù)是來(lái)自左側(cè)還是右側(cè)輸入通路。
在本發(fā)明的第二實(shí)施例中，VGA 11的增益可以通過一個(gè)預(yù)定的 因子值被增加或者減小，例如，可以是2或4或者2的倍數(shù)。
在本發(fā)明的第三實(shí)施例中，每當(dāng)門限事件出現(xiàn)時(shí)，邏輯電路18 計(jì)算出兩個(gè)連續(xù)的來(lái)自ADC20的數(shù)字?jǐn)?shù)據(jù)D之間的絕對(duì)差DIFF:DIFF = abs( D(n) — D(n國(guó)l)) (3)
其中
-T是ADC的采樣周期，
-n是指采樣時(shí)刻nT,
-n-l是指前一采樣時(shí)刻(n-l) T,
-D(n)是指在時(shí)刻nT時(shí)來(lái)自ADC 20的數(shù)字?jǐn)?shù)據(jù)D,
-D(n-l)是在時(shí)刻(n-l ) T時(shí)來(lái)自ADC 20的數(shù)字?jǐn)?shù)據(jù)D。
如果絕對(duì)差DIFF低于一個(gè)預(yù)定值，則增益按照第一因子減小，
例如2,否則增益按照一個(gè)大于所述第一因子的第二因子減小，例如4。
得益于本發(fā)明的第三實(shí)施例，VGA 11的增益以一個(gè)預(yù)定的因子 自動(dòng)減小，并且VGA 11的增益容易且很好地適應(yīng)于放大信號(hào)A的演變。
圖3示出了來(lái)自一個(gè)不包括本發(fā)明的自動(dòng)增益放大器的振動(dòng)傳感 器1的典型的放大信號(hào)A，看上去像是一個(gè)振動(dòng)結(jié)構(gòu)的脈沖響應(yīng)，具 有第一個(gè)高脈沖，并且隨后的振動(dòng)幅度越來(lái)越小。振動(dòng)幅度減小的速 度至少取決于振動(dòng)結(jié)構(gòu)的阻尼特性。如圖3中所示，將該放大信號(hào)A 保持在低于門限T以下是困難的，并且在2到3次振動(dòng)后，放大信號(hào) A已經(jīng)變得很小。這種類型的信號(hào)導(dǎo)致了飽和度問題(saturation problems)以及較差的信噪比。
例如，在Al和A2之間以及A3和A4之間，放大信號(hào)A超過門 限水平T,伴隨高風(fēng)險(xiǎn)的飽和度以及放大器的非線性。
圖4示出了具有本發(fā)明的的自動(dòng)增益放大器的相同的放大信號(hào) A。當(dāng)信號(hào)在A1處達(dá)到門限水平T時(shí)，增益控制器12減小VGA 11 的增益，然后該信號(hào)下降，保持在低于門限水平T以下。在一個(gè)預(yù)定 時(shí)延 T之后，放大信號(hào)A在A5處，增益控制器12重新增加VGA 11 的增益，在未修改的信號(hào)之后的信號(hào)中產(chǎn)生另一個(gè)跳躍。這個(gè)例子顯 示了 AGC 10是如何將放大信號(hào)A保持在門限T以下的。
根據(jù)本發(fā)明的AGC不斷地適應(yīng)可變?cè)鲆娣糯笃鞯脑鲆嬷狄允剐盘?hào)保持在門限值以下，并具有一個(gè)最大的放大率。這就是為何放大信
號(hào)的信噪比(SNR)可以保持為一個(gè)恒定，且盡可能高。憑借這些裝 置和方法，就有可能得到一個(gè)接收信號(hào)的精確的模數(shù)轉(zhuǎn)換，以及比具 有高分辨率的模數(shù)轉(zhuǎn)換器更低的開銷。
權(quán)利要求
1、一種自動(dòng)增益控制電路，包括-一可變?cè)鲆娣糯笃?11)，所述可變?cè)鲆娣糯笃?11)適應(yīng)于接收一個(gè)接收信號(hào)(R)并輸出一個(gè)放大信號(hào)(A)到一個(gè)模數(shù)轉(zhuǎn)換器(20)，以及-一增益控制器(12)，所述增益控制器(12)被連接到所述可變?cè)鲆娣糯笃?11)，并用于接收所述放大信號(hào)(A)以及控制所述可變?cè)鲆娣糯笃?11)的增益，其中，所述增益控制器(12)適應(yīng)于-每當(dāng)所述放大信號(hào)(A)達(dá)到一預(yù)定門限時(shí)，確定門限事件的發(fā)生；-每當(dāng)出現(xiàn)門限事件時(shí)，減小所述可變?cè)鲆娣糯笃?11)的所述增益；-測(cè)量從上一次門限事件起始的一時(shí)延；-如果所述時(shí)延大于一個(gè)指定時(shí)延值，并且所述可變?cè)鲆娣糯笃?11)的增益不是最大值時(shí)，增加所述可變?cè)鲆娣糯笃?11)的增益。
2、 根據(jù)權(quán)利要求1所述的自動(dòng)增益控制電路，其中，所述增益控制器 (12)適應(yīng)于在所述模數(shù)轉(zhuǎn)換器轉(zhuǎn)換的兩個(gè)采樣之間，控制所述可變?cè)鲆娣糯笃?11)的增益的變化。
3、 根據(jù)權(quán)利要求1或2所述的自動(dòng)增益控制電路，其中，所述增益控 制器(12)適應(yīng)于通過一個(gè)串行總線發(fā)送一個(gè)由所述模數(shù)轉(zhuǎn)換器給出的 第一數(shù)字?jǐn)?shù)值，以及表示所述可變?cè)鲆娣糯笃?11)的增益的一第二數(shù) 字?jǐn)?shù)值。
4、 根據(jù)權(quán)利要求1至3中任一項(xiàng)所述的自動(dòng)增益控制電路，其中，每 當(dāng)門限事件發(fā)生并且所述可變?cè)鲆娣糯笃?11)的增益不是最小值時(shí)， 所述增益控制器(12 )以2的倍數(shù)的因子，減小所述可變?cè)鲆娣糯笃?11) 的增益。
5、 根據(jù)權(quán)利要求3所述的自動(dòng)增益控制電路，其中，每當(dāng)門限事件發(fā) 生并且所述可變?cè)鲆娣糯笃?11)的增益不是最小值時(shí)，所述增益控制 器(12)以一個(gè)預(yù)定值減小所述可變?cè)鲆娣糯笃?11)的增益，所述預(yù) 定值取決于兩個(gè)連續(xù)的所述第 一數(shù)字?jǐn)?shù)值之間的絕對(duì)差。
6、 根據(jù)權(quán)利要求1至5中任一項(xiàng)所述的自動(dòng)增益控制電路，其中，如 果所述時(shí)延大于一個(gè)指定時(shí)延值并且所述可變?cè)鲆娣糯笃?11)的增益 不是最大值時(shí)，所述增益控制器(12)以2的倍數(shù)的因子增加所述可變 增益放大器(11)的增益。
7、 根據(jù)權(quán)利要求1至6中任一項(xiàng)所述的自動(dòng)增益控制電路，其中，所 述增益控制器(12)是一個(gè)可編程邏輯裝置(PLD)。
8、 根據(jù)權(quán)利要求1至6中任一項(xiàng)所述的自動(dòng)增益控制電路，其中，所 述自動(dòng)增益控制電路(10)是一個(gè)專用集成電路(ASIC)。
9、 根據(jù)權(quán)利要求1至8中任一項(xiàng)所述的自動(dòng)增益控制電路，其中，所 述增益控制器(12)可以管理兩條通路，具有兩個(gè)模數(shù)轉(zhuǎn)換器以及兩個(gè) 可變?cè)鲆娣糯笃?11),它們的每一個(gè)在一個(gè)或兩個(gè)電路中。
10、 根據(jù)權(quán)利要求1至9中任一項(xiàng)所述的自動(dòng)增益控制電路，其中，所 述可變?cè)鲆娣糯笃?11)進(jìn)一步包括具有數(shù)字電位器(16)的轉(zhuǎn)換放大 器(13)。
11、 一種系統(tǒng)，包括如前面權(quán)利要求中任一項(xiàng)所述的自動(dòng)增益控制電路 (10),該系統(tǒng)進(jìn)一步包括連接到所述自動(dòng)增益控制電路(10)的模數(shù)轉(zhuǎn)換器(20 ),用于從所述可變?cè)鲆娣糯笃?11 )中接收所述放大信號(hào)(A )。
12、 根據(jù)權(quán)利要求11所述的系統(tǒng)，該系統(tǒng)進(jìn)一步包括連接到所述可變?cè)?益放大器(11)的振動(dòng)傳感器(1)，其中，所述接收信號(hào)(R)被所述 可變?cè)鲆娣糯笃?11)從所述振動(dòng)傳感器(1)處接收。
13、 一種用于對(duì)可變?cè)鲆娣糯笃?11)進(jìn)行自動(dòng)增益控制的方法，所述 可變?cè)鲆娣糯笃?11)放大一個(gè)接收信號(hào)(R)并輸出 一個(gè)放大信號(hào)(A )， 該方法包括以下步驟-每當(dāng)所述放大信號(hào)(A)達(dá)到一個(gè)預(yù)定門限時(shí)，確定門限事件的發(fā)生； -每當(dāng)一個(gè)門限事件發(fā)生時(shí)，減小所述可變?cè)鲆娣糯笃?11)的增益； -測(cè)量從上一次門限事件起始的一時(shí)延；-如果所述時(shí)延大于一個(gè)指定時(shí)延值并且所述可變?cè)鲆娣糯笃?11)的 增益不是最大值時(shí)，增加所述可變?cè)鲆娣糯笃?11)的增益。
全文摘要
一種自動(dòng)增益控制電路，包括一個(gè)可變?cè)鲆娣糯笃?11)適應(yīng)于接收一個(gè)接收信號(hào)(R)并且輸出一個(gè)放大信號(hào)(A)到一個(gè)模數(shù)轉(zhuǎn)換器(20)，以及一個(gè)增益控制器(12)，該增益控制器連接到所述可變?cè)鲆娣糯笃?11)用于接收所述放大信號(hào)(A)，并用于控制所述可變?cè)鲆娣糯笃?11)的增益。該增益控制器(12)適應(yīng)于決定一個(gè)門限事件的發(fā)生，每當(dāng)放大信號(hào)(A)已達(dá)到一個(gè)預(yù)定的門限值、即發(fā)生門限事件時(shí)，減小可變?cè)鲆娣糯笃?11)的增益，并測(cè)量從上一次門限事件起始的一個(gè)時(shí)延，如果該時(shí)延大于一個(gè)指定的時(shí)延數(shù)值并且該可變?cè)鲆娣糯笃?11)的增益不是最大值時(shí)，增加該可變?cè)鲆娣糯笃?11)的增益。
文檔編號(hào)H03G7/08GK101632222SQ200680056657
公開日2010年1月20日 申請(qǐng)日期2006年10月25日 優(yōu)先權(quán)日2006年10月25日
發(fā)明者弗蘭克·本哈穆達(dá), 羅斯·克里·瑛, 讓-米歇爾·李奴特 申請(qǐng)人:傳感器公司