專利名稱：奇偶校驗(yàn)位生成電路、計數(shù)電路以及計數(shù)方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種對二進(jìn)制數(shù)據(jù)中所包含的"r的數(shù)目進(jìn)行計數(shù)的奇 偶校驗(yàn)位生成電路、計數(shù)電路以及計數(shù)方法，尤其涉及可不給總體計數(shù) 的運(yùn)算處理帶來影響地高速求出總體計數(shù)運(yùn)算結(jié)果的奇偶校驗(yàn)位的奇偶 校驗(yàn)位生成電路、計數(shù)電路以及計數(shù)方法。
背景技術(shù)：
把對二進(jìn)制數(shù)據(jù)中所包含的"r的數(shù)目進(jìn)行計數(shù)的運(yùn)算稱為總體計
數(shù)(Population Count), —部分CPU (Central Processing Unit:中央處理 器)具有作為用于運(yùn)行該運(yùn)算的指令的POPC (POPulation Count:總體
計數(shù))指令。
以前，由于POPC指令的使用頻度較低，所以存在未作為指令集安 裝而通過基于軟件完成的仿真來實(shí)現(xiàn)的情況，然而，近年來，在漢明距 離(兩個位串中不同的位數(shù))等的計算中利用POPC指令的情況增多、 并且為了指令處理的高速化，而轉(zhuǎn)換為利用硬件來實(shí)現(xiàn)的情況增多。例 如，可通過利用專利文獻(xiàn)1所公開的技術(shù)來實(shí)現(xiàn)用于運(yùn)行POPC指令的 電路。
專利文獻(xiàn)1:日本特開2005—165793號公報
存在一種為了提高可靠性而把奇偶校驗(yàn)位附加到運(yùn)算處理的輸入輸 出數(shù)據(jù)中、并使用該奇偶校驗(yàn)位來保證數(shù)據(jù)的合法性的CPU。在這種CPU 利用硬件來實(shí)現(xiàn)POPC指令的情況下，出現(xiàn)如何求出POPC指令運(yùn)算結(jié) 果的奇偶校驗(yàn)位的問題。
例如，當(dāng)利用專利文獻(xiàn)1所公開的技術(shù)來進(jìn)行總體計數(shù)的運(yùn)算、然 后使用其它電路來算出運(yùn)算結(jié)果的奇偶校驗(yàn)位時，指令的處理時間延長 進(jìn)行奇偶校驗(yàn)位運(yùn)算處理的時間。在這種方式中，為了指令處理的高速
化而利用硬件來安裝POPC指令的意義減弱。因此，為了不給運(yùn)算處理 的循環(huán)時間帶來影響，需要利用與運(yùn)算處理等同或者在其以下的循環(huán)時 間來進(jìn)行奇偶校驗(yàn)位的運(yùn)算處理，由此，需要根據(jù)輸入數(shù)據(jù)來預(yù)測針對 POPC指令處理結(jié)果的奇偶校驗(yàn)位。
為了不增加POPC指令的處理時間地求出運(yùn)算結(jié)果的奇偶校驗(yàn)位，
需要與總體計數(shù)的計數(shù)處理并行進(jìn)行，并在其它電路中進(jìn)行奇偶校驗(yàn)位
的預(yù)測。該奇偶校驗(yàn)位的預(yù)測必需根據(jù)POPC指令的輸入數(shù)據(jù)和其奇偶
校驗(yàn)位來預(yù)測運(yùn)算結(jié)果的奇偶校驗(yàn)位。

發(fā)明內(nèi)容
本發(fā)明是鑒于上述問題所作出的，其目的在于提供一種能不給總體 計數(shù)的運(yùn)算處理帶來影響地高速求出總體計數(shù)的運(yùn)算結(jié)果的奇偶校驗(yàn)位 的奇偶校驗(yàn)位生成電路、計數(shù)電路以及計數(shù)方法。
為了解決上述課題并實(shí)現(xiàn)目的，本發(fā)明為一種奇偶校驗(yàn)位生成電路，
其將數(shù)據(jù)與所述數(shù)據(jù)的奇偶校驗(yàn)位作為輸入，輸出利用n進(jìn)制數(shù)(n為2 以上的自然數(shù))來表示所述數(shù)據(jù)時的特定信息的計數(shù)信息的奇偶校驗(yàn)位， 該奇偶校驗(yàn)位生成電路的特征是具有判定單元，其判定利用n進(jìn)制數(shù)
來表示所述數(shù)據(jù)時的所述特定信息的數(shù)目是否為特定的數(shù)目；以及反轉(zhuǎn)
單元，其根據(jù)所述判定單元的判定結(jié)果，將所述數(shù)據(jù)的奇偶校驗(yàn)位值或 者使所述奇偶校驗(yàn)位反轉(zhuǎn)后的值中的任意一個作為所述計數(shù)信息的奇偶 校驗(yàn)位輸出。
另外，本發(fā)明的特征是，所述判定單元對利用n進(jìn)制數(shù)表示8位數(shù) 據(jù)時的所述特定信息的數(shù)目為0、 1、 6、 7中的任意一個的情況進(jìn)行解碼。
另外，本發(fā)明的特征是，所述判定單元根據(jù)利用n進(jìn)制數(shù)表示數(shù)據(jù) 的前四位時的所述特定信息的數(shù)目與利用n進(jìn)制數(shù)表示該數(shù)據(jù)的后四位 時的所述特定信息的數(shù)目的組合，來判定利用n進(jìn)制數(shù)表示所述8位數(shù) 據(jù)時的所述特定信息的數(shù)目是否是O、 1、 6、 7中的任意一個。
另外，本發(fā)明為一種計數(shù)電路，將數(shù)據(jù)與所述數(shù)據(jù)的奇偶校驗(yàn)位作 為輸入，輸出利用n進(jìn)制數(shù)表示所述數(shù)據(jù)時的1的計數(shù)信息以及所述計 數(shù)信息的奇偶校驗(yàn)位，其中II為2以上的自然數(shù)，其特征在于，所述計 數(shù)電路具備奇偶校驗(yàn)位生成電路，該奇偶校驗(yàn)位生成電路具有判定單 元，其判定利用n進(jìn)制數(shù)表示所述數(shù)據(jù)時的特定信息的數(shù)目是否為特定 的數(shù)目；以及反轉(zhuǎn)單元，其根據(jù)所述判定單元的判定結(jié)果，將所述數(shù)據(jù)
的奇偶校驗(yàn)位值或者使所述奇偶校驗(yàn)位反轉(zhuǎn)后的值中的任意一個作為所 述計數(shù)信息的奇偶校驗(yàn)位輸出。
另外，本發(fā)明的特征是，所述判定單元對利用n進(jìn)制數(shù)表示8位數(shù) 據(jù)時的所述特定信息的數(shù)目為0、 1、 6、 7中的任意一個的情況進(jìn)行解碼。
另外，本發(fā)明的特征是，所述判定單元根據(jù)利用n進(jìn)制數(shù)表示數(shù)據(jù) 的前四位時的所述特定信息的數(shù)目與利用n進(jìn)制數(shù)表示該數(shù)據(jù)的后四位 時的所述特定信息的數(shù)目的組合，來判定利用n進(jìn)制數(shù)表示所述8位數(shù) 據(jù)時的所述特定信息的數(shù)目是否是O、 1、 6、 7中的任意一個。
另外，本發(fā)明為一種計數(shù)方法，將數(shù)據(jù)與所述數(shù)據(jù)的奇偶校驗(yàn)位作 為輸入，輸出利用n進(jìn)制數(shù)表示所述數(shù)據(jù)時的1的計數(shù)信息以及所述計 數(shù)信息的奇偶校驗(yàn)位，其中n為2以上的自然數(shù)，其特征在于，該計數(shù) 方法具有如下的步驟判定步驟，其判定利用n進(jìn)制數(shù)表示所述數(shù)據(jù)時 的特定信息的數(shù)目是否為特定的數(shù)目；以及反轉(zhuǎn)步驟，其根據(jù)所述判定 單元取得的判定結(jié)果，將所述數(shù)據(jù)的奇偶校驗(yàn)位的值或者使所述奇偶校 驗(yàn)位反轉(zhuǎn)后的值中的任意一個作為所述計數(shù)信息的奇偶校驗(yàn)位輸出。
另夕卜，本發(fā)明的特征是，所述判定步驟對利用n進(jìn)制數(shù)表示8位數(shù) 據(jù)時的所述特定信息的數(shù)目為0、 1、 6、 7中的任意一個的情況進(jìn)行解碼。
另外，本發(fā)明的特征是，所述判定步驟根據(jù)利用n進(jìn)制數(shù)表示數(shù)據(jù) 的前四位時的所述特定信息的數(shù)目與利用n進(jìn)制數(shù)表示該數(shù)據(jù)的后四位 時的所述特定信息的數(shù)目的組合，來判定利用n進(jìn)制數(shù)表示所述8位數(shù) 據(jù)時的所述特定信息的數(shù)目是否是O、 1、 6、 7中的任意一個。
另外，本發(fā)明為一種計數(shù)方法， 一種計數(shù)方法，將N位的數(shù)據(jù)與所 述數(shù)據(jù)的奇偶校驗(yàn)位作為輸入，輸出利用n進(jìn)制數(shù)表示所述數(shù)據(jù)時的1 的計數(shù)信息以及所述計數(shù)信息的奇偶校驗(yàn)位，其中N為N^2的自然數(shù)， n為2以上的自然數(shù)，其特征在于，具有如下的步驟分割步驟，將所述
N位數(shù)據(jù)按每n位數(shù)據(jù)進(jìn)行分割，其中n為N>n^ 1的自然數(shù);判定步驟， 判定利用n進(jìn)制數(shù)表示所述n位數(shù)據(jù)時的特定信息的數(shù)目是否為特定的 數(shù)目；反轉(zhuǎn)步驟，根據(jù)所述判定單元取得的判定結(jié)果，將所述n位數(shù)據(jù)
的奇偶校驗(yàn)位的值或者使所述n位數(shù)據(jù)的奇偶校驗(yàn)位反轉(zhuǎn)后的^:中的任
意一個作為所述計數(shù)信息的奇偶校驗(yàn)位輸出；計數(shù)信息加法運(yùn)算步驟， 其對所述分割后的每一個n位數(shù)據(jù)的所述計數(shù)信息分別進(jìn)行加法運(yùn)算； 以及奇偶校驗(yàn)位加法運(yùn)算步驟，對所述分割后的每一個n位數(shù)據(jù)的所述 計數(shù)信息的奇偶校驗(yàn)位分別進(jìn)行加法運(yùn)算。
根據(jù)本發(fā)明，通過判定輸入數(shù)據(jù)是否為特定的位模式來預(yù)測總體計 數(shù)運(yùn)算結(jié)果的奇偶校驗(yàn)位，因此，能夠不給總體計數(shù)的運(yùn)算處理帶來影 響地高速預(yù)測總體計數(shù)運(yùn)算結(jié)果的奇偶校驗(yàn)位。
而且，本發(fā)明的特征是在上述發(fā)明中所述判定單元根據(jù)利用2進(jìn)制 數(shù)表示該數(shù)據(jù)的前四位時的1的數(shù)目與利用2進(jìn)制數(shù)表示該數(shù)據(jù)的后四 位時的1的數(shù)目的組合，來判定利用2進(jìn)制數(shù)表示8位數(shù)據(jù)時的1的數(shù) 目是否是0、 1、 6、 7中的任意一個。
根據(jù)本發(fā)明，把輸入數(shù)據(jù)分割成4位來判定位模式，因此，與不分 割整個位地進(jìn)行位模式的判定的情況相比，可減小電路的規(guī)模。
另外，本發(fā)明的特征是在上述發(fā)明中總體計數(shù)電路把N位的數(shù)據(jù)與 其奇偶校驗(yàn)位作為輸入，輸出用二進(jìn)制數(shù)表示該數(shù)據(jù)時的1的數(shù)目與其 奇偶校驗(yàn)位，本發(fā)明具有多個在第1發(fā)明中記載的總體計數(shù)電路，通過 對這些在第一發(fā)明中記載的總體計數(shù)電路的輸出結(jié)果進(jìn)行加法計算，來 求輸出的數(shù)據(jù)。
根據(jù)本發(fā)明，可通過組合8位的總體計數(shù)電路來進(jìn)行N位的總體計 數(shù)的運(yùn)算，因此，還能夠?qū)崿F(xiàn)可應(yīng)對任意位寬的數(shù)據(jù)的總體計數(shù)電路。
根據(jù)本發(fā)明，通過判定輸入數(shù)據(jù)為特定的位模式來預(yù)測總體計數(shù)運(yùn) 算結(jié)果的奇偶校驗(yàn)位，所以取得可不給總體計算的運(yùn)算處理帶來影響地 高速預(yù)測總體計數(shù)運(yùn)算結(jié)果的奇偶校驗(yàn)位的效果。
另外，根據(jù)本發(fā)明，把輸入數(shù)據(jù)分割成4位來判定位模式，因此， 與不對全部位進(jìn)行分割地進(jìn)行位模式的判定的情況相比，取得可減小電
路規(guī)模的效果。
另外，根據(jù)本發(fā)明，可通過組合8位的總體計數(shù)電路來進(jìn)^^N位的 總體計數(shù)的運(yùn)算，因此，取得還能夠?qū)崿F(xiàn)可應(yīng)對任意位寬的數(shù)據(jù)的總體 計數(shù)電路的效果。


圖l一l為顯示8位輸入數(shù)據(jù)與POP的對應(yīng)的圖。
圖1^2為顯示8位輸入數(shù)據(jù)與POP的對應(yīng)的圖。 圖l一3為顯示8位輸入數(shù)據(jù)與POP的對應(yīng)的圖。 圖2為顯示輸入數(shù)據(jù)的奇偶校驗(yàn)位與POP的奇偶校驗(yàn)位一致的數(shù)據(jù) 的圖。
圖3—1是顯示8位輸入數(shù)據(jù)的POP為"0"、 "1"、 "6"、 "7"中的任意 一個時的前四位POP與后四位POP的組合的圖。
圖3—2是顯示8位輸入數(shù)據(jù)的POP為"2"、 "3"、 "4"、 "5"、 "8"中 的任意一個時的前四位POP與后四位POP的組合的圖。
圖4為表示與8位輸入數(shù)據(jù)相對應(yīng)的總體計數(shù)電路結(jié)構(gòu)的框圖。
圖5—1為表示奇偶校驗(yàn)位預(yù)測部結(jié)構(gòu)的框圖。
圖5—2為表示奇偶校驗(yàn)位預(yù)測部結(jié)構(gòu)的框圖。
圖5—3為表示奇偶校驗(yàn)位預(yù)測部結(jié)構(gòu)的框圖。
圖6為表示與64位輸入數(shù)據(jù)相對應(yīng)的總體計數(shù)電路結(jié)構(gòu)的框圖。
圖7為表示與N位輸入數(shù)據(jù)相對應(yīng)的總體計數(shù)電路結(jié)構(gòu)的框圖。
符號說明
10、 20 總體計數(shù)電路 100 總體計數(shù)電路 101a 101h總體計數(shù)電路 102a 102h總體計數(shù)電路 201a 201g加法運(yùn)算電路 202a 202x加法運(yùn)算電路 1000 總體計數(shù)運(yùn)算部
2000 奇偶校驗(yàn)位預(yù)測部
2111 2114NOT電路
2121 AND電路
2131 2134AND電路
2135 OR電路
2141 2146AND電路
2147 OR電路
2151 2154AND電路
2155 OR電路
2161 AND電路
2211 2214NOT電路
2221 AND電路
2231 2234AND電路
2235 OR電路
2241 2246AND電路
2247 OR電路
2251 2254AND電路
2255 OR電路
2261 AND電路
2311 AND電路
2321、 2322 AND電路
2323 OR電路
2331 2333 AND電路
2334 OR電路
2341、 2342 AND電路
2343 OR電路
2351 NOR電路
3000 奇偶校驗(yàn)位反轉(zhuǎn)電路
具體實(shí)施例方式
以下，根據(jù)附圖對本發(fā)明的奇偶校驗(yàn)位生成電路、計數(shù)電路以及計 數(shù)方法的實(shí)施例進(jìn)行詳細(xì)的說明。此外需要加以說明的是，本發(fā)明并不 局限于該實(shí)施例。
實(shí)施例
首先，說明本實(shí)施例的奇偶校驗(yàn)位預(yù)測方式的原理。圖1一1 1一3 為示出8位輸入數(shù)據(jù)、與利用二進(jìn)制數(shù)來表示該數(shù)據(jù)時的"l"的數(shù)目(以
下稱之為"POP")的對應(yīng)的圖。
該圖還表示如下內(nèi)容，即，相對于8位輸入數(shù)據(jù)(X<7:0>)可獲取 的從"00000000"至"llllllir的256組的值，輸入數(shù)據(jù)的奇偶校驗(yàn)位 (X
)、 POP (Z<3:0>)以及POP的奇偶校驗(yàn)位(Z
)取什么值。 輸入數(shù)據(jù)為8位，因此POP可獲取的值為從"0000 (十進(jìn)制數(shù)表示 為0)"至"1000 (十進(jìn)制表示為8)"。另外，在該圖中采用了奇數(shù)奇偶校 驗(yàn)位，對于"00000000"這樣的8位輸入數(shù)據(jù)，設(shè)定'T，為奇偶校驗(yàn)位。并
且，對于作為該輸入數(shù)據(jù)的pop的"oooo"，設(shè)定"r為奇偶校驗(yàn)位。
圖2表示標(biāo)出了圖1一1 1—3所示的數(shù)據(jù)中的輸入數(shù)據(jù)的奇偶校 驗(yàn)位與POP的奇偶校驗(yàn)位一致的數(shù)據(jù)(行的開頭標(biāo)有"*"的數(shù)據(jù))。由本
圖可知當(dāng)輸入數(shù)據(jù)的奇偶校驗(yàn)位與POP的奇偶校驗(yàn)位一致時，POP為
"0000 (十進(jìn)制數(shù)表示為0) "、 "0001 (十進(jìn)制數(shù)表示為1) "、 "0110 (十 進(jìn)制數(shù)表示為6)"以及"Olll (十進(jìn)制數(shù)表示為7)"中的任意一個數(shù)值。
另一方面，當(dāng)觀察圖1一1 1一3所示數(shù)據(jù)中的輸入數(shù)據(jù)的奇偶校驗(yàn) 位與POP的奇偶校驗(yàn)位不一致的數(shù)據(jù)(行的開頭未標(biāo)有"*"的數(shù)據(jù))時， POP為"0010 (十進(jìn)制數(shù)表示為2) "、 "0011 (十進(jìn)制數(shù)表示為3) "、 "0100 (十進(jìn)制數(shù)表示為4) "、 "0101 (十進(jìn)制數(shù)表示為5)"以及"1000 (十進(jìn) 制數(shù)表示為8)"中的任意一個數(shù)值。
通過運(yùn)用此規(guī)律性，可按下述內(nèi)容預(yù)測POP的奇偶校驗(yàn)位。即，在 針對8位輸入數(shù)據(jù)來求POP時，如果POP為"0"、 "1"、 "6"、 "7"中的任 意一個，則可預(yù)測出與輸入數(shù)據(jù)的奇偶校驗(yàn)位相等的數(shù)值為POP的奇偶 校驗(yàn)位。并且，如果POP為其它數(shù)值，則可預(yù)測出使輸入數(shù)據(jù)的奇偶校
驗(yàn)位反轉(zhuǎn)后的數(shù)值為POP的奇偶校驗(yàn)位。
在求具有8位以上位寬的輸入數(shù)據(jù)的POP時，可通過每8位的方式 分解處理輸入數(shù)據(jù)來預(yù)測奇偶校驗(yàn)位。具體而言，按照上述規(guī)律性來預(yù)
測分解成8位的各個數(shù)據(jù)的POP的奇偶校驗(yàn)位，從而能夠通過對該預(yù)測 結(jié)果進(jìn)行加法運(yùn)算來預(yù)測輸入數(shù)據(jù)的POP的奇偶校驗(yàn)位。
不過如上所述，關(guān)于本實(shí)施例的奇偶校驗(yàn)位預(yù)測方式，假設(shè)了在CPU 的POPC指令中與POP的計數(shù)處理并行地執(zhí)行，以不使POPC指令的執(zhí) 行時間增加為課題。因此，利用本實(shí)施例的奇偶校驗(yàn)位預(yù)測方式進(jìn)行的 奇偶校驗(yàn)位預(yù)測處理的循環(huán)時間需要在POP的計數(shù)處理的循環(huán)時間以 下。如果奇偶校驗(yàn)位預(yù)測處理的循環(huán)時間在POP的計數(shù)處理的循環(huán)時間 以下，則通過POP的計數(shù)處理來屏蔽該奇偶校驗(yàn)位預(yù)測處理，從而不會 給POP指令的運(yùn)行時間帶來影響。
在本實(shí)施例的奇偶校驗(yàn)位預(yù)測方式中，需要判定輸入數(shù)據(jù)的POP, 該判定只要能夠獲知POP為十進(jìn)制數(shù)表示的"0"、 'T，、 "6"、 "7"中的任 意一個、或者為十進(jìn)制數(shù)表示的"2"、 "3"、 "4"、 "5"、 "8"中的任意一個 就足夠了。因此，不需要如專利文獻(xiàn)1所示通過加法器的組合來運(yùn)算POP， 作為使用解碼器的判定電路就可實(shí)現(xiàn)，由此能夠使運(yùn)行速度高速化。
但是，當(dāng)通過解碼器來執(zhí)行具有8位位寬的輸入數(shù)據(jù)的POP的判定 時，會產(chǎn)生電路規(guī)模增大的問題。因此，采用將8位輸入數(shù)據(jù)分成各四 位的前四位、后四位進(jìn)行處理的方式。
圖3—1示出了在8位輸入數(shù)據(jù)的POP為十進(jìn)制數(shù)表示的"0"、 "1"、 "6"、 "7"中的任意一個時、前四位(<7:4>)的POP與后四位(<3:0>) 的POP可獲取的數(shù)值的全部組合。如該圖所示，此時的組合存在8組。
另一方面，圖3—2示出了 8位輸入數(shù)據(jù)的POP為十進(jìn)制數(shù)表示的 "2"、 "3"、 "4"、 "5"、 "8"中的任意一個時、前四位的POP與后四位的POP 可獲取的數(shù)值的全部組合。如該圖所示，此時的組合存在15組。
由此可知，在分成前四位和后四位進(jìn)行處理時，判定8位輸入數(shù)據(jù) 的POP是否是十進(jìn)制數(shù)表示的包括"O"、 'T，、 "6"、 "7"的8組組合中的 任意一個的方法比起判定其是否是十進(jìn)制數(shù)表示的包括"2"、 "3"、 "4"、
"5"、 "8"的16組組合中的任意一個的方法，能夠減少用于實(shí)現(xiàn)奇偶校驗(yàn)
位預(yù)測的電路量。
在以下安裝例的說明中，對分成前四位和后四位來判定8位輸入數(shù) 據(jù)的POP是否為十進(jìn)制數(shù)表示的"0"、 "1"、 "6"、 "7"中的任意一個的情 況進(jìn)行說明。此外，在電路規(guī)模不構(gòu)成問題的情況下，可以分成前四位 與后四位來判定8位輸入數(shù)據(jù)的POP是否為十進(jìn)制數(shù)表示的"2"、 "3"、 "4"、 "5"、 "8"中的任意一個，另外也能夠不將8位的輸入數(shù)據(jù)分成前四 位、后四位地來判定。
接著，對本實(shí)施例的安裝了奇偶校驗(yàn)位預(yù)測方式的總體計數(shù)電路進(jìn) 行說明。圖4為表示與8位輸入數(shù)據(jù)相對應(yīng)的總體計數(shù)電路結(jié)構(gòu)的框圖。 如該圖所示，總體計數(shù)電路100為將8位的輸入數(shù)據(jù)(X<7:0>)與其奇 偶校驗(yàn)位(X
)作為輸入、并輸出總體計數(shù)的運(yùn)算結(jié)果(Z<3:0>)與 其奇偶校驗(yàn)位(Z
)的電路。
總體計數(shù)電路100包括總體計數(shù)運(yùn)算部1000、奇偶校驗(yàn)位預(yù)測部 2000以及奇偶校驗(yàn)位反轉(zhuǎn)電路3000。
總體計數(shù)運(yùn)算部1000為將8位的輸入數(shù)據(jù)(X<7:0>)作為輸入、執(zhí) 行該數(shù)據(jù)POP的運(yùn)算處理并輸出運(yùn)算結(jié)果(Z<3:0>)的處理部，其由作 為進(jìn)位存儲加法器的CSA (Carry Save Adder:進(jìn)位存儲加法器)與作為 半加法器的HA(Half Adder:半加法器)的組合等而構(gòu)成。此外，總體計數(shù) 運(yùn)算部1000的結(jié)構(gòu)未必如圖4所示的結(jié)構(gòu)，例如，也可以是專利文獻(xiàn)l 中所示的結(jié)構(gòu)。
奇偶校驗(yàn)位預(yù)測部2000與奇偶校驗(yàn)位反轉(zhuǎn)電路3000為使用本實(shí)施 例的奇偶校驗(yàn)位預(yù)測方式來預(yù)測運(yùn)算結(jié)果的奇偶校驗(yàn)位的處理部。奇偶 校驗(yàn)位預(yù)測部2000將8位的輸入數(shù)據(jù)(X<7:0>)作為輸入來進(jìn)行解碼， 由此在該數(shù)據(jù)的POP為十進(jìn)制數(shù)表示的"0"、 "1"、 "6"、 "7"中的任意一 個時，輸出0作為INV—P信號，否則，輸出l。
并且，奇偶校驗(yàn)位反轉(zhuǎn)電路3000在1KS^P信號為0時，把輸入數(shù) 據(jù)的奇偶校驗(yàn)位(X<P〉)直接作為運(yùn)算結(jié)果的奇偶校驗(yàn)位(Z
)輸出， 在INV—P信號為1時，把將輸入數(shù)據(jù)的奇偶校驗(yàn)位(X
)反轉(zhuǎn)后的值
作為運(yùn)算結(jié)果的奇偶校驗(yàn)位(Z
)輸出。
圖5—1 5—3為表示奇偶校驗(yàn)位預(yù)測部2000結(jié)構(gòu)的框圖。圖5—1 示出了用于通過對輸入數(shù)據(jù)的前四位(X<7:4>)的POP進(jìn)行解碼來判定 的電路結(jié)構(gòu)。
NOT電路2111 2114分別為將輸入位X〈7〉 X〈4〉反轉(zhuǎn)的電路。
AND電路2121、 2131 2134、 2141 2146、 2151 2154以及2161 作為解碼電路構(gòu)成為將通過NOT電路2111 2114而將輸入位乂<7> 乂<4>或者其一部分或全部反轉(zhuǎn)后的信號作為輸入進(jìn)行解碼，由此根據(jù)輸 入位乂<7> 乂<4>的位模式僅有一個電路輸出1，其它電路輸出0。
AND電路2121在前四位的POP為0時、即全部位為0時輸出1。 該輸出成為POPC—74一0信號。
AND電路2131 2134在前四位的POP為1時、即存在一個具有"l" 數(shù)值的位時，AND電路2131 2134的任意一個輸出1。這些輸出通過 OR電路2135進(jìn)行邏輯和運(yùn)算，并成為POPC—74_1信號。
AND電路2141 2146在前四位的POP為2時、即存在二個具有"l" 數(shù)值的位時，其中的任意一個電路輸出1。這些輸出通過OR電路2147 進(jìn)行邏輯和運(yùn)算，并成為POPC一74—2信號。
AND電路2151 2154在前四位的POP為3時、即存在三個具有'T， 數(shù)值的位時，其中的任意一個電路輸出1。這些輸出通過OR電路2155 進(jìn)行邏輯和運(yùn)算，并成為POPC^74—3信號。
AND電路2161在前四位的P0P為4時、即全部位為1時輸出1。 該輸出成為POPC—74—4信號。
圖5—2示出了用于判別輸入數(shù)據(jù)的后四位(X<3:0>)的POP的電 路結(jié)構(gòu)。因?yàn)殡娐方Y(jié)構(gòu)與圖5—1所示的結(jié)構(gòu)相同，所以這里僅對輸出的 信號進(jìn)行說明。
POPC一30一0信號在后四位的POP是0時變?yōu)?， POPC—30—1信號在 后四位的POP是1時變?yōu)?。 POPC—30_2信號在后四位的POP是2時變 為1， POPC—30—3信號在后四位的P0P是3時變?yōu)?。并且，POPC—30—4 信號在后四位的POP是十進(jìn)制數(shù)表示的"4"時變?yōu)?。
圖5—3示出了用于判定8位輸入數(shù)據(jù)(X<7:0>)的POP是否為十 進(jìn)制數(shù)表示的"0"、 'T'、 "6"、 "7"中的任意一個的電路結(jié)構(gòu)。
AND電路23U、 2321 2322、 2331 2333以及2341 2342根據(jù)前 四位(X<7:4>)的POP的判定結(jié)果和后四位(X<3:0〉)的POP的判定 結(jié)果的組合，來判定8位輸入數(shù)據(jù)(X<7:0>)的POP的數(shù)值。
AND電路2311在前四位的POP為0、后四位的POP為0時、即 POPC一74一0信號為1、 POPC—30—0信號為1時，輸出1。該輸出成為 POPC一70一0信號。
AND電路2321在前四位的POP為0、后四位的POP為十進(jìn)制數(shù)表 示的"1"時、即POPC—74—0信號為1、 POPC—30—1信號為1時，輸出1。
AND電路2322在前四位的POP為1、后四位的POP為十進(jìn)制數(shù)表 示的"0"時、即POPC一74一l信號為1、 POPC—30_0信號為1時，輸出l。 AND電路2321以及AND電路2322的輸出通過OR電路2323進(jìn)行邏輯 和運(yùn)算，并成為POPC一70—l信號。
AND電路2331在前四位的POP為4、后四位的POP為十進(jìn)制數(shù)表 示的"2"時、即POPC—74—4信號為1、 POPC—30—2信號為1時，輸出1。
AND電路2332在前四位的POP為3、后四位的POP為十進(jìn)制數(shù)表 示的"3"時、即POPC—74—3信號為1、 POPC—30—3信號為1時，輸出1。
AND電路2333在前四位的POP為2、后四位的POP為十進(jìn)制數(shù)表 示的"4"時、即POPC—74—2信號為1、 POPC—30_4信號為1時，輸出l。 AND電路2331 、 AND電路2332以及AND電路2333的輸出通過OR電 路2334進(jìn)行邏輯和運(yùn)算，并成為POPC—70—6信號。
AND電路2341在前四位的POP為十進(jìn)制數(shù)表示的"4"、后四位的 POP為十進(jìn)制數(shù)表示的"3"時、即POPC—74—4信號為1、 POPC—30—3信 號為1時，輸出1。
AND電路2342在前四位的POP為十進(jìn)制數(shù)表示的"3"、后四位的 POP為十進(jìn)制數(shù)表示的"4"時、即POPC_74—3信號為1、 POPC—30—4信 號為1時，輸出1。 AND電路2341以及AND電路2342的輸出通過OR 電路2343進(jìn)行邏輯和運(yùn)算，并成為POPC—70_7信號。NOR電路2351對POPC—70—0信號、POPC—70—1信號、POPC—70—6 信號以及POPC一70一7信號進(jìn)行邏輯和運(yùn)算，并把將其結(jié)果反轉(zhuǎn)后的值作 為INV一P信號輸出。
借助圖5—1 5—3所示的結(jié)構(gòu)，作為奇偶校驗(yàn)位預(yù)測部2000的輸 出的INV一P信號在8位輸入數(shù)據(jù)(X〈:0)的POP為十進(jìn)制數(shù)表示的"0"、 "1"、 "6"、 "7"中的任意一個時輸出0，在為其它數(shù)值時輸出l。
接著，對將實(shí)施例的奇偶校驗(yàn)位預(yù)測方式應(yīng)用于與64位的輸入數(shù)據(jù) 相對應(yīng)的總體計數(shù)電路的例子進(jìn)行說明。圖6為表示與64位輸入數(shù)據(jù)相 對應(yīng)的總體計數(shù)電路結(jié)構(gòu)的框圖。如該圖所示，總體計數(shù)電路10是將64 位的輸入數(shù)據(jù)(X<63:00>)與其每8位的奇偶校驗(yàn)位(X<P7:P0>)作為 輸入、并輸出總體計數(shù)的運(yùn)算結(jié)果(Z<6:0>)與其奇偶校驗(yàn)位(Z
) 的電路。
總體計數(shù)電路10具有總體計數(shù)電路101a 101h和加法運(yùn)算電路 201a 200g。
總體計數(shù)電路101a 101h為與總體計數(shù)電路100相同的電路，該總 體計數(shù)電路101a 101h將8位的輸入數(shù)據(jù)與其奇偶校驗(yàn)位作為輸入，輸 出POP與其奇偶校驗(yàn)位。
總體計數(shù)電路101a將輸入數(shù)據(jù)的最后八位(X<07:00>)與其奇偶校 驗(yàn)位(X<P0>)作為輸入?？傮w計數(shù)電路101b將其前八位(X<15:08>) 與其奇偶校驗(yàn)位(X<P1>)作為輸入?？傮w計數(shù)電路101c將其前八位 (X<23:16>)與其奇偶校驗(yàn)位(X<P2>)作為輸入?？傮w計數(shù)電路101d 將其前八位(X<31:24>)與其奇偶校驗(yàn)位(X<P3>)作為輸入。
總體計數(shù)電路101e將其前八位(X〈39:32力與其奇偶校驗(yàn)位(X〈P4" 作為輸入?？傮w計數(shù)電路101f將其前八位(X<47:40〉)與其奇偶校驗(yàn)位 (X<P5>)作為輸入。總體計數(shù)電路101g將其前八位(X<55:48〉)與其 奇偶校驗(yàn)位(X<P6>)作為輸入。并且，總體計數(shù)電路101h將輸入數(shù)據(jù) 的前八位(X<63:56>)與其奇偶校驗(yàn)位(X<P7〉)作為輸入。
加法運(yùn)算電路201a 201g為進(jìn)行POP與奇偶校驗(yàn)位的加法運(yùn)算的 電路，輸出POP的加法運(yùn)算結(jié)果與奇偶校驗(yàn)位的加法運(yùn)算結(jié)果。
加法運(yùn)算電路201a分別對總體計數(shù)電路101a的加法運(yùn)算結(jié)果以及 奇偶校驗(yàn)位結(jié)果、和總體計數(shù)電路101b的加法運(yùn)算結(jié)果以及奇偶校驗(yàn)位 結(jié)果進(jìn)行加法運(yùn)算，加法運(yùn)算電路201b分別對總體計數(shù)電路101c的加 法運(yùn)算結(jié)果以及奇偶校驗(yàn)位結(jié)果、和總體計數(shù)電路101d的加法運(yùn)算結(jié)果 以及奇偶校驗(yàn)位結(jié)果進(jìn)行加法運(yùn)算。加法運(yùn)算電路201c分別對總體計數(shù) 電路lOle的加法運(yùn)算結(jié)果以及奇偶校驗(yàn)位結(jié)果、和總體計數(shù)電路lOlf 的加法運(yùn)算結(jié)果以及奇偶校驗(yàn)位結(jié)果進(jìn)行加法運(yùn)算，加法運(yùn)算電路201d 分別對總體計數(shù)電路lOlg的加法運(yùn)算結(jié)果以及奇偶校驗(yàn)位結(jié)果、和總體 計數(shù)電路101h的加法運(yùn)算結(jié)果以及奇偶校驗(yàn)位結(jié)果進(jìn)行加法運(yùn)算。
并且，加法運(yùn)算電路201e分別對加法運(yùn)算電路201a的加法運(yùn)算結(jié) 果以及奇偶校驗(yàn)位結(jié)果、和加法運(yùn)算電路201b的加法運(yùn)算結(jié)果以及奇偶 校驗(yàn)位結(jié)果進(jìn)行加法運(yùn)算，加法運(yùn)算電路201f分別對加法運(yùn)算電路201c 的加法運(yùn)算結(jié)果以及奇偶校驗(yàn)位結(jié)果、和加法運(yùn)算電路201d的加法運(yùn)算 結(jié)果以及奇偶校驗(yàn)位結(jié)果進(jìn)行加法運(yùn)算，加法運(yùn)算電路201g分別對加法 運(yùn)算電路201e的加法運(yùn)算結(jié)果以及奇偶校驗(yàn)位結(jié)果、和加法運(yùn)算電路 201f的加法運(yùn)算結(jié)果以及奇偶校驗(yàn)位結(jié)果進(jìn)行加法運(yùn)算。這樣獲得的加 法運(yùn)算電路201g的輸出結(jié)果成為總體計數(shù)的運(yùn)算結(jié)果(Z<6:0>)與其奇 偶校驗(yàn)位(Z<P〉)。
這樣，針對大于8位的位寬的輸入數(shù)據(jù)，可通過并聯(lián)連接與8位的 輸入數(shù)據(jù)相對應(yīng)的總體計數(shù)電路、并配置對其輸出結(jié)果進(jìn)行加法運(yùn)算的 加法運(yùn)算電路，來進(jìn)行POP的運(yùn)算與其奇偶校驗(yàn)位的預(yù)測。利用此方法， 如圖7所示還能夠?qū)崿F(xiàn)與大于64位的位寬相對應(yīng)的總體計數(shù)電路。
工業(yè)上的可利用性
如上所述，本發(fā)明的奇偶校驗(yàn)位生成電路、計數(shù)電路以及計數(shù)方法 可用于對二進(jìn)制數(shù)中所包含的"l"的數(shù)目的計數(shù)，尤其適用于需要不給運(yùn) 算處理的循環(huán)時間帶來影響地高速求出總體計數(shù)的運(yùn)算結(jié)果的奇偶校驗(yàn) 位的情況。
權(quán)利要求
1.一種奇偶校驗(yàn)位生成電路，將數(shù)據(jù)與所述數(shù)據(jù)的奇偶校驗(yàn)位作為輸入，輸出利用n進(jìn)制數(shù)來表示所述數(shù)據(jù)時的特定信息的計數(shù)信息的奇偶校驗(yàn)位，其中n為2以上的自然數(shù)，其特征在于，所述奇偶校驗(yàn)位生成電路具有判定單元，其判定利用n進(jìn)制數(shù)來表示所述數(shù)據(jù)時的所述特定信息的數(shù)目是否為特定的數(shù)目；以及反轉(zhuǎn)單元，其根據(jù)所述判定單元的判定結(jié)果，將所述數(shù)據(jù)的奇偶校驗(yàn)位值或者使所述奇偶校驗(yàn)位反轉(zhuǎn)后的值中的任意一個作為所述計數(shù)信息的奇偶校驗(yàn)位輸出。
2. 根據(jù)權(quán)利要求1所述的奇偶校驗(yàn)位生成電路，其特征在于， 所述判定單元對利用n進(jìn)制數(shù)表示8位數(shù)據(jù)時的所述特定信息的數(shù)目為0、 1、 6、 7中的任意一個的情況進(jìn)行解碼。
3. 根據(jù)權(quán)利要求1所述的奇偶校驗(yàn)位生成電路，其特征在于， 所述判定單元根據(jù)利用n進(jìn)制數(shù)表示數(shù)據(jù)的前四位時的所述特定信息的數(shù)目與利用n進(jìn)制數(shù)表示該數(shù)據(jù)的后四位時的所述特定信息的數(shù)目 的組合，來判定利用n進(jìn)制數(shù)表示所述8位數(shù)據(jù)時的所述特定信息的數(shù) 目是否是0、 1、 6、 7中的任意一個。
4. 一種計數(shù)電路，將數(shù)據(jù)與所述數(shù)據(jù)的奇偶校驗(yàn)位作為輸入，輸出 利用n進(jìn)制數(shù)表示所述數(shù)據(jù)時的1的計數(shù)信息以及所述計數(shù)信息的奇偶 校驗(yàn)位，其中n為2以上的自然數(shù)，其特征在于，所述計數(shù)電路具備奇 偶校驗(yàn)位生成電路，該奇偶校驗(yàn)位生成電路具有判定單元，其判定利用n進(jìn)制數(shù)表示所述數(shù)據(jù)時的特定信息的數(shù)目 是否為特定的數(shù)目；以及反轉(zhuǎn)單元，其根據(jù)所述判定單元的判定結(jié)果，將所述數(shù)據(jù)的奇偶校驗(yàn)位值或者使所述奇偶校驗(yàn)位反轉(zhuǎn)后的值中的任意一個作為所述計數(shù)信 息的奇偶校驗(yàn)位輸出。
5. 根據(jù)權(quán)利要求4所述的計數(shù)電路，其特征在于，所述判定單元對利用n進(jìn)制數(shù)表示8位數(shù)據(jù)時的所述特定信息的數(shù) 目為0、 1、 6、 7中的任意一個的情況進(jìn)行解碼。
6. 根據(jù)權(quán)利要求4所述的計數(shù)電路，其特征在于， 所述判定單元根據(jù)利用n進(jìn)制數(shù)表示數(shù)據(jù)的前四位時的所述特定信息的數(shù)目與利用n進(jìn)制數(shù)表示該數(shù)據(jù)的后四位時的所述特定信息的數(shù)目 的組合，來判定利用n進(jìn)制數(shù)表示所述8位數(shù)據(jù)時的所述特定信息的數(shù) 目是否是0、 1、 6、 7中的任意一個。
7. —種計數(shù)方法，將數(shù)據(jù)與所述數(shù)據(jù)的奇偶校驗(yàn)位作為輸入，輸出 利用n進(jìn)制數(shù)表示所述數(shù)據(jù)時的1的計數(shù)信息以及所述計數(shù)信息的奇偶 校驗(yàn)位，其中n為2以上的自然數(shù)，其特征在于，該計數(shù)方法具有如下 的步驟判定步驟，其判定利用n進(jìn)制數(shù)表示所述數(shù)據(jù)時的特定信息的數(shù)目 是否為特定的數(shù)目；以及反轉(zhuǎn)步驟，其根據(jù)所述判定單元取得的判定結(jié)果，將所述數(shù)據(jù)的奇 偶校驗(yàn)位的值或者使所述奇偶校驗(yàn)位反轉(zhuǎn)后的值中的任意一個作為所述 計數(shù)信息的奇偶校驗(yàn)位輸出。
8. 根據(jù)權(quán)利要求7所述的計數(shù)方法，其特征在于， 所述判定步驟對利用n進(jìn)制數(shù)表示8位數(shù)據(jù)時的所述特定信息的數(shù)目為0、 1、 6、 7中的任意一個的情況進(jìn)行解碼。
9. 根據(jù)權(quán)利要求7所述的計數(shù)方法，其特征在于， 所述判定步驟根據(jù)利用n進(jìn)制數(shù)表示數(shù)據(jù)的前四位時的所述特定信息的數(shù)目與利用n進(jìn)制數(shù)表示該數(shù)據(jù)的后四位時的所述特定信息的數(shù)目 的組合，來判定利用n進(jìn)制數(shù)表示所述8位數(shù)據(jù)時的所述特定信息的數(shù) 目是否是0、 1、 6、 7中的任意一個。
10. —種計數(shù)方法，將N位的數(shù)據(jù)與所述數(shù)據(jù)的奇偶校驗(yàn)位作為輸入， 輸出利用n進(jìn)制數(shù)表示所述數(shù)據(jù)時的1的計數(shù)信息以及所述計數(shù)信息的 奇偶校驗(yàn)位，其中N為N^2的自然數(shù)，n為2以上的自然數(shù)，其特征在 于，具有如下的步驟 分割步驟，將所述N位數(shù)據(jù)按每n位數(shù)據(jù)進(jìn)行分割，其中n為N>n^ 1 的自然數(shù)；判定步驟，判定利用n進(jìn)制數(shù)表示所述n位數(shù)據(jù)時的特定信息的數(shù) 目是否為特定的數(shù)目；反轉(zhuǎn)步驟，根據(jù)所述判定單元取得的判定結(jié)果，將所述n位數(shù)據(jù)的 奇偶校驗(yàn)位的值或者使所述n位數(shù)據(jù)的奇偶校驗(yàn)位反轉(zhuǎn)后的值中的任意 一個作為所述計數(shù)信息的奇偶校驗(yàn)位輸出；計數(shù)信息加法運(yùn)算步驟，其對所述分割后的每一個n位數(shù)據(jù)的所述 計數(shù)信息分別進(jìn)行加法運(yùn)算；以及奇偶校驗(yàn)位加法運(yùn)算步驟，對所述分割后的每一個n位數(shù)據(jù)的所述 計數(shù)信息的奇偶校驗(yàn)位分別進(jìn)行加法運(yùn)算。
全文摘要
本發(fā)明提供一種奇偶校驗(yàn)位生成電路、計數(shù)電路以及計數(shù)方法。當(dāng)針對8位輸入數(shù)據(jù)(X<7:0>)可取的從0至255的256組值，判斷輸入數(shù)據(jù)的奇偶校驗(yàn)(X<P>)、POP(Z<3:0>)和POP的奇偶校驗(yàn)(Z<P>)取哪組的值時，可知在POP為“0”、“1”、“6”、“7”之中的任意一個的情況下，X<P>與Z<P>一致，在POP為“2”、“3”、“4”、“5”、“8”之中的任意一個的情況下，X<P>與Z<P>反轉(zhuǎn)。利用這種規(guī)律性來實(shí)現(xiàn)奇偶校驗(yàn)的預(yù)測。
文檔編號H03M13/09GK101361278SQ20068005141
公開日2009年2月4日 申請日期2006年1月19日 優(yōu)先權(quán)日2006年1月19日
發(fā)明者山下英男 申請人:富士通株式會社