專利名稱：用于借助微處理器的輸出信號驅動電子部件的電路裝置和方法
技術領域：
本發(fā)明涉及一種用于借助微處理器的輸出信號來驅動電子部件 的電路裝置，其包括帶有控制輸入端的電子部件和微處理器，該微處 理器在輸出端提供輸出信號。此外，本發(fā)明還包括一種相應的用于借 助微處理器的輸出信號來驅動電子部件的方法。
背景技術：
本發(fā)明的背景是，微處理器控制越來越多地應用到功率電子設備 中。在此， 一種典型的應用是用于驅動帶有絕,極的電子開關，這
些開關靜態(tài)地基本上被電壓控制，例如M0SFET、 IGBT、 ESBT，例如 用于PFC (功率因子校正)級。
利用微處理器在其輸出端提供的、通常具有量級為5V的電壓振 幅(Spannungshub)的信號(其中趨勢是變?yōu)楦〉碾妷?來直接驅 動這種電子部件是不成功的，因為這種電子部件在其控制輸入端為了 可靠的驅動需要10V或者更大的驅動電壓。此外，微處理器不能以高 的開關速度來驅動帶有值得一提的輸入電容(相應的M0SFET Wt叫 ^Jl(h極總電荷)的高效開關，因為不能提供所需的控制電流。
為了解決該問題，通常使用特殊的集成的驅動電路，這些驅動電 路將微處理器的輸出信號的電平提高到適合于驅動電子部件的水平， 并且可以相應地生成高的輸出電流用于高的開關速度。然而，由于其 復雜性以及隨之而來的高成本，使用這種驅動電路是不利的。

發(fā)明內(nèi)容
因此本發(fā)明的任務是，提供一種使得能夠以成本低廉的方式和方 法借助微處理器的輸出信號來驅動電子部件的可能性。
該任務一方面通過具有權利要求1的特征的電路裝置來解決，另 一方面通過具有權利要求11的特征的方法來解決。
本發(fā)明所基于的認識是，當兩個雙極性晶體管的組合作為驅動級 的一部分連接在微處理器的輸出端和電子部件的控制輸入端之間時， 可以解決上述任務，其中與微處理器相連的雙極性晶體管連接在J^ 電路中。該晶體管驅動在發(fā)射極電路中工作的另外的雙極性晶體管。 通過這種方式， 一方面借助成本低廉的標準器件也保證了高的開關速 度，即無必使用特殊的高頻晶體管，另一方面根據(jù)本發(fā)明的電路裝置 的優(yōu)點在于，在包括這兩種雙極性晶體管的驅動級的供給電壓故障 時，沒有電流流到微處理器的有關輸出端并影響其邏輯狀態(tài)。
通過在第一雙極性晶體管的發(fā)射極側驅動第一雙極性晶體管，與 該雙極性晶體管通過其基極側被驅動的情況相比，可以使用更大的電 流。在此優(yōu)選的是，第一雙極性晶體管的基極與參考電勢耦合，其中 微處理器通過其輸入端之一與參考電勢耦合，特別是用于電壓供給。
為了也以成本低廉的標準器件來保證高的開關速度，可以在第一 雙極性晶體管的集電極和第二雙極性晶體管的基極之間耦合第 一 防 飽和二極管，并且在第 一雙極性晶體管的集電極和第二雙極性晶體管 的集電極之間耦合第二防飽和二極管。
為了能夠實現(xiàn)電子部件的快速關斷，根據(jù)本發(fā)明的電路裝置優(yōu)選
包括另一晶體管，優(yōu)選為邏輯級MOSFET，特別是n溝道MOSFET,其 控制電極與微處理器的輸出端耦合，其參考電極與第二參考電勢、特 別是與地耦合，并且其工作電極與電子部件的控制輸入端耦合。由此， 此外可以實現(xiàn)的優(yōu)點是，根據(jù)本發(fā)明的電路裝置的非常小的靜態(tài)電流 吸收(Ruhestromaufnahme )。
優(yōu)選的是，電子部件的控制輸入端通過下拉電阻(Pull-Down Winderstand)與第二參考電勢耦合，由此電子部件也無需有源的控 制電路而被可靠地阻塞在不工作狀態(tài)。
在微處理器的輸出端的輸出信號的電壓振幅優(yōu)選為最大6V。優(yōu) 選的是，第一雙極性晶體管為npn型，第二雙極性晶體管為pnp型。 如已經(jīng)提及的那樣，電子部件是基本上為電壓控制的電子部件，特別 是M0SFET、 IGBT或者ESBT。
另外的優(yōu)選的實施形式由從屬權利要求中得到。
參照根據(jù)本發(fā)明的電路裝置闡述的優(yōu)選實施形式及其優(yōu)點以相 應的方式適合于才艮據(jù)^^發(fā)明的方法。


以下，參照附圖進一步描述根據(jù)本發(fā)明的電路裝置的實施例。其中
圖1以示意圖示出了根據(jù)本發(fā)明的電路裝置的一個實施例的電路圖2示出了在接通和斷開MOSFET時圖1的電路裝置的不同量的 時間曲線；
圖3以放大的視圖示出了在接通MOSFET時圖1的電路裝置的不 同量的時間曲線；以及
圖4以放大的視圖示出了在斷開MOSFET時圖1的電路裝置的不 同量的時間曲線。
具體實施例方式
圖1以示意圖示出了根據(jù)本發(fā)明的電路裝置的一個優(yōu)選實施例 的電路圖。如在以下闡述方面對于技術人員顯而易見的那樣，電子部 件中的一些是基于仿真的。電路裝置包括微處理器MP,在其輸出端 Al上提供了輸出信號V6。該輸出信號通過電阻R97被施加到基極電 路中的雙極性晶體管Q5的發(fā)射極。其基極處于參考電勢V7，該參考 電勢在該實施例中為5V并且同時用于微處理器MP的供電。雙極性晶 體管Q5的集電極與第二雙極性晶體管Q7的基fete連，該第二雙極性 晶體管Q7在發(fā)射極電路中被驅動。第二雙極性晶體管的集電極通過 電阻R108與控制輸入端、即與通過MOSFET晶體管M9實現(xiàn)的功率開 關的柵fct目連。在第一雙極性晶體管Q5的集電極和第二雙極性晶體 管Q7的基極之間耦合有第一防飽和二極管D86,在第一雙極性晶體 管Q5的集電極和第二雙極性晶體管Q7的集電極之間耦合有第二防飽 和二極管D87。場效應晶體管M9的柵極與場效應晶體管Q9的漏極端 子耦合，其源極處于地端子，而其柵極與微處理器MP的輸出端Al相 連。在場效應晶體管M9的柵極和地端子之間耦合有下拉電阻R1。為 了模擬感性負載，電感L9與場效應晶體管的漏極端子相連，其中漏 極端子此外通過二極管D72和齊納二極管D78的串聯(lián)電路與地電勢相
連。包括雙極性晶體管Q5和Q7的驅動級以及場效應晶體管Q9和場 效應晶體管M9由電壓源Vl供電，該電壓源在此拔 供12V的電壓。
圖2示出了在接通(左半圖)和斷開(右半圖)時場效應晶體管 M9的柵極電流Ie以及柵極電壓Uc的時間曲線。在圖3中可以更明顯 看到接通過程，在圖4中可以更明顯看到斷開過程，以下參照它們進 行描述。
為了接通場效應晶體管M9，在微處理器MP的輸出端Al首先施 加地電勢，由此接通第一雙極性晶體管Q5。接通第一雙極性晶體管 Q5引起第二雙極性晶體管Q7的接通，該雙極性晶體管Q7隨后產(chǎn)生 集電極電流，該電流基本上作為柵極電流Ie流入場效應晶體管M9的 柵極中。第二場效應晶體管Q9由于在微處理器MP的輸出端Al上的 電壓處于地電勢而首先被截止。通過場效應晶體管M9的柵極以載流 子溢出，場效應晶體管在200ns之內(nèi)被接通，參見圖3中的場效應晶 體管M9的柵極電壓Ug從OV上升到大約12V。
為了斷開場效應晶體管M9，在微處理器MP的輸出端A1提供5V 信號，由此雙極性晶體管Q5截止，場效應晶體管Q9導通。由此，場 效應晶體管M9的柵極端子與地電勢相連，并且能夠實現(xiàn)載流子從M9 的柵極流出，這導致具有負的幅度的柵極電流Ie。由于場效應晶體管 M9的米勒電容(Miller-Kapazitaet)和感性負載L9導致的振蕩產(chǎn) 生過振蕩。在柵極負載去除之后，柵極電流lG又回到OA。具有負的 幅度的柵極電流Ie導致場效應晶體管M9在20ns內(nèi)斷開，參見圖4 中的柵極電壓Ue的曲線。
如果驅動級的兩個雙極性晶體管被作為射極跟隨器工作，即在集 電極電路中工作，則不能實現(xiàn)這種短的、如在圖3和4中所示的開關 時間。在斷開的狀態(tài)中，也就是說雙極性晶體管Q5被截止，由此雙 極性晶體管Q7被截止，場效應晶體管Q9導通，場效應晶體管M9被 斷開，則靜態(tài)電流吸收為0。當在場效應晶體管Q9的輸出端設置下 拉電阻Rl,其中當該電阻在整個電路的啟動階段負責將MOSFET M9 可靠地截止時，可以實現(xiàn)圖1中所示的電路裝置的改進。
圖1中所示的電路裝置此外無如下問題地工作這些問題會通過 在發(fā)射極電路中工作的晶體管Q5在供給電壓VKV7時的反向驅動而 被引起。微處理器MP的輸出端由此可能從外部被箝位到過低的電壓，
該電壓會不利影響微處理器MP的功能。此外，這由于其輸出端的過 載會導致微處理器MP的毀壞。在根據(jù)本發(fā)明的解決方案中，該問題 通過使用防飽和二極管D86和D87 (它們同時用作晶體管Q5的反向 保護二極管)而避免。如果不使用這些二極管，當微處理器MP歐姆 連接到邏輯高(High)或者三態(tài)時，則可以解決該問題。
在圖2至圖4的時間曲線中，在作為基礎的實施例中，圖l的電 路裝置的電子半導體部件通過如下器件來實現(xiàn)Q5通過BC846A， Q7 通過BC807—40， D86和D87分別通過D1N4148， Q9通過BSS87/SIE, M9通過IRF830, D72通過D1N4937， D78通過D1N5254。對于Q9，成 本低廉的替代例如為BSS98, BSS123以及2N7002。
權利要求
1.一種用于借助微處理器(MP)的輸出信號(V6)來驅動電子部件的電路裝置，其包括-帶有控制輸入端的電子部件；和-微處理器(MP)，該微處理器在輸出端(A1)提供輸出信號(V6)；其特征在于，所述電路裝置此外還包括-在基極電路中的第一雙極性晶體管(Q5)，其發(fā)射極與微處理器(MP)的輸出端(A1)耦合；-在發(fā)射極電路中的第二雙極性晶體管(Q7)，其基極與第一雙極性晶體管(Q5)的集電極耦合，其中第二雙極性晶體管(Q7)的集電極與電子部件的控制輸入端耦合。
2. 根據(jù)權利要求l所述的電路裝置，其特征在于，微處理器(MP)具有輸入端，微處理器(MP)通過該輸入端與第 一參考電勢(V7)耦合，其中第一雙極性晶體管(Q5)的基統(tǒng)與微處 理器(MP)的參考電勢(V7)耦合。
3. 根據(jù)權利要求1或2所述的電路裝置，其特征在于，在第一雙極性晶體管(Q5)的集電極和第二雙極性晶體管(Q7) 的1A之間耦合有第一防飽和二極管(D86),并且在第一雙極性晶體 管(Q5)的集電極和第二雙極性晶體管(Q7)的集電極之間耦合有第 二防飽和二極管(D87 )。
4. 根據(jù)上述權利要求中任一項所述的電路裝置，其特征在于，該電路裝置包括另一晶體管(M9)，優(yōu)選為MOSFET，特別是n溝 道M0SFET,該晶體管的控制電極與微處理器(MP)的輸出端(Al)耦 合，該晶體管的參考電極與第二參考電勢、特別是與地耦合，并且該 晶體管的工作電極與電子部件的控制輸入端耦合。
5. 根據(jù)權利要求4所述的電路裝置，其特征在于，電子部件的控制輸入端通過下拉電阻(Rl)與第二參考電勢耦合。
6. 根據(jù)上述權利要求中任一項所述的電路裝置，其特征在于， 在微處理器(MP)的輸出端(Al)上的輸出信號(V6)的電壓振幅為最大6V。
7. 根據(jù)上權利要求中任一項所述的電路裝置，其特征在于， 第一雙極性晶體管(Q5)為npn型。
8. 根據(jù)上述權利要求中任一項所述的電路裝置，其特征在于， 第二雙極性晶體管(Q7)為pnp型。
9. 根據(jù)上述權利要求中任一項所述的電路裝置，其特征在于， 電子部件U本上為電壓控制的電子部件。
10. 根據(jù)上述權利要求中任一項所述的電路裝置，其特征在于， 電子部件是M0SFET、 IBGT或者ESBT。
11. 一種用于借助微處理器(MP)的輸出信號(V6)來驅動電子 部件的方法，其特征在于包括以下步驟a) 微處理器(MP)的輸出信號(V6)被耦合到基極電路中的第 一雙極性晶體管(Q5 )的發(fā)射極；b) 第一雙極性晶體管(Q5)的集電極與發(fā)射極電路中的第二雙 極性晶體管(Q7)的基極耦合，其中第二雙極性晶體管(Q7)的集電 極與電子部件的控制輸入端耦合。
全文摘要
本發(fā)明涉及一種用于借助微處理器(MP)的輸出信號(V6)來驅動電子部件的電路裝置，其包括帶有控制輸入端的電子部件；微處理器(MP)，該微處理器在輸出端(A1)提供輸出信號(V6)；其中所述電路裝置此外還包括在基極電路中的第一雙極性晶體管(Q5)，其發(fā)射極與微處理器(MP)的輸出端(A1)耦合；在發(fā)射極電路中的第二雙極性晶體管(Q7)，其基極與第一雙極性晶體管(Q5)的集電極耦合，其中第二雙極性晶體管(Q7)的集電極與電子部件的控制輸入端耦合。此外本發(fā)明還涉及一種用于借助微處理器(MP)的輸出信號(V6)來驅動電子部件的相應方法。
文檔編號H03K17/04GK101346881SQ200680048893
公開日2009年1月14日 申請日期2006年11月21日 優(yōu)先權日2005年11月23日
發(fā)明者貝恩德·魯?shù)婪?申請人:奧斯蘭姆有限公司