專利名稱：解碼裝置及接收裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及到一種將接收數(shù)據(jù)序列分割為一定長(zhǎng)度的塊，并按照各個(gè)塊獨(dú)立地附加冗余序列的塊糾錯(cuò)的解碼裝置、及含有解碼裝置的接收裝置，尤其涉及到一種低密度奇偶校驗(yàn)(LDPC)碼的解碼裝置及含有解碼裝置的接收裝置。

背景技術(shù)：
在衛(wèi)星通信系統(tǒng)、移動(dòng)通信系統(tǒng)等中，為了滿足所需電力的降低、天線的小型化等系統(tǒng)構(gòu)成上的要求，導(dǎo)入了具有較大編碼優(yōu)勢(shì)的糾錯(cuò)編碼技術(shù)。低密度奇偶校驗(yàn)碼作為具有非常大的編碼優(yōu)勢(shì)的糾錯(cuò)碼為世人所知，正被導(dǎo)入到各種通信系統(tǒng)、磁記錄等存儲(chǔ)裝置中。
低密度奇偶校驗(yàn)碼不僅表示一種糾錯(cuò)編碼方式，而是具有校驗(yàn)矩陣稀疏(矩陣中的成分基本為0，是1的成分個(gè)數(shù)非常少)的特征的糾錯(cuò)碼的總稱。
并且還具有以下特征通過(guò)稀疏的校驗(yàn)矩陣的選擇，使用和積(sum-product)算法、最小和(min-sum)算法等反復(fù)解碼方式，從而可構(gòu)成具有與理論界限接近的非常大的編碼優(yōu)勢(shì)的糾錯(cuò)編碼方式(例如參照非專利文獻(xiàn)1、及非專利文獻(xiàn)2)。
低密度奇偶校驗(yàn)碼的解碼裝置交互進(jìn)行變量節(jié)點(diǎn)處理裝置的變量-校驗(yàn)信息的更新、及校驗(yàn)節(jié)點(diǎn)處理裝置的校驗(yàn)-變量信息的更新，在以一定次數(shù)更新了各信息后，根據(jù)校驗(yàn)-變量信息和接收數(shù)據(jù)獲得發(fā)送數(shù)據(jù)的推定結(jié)果(例如參照非專利文獻(xiàn)2及非專利文獻(xiàn)3)。
非專利文獻(xiàn)1Robert G.Gallager著，“Low-Density Parity-CheckCodes”，美國(guó)，MIT出版，1963年，第39～56頁(yè)
非專利文獻(xiàn)2David J.C.MacKay著，“Good Error-CorrectingCodes Based on Very Sparse Matrices”，美國(guó)，IEEE Transactions onformation Theory，Vol.45，No2，1999年3月，第399～431頁(yè)
非專利文獻(xiàn)3Jinghu Chen，Marc P.C.Fossorier著，“NearOptimun Universal Belief Propagation Based Decoding of Low-DensityParity Check Codes”，美國(guó)，IEEE Transactions on Communications，Vol.50，No.3，2002年3月，第406～414頁(yè)

發(fā)明內(nèi)容
發(fā)明要解決的問(wèn)題 低密度奇偶校驗(yàn)碼的解碼方式的技術(shù)問(wèn)題包括為了存儲(chǔ)在解碼處理過(guò)程中產(chǎn)生的數(shù)據(jù)而需要較多的隨機(jī)存取存儲(chǔ)器(RAM)；因RAM的存取速度而限制了解碼處理整體的速度等。
具體而言，低密度奇偶校驗(yàn)碼的解碼處理由二種處理裝置進(jìn)行的信息更新構(gòu)成，暫時(shí)存儲(chǔ)信息的存儲(chǔ)裝置是必不可少的。并且，當(dāng)存在與校驗(yàn)矩陣中的一個(gè)數(shù)成比例的個(gè)數(shù)的信息、并由作為存儲(chǔ)裝置的RAM將其保持時(shí)，需要多個(gè)RAM，存在解碼處理的容許量被對(duì)RAM的存取速度限制的問(wèn)題。
并且，為了減少RAM個(gè)數(shù)會(huì)伴隨著對(duì)可同時(shí)存取的信息的限制，因此需要仔細(xì)調(diào)整信息更新的時(shí)間、及地址的生成，存在裝置構(gòu)成變得復(fù)雜的問(wèn)題。
因此，本發(fā)明的目的在于提供一種可高速進(jìn)行低密度奇偶校驗(yàn)碼的解碼處理、構(gòu)成簡(jiǎn)單、規(guī)模小的解碼裝置，及含有解碼裝置的接收裝置。
用于解決問(wèn)題的手段 本發(fā)明的解碼裝置，對(duì)糾錯(cuò)編碼方式中的模擬循環(huán)型低密度奇偶校驗(yàn)碼進(jìn)行解碼，輸出作為解碼結(jié)果的推定發(fā)送位列，其特征在于，具有變量-校驗(yàn)信息生成單元，含有多個(gè)具有多個(gè)寄存器的規(guī)定級(jí)數(shù)的反饋移位寄存器，輸入接收數(shù)據(jù)列，生成并輸出變量-校驗(yàn)信息、及推定發(fā)送位列，該變量-校驗(yàn)信息是包括對(duì)數(shù)似然比和事前值的和的數(shù)據(jù)；校驗(yàn)-變量信息生成單元，含有多個(gè)具有多個(gè)寄存器的規(guī)定級(jí)數(shù)的反饋移位寄存器，當(dāng)輸入變量-校驗(yàn)信息生成單元所輸出的變量-校驗(yàn)信息時(shí)，輸出包括根據(jù)輸入的變量-校驗(yàn)信息生成的數(shù)據(jù)的校驗(yàn)-變量信息；和標(biāo)準(zhǔn)化計(jì)算單元，對(duì)校驗(yàn)-變量信息生成單元輸出的校驗(yàn)-變量信息所包括的規(guī)定數(shù)據(jù)乘以提前確定的常數(shù)，并輸入到變量-校驗(yàn)信息生成單元，變量-校驗(yàn)信息生成單元包括變量-校驗(yàn)計(jì)算單元，在該變量-校驗(yàn)信息生成單元包括的反饋移位寄存器所具有的寄存器中保存的數(shù)據(jù)中，向規(guī)定的數(shù)據(jù)加上和校驗(yàn)-變量信息生成單元的輸出對(duì)應(yīng)的數(shù)據(jù)，并保存到下一級(jí)的寄存器中，在規(guī)定的時(shí)間下，輸出作為寄存器所保存的數(shù)據(jù)的變量-校驗(yàn)信息、及推定發(fā)送位列，校驗(yàn)-變量信息生成單元包括校驗(yàn)-變量計(jì)算單元，在該校驗(yàn)-變量信息生成單元包括的反饋移位寄存器所具有的寄存器中保存的數(shù)據(jù)中的二個(gè)、及變量-校驗(yàn)信息生成單元輸出的數(shù)據(jù)中，選擇值最小的數(shù)據(jù)、及第2小的數(shù)據(jù)，并保存到下一級(jí)的寄存器中，在規(guī)定的時(shí)間下，將寄存器所保存的數(shù)據(jù)作為校驗(yàn)-變量信息輸出，變量-校驗(yàn)計(jì)算單元分別設(shè)置在變量-校驗(yàn)信息生成單元包括的反饋移位寄存器所具有的寄存器之間，校驗(yàn)-變量計(jì)算單元分別設(shè)置在校驗(yàn)-變量信息生成單元包括的反饋移位寄存器所具有的寄存器之間。
優(yōu)選的是，變量-校驗(yàn)信息生成單元包括與該變量-校驗(yàn)信息生成單元所包括的反饋移位寄存器的動(dòng)作時(shí)鐘同步的第1時(shí)鐘計(jì)數(shù)器，校驗(yàn)-變量信息生成單元包括與該校驗(yàn)-變量信息生成單元所包括的反饋移位寄存器的動(dòng)作時(shí)鐘同步的第2時(shí)鐘計(jì)數(shù)器，變量-校驗(yàn)計(jì)算單元根據(jù)第1時(shí)鐘計(jì)數(shù)器的值，選擇與變量-校驗(yàn)信息生成單元包括的寄存器中保存的數(shù)據(jù)的一部分相加的數(shù)據(jù)，校驗(yàn)-變量信息生成單元的寄存器存儲(chǔ)第2時(shí)鐘計(jì)數(shù)器計(jì)數(shù)的值，校驗(yàn)-變量計(jì)算單元，在和變量-校驗(yàn)信息生成單元的輸出對(duì)應(yīng)的數(shù)據(jù)為最小值時(shí)，輸出和寄存器存儲(chǔ)的第2時(shí)鐘計(jì)數(shù)器計(jì)數(shù)的值對(duì)應(yīng)的數(shù)值，并保存到下一級(jí)的寄存器中。
優(yōu)選的是，變量-校驗(yàn)信息生成單元包括與該變量-校驗(yàn)信息生成單元所包括的反饋移位寄存器的動(dòng)作時(shí)鐘同步的第1時(shí)鐘計(jì)數(shù)器，校驗(yàn)-變量信息生成單元包括與該校驗(yàn)-變量信息生成單元所包括的反饋移位寄存器的動(dòng)作時(shí)鐘同步的第2時(shí)鐘計(jì)數(shù)器，變量-校驗(yàn)計(jì)算單元，根據(jù)第1時(shí)鐘計(jì)數(shù)器的值、及分配到變量-校驗(yàn)信息生成單元的寄存器的數(shù)值，選擇與變量-校驗(yàn)信息生成單元包括的反饋移位寄存器所具有的寄存器中保存的數(shù)據(jù)的一部分相加的數(shù)據(jù)，校驗(yàn)-變量信息生成單元的寄存器存儲(chǔ)第2時(shí)鐘計(jì)數(shù)器計(jì)數(shù)的值，校驗(yàn)-變量計(jì)算單元，在和變量-校驗(yàn)信息生成單元的輸出對(duì)應(yīng)的數(shù)據(jù)為最小值時(shí)，輸出寄存器存儲(chǔ)的第2時(shí)鐘計(jì)數(shù)器計(jì)數(shù)的值、及分配到變量-校驗(yàn)信息生成單元的寄存器的數(shù)據(jù)的組，并保存到下一級(jí)寄存器中。
優(yōu)選的是，變量-校驗(yàn)信息生成單元、及校驗(yàn)-變量信息生成單元，分別以規(guī)定次數(shù)重復(fù)進(jìn)行變量-校驗(yàn)信息的生成及輸出、和校驗(yàn)-變量信息的生成及輸出，變量-校驗(yàn)信息生成單元，以規(guī)定次數(shù)重復(fù)進(jìn)行變量-校驗(yàn)信息的生成后，輸出推定發(fā)送位列。
優(yōu)選的是，變量-校驗(yàn)信息生成單元分別包括與構(gòu)成模擬循環(huán)型低密度奇偶校驗(yàn)碼的校驗(yàn)矩陣的循環(huán)矩陣的尺寸同數(shù)的寄存器、及變量-校驗(yàn)計(jì)算單元，校驗(yàn)-變量信息生成單元分別包括與構(gòu)成模擬循環(huán)型低密度奇偶校驗(yàn)碼的校驗(yàn)矩陣的循環(huán)矩陣的尺寸同數(shù)的寄存器、及校驗(yàn)-變量計(jì)算單元。
本發(fā)明的接收裝置具有解碼裝置，該解碼裝置對(duì)糾錯(cuò)編碼方式中的模擬循環(huán)型低密度奇偶校驗(yàn)碼進(jìn)行解碼，輸出推定發(fā)送位列，該接收裝置的特征在于，具有解調(diào)器，解調(diào)并輸出接收的信息；和同步控制-數(shù)據(jù)變換裝置，將解調(diào)器的輸出數(shù)據(jù)變換為和解碼裝置對(duì)應(yīng)的形式的輸入數(shù)據(jù)，使幀同步，并輸出到解碼裝置，解碼裝置具有變量-校驗(yàn)信息生成單元，含有多個(gè)具有多個(gè)寄存器的規(guī)定級(jí)數(shù)的反饋移位寄存器，輸入接收數(shù)據(jù)列，生成并輸出變量-校驗(yàn)信息、及推定發(fā)送位列，該變量-校驗(yàn)信息是包括對(duì)數(shù)似然比和事前值的和的數(shù)據(jù)；校驗(yàn)-變量信息生成單元，含有多個(gè)具有多個(gè)寄存器的規(guī)定級(jí)數(shù)的反饋移位寄存器，當(dāng)輸入變量-校驗(yàn)信息生成單元所輸出的變量-校驗(yàn)信息時(shí)，輸出包括根據(jù)輸入的變量-校驗(yàn)信息生成的數(shù)據(jù)的校驗(yàn)-變量信息；和標(biāo)準(zhǔn)化計(jì)算單元，對(duì)校驗(yàn)-變量信息生成單元輸出的校驗(yàn)-變量信息所包括的規(guī)定數(shù)據(jù)乘以提前確定的常數(shù)，并輸入到變量-校驗(yàn)信息生成單元，變量-校驗(yàn)信息生成單元包括變量-校驗(yàn)計(jì)算單元，在該變量-校驗(yàn)信息生成單元包括的反饋移位寄存器所具有的寄存器中保存的數(shù)據(jù)中，向規(guī)定的數(shù)據(jù)加上和校驗(yàn)-變量信息生成單元的輸出對(duì)應(yīng)的數(shù)據(jù)，并保存到下一級(jí)的寄存器中，在規(guī)定的時(shí)間下，輸出作為寄存器所保存的數(shù)據(jù)的變量-校驗(yàn)信息、及推定發(fā)送位列，校驗(yàn)-變量信息生成單元包括校驗(yàn)-變量計(jì)算單元，在該校驗(yàn)-變量信息生成單元包括的反饋移位寄存器所具有的寄存器中保存的數(shù)據(jù)中的二個(gè)、及變量-校驗(yàn)信息生成單元輸出的數(shù)據(jù)中，選擇值最小的數(shù)據(jù)、及第2小的數(shù)據(jù)，并保存到下一級(jí)的寄存器中，在規(guī)定的時(shí)間下，將寄存器所保存的數(shù)據(jù)作為校驗(yàn)-變量信息輸出，變量-校驗(yàn)計(jì)算單元分別設(shè)置在變量-校驗(yàn)信息生成單元包括的反饋移位寄存器所具有的寄存器之間，校驗(yàn)-變量計(jì)算單元分別設(shè)置在校驗(yàn)-變量信息生成單元包括的反饋移位寄存器所具有的寄存器之間。
發(fā)明效果 根據(jù)本發(fā)明，是不使用用于暫時(shí)存儲(chǔ)信息的存儲(chǔ)裝置(RAM)的構(gòu)成，因此可高速地進(jìn)行低密度奇偶校驗(yàn)碼的解碼處理。并且，無(wú)需RAM的地址生成控制等，可使控制、構(gòu)造簡(jiǎn)化。
并且，校驗(yàn)-變量計(jì)算單元在變量-校驗(yàn)信息生成單元的輸出所對(duì)應(yīng)的數(shù)據(jù)為最小值時(shí)，輸出與寄存器存儲(chǔ)的第2時(shí)鐘計(jì)數(shù)器計(jì)數(shù)的值對(duì)應(yīng)的數(shù)值，這種構(gòu)造下可縮小解碼裝置整體的裝置規(guī)模。
并且，校驗(yàn)-變量計(jì)算單元在變量-校驗(yàn)信息生成單元的輸出所對(duì)應(yīng)的數(shù)據(jù)為最小值時(shí)，輸出寄存器存儲(chǔ)的第2時(shí)鐘計(jì)數(shù)器計(jì)數(shù)的值、及分配到變量-校驗(yàn)信息生成單元的寄存器的數(shù)值的組，這種構(gòu)造下可生成高精度的校驗(yàn)-變量信息。



圖1是表示本發(fā)明的解碼裝置的第1實(shí)施方式的一個(gè)構(gòu)成例的框圖。
圖2是表示變量-校驗(yàn)信息生成部的一個(gè)構(gòu)成例的框圖。
圖3是表示變量-校驗(yàn)寄存器塊的一個(gè)構(gòu)成例的框圖。
圖4是表示變量-校驗(yàn)計(jì)算器塊的一個(gè)構(gòu)成例的框圖。
圖5是表示校驗(yàn)-變量信息生成部的一個(gè)構(gòu)成例的框圖。
圖6是表示校驗(yàn)-變量寄存器塊的一個(gè)構(gòu)成例的框圖。
圖7是表示校驗(yàn)-變量計(jì)算器塊的一個(gè)構(gòu)成例的框圖。
圖8是表示解碼裝置整體動(dòng)作的說(shuō)明圖。
圖9是表示使用了RAM的低密度奇偶校驗(yàn)碼的解碼裝置的一個(gè)構(gòu)成例的框圖。
圖10是表示簡(jiǎn)化的變量-校驗(yàn)計(jì)算器塊的一個(gè)構(gòu)成例的框圖。
圖11是表示簡(jiǎn)化的校驗(yàn)-變量計(jì)算器塊的一個(gè)構(gòu)成例的框圖。
圖12是表示使用了本發(fā)明的解碼裝置的數(shù)據(jù)通信(存儲(chǔ))裝置的一個(gè)構(gòu)成例的框圖。
標(biāo)號(hào)說(shuō)明 11變量-校驗(yàn)信息生成部 12校驗(yàn)-變量信息生成部 13標(biāo)準(zhǔn)化計(jì)算部 21變量-校驗(yàn)寄存器塊 22、52計(jì)數(shù)器塊 23、41、101加法器 31、61寄存器 32變量-校驗(yàn)計(jì)算器塊 33、63連線開(kāi)關(guān) 34、64輸出開(kāi)關(guān) 42、102正負(fù)反轉(zhuǎn)裝置 43、73、74、113選擇器 44、71、72、111、112比較器 45、75、103、114XOR門(mén) 51校驗(yàn)-變量寄存器塊 62校驗(yàn)-變量計(jì)算器塊 81變量節(jié)點(diǎn)處理裝置 82地址生成控制裝置 83校驗(yàn)節(jié)點(diǎn)處理裝置 84信息存儲(chǔ)器塊 121數(shù)據(jù)發(fā)送裝置 122編碼裝置 123、127同步控制/數(shù)據(jù)變換裝置 124調(diào)制器 125數(shù)據(jù)接收裝置 126解調(diào)器 128解碼裝置
具體實(shí)施例方式 實(shí)施方式1 參照附圖對(duì)本發(fā)明的解碼裝置的第1實(shí)施方式進(jìn)行說(shuō)明。圖1是表示本發(fā)明的解碼裝置的第1實(shí)施方式的一個(gè)構(gòu)成例的框圖。
本發(fā)明的解碼裝置包括變量-校驗(yàn)信息生成部(變量-校驗(yàn)信息生成單元)11、校驗(yàn)-變量信息生成部(校驗(yàn)-變量信息生成單元)12、及標(biāo)準(zhǔn)化計(jì)算部(標(biāo)準(zhǔn)化計(jì)算單元)13。
在變量-校驗(yàn)信息生成部11中，從連接了解碼裝置的通信線路輸入接收數(shù)據(jù)序列。一般情況下，在接收數(shù)據(jù)中產(chǎn)生噪聲等引起的錯(cuò)誤，因此解碼裝置推定發(fā)送位列，并輸出作為推定的發(fā)送位列的推定發(fā)送位列。
模擬循環(huán)型低密度奇偶校驗(yàn)碼在校驗(yàn)矩陣的形式上具有特征。模擬循環(huán)型低密度奇偶校驗(yàn)碼的校驗(yàn)矩陣如(公式1)所示，是以a×a循環(huán)矩陣為成分的m×n塊矩陣(a，m，n表示正整數(shù))。
[數(shù)學(xué)式1] 其中，(公式1)的Hi、j表示下述(公式2)所述的a×a循環(huán)矩陣。(i表示0到m-1之間的整數(shù)，j表示0到n-1之間的整數(shù))。
[數(shù)學(xué)式2]
循環(huán)矩陣如(公式2)所示，第2行的行矢量是使第1行的行矢量向左循環(huán)1位而成。以下，第k行的列矢量(k表示2到n之間的整數(shù))是使第1行的行矢量向左循環(huán)k-1位而成。
以下說(shuō)明校驗(yàn)矩陣為(公式1)的矩陣的模擬循環(huán)型的低密度奇偶校驗(yàn)碼的解碼裝置。
在變量-校驗(yàn)信息生成部11中，輸入從通信線路輸入的接收數(shù)據(jù)序列，并經(jīng)由標(biāo)準(zhǔn)化計(jì)算部13輸入校驗(yàn)-變量信息生成部12的輸出。校驗(yàn)-變量信息生成部12的輸出由分類(lèi)為和校驗(yàn)矩陣的行塊數(shù)m相同種類(lèi)的數(shù)據(jù)序列。此外對(duì)校驗(yàn)-變量信息生成部12的輸出稍后論述。
圖2是表示變量-校驗(yàn)信息生成部11的一個(gè)構(gòu)成例的框圖。變量-校驗(yàn)信息生成部11包括與校驗(yàn)矩陣的列塊總數(shù)n同數(shù)的變量-校驗(yàn)寄存器塊21、加法器23；與變量-校驗(yàn)寄存器塊21所包括的寄存器31的時(shí)鐘同步的作為計(jì)數(shù)器的計(jì)數(shù)器塊(第1時(shí)鐘計(jì)數(shù)器)22。
下述校驗(yàn)-變量信息生成部12的輸出經(jīng)由標(biāo)準(zhǔn)化計(jì)算部13被輸入到各變量-校驗(yàn)寄存器塊21。并且，各變量-校驗(yàn)寄存器塊21的輸出由加法器23加到相當(dāng)于該變量-校驗(yàn)寄存器塊21所對(duì)應(yīng)的校驗(yàn)矩陣的列塊的、各接收數(shù)據(jù)列的一部分上，該加法結(jié)果成為變量-校驗(yàn)信息生成部11的輸出。變量-校驗(yàn)寄存器塊21具有和校驗(yàn)矩陣的列塊總數(shù)n相同的個(gè)數(shù)，變量-校驗(yàn)信息生成部11的輸出由和各變量-校驗(yàn)寄存器塊21的輸出對(duì)應(yīng)的n個(gè)系統(tǒng)構(gòu)成。
圖3是表示變量-校驗(yàn)寄存器塊21的一個(gè)構(gòu)成例的框圖。變量-校驗(yàn)寄存器塊21包括和構(gòu)成校驗(yàn)矩陣的循環(huán)矩陣的尺寸同數(shù)的a個(gè)寄存器31、配置在寄存器31之間的變量-校驗(yàn)計(jì)算器塊(變量-校驗(yàn)計(jì)算單元)32、連線開(kāi)關(guān)33、輸出開(kāi)關(guān)34。此外，循環(huán)矩陣的尺寸是指循環(huán)矩陣的行數(shù)或列數(shù)。其中，循環(huán)矩陣是正方形矩陣，因此行數(shù)和列數(shù)相同。
各寄存器31經(jīng)由各變量-校驗(yàn)計(jì)算器塊32串聯(lián)連接。并且，輸出開(kāi)關(guān)34與最后一級(jí)的寄存器31連接。輸出開(kāi)關(guān)34，將最后一級(jí)的寄存器31的輸出反饋到最前一級(jí)的寄存器31的輸入，在反饋規(guī)定次數(shù)后，進(jìn)行切換以輸出到加法器23。
此外，以將寄存器的輸出輸入到后一級(jí)的寄存器的方式串聯(lián)連接，并以使最后一級(jí)的寄存器的輸出反饋到最前一級(jí)的寄存器的輸入的方式進(jìn)行連接的塊，被稱為反饋移位寄存器。
在變量-校驗(yàn)寄存器塊21中輸入和校驗(yàn)矩陣的行塊數(shù)相同個(gè)數(shù)的m系統(tǒng)的數(shù)據(jù)列，當(dāng)所有數(shù)據(jù)被輸入后，輸出開(kāi)關(guān)34進(jìn)行切換，依次輸出a個(gè)寄存器31所保存的數(shù)據(jù)的一部分。
連線開(kāi)關(guān)33，通過(guò)根據(jù)校驗(yàn)矩陣提前確定的m個(gè)的每一個(gè)由a位構(gòu)成的位列h0(i)，h1(i)，...，ha-1(i)，確定對(duì)變量-校驗(yàn)寄存器塊21的輸入是否輸入到變量-校驗(yàn)計(jì)算器塊32中(i表示0到m-1之間的整數(shù))。即，連線開(kāi)關(guān)33根據(jù)是否連接了變量-校驗(yàn)寄存器塊21的輸入端(未圖示)、及各變量-校驗(yàn)計(jì)算器塊32之間，來(lái)確定對(duì)變量-校驗(yàn)寄存器塊21的輸入是否輸入到變量-校驗(yàn)計(jì)算器塊32中。
具體而言，例如hk(i)為1時(shí)，在圖3中，連接標(biāo)記為hk(i)的部分，為0時(shí)不連接標(biāo)記為hk(i)的部分(k表示從0到a-1之間的整數(shù))。變量-校驗(yàn)寄存器塊21包括與連線數(shù)相同個(gè)數(shù)的變量-校驗(yàn)計(jì)算器塊32。對(duì)該m個(gè)a位的位列h0(i)，h1(i)，...，ha-1(i)(i＝0，1，...，m-1)的選擇方法稍后論述。
圖4是表示變量-校驗(yàn)計(jì)算器塊32的一個(gè)構(gòu)成例的框圖。變量-校驗(yàn)計(jì)算器包括加法器41、比較器44、選擇器43、正負(fù)反轉(zhuǎn)裝置42、及XOR門(mén)45。對(duì)變量-校驗(yàn)計(jì)算器塊32的動(dòng)作稍后論述。
圖5是表示校驗(yàn)-變量信息生成部12的一個(gè)構(gòu)成例的框圖。校驗(yàn)-變量信息生成部12包括與校驗(yàn)矩陣的行塊總數(shù)m同數(shù)的校驗(yàn)-變量寄存器塊51、與校驗(yàn)-變量寄存器塊51所含有的寄存器61的時(shí)鐘同步的作為計(jì)數(shù)器的計(jì)數(shù)器塊(第2時(shí)鐘計(jì)數(shù)器)52。
各校驗(yàn)-變量寄存器塊51的輸入是變量-校驗(yàn)信息生成部11的輸出。即，變量-校驗(yàn)信息生成部11的各校驗(yàn)-變量寄存器塊21的輸出經(jīng)由加法器23輸入到校驗(yàn)-變量信息生成部11。
校驗(yàn)-變量寄存器塊51與校驗(yàn)矩陣的行塊數(shù)m同數(shù)，校驗(yàn)-變量信息生成部11的輸出由與各校驗(yàn)-變量寄存器塊51的輸出對(duì)應(yīng)的m個(gè)系統(tǒng)構(gòu)成。
圖6是表示校驗(yàn)-變量寄存器塊51的一個(gè)構(gòu)成列的框圖。校驗(yàn)-變量寄存器塊51包括與構(gòu)成校驗(yàn)矩陣的循環(huán)矩陣的尺寸同數(shù)的a個(gè)寄存器61、設(shè)置在寄存器61之間的校驗(yàn)-變量計(jì)算器塊(校驗(yàn)-變量計(jì)算單元)62、連線開(kāi)關(guān)63、輸出開(kāi)關(guān)64。
各寄存器61經(jīng)由各校驗(yàn)-變量計(jì)算器塊62串聯(lián)連接。并且，輸出開(kāi)關(guān)64與最后一級(jí)的寄存器61連接。輸出開(kāi)關(guān)64，將最后一級(jí)寄存器61的輸出反饋到最前一級(jí)寄存器61的輸入，在反饋規(guī)定次數(shù)后，進(jìn)行切換以輸出到標(biāo)準(zhǔn)化計(jì)算部13。
校驗(yàn)-變量寄存器塊51中輸入和校驗(yàn)矩陣的行塊數(shù)同數(shù)的m系統(tǒng)的數(shù)據(jù)列，當(dāng)輸入了所有數(shù)據(jù)后，切換輸出開(kāi)關(guān)64，依次輸出a個(gè)寄存器61所保存的數(shù)據(jù)。
連線開(kāi)關(guān)63，通過(guò)根據(jù)校驗(yàn)矩陣提前確定的n個(gè)的每一個(gè)由a位構(gòu)成的位列g(shù)0(j)，g1(j)，...，ga-1(j)，確定對(duì)校驗(yàn)-變量寄存器塊51的輸入是否輸入到校驗(yàn)-變量計(jì)算器塊62中(j表示0到n-1之間的整數(shù))。即，連線開(kāi)關(guān)63根據(jù)是否連接了校驗(yàn)-變量寄存器塊51的輸入端(未圖示)、及各校驗(yàn)-變量計(jì)算器塊62之間，來(lái)確定對(duì)校驗(yàn)-變量寄存器塊51的輸入是否輸入到校驗(yàn)-變量計(jì)算器塊62中。
具體而言，例如gk(j)為1時(shí)，在圖6中，連接標(biāo)記為gk(j)的部分，為0時(shí)不連接標(biāo)記為gk(j)的部分(k表示從0到a-1之間的整數(shù))。校驗(yàn)-變量計(jì)算器塊62包括與連線數(shù)相同個(gè)數(shù)的校驗(yàn)-變量計(jì)算器。對(duì)該n個(gè)a位的位列g(shù)0(j)，g1(j)，...，ga-1(j)(j＝0，1，...，n-1)的選擇方法稍后論述。
圖7是表示校驗(yàn)-變量計(jì)算器塊62的一個(gè)構(gòu)成例的框圖。校驗(yàn)-變量計(jì)算器塊62包括比較器71及72、選擇器73及74、XOR門(mén)75。對(duì)校驗(yàn)-變量計(jì)算器塊62的動(dòng)作稍后論述。
本發(fā)明的解碼裝置將變量-校驗(yàn)信息生成部的輸出輸入到校驗(yàn)-變量信息生成部12，將校驗(yàn)-變量信息生成部12的輸出輸入到變量-校驗(yàn)信息生成部11。以下將重復(fù)規(guī)定次數(shù)的該處理后硬判斷變量-校驗(yàn)信息生成部11的輸出而獲得的位序列作為推定發(fā)送位列，并作為解碼裝置的輸出。在一次重復(fù)處理中，需要2×a塊(a是構(gòu)成校驗(yàn)矩陣的循環(huán)矩陣的尺寸)，在2×a×重復(fù)次數(shù)的塊中結(jié)束解碼處理。
對(duì)確定上述變量-校驗(yàn)寄存器塊21的連線的m個(gè)a位列的選擇進(jìn)行說(shuō)明。
如上所述，變量-校驗(yàn)寄存器塊21與校驗(yàn)矩陣的列塊的總數(shù)n同數(shù)，分別對(duì)應(yīng)于校驗(yàn)矩陣的列塊。如(公式1)及(公式2)所示，第j列塊(j表示從0到n-1之間的整數(shù))由m個(gè)a×a循環(huán)矩陣Ho，j，H1，j，...，Hm-1，j構(gòu)成，這些循環(huán)矩陣的各行矢量與將(f0(0，j)，f1(0，j)，...，fa-1(0，j))，(f0(1，j)，f1(1，j)，...，fa-1(1，j))，...，(f0(m-1，j)，f1(m-1，j)，...，fa-1(m-1，j))循環(huán)移位后的矢量一致。確定變量-校驗(yàn)寄存器塊21的連線的m個(gè)a位列h0(i)，h1(i)，...，ha-1(i)(i＝0，1，...，m-1)，利用上述行矢量并通過(guò)下述(公式3)來(lái)確定。
[數(shù)學(xué)式3] 如上所示，n個(gè)變量-校驗(yàn)寄存器塊21中的連線取決于其對(duì)應(yīng)的校驗(yàn)矩陣的列塊。以下對(duì)其進(jìn)行區(qū)分，將校驗(yàn)矩陣的第j列塊(j表示從0到n-1之間的整數(shù))所對(duì)應(yīng)的連線標(biāo)記為hk(i，j)。
接著說(shuō)明在各變量-校驗(yàn)寄存器塊21中在寄存器31中保存、更新的信息(數(shù)據(jù))。在寄存器31中保存、更新的信息由信息部分、及其他1位構(gòu)成。信息部分是相當(dāng)于變量-校驗(yàn)信息(VC信息)的數(shù)據(jù)，其他1位部分表示在上一次的重復(fù)處理中由變量-校驗(yàn)計(jì)算器塊32計(jì)算的信息部分的數(shù)據(jù)的正負(fù)。對(duì)該數(shù)據(jù)稍后詳述。
說(shuō)明確定上述校驗(yàn)-變量寄存器塊51的連線的n個(gè)a位列的選擇。如上所述，校驗(yàn)-變量寄存器塊51與校驗(yàn)矩陣的行塊總數(shù)m同數(shù)，其對(duì)應(yīng)于各校驗(yàn)矩陣的行塊。
如(公式1)及(公式2)所示，第i行塊(i表示從0到m-1之間的整數(shù))由n個(gè)a×a循環(huán)矩陣Ho，j，H1，j，...，Hm-1，j構(gòu)成，這些循環(huán)矩陣的各行矢量與將(f0(i，0)，f1(i，0)，...，fa-1(i，0))，(f0(i，1)，f1(i，1)，...，fa-1(i，l))，...，(f0(i，n-1)，f1(i，n-1，...，fa-1(i，n-1)循環(huán)移位后的矢量一致。
確定上述校驗(yàn)-變量寄存器塊51的連線的n個(gè)a位列g(shù)0(j)，g1(j)，...，ga-1(j)(j＝0，1，...，n-1)，利用上述行矢量通過(guò)下述(公式4)來(lái)確定。
[數(shù)學(xué)式4] 如上所示，n個(gè)校驗(yàn)-變量寄存器塊51中的連線取決于其對(duì)應(yīng)的校驗(yàn)矩陣的行塊。以下對(duì)其進(jìn)行區(qū)分，將校驗(yàn)矩陣的第i列塊(i表示從0到m-1之間的整數(shù))所對(duì)應(yīng)的連線標(biāo)記為gk(i，j)。
接著說(shuō)明在各校驗(yàn)-變量寄存器塊51中在寄存器61中保存、更新的信息(數(shù)據(jù))。在寄存器61中保存、更新的信息由信息部分、時(shí)鐘計(jì)數(shù)器的值、及其他1位構(gòu)成。信息部分是相當(dāng)于校驗(yàn)-變量信息(CV信息)的數(shù)據(jù)。
并且，其他1位部分是由變量-校驗(yàn)信息生成部11計(jì)算、與輸入到校驗(yàn)-變量信息生成部12的信息的硬判斷結(jié)果(以1位量化)對(duì)應(yīng)的出錯(cuò)，這些值全部為0時(shí)，變量-校驗(yàn)信息生成部11計(jì)算出的信息的硬判斷結(jié)果變?yōu)榇a字，成為解碼裝置輸出的推定發(fā)送位列。對(duì)該數(shù)據(jù)稍后詳述。
接著說(shuō)明本發(fā)明的第1實(shí)施方式的動(dòng)作。首先說(shuō)明變量-校驗(yàn)信息生成部11的輸入及輸出、校驗(yàn)-變量信息生成部12的輸入及輸出。校驗(yàn)-變量信息生成部12的輸出數(shù)據(jù)經(jīng)由標(biāo)準(zhǔn)化計(jì)算部13被輸入到變量-校驗(yàn)信息生成部11。
該校驗(yàn)-變量信息生成部12的輸出數(shù)據(jù)分為四大種類(lèi)，將其分別標(biāo)記為L(zhǎng)t，1(s)、Lt，2(s)、P2(s，t)及μ(s，t)。其中，s表示0到m-1之間的整數(shù)，t表示0到a-1之間的整數(shù)。Lt，1(s)、Lt，2(s)是相當(dāng)于校驗(yàn)-變量信息的數(shù)據(jù)。P2(s，t)是表示校驗(yàn)-變量信息生成部12的輸入數(shù)據(jù)(變量-校驗(yàn)信息生成部11的輸出數(shù)據(jù))的硬判斷結(jié)果(例如最上位的位)與(公式1)的校驗(yàn)矩陣的積的1位數(shù)據(jù)。
μ(s，t)根據(jù)計(jì)算精度而分別使用。具體而言，當(dāng)要求最高計(jì)算精度時(shí)，μ(s，t)是表示二個(gè)整數(shù)的組的數(shù)據(jù)，在比其粗略些的計(jì)算精度即可的情況下，μ(s，t)是表示一個(gè)整數(shù)的數(shù)據(jù)。再粗略些的計(jì)算精度即可的情況下，不使用μ(s，t)的數(shù)據(jù)。隨著計(jì)算精度下降，μ(s，t)的數(shù)據(jù)量變少，因此裝置規(guī)模變小。
以下說(shuō)明μ(s，t)表示二個(gè)整數(shù)的組的最高精度的情況。對(duì)μ(s，t)稍后論述。
在標(biāo)準(zhǔn)化計(jì)算部13中輸入校驗(yàn)-變量信息生成部12的輸出數(shù)據(jù)Lt，1(s)、Lt，2(s)、P2(s，t)及μ(s，t)。標(biāo)準(zhǔn)化計(jì)算部13對(duì)P2(s，t)及μ(s，t)直接輸出和輸入完全相同的數(shù)據(jù)，對(duì)Lt，1(s)、Lt，2(s)輸出乘以提前確定的常數(shù)α后的αLt，1(s)及αLt，2(s)。
因此，實(shí)際如圖1所示，校驗(yàn)-變量信息生成部12的輸出數(shù)據(jù)Lt，1(s)、Lt，2(s)、P2(s，t)及μ(s，t)并不是直接輸入到變量-校驗(yàn)信息生成裝置，而是經(jīng)由標(biāo)準(zhǔn)化計(jì)算部13將校驗(yàn)-變量信息生成部12的輸出數(shù)據(jù)αLt，1(s)、αLt，2(s)、P2(s，t)及μ(s，t)輸入到變量-校驗(yàn)信息生成部11。
此外，在以下說(shuō)明中，為了防止標(biāo)記混亂，省略該記述(乘以常數(shù)α的記述)，將輸入到變量-校驗(yàn)信息生成部11的數(shù)據(jù)以校驗(yàn)-變量信息生成部12的輸出數(shù)據(jù)的記法、即Lt，1(s)、Lt，2(s)、P2(s，t)及μ(s，t)表示。
變量-校驗(yàn)信息生成部11的輸入數(shù)據(jù)是校驗(yàn)-變量信息生成部12的輸出、及通信線路的輸出Fi(i表示0到na-1之間的整數(shù))。
校驗(yàn)-變量信息生成部12如上所述，包括和校驗(yàn)矩陣(公式1)的行塊總數(shù)m同數(shù)的校驗(yàn)-變量寄存器塊51，第s個(gè)校驗(yàn)-變量寄存器塊51在時(shí)刻t下的輸出變?yōu)長(zhǎng)t，1(s)、Lt，2(s)、P2(s，t)及μ(s，t)(s表示0到m-1之間的整數(shù)，t表示0到a-1之間的整數(shù))。這些輸出是輸出時(shí)在校驗(yàn)-變量寄存器塊51中由各寄存器61保存的數(shù)據(jù)。
變量-校驗(yàn)信息生成部11的輸出成為校驗(yàn)-變量信息生成部12的輸入數(shù)據(jù)。將該輸入數(shù)據(jù)用Zr(l)表示。其中，l表示0到n-1之間的整數(shù)，r表示0到a-1之間的整數(shù)。變量-校驗(yàn)信息生成部11如上所述，包括和校驗(yàn)矩陣(公式1)的列塊總數(shù)n同數(shù)的變量-校驗(yàn)寄存器塊21，第1個(gè)變量-校驗(yàn)寄存器塊21的第r個(gè)輸出變?yōu)閆r(l)(l表示0到n-1之間的整數(shù)，r表示0到a-1之間的整數(shù))，Zr(l)及下述1位信息P1(l，r)是在輸出時(shí)在變量-校驗(yàn)寄存器塊21中由各寄存器31保存的數(shù)據(jù)。
說(shuō)明變量-校驗(yàn)信息生成部11的動(dòng)作。變量-校驗(yàn)信息生成部11中，如上所述，輸入Lt，1(s)、Lt，2(s)、P2(s，t)、μ(s，t)及通信線路的輸出Fi(i表示0到na-1之間的整數(shù)，s表示0到m-1之間的整數(shù)，t表示0到a-1之間的整數(shù))。并且，變量-校驗(yàn)信息生成部11采用下述(公式5)計(jì)算出Zr(l)(l表示0到n-1之間的整數(shù)，r表示0到a-1之間的整數(shù))。
[數(shù)學(xué)式5] 在(公式5)中，第1項(xiàng)表示對(duì)數(shù)似然比，第2項(xiàng)表示事前值。其中，各P1(l，r)是1位數(shù)據(jù)，由變量-校驗(yàn)信息生成部11中的變量-校驗(yàn)寄存器塊21的各寄存器31提前保存。變量-校驗(yàn)信息生成部11采用(公式5)計(jì)算變量-校驗(yàn)信息數(shù)據(jù)Zr(l)(l表示0到n-1之間的整數(shù)，r表示0到a-1之間的整數(shù))，并且使用計(jì)算出的Zr(l)，通過(guò)以下(公式6)更新P1(l，r)。
[數(shù)學(xué)式6]
即，P1(l，r)是相當(dāng)于Zr(l)的最上位的位的1位數(shù)據(jù)，該數(shù)據(jù)的列(位列)作為推定發(fā)送位列從解碼裝置輸出。
說(shuō)明變量-校驗(yàn)寄存器塊21的動(dòng)作。變量-校驗(yàn)信息生成部11具有與校驗(yàn)矩陣(公式1)的列塊總數(shù)n同數(shù)的變量-校驗(yàn)寄存器塊21，各變量-校驗(yàn)寄存器塊21具有與構(gòu)成校驗(yàn)矩陣的循環(huán)矩陣的尺寸同數(shù)的a個(gè)寄存器31。
其中，將第1個(gè)變量-校驗(yàn)寄存器塊21中的第r個(gè)寄存器31中保存的信息數(shù)據(jù)的初始狀態(tài)(時(shí)刻0下的值)記作Zr(l)(a)，將時(shí)刻a-j下的信息數(shù)據(jù)記作Zr(l)(j)(l表示0到n-1之間的整數(shù)，r表示0到a-1之間的整數(shù)，j表示0到a-1之間的整數(shù))。初始狀態(tài)為Zr(l)(a)＝0時(shí)，時(shí)刻a-j下的信息數(shù)據(jù)根據(jù)時(shí)刻a-j-1下的信息數(shù)據(jù)通過(guò)下述(公式7)計(jì)算。
[數(shù)學(xué)式7] 其中(公式7)的標(biāo)記P1(l，r)j，使初始狀態(tài)(時(shí)刻0下的值)為P1(l，r)a＝P1(l，r)，在時(shí)刻a-j中，通過(guò)以下(公式8)更新。
[數(shù)學(xué)式8] P1(l，r)j＝P1(l，r)j+1 -----(8) 在變量-校驗(yàn)信息生成部11的、第1個(gè)變量-校驗(yàn)寄存器塊21中，在時(shí)刻a-j下保存在第r個(gè)寄存器31中的數(shù)據(jù)是Zr(l)(j)和P1(l，r)j，在各時(shí)刻下通過(guò)(公式7)和(公式8)對(duì)其更新的裝置是圖4所示的變量-校驗(yàn)計(jì)算器塊32。
對(duì)變量-校驗(yàn)計(jì)算器塊32進(jìn)行說(shuō)明。在變量-校驗(yàn)計(jì)算器塊32中輸入cnt、μ、L1、L2、P2、P1-in及Zin。具體而言，比較器44中輸入cnt和μ。選擇器43中輸入L1、L2及比較器44的輸出。XOR門(mén)45中輸入P2及P1-in。在正負(fù)反轉(zhuǎn)裝置42中輸入選擇器43的輸出、XOR門(mén)45的輸出。在加法器41中輸入正負(fù)反轉(zhuǎn)裝置42的輸出、及Zin。
因此，加法器41，將選擇器43根據(jù)作為輸入到比較器44的時(shí)鐘計(jì)數(shù)器的值的cnt、與分配到寄存器的0到n-1之間的整數(shù)的比較結(jié)果而選擇的L1或L2加到Zin。
即，根據(jù)時(shí)鐘計(jì)數(shù)器的值、及分配到寄存器31的0到n-1之間的整數(shù)，選擇加到Zin的值。
并且，μ、L1、L2及P2分別對(duì)應(yīng)于(公式7)的μ(i，j)、Lj，1(s)、Lj，2(s)及P2(i，j)，cnt表示在每個(gè)變量-校驗(yàn)寄存器塊21中提前確定的0到n-1之間的整數(shù)1、及與時(shí)鐘同步的計(jì)數(shù)器的值所對(duì)應(yīng)的0到a-1之間的整數(shù)的組。并且，變量-校驗(yàn)計(jì)算器塊32相對(duì)于輸入Zin及P1-in，而輸出下述(公式9)、(公式10)所示的z1-out及P1-out。
[數(shù)學(xué)式9]
[數(shù)學(xué)式10] P1-out＝P1-in ----(10) 并且，輸出的Z1-out及P1-out經(jīng)由寄存器31分別作為Zin及P1-in輸入到下一級(jí)的變量-校驗(yàn)計(jì)算器塊32中。
通過(guò)在第1個(gè)變量-校驗(yàn)寄存器塊21中的第r個(gè)寄存器31和第r+1個(gè)寄存器31之間，設(shè)置與{hr(0，1)，hr(1，1)，hr(2，1)，...，hr(m-1，l)}中含有的1的個(gè)數(shù)相同個(gè)數(shù)的該變量-校驗(yàn)計(jì)算器塊32(其中，l表示0到n-1之間的整數(shù)，r表示0到a-1之間的整數(shù))，可實(shí)現(xiàn)(公式7)所示的計(jì)算處理。
通過(guò)(公式7)及(公式8)的計(jì)算，在時(shí)刻a下，第1個(gè)變量-校驗(yàn)寄存器塊21中的第r個(gè)寄存器31中所保存的信息數(shù)據(jù)Zr(l)(0)、與通信線路輸出Fla+r的算術(shù)和如下述(公式11)所示，與(公式5)中的Zr(l)一致。
[數(shù)學(xué)式11] 在輸入完所有輸入數(shù)據(jù)的時(shí)刻(時(shí)刻a)，變量-校驗(yàn)信息生成部11的、第1個(gè)變量-校驗(yàn)寄存器塊21中的第r個(gè)寄存器31中保存的數(shù)據(jù)是Zr(l)(0)和P1(l，r)0。并且，利用(公式11)加上Zr(l)(0)，將各變量-校驗(yàn)寄存器塊21的第0個(gè)寄存器31中保存的數(shù)據(jù)輸出到校驗(yàn)-變量信息生成部12。
變量-校驗(yàn)寄存器塊21在輸出的同時(shí)，將第j+1個(gè)寄存器31中保存的數(shù)據(jù)移位到第j個(gè)寄存器31(j表示0到a-2之間的整數(shù))，并經(jīng)過(guò)第0個(gè)寄存器31而依次輸出。并且，變量-校驗(yàn)寄存器塊21使第a-1個(gè)寄存器31的信息部分初始化，向另外的1位數(shù)據(jù)部分輸入由(公式6)從輸出的信息數(shù)據(jù)Zr(l)導(dǎo)出的1位數(shù)據(jù)，從而在所有輸出完成的時(shí)刻將各寄存器31初始化。
從而，在變量-校驗(yàn)信息生成處理中，在輸入及與之相伴的處理中需要a時(shí)鐘，在輸出中需要a時(shí)鐘，將這些動(dòng)作分別稱為變量-校驗(yàn)信息生成部11的輸入處理模式、變量-校驗(yàn)信息生成部11的輸出模式。
根據(jù)以上處理，通過(guò)圖2、圖3、圖4所示的各構(gòu)成部，變量-校驗(yàn)信息Zr(l)不使用RAM，而由在寄存器31和寄存器31之間設(shè)置的主要由加法器41構(gòu)成的變量-校驗(yàn)計(jì)算器塊32計(jì)算出來(lái)。
接著說(shuō)明校驗(yàn)-變量信息生成部12的動(dòng)作。校驗(yàn)-變量信息生成部12的輸出經(jīng)由標(biāo)準(zhǔn)化計(jì)算部13被輸入到變量-校驗(yàn)信息生成部11。如上所述，將這些數(shù)據(jù)標(biāo)記為L(zhǎng)t，1(s)、Lt，2(s)、P2(s，t)及μ(s，t)(s表示0到m-1之間的整數(shù)，t表示0到a-1之間的整數(shù))。
校驗(yàn)-變量信息生成部12如上所述，具有與校驗(yàn)矩陣(公式1)的列塊總數(shù)m同數(shù)的校驗(yàn)-變量寄存器塊51，第s個(gè)變量-校驗(yàn)寄存器塊51中的a-1-t個(gè)的輸出變?yōu)長(zhǎng)t，1(s)、Lt，2(s)、P2(s，t)及μ(s，t)(s表示0到m-1之間的整數(shù)，t表示0到a-1之間的整數(shù))。并且，其成為在輸出時(shí)在校驗(yàn)-變量寄存器塊12中由各寄存器61保存的數(shù)據(jù)。
校驗(yàn)-變量信息生成部12如上所述，輸入變量-校驗(yàn)信息生成部11的輸出Zr(l)(l表示0到n-1之間的整數(shù)，r表示0到a-1之間的整數(shù))，通過(guò)下述(公式12)及(公式13)計(jì)算出Lt，1(s)、Lt，2(s)。
[數(shù)學(xué)式12] [數(shù)學(xué)式13] 其中，Wt(s)表示下述(公式14)所示的集合。即，Lt，1(s)成為(公式14)的集合Wt(s)的要素中值最小的，Lt，2(s)成為集合Wt(s)的要素中值第2小的。
[數(shù)學(xué)式14] 此外，|Zj(i)|表示Zj(i)的絕對(duì)值。并且，P2(s，t)由下述(公式15)計(jì)算出來(lái)。
[數(shù)學(xué)式15] 其中，(公式15)的各P1(i，j)如上述(公式6)所示，是表示Zj(i)的正負(fù)的1位數(shù)據(jù)。從而，雖然變量-校驗(yàn)信息生成部11的輸出Zr(l)被輸入到校驗(yàn)-變量信息生成部12，但在校驗(yàn)-變量信息生成部12的內(nèi)部，以分割為表示Zr(l)的正負(fù)的1位(最上位的位)、及表示其以外的絕對(duì)值的數(shù)據(jù)的形式進(jìn)行處理。
并且，在(公式14)的集合Wt(s)的要素中，μ(s，t)的值最小的數(shù)是|ZY(λ)|時(shí)(即Lt，1(s)＝|ZY(λ)|時(shí))，滿足下述(公式16)。
[數(shù)學(xué)式16] μ(s，t)＝(λ，γ)-----(16) 對(duì)校驗(yàn)-變量寄存器塊51的動(dòng)作進(jìn)行說(shuō)明。校驗(yàn)-變量信息生成部12具有與(公式1)所示的校驗(yàn)矩陣的行塊總數(shù)m同數(shù)的校驗(yàn)-變量寄存器塊51，各校驗(yàn)-變量寄存器塊51具有與構(gòu)成校驗(yàn)矩陣的循環(huán)矩陣的尺寸同數(shù)的a個(gè)寄存器61。
其中，將第s個(gè)校驗(yàn)-變量寄存器塊51中的第t個(gè)寄存器61所保存的信息數(shù)據(jù)部分的初始狀態(tài)(時(shí)刻0下的值)標(biāo)記為L(zhǎng)t，1(s)(0)、Lt，2(s)(0)，將相當(dāng)于1位信息P2(s，t)的數(shù)據(jù)的初始狀態(tài)標(biāo)記為P2(s，t)0，將各數(shù)據(jù)的時(shí)刻j下的數(shù)據(jù)分別標(biāo)記為L(zhǎng)t，1(s)(j)、Lt，2(s)(j)、P2(s，t)j(s表示0到m-1之間的整數(shù)，t表示0到a-1之間的整數(shù)，j表示1到a之間的整數(shù))。
作為初始狀態(tài)，將Lt，1(s)(0)、Lt，2(s)(0)設(shè)為寄存器61可表現(xiàn)的最大數(shù)、P2(s，t)0＝0時(shí)，時(shí)刻j下的各數(shù)據(jù)根據(jù)時(shí)刻j-1下的各數(shù)據(jù)通過(guò)下述(公式17)、(公式18)及(公式19)計(jì)算。
[數(shù)學(xué)式17] [數(shù)學(xué)式18] [數(shù)學(xué)式19] 其中，(公式17)及(公式18)的Wt-1(s)(j-1)表示下述(公式20)所示的集合。
[數(shù)學(xué)式20] 即，(公式17)的Lt，1(s)(j)是Wt-1(s)(j-1)的要素中值最小的，(公式18)的Lt，2(s)(j)是Wt-1(s)(j-1)的要素中值第2小的。即，在Wt-1(s)(j-1)的要素中，選擇值最小的及值第2小的，保存到下一級(jí)的寄存器61中。
(公式16)的μ(s，t)也一樣，將時(shí)刻0下的初始狀態(tài)設(shè)為μ(s，t)0時(shí)，時(shí)刻j下的數(shù)據(jù)μ(s，t)j通過(guò)下述(公式21)計(jì)算。
[數(shù)學(xué)式21]
在校驗(yàn)-變量信息生成部12的第s個(gè)校驗(yàn)-變量寄存器塊51中，時(shí)刻j下的第t個(gè)寄存器61中保存的數(shù)據(jù)是Lt，1(s)(j)、Lt，2(s)(j)、P2(s，t)j及μ(s，t)j，在各時(shí)刻下通過(guò)(公式17)、(公式18)、(公式19)及(公式21)對(duì)其進(jìn)行更新處理的塊是校驗(yàn)-變量計(jì)算器塊62。
對(duì)校驗(yàn)-變量計(jì)算器塊62進(jìn)行說(shuō)明。在校驗(yàn)-變量計(jì)算器塊62中輸入Z、cnt、P2-in、μin、L1-in及L2-in。
具體而言，在XOR門(mén)75中輸入P2-in和表示Z的正負(fù)的信息(Z的最上位的位)。在比較器71中輸入L2-in和Z的絕對(duì)值(Z的最上位以外的位)。在比較器72中輸入L1-in和Z的絕對(duì)值。在選擇器73中輸入Z的絕對(duì)值、L1-in、L2-in及比較器71的輸出，并根據(jù)比較器71的輸出結(jié)果來(lái)切換輸出。在選擇器74中輸入cnt、μin及比較器72的輸出，并根據(jù)比較器72的輸出結(jié)果來(lái)切換輸出。
此外，在圖7中，用白色菱形表示將Z分割為最上位的位(表示Z的正負(fù)的信息)、及最上位以外的位(Z的絕對(duì)值)的情況，將Z的最上位的位輸入到XOR門(mén)75，將Z的最上位以外的位輸入到比較器71、72、選擇器73。
并且，Z對(duì)應(yīng)于(公式20)的Zj-1(i)，cnt表示0到n-1之間的整數(shù)、及與時(shí)鐘同步的計(jì)數(shù)值所對(duì)應(yīng)的0到a-1之間的整數(shù)的組。校驗(yàn)-變量計(jì)算器塊62相對(duì)于輸入L1-in、L2-in、P2-in及μin，輸出下述(公式22)、(公式23)、(公式24)及(公式25)所示的L1-out、L2-out、P2-out及μout。
[數(shù)學(xué)式22]
[數(shù)學(xué)式23]
[數(shù)學(xué)式24]
[數(shù)學(xué)式25]
即，校驗(yàn)-變量計(jì)算器塊62如(公式24)所示，將目前為止計(jì)算出的Z中最小的值設(shè)為L(zhǎng)1-out，經(jīng)由寄存器61輸出到下一級(jí)的校驗(yàn)-變量計(jì)算器塊62。并且，下一級(jí)的校驗(yàn)-變量計(jì)算器塊62如(公式25)所示，在作為L(zhǎng)1-in輸入的前一級(jí)的L1-out值最小時(shí)，作為μout輸出作為cnt的0到n-1之間的整數(shù)、及與時(shí)鐘同步的計(jì)數(shù)值所對(duì)應(yīng)的0到a-1之間的整數(shù)的組。
在第s個(gè)校驗(yàn)-變量寄存器塊51中的第t個(gè)寄存器61及第t+1個(gè)寄存器61之間，設(shè)置與矩陣{gt(s，0)，gt(s，1)，gt(s，2)，...，gt(s，n-1)}中含有的1的個(gè)數(shù)相同個(gè)數(shù)的校驗(yàn)-變量計(jì)算器塊62(s表示0到m-1之間的整數(shù)，t表示0到a-1之間的整數(shù))，從而可實(shí)現(xiàn)(公式17)、(公式18)、(公式19)及(公式21)所示的計(jì)算處理。
通過(guò)(公式17)、(公式18)、(公式19)及(公式21)的計(jì)算，在時(shí)刻a下，第s個(gè)校驗(yàn)-變量寄存器塊51中的第t個(gè)寄存器61中所保存的數(shù)據(jù)Lt，1(s)(a)、Lt，2(s)(a)、P2(s，t)a及μ(s，t)a如下述(公式26)、(公式27)、(公式28)及(公式29)所示，與(公式12)中的Lt，1(s)、(公式13)中的Lt，2(s)、(公式15)中的P2(s，t)、及(公式16)中的μ(s，t)一致。
[數(shù)學(xué)式26] [數(shù)學(xué)式27] [數(shù)學(xué)式28] P2(s，t)＝P2(s，t)a ------(28) [數(shù)學(xué)式29] μ(s，t)＝μ(s，t)a -----(29) 在輸入完所有輸入數(shù)據(jù)的時(shí)刻(時(shí)刻a)，校驗(yàn)-變量信息生成部12的第s個(gè)校驗(yàn)-變量寄存器塊51中的第t個(gè)寄存器61中所保存的數(shù)據(jù)是Lt，1(s)(a)、Lt，2(s)(a)、P2(s，t)a及μ(s，t)a，從各校驗(yàn)-變量寄存器塊51的第a-1個(gè)寄存器61將上述數(shù)據(jù)輸出到變量-校驗(yàn)信息生成部11。校驗(yàn)-變量信息生成部12在輸出的同時(shí)將第j個(gè)寄存器61中保存的數(shù)據(jù)向第j+1個(gè)寄存器61移位(j表示0到a-2之間的整數(shù))，經(jīng)過(guò)第a-1個(gè)寄存器61而依次輸出。
通過(guò)使第0個(gè)寄存器61初始化，在所有輸出完成的時(shí)刻，各寄存器61被初始化。從而在校驗(yàn)-變量信息生成處理中，輸入及與之相伴的處理需要a時(shí)鐘、輸出需要a時(shí)鐘，將這些動(dòng)作分別稱為校驗(yàn)-變量信息生成部12的輸入處理模式、校驗(yàn)-變量信息生成部12的輸出模式。根據(jù)以上處理，通過(guò)圖5、圖6、圖7所示的塊，校驗(yàn)-變量信息生成處理不使用RAM，而由在移位寄存器和移位寄存器之間設(shè)置的主要由加法器構(gòu)成的校驗(yàn)-變量計(jì)算器塊62實(shí)現(xiàn)。
并且，變量-校驗(yàn)信息生成部11、校驗(yàn)-變量信息生成部12、及標(biāo)準(zhǔn)化計(jì)算部13分別由IC(Integrated Circuit，集成電路)等半導(dǎo)體器件實(shí)現(xiàn)。因此，變量-校驗(yàn)信息生成部11含有的各個(gè)塊、校驗(yàn)-變量信息生成部12含有的各個(gè)塊分別由IC等半導(dǎo)體器件實(shí)現(xiàn)。
接著說(shuō)明圖1所示的本發(fā)明的解碼裝置的整體動(dòng)作。圖8是表示解碼裝置的整體動(dòng)作的說(shuō)明圖。
解碼裝置的處理在變量-校驗(yàn)信息生成部11為輸出模式、校驗(yàn)-變量信息生成部12為輸入處理模式的情況下開(kāi)始。
解碼處理開(kāi)始時(shí)，將變量-校驗(yàn)寄存器塊21中的寄存器31所保存的數(shù)據(jù)全部初始化為0，將校驗(yàn)-變量寄存器塊51中的寄存器61所保存的數(shù)據(jù)初始化。
從開(kāi)始到經(jīng)過(guò)a時(shí)鐘為止的期間內(nèi)，變量-校驗(yàn)信息生成部11輸出到校驗(yàn)-變量信息生成部12的信息數(shù)據(jù)，通過(guò)開(kāi)始時(shí)將變量-校驗(yàn)寄存器塊21中的寄存器31所保存的數(shù)據(jù)全部初始化為0，從而與接收數(shù)據(jù)Fla+r一致(1表示0到n-1之間的整數(shù)，r表示0到a-1之間的整數(shù))。
從開(kāi)始經(jīng)過(guò)了a時(shí)鐘后，變量-校驗(yàn)信息生成部11對(duì)校驗(yàn)-變量信息生成部12的信息數(shù)據(jù)的輸出結(jié)束。在該時(shí)刻下，在變量-校驗(yàn)寄存器塊21中的寄存器31中，如上所述設(shè)置(保存)表示Fla+r的正負(fù)的1位，在校驗(yàn)-變量寄存器塊51中的寄存器61中保存下一個(gè)輸出到變量-校驗(yàn)信息生成部12的數(shù)據(jù)。
以下如圖8所示，按照a時(shí)鐘切換輸入處理模式、輸出模式。即，交互進(jìn)行由校驗(yàn)-變量信息生成部12向變量-校驗(yàn)信息生成部11輸出信息數(shù)據(jù)；及從變量-校驗(yàn)信息生成部11向校驗(yàn)-變量信息生成部12輸出信息數(shù)據(jù)。
各模式下的校驗(yàn)-變量信息生成部12和變量-校驗(yàn)信息生成部11，以提前設(shè)定的次數(shù)重復(fù)上述處理。并且，最后使變量-校驗(yàn)信息生成部11為輸出模式、校驗(yàn)-變量信息生成部12為輸入處理模式，變量-校驗(yàn)信息生成部11將表示輸出數(shù)據(jù)正負(fù)的1位作為解碼裝置的輸出而依次輸出。
此外，在校驗(yàn)-變量信息生成部12中處理的數(shù)據(jù)Ps(s，t)可作為用于判斷上述解碼處理結(jié)果中是否校正了接收數(shù)據(jù)中含有的錯(cuò)誤的數(shù)據(jù)來(lái)使用。
如上所述，根據(jù)本實(shí)施方式，可不使用RAM，而通過(guò)多個(gè)寄存器31和設(shè)置在各寄存器31之間的主要由加法器構(gòu)成的變量-校驗(yàn)計(jì)算器塊32，計(jì)算出變量-校驗(yàn)信息和推定發(fā)送位。
并且，根據(jù)本實(shí)施方式，可不使用RAM，而通過(guò)多個(gè)寄存器61和設(shè)置在各寄存器61之間的主要由比較器構(gòu)成的校驗(yàn)-變量計(jì)算器塊62計(jì)算出校驗(yàn)-變量信息。
并且，通過(guò)重復(fù)上述處理，解碼裝置解碼輸入的接收數(shù)據(jù)序列，輸出推定發(fā)送位列。即，不使用RAM的簡(jiǎn)單構(gòu)造的解碼裝置不受RAM存取速度的限制，可高速地對(duì)輸入的接收數(shù)據(jù)序列進(jìn)行解碼，并輸出推定發(fā)送位列。
并且，根據(jù)本實(shí)施方式，在校驗(yàn)-變量信息生成部12中處理的數(shù)據(jù)P2(s，t)可作為用于判斷是否可校正接收數(shù)據(jù)中含有的錯(cuò)誤的數(shù)據(jù)來(lái)使用。
此外，參照附圖對(duì)使用了作為存儲(chǔ)裝置的RAM的低密度奇偶校驗(yàn)碼的解碼裝置的一個(gè)構(gòu)成例進(jìn)行說(shuō)明。圖9是表示使用了RAM的低密度奇偶碼的解碼裝置的一個(gè)構(gòu)成例的框圖。該解碼裝置包括作為存儲(chǔ)裝置的RAM(未圖示)，用于保存作為糾錯(cuò)對(duì)象的接收數(shù)據(jù)；信息存儲(chǔ)器塊84，由作為存儲(chǔ)裝置的RAM實(shí)現(xiàn)，該RAM用于保存被稱為信息的、在解碼處理過(guò)程中產(chǎn)生的數(shù)據(jù)；地址生成控制裝置82，生成并控制RAM的地址；變量節(jié)點(diǎn)處理裝置81，用于更新信息；和校驗(yàn)節(jié)點(diǎn)處理裝置83。
信息分為變量-校驗(yàn)信息及校驗(yàn)-變量信息二大類(lèi)。這些信息進(jìn)一步被詳細(xì)分類(lèi)。校驗(yàn)矩陣H的行數(shù)為M、列數(shù)為N時(shí)(M和N分別表示正整數(shù))，變量-校驗(yàn)信息被分類(lèi)為Zi、j，校驗(yàn)-變量信息被分類(lèi)為L(zhǎng)i、j。
附加字母i和j分別表示0到M-1之間的整數(shù)、及0到N-1之間的整數(shù)。i對(duì)應(yīng)于校驗(yàn)矩陣的行矢量或列矢量成分，j對(duì)應(yīng)于校驗(yàn)矩陣的列矢量成分或行矢量成分。變量節(jié)點(diǎn)處理裝置81根據(jù)校驗(yàn)-變量信息及接收數(shù)據(jù)，進(jìn)行更新變量-校驗(yàn)信息的處理。變量節(jié)點(diǎn)處理具體如下述(公式30)表示。
[數(shù)學(xué)式30] 其中，j表示0到N-1之間的整數(shù)，i表示0到M-1之間的整數(shù)，F(xiàn)j表示對(duì)應(yīng)的接收數(shù)據(jù)，i′是和i不一致的0到M-1之間的整數(shù)、且對(duì)應(yīng)的校驗(yàn)矩陣的行矢量的與j對(duì)應(yīng)的成分為1的所有成分。校驗(yàn)節(jié)點(diǎn)處理裝置83根據(jù)變量-校驗(yàn)信息進(jìn)行更新校驗(yàn)-變量信息的處理。校驗(yàn)節(jié)點(diǎn)處理具體以下述(公式31)表示。
[數(shù)學(xué)式31] 其中，j表示0到N-1之間的整數(shù)，i表示0到M-1之間的整數(shù)，Pi，j表示0或1的任一個(gè)。并且j′是和j不一致的0到N-1之間的整數(shù)、且對(duì)應(yīng)的校驗(yàn)矩陣的列矢量的與i對(duì)應(yīng)的成分為1的所有成分。
此外，當(dāng)校驗(yàn)矩陣是由循環(huán)矩陣塊構(gòu)成的低密度奇偶校驗(yàn)碼(模擬循環(huán)型低密度奇偶校驗(yàn)碼)時(shí)，如果利用校驗(yàn)矩陣的規(guī)則性，則可使(公式30)中的加法部分、及(公式31)中的最小值計(jì)算處理部分的索引成圖，可簡(jiǎn)化用于RAM存取的地址生成處理。
實(shí)施方式2 接下來(lái)說(shuō)明本發(fā)明的第2實(shí)施方式。首先，說(shuō)明在第1實(shí)施方式的說(shuō)明中上述校驗(yàn)-變量信息生成部12計(jì)算出的四種數(shù)據(jù)之一的μ(s，t)的作用(s表示0到m-1之間的整數(shù)，t表示0到a-1之間的整數(shù))。
數(shù)據(jù)μ(s，t)如上所述，由0到n-1之間的整數(shù)、及0到a-1之間的整數(shù)的二個(gè)整數(shù)組構(gòu)成，在(公式7)所示的變量-校驗(yàn)信息生成部11所進(jìn)行的處理中，為了確定加上校驗(yàn)-變量信息生成部12輸出的二個(gè)數(shù)據(jù)Lt，1(s)和Lt，2(s)的哪一個(gè)，而變得必要。
Lt，1(s)和Lt，2(s)如上所述，在(公式14)中的集合Wt(s)的要素中，分別表示值最小的、及第2小的，將(公式7)所示的變量-校驗(yàn)信息生成部11的處理置換為下述(公式32)時(shí)，在該計(jì)算中算出的值取決于校驗(yàn)矩陣(公式1)及(公式2)的選擇，但比較近似于(公式7)計(jì)算出的值。
[數(shù)學(xué)式32] 即，在公式(14)中的集合Wt(s)的要素中不是同時(shí)使用值最小的和第2小這兩者，而僅使用第2小的，從而在校驗(yàn)-變量信息生成部12中無(wú)需計(jì)算μ(s，t)。
因此，可減少校驗(yàn)-變量寄存器塊51中的各寄存器61的位尺寸、簡(jiǎn)化校驗(yàn)-變量計(jì)算器塊62構(gòu)造、及簡(jiǎn)化變量-校驗(yàn)計(jì)算器塊32的構(gòu)造，從而可減小解碼裝置整體的裝置規(guī)模、并簡(jiǎn)化處理。
圖10是表示簡(jiǎn)化的變量-校驗(yàn)計(jì)算器塊32的一個(gè)構(gòu)成例的框圖。
如圖10所示，簡(jiǎn)化的變量-校驗(yàn)計(jì)算器塊32包括正負(fù)反轉(zhuǎn)裝置102、加法器101、和XOR門(mén)103。在XOR門(mén)103中輸入P2和P1-in。在正負(fù)反轉(zhuǎn)裝置102中輸入L2和XOR門(mén)103的輸出。在加法器101中輸入Zin和正負(fù)反轉(zhuǎn)裝置102的輸出。此外，圖10所示的輸入輸出數(shù)據(jù)和在圖4中用相同標(biāo)記的(P1-in等)所示的數(shù)據(jù)相同，因此省略說(shuō)明。
如上所述，由于簡(jiǎn)化的變量-校驗(yàn)計(jì)算器塊32不需要輸入μ、及L1，因此和圖4所示的第1實(shí)施方式的變量-校驗(yàn)計(jì)算器32相比，構(gòu)造簡(jiǎn)化，可減少對(duì)應(yīng)的變量-校驗(yàn)寄存器塊21中的寄存器31的位尺寸。
圖11是表示簡(jiǎn)化的校驗(yàn)-變量計(jì)算器塊62的一個(gè)構(gòu)成例的框圖。
如圖11所示，簡(jiǎn)化的校驗(yàn)-變量計(jì)算器塊62包括選擇器113、比較器111及112。在XOR門(mén)114中輸入表示Z的正負(fù)的信息(Z的最上位的位)和P2-in。在比較器111中輸入Z的絕對(duì)值(Z的最上位以外的位)和L2-in。在比較器112中輸入Z的絕對(duì)值和L1-in。在選擇器113中輸入Z的絕對(duì)值、L1-in、L2-in、比較器111的輸出、及比較器112的輸出。
此外，圖11中用白色菱形表示將Z分割為最上位的位(表示Z正負(fù)的信息)、及最上位以外的位(Z的絕對(duì)值)的情況，將Z的最上位的位輸入到XOR門(mén)75，Z的最上位以外的位輸入到比較器111、112、選擇器113。
此外，圖11所示的輸入輸出數(shù)據(jù)在圖7中分別與同一標(biāo)記(P2-in等)所示的數(shù)據(jù)相同，因此省略說(shuō)明。
如上所述，簡(jiǎn)化的校驗(yàn)-變量計(jì)算器塊62無(wú)需輸入μ，因此和圖7所示的第1實(shí)施方式的校驗(yàn)-變量計(jì)算器62相比，構(gòu)造簡(jiǎn)化，可減少對(duì)應(yīng)的校驗(yàn)-變量寄存器塊51中的寄存器61的位尺寸。
如上所述，根據(jù)本實(shí)施方式，由于可減少校驗(yàn)-變量寄存器塊51中的寄存器61的位尺寸，因此可減小解碼裝置整體的裝置規(guī)模、并簡(jiǎn)化處理。
此外，通過(guò)利用下述(公式33)進(jìn)行計(jì)算，和(公式32)相比計(jì)算精度較高，可以比(公式7)簡(jiǎn)單的處理計(jì)算出消息數(shù)據(jù)。
[數(shù)學(xué)式33] (公式33)中的μ’(i，j)表示0到a-1之間的整數(shù)。校驗(yàn)-變量計(jì)算器塊62在和第1實(shí)施方式相同的時(shí)間下(作為L(zhǎng)1-in輸入的前一級(jí)的L1-out的值變得最小時(shí))，輸出μ’(i，j)。其中，μ’(i，j)在第1實(shí)施方式的(公式7)及(公式25)中，與μ(i，j)表示0到n-1之間的整數(shù)、與0到a-1之間的整數(shù)的組時(shí)相比，減少了信息量，因此變量-校驗(yàn)信息數(shù)據(jù)的計(jì)算精度下降。
校驗(yàn)-變量計(jì)算器塊62、及變量-校驗(yàn)計(jì)算器塊32的基本構(gòu)造分別和第1實(shí)施方式所示的圖7及圖4相同，但減小了校驗(yàn)-變量寄存器塊51中的各寄存器61的位尺寸，從而可減小解碼裝置整體的裝置規(guī)模。
如上所述，如采用(公式33)，通過(guò)μ(s，t)的選擇，在計(jì)算精度和裝置規(guī)模的平衡中，對(duì)于計(jì)算精度和裝置規(guī)模的均衡，可從三種中進(jìn)行選擇(如第1實(shí)施方式那樣使用μ(s，t)，如第2實(shí)施方式那樣使用μ’(i，j)，或不使用μ)。
實(shí)施例1 圖12是表示使用了本發(fā)明的解碼裝置128的數(shù)據(jù)通信(存儲(chǔ))裝置的一個(gè)構(gòu)成例的框圖。
數(shù)據(jù)通信(存儲(chǔ))裝置包括數(shù)據(jù)發(fā)送裝置121、和數(shù)據(jù)接收裝置(接收裝置)125。并且，數(shù)據(jù)發(fā)送裝置121包括模擬循環(huán)型低密度奇偶校驗(yàn)碼的編碼裝置122；同步控制/數(shù)據(jù)變換裝置(同步控制-數(shù)據(jù)變換裝置)123，用于進(jìn)行與幀同步的控制、及用于變換為和調(diào)制器124對(duì)應(yīng)的數(shù)據(jù)；和調(diào)制器124。調(diào)制器124將信息輸出到通信線路或存儲(chǔ)裝置。
數(shù)據(jù)接收裝置125包括解調(diào)器126，對(duì)從通信線路或存儲(chǔ)裝置接收的信息進(jìn)行解調(diào)；同步控制/數(shù)據(jù)變換裝置127，將解調(diào)器126的輸出數(shù)據(jù)變換為解碼裝置126的輸入數(shù)據(jù)，并進(jìn)行與幀同步的處理；及本發(fā)明的解碼裝置128。
作為數(shù)值例，使校驗(yàn)矩陣的列塊的總數(shù)n為65、校驗(yàn)矩陣的行塊的總數(shù)m為8、循環(huán)矩陣的尺寸a為63時(shí)，可將幀長(zhǎng)4095位的位列作為幀單位。
并且，(公式2)所示的校驗(yàn)矩陣中的各個(gè)塊的行矢量(f0(i，j)，f1(i，j)，...，fa-1(i,j))的加權(quán)為1以下(i表示0到7之間的整數(shù)，j表示0到64之間的整數(shù))，在65個(gè)變量-校驗(yàn)寄存器塊21所分別含有的多個(gè)寄存器31中，使設(shè)置在一組寄存器31之間的變量-校驗(yàn)計(jì)算器塊32的個(gè)數(shù)為2以下。并且，8個(gè)校驗(yàn)-變量寄存器塊51所分別含有的多個(gè)寄存器61中，設(shè)置在一組寄存器61之間的校驗(yàn)-變量計(jì)算器塊62的個(gè)數(shù)設(shè)定為2以下。
這樣一來(lái)，通過(guò)數(shù)百千門(mén)的裝置規(guī)模可實(shí)現(xiàn)數(shù)百兆位每秒的處理。
工業(yè)利用性 本發(fā)明可作為用于滿足衛(wèi)星通信、移動(dòng)通信系統(tǒng)等中的所需電力的降低、天線的小型化等系統(tǒng)構(gòu)成上的要件的糾錯(cuò)技術(shù)來(lái)使用。并且，也可作為提高磁記錄等存儲(chǔ)裝置的可靠性的糾錯(cuò)技術(shù)來(lái)使用。
權(quán)利要求
1.一種解碼裝置，對(duì)糾錯(cuò)編碼方式中的模擬循環(huán)型低密度奇偶校驗(yàn)碼進(jìn)行解碼，輸出作為解碼結(jié)果的推定發(fā)送位列，其特征在于，
具有變量-校驗(yàn)信息生成單元，含有多個(gè)具有多個(gè)寄存器的規(guī)定級(jí)數(shù)的反饋移位寄存器，輸入接收數(shù)據(jù)列，生成并輸出變量-校驗(yàn)信息、及推定發(fā)送位列，該變量-校驗(yàn)信息是包括對(duì)數(shù)似然比和事前值的和的數(shù)據(jù)；
校驗(yàn)-變量信息生成單元，含有多個(gè)具有多個(gè)寄存器的規(guī)定級(jí)數(shù)的反饋移位寄存器，當(dāng)輸入上述變量-校驗(yàn)信息生成單元所輸出的變量-校驗(yàn)信息時(shí)，輸出包括根據(jù)輸入的上述變量-校驗(yàn)信息生成的數(shù)據(jù)的校驗(yàn)-變量信息；和
標(biāo)準(zhǔn)化計(jì)算單元，對(duì)上述校驗(yàn)-變量信息生成單元輸出的校驗(yàn)-變量信息所包括的規(guī)定數(shù)據(jù)乘以提前確定的常數(shù)，并輸入到上述變量-校驗(yàn)信息生成單元，
上述變量-校驗(yàn)信息生成單元包括變量-校驗(yàn)計(jì)算單元，在該變量-校驗(yàn)信息生成單元包括的反饋移位寄存器所具有的寄存器中保存的數(shù)據(jù)中，向規(guī)定的數(shù)據(jù)加上和上述校驗(yàn)-變量信息生成單元的輸出對(duì)應(yīng)的數(shù)據(jù)，并保存到下一級(jí)的寄存器中，在規(guī)定的時(shí)間下，輸出作為上述寄存器所保存的數(shù)據(jù)的變量-校驗(yàn)信息、及推定發(fā)送位列，
上述校驗(yàn)-變量信息生成單元包括校驗(yàn)-變量計(jì)算單元，在該校驗(yàn)-變量信息生成單元包括的反饋移位寄存器所具有的寄存器中保存的數(shù)據(jù)中的二個(gè)、及上述變量-校驗(yàn)信息生成單元輸出的數(shù)據(jù)中，選擇值最小的數(shù)據(jù)、及第2小的數(shù)據(jù)，并保存到下一級(jí)的寄存器中，在規(guī)定的時(shí)間下，將上述寄存器所保存的數(shù)據(jù)作為校驗(yàn)-變量信息輸出，
上述變量-校驗(yàn)計(jì)算單元分別設(shè)置在上述變量-校驗(yàn)信息生成單元包括的反饋移位寄存器所具有的寄存器之間，
上述校驗(yàn)-變量計(jì)算單元分別設(shè)置在上述校驗(yàn)-變量信息生成單元包括的反饋移位寄存器所具有的寄存器之間。
2.根據(jù)權(quán)利要求1所述的解碼裝置，其中，
上述變量-校驗(yàn)信息生成單元包括與該變量-校驗(yàn)信息生成單元所包括的反饋移位寄存器的動(dòng)作時(shí)鐘同步的第1時(shí)鐘計(jì)數(shù)器，
上述校驗(yàn)-變量信息生成單元包括與該校驗(yàn)-變量信息生成單元所包括的反饋移位寄存器的動(dòng)作時(shí)鐘同步的第2時(shí)鐘計(jì)數(shù)器，
上述變量-校驗(yàn)計(jì)算單元根據(jù)上述第1時(shí)鐘計(jì)數(shù)器的值，選擇與上述變量-校驗(yàn)信息生成單元包括的寄存器中保存的數(shù)據(jù)的一部分相加的數(shù)據(jù)，
上述校驗(yàn)-變量信息生成單元的寄存器存儲(chǔ)上述第2時(shí)鐘計(jì)數(shù)器計(jì)數(shù)的值，
上述校驗(yàn)-變量計(jì)算單元，在和上述變量-校驗(yàn)信息生成單元的輸出對(duì)應(yīng)的數(shù)據(jù)為最小值時(shí)，輸出和上述寄存器存儲(chǔ)的上述第2時(shí)鐘計(jì)數(shù)器計(jì)數(shù)的值對(duì)應(yīng)的數(shù)值，并保存到下一級(jí)的寄存器中。
3.根據(jù)權(quán)利要求1所述的解碼裝置，其中，
上述變量-校驗(yàn)信息生成單元包括與該變量-校驗(yàn)信息生成單元所包括的反饋移位寄存器的動(dòng)作時(shí)鐘同步的第1時(shí)鐘計(jì)數(shù)器，
上述校驗(yàn)-變量信息生成單元包括與該校驗(yàn)-變量信息生成單元所包括的反饋移位寄存器的動(dòng)作時(shí)鐘同步的第2時(shí)鐘計(jì)數(shù)器，
上述變量-校驗(yàn)計(jì)算單元，根據(jù)上述第1時(shí)鐘計(jì)數(shù)器的值、及分配到上述變量-校驗(yàn)信息生成單元的寄存器的數(shù)值，選擇與上述變量-校驗(yàn)信息生成單元包括的反饋移位寄存器所具有的寄存器中保存的數(shù)據(jù)的一部分相加的數(shù)據(jù)，
上述校驗(yàn)-變量信息生成單元的寄存器存儲(chǔ)上述第2時(shí)鐘計(jì)數(shù)器計(jì)數(shù)的值，
上述校驗(yàn)-變量計(jì)算單元，在和上述變量-校驗(yàn)信息生成單元的輸出對(duì)應(yīng)的數(shù)據(jù)為最小值時(shí)，輸出上述寄存器存儲(chǔ)的上述第2時(shí)鐘計(jì)數(shù)器計(jì)數(shù)的值、及分配到上述變量-校驗(yàn)信息生成單元的寄存器的數(shù)據(jù)的組，并保存到下一級(jí)寄存器中。
4.根據(jù)權(quán)利要求1至3的任意一項(xiàng)所述的解碼裝置，其中，
上述變量-校驗(yàn)信息生成單元、及上述校驗(yàn)-變量信息生成單元，分別以規(guī)定次數(shù)重復(fù)進(jìn)行上述變量-校驗(yàn)信息的生成及輸出、和上述校驗(yàn)-變量信息的生成及輸出，
上述變量-校驗(yàn)信息生成單元，以上述規(guī)定次數(shù)重復(fù)進(jìn)行變量-校驗(yàn)信息的生成后，輸出推定發(fā)送位列。
5.根據(jù)權(quán)利要求1至4的任意一項(xiàng)所述的解碼裝置，其中，
上述變量-校驗(yàn)信息生成單元分別包括與構(gòu)成模擬循環(huán)型低密度奇偶校驗(yàn)碼的校驗(yàn)矩陣的循環(huán)矩陣的尺寸同數(shù)的上述寄存器、及上述變量-校驗(yàn)計(jì)算單元，
上述校驗(yàn)-變量信息生成單元分別包括與構(gòu)成模擬循環(huán)型低密度奇偶校驗(yàn)碼的校驗(yàn)矩陣的循環(huán)矩陣的尺寸同數(shù)的上述寄存器、及上述校驗(yàn)-變量計(jì)算單元。
6.一種接收裝置，具有解碼裝置，該解碼裝置對(duì)糾錯(cuò)編碼方式中的模擬循環(huán)型低密度奇偶校驗(yàn)碼進(jìn)行解碼，輸出推定發(fā)送位列，該接收裝置的特征在于，
具有解調(diào)器，解調(diào)并輸出接收的信息；和
同步控制-數(shù)據(jù)變換裝置，將上述解調(diào)器的輸出數(shù)據(jù)變換為和上述解碼裝置對(duì)應(yīng)的形式的輸入數(shù)據(jù)，使幀同步，并輸出到上述解碼裝置，
上述解碼裝置具有變量-校驗(yàn)信息生成單元，含有多個(gè)具有多個(gè)寄存器的規(guī)定級(jí)數(shù)的反饋移位寄存器，輸入接收數(shù)據(jù)列，生成并輸出變量-校驗(yàn)信息、及推定發(fā)送位列，該變量-校驗(yàn)信息是包括對(duì)數(shù)似然比和事前值的和的數(shù)據(jù)；
校驗(yàn)-變量信息生成單元，含有多個(gè)具有多個(gè)寄存器的規(guī)定級(jí)數(shù)的反饋移位寄存器，當(dāng)輸入上述變量-校驗(yàn)信息生成單元所輸出的變量-校驗(yàn)信息時(shí)，輸出包括根據(jù)輸入的上述變量-校驗(yàn)信息生成的數(shù)據(jù)的校驗(yàn)-變量信息；和
標(biāo)準(zhǔn)化計(jì)算單元，對(duì)上述校驗(yàn)-變量信息生成單元輸出的校驗(yàn)-變量信息所包括的規(guī)定數(shù)據(jù)乘以提前確定的常數(shù)，并輸入到上述變量-校驗(yàn)信息生成單元，
上述變量-校驗(yàn)信息生成單元包括變量-校驗(yàn)計(jì)算單元，在該變量-校驗(yàn)信息生成單元包括的反饋移位寄存器所具有的寄存器中保存的數(shù)據(jù)中，向規(guī)定的數(shù)據(jù)加上和上述校驗(yàn)-變量信息生成單元的輸出對(duì)應(yīng)的數(shù)據(jù)，并保存到下一級(jí)的寄存器中，在規(guī)定的時(shí)間下，輸出作為上述寄存器所保存的數(shù)據(jù)的變量-校驗(yàn)信息、及推定發(fā)送位列，
上述校驗(yàn)-變量信息生成單元包括校驗(yàn)-變量計(jì)算單元，在該校驗(yàn)-變量信息生成單元包括的反饋移位寄存器所具有的寄存器中保存的數(shù)據(jù)中的二個(gè)、及上述變量-校驗(yàn)信息生成單元輸出的數(shù)據(jù)中，選擇值最小的數(shù)據(jù)、及第2小的數(shù)據(jù)，并保存到下一級(jí)的寄存器中，在規(guī)定的時(shí)間下，將上述寄存器所保存的數(shù)據(jù)作為校驗(yàn)-變量信息輸出，
上述變量-校驗(yàn)計(jì)算單元分別設(shè)置在上述變量-校驗(yàn)信息生成單元包括的反饋移位寄存器所具有的寄存器之間，
上述校驗(yàn)-變量計(jì)算單元分別設(shè)置在上述校驗(yàn)-變量信息生成單元包括的反饋移位寄存器所具有的寄存器之間。
7.根據(jù)權(quán)利要求1所述的解碼裝置，其中，
上述變量-校驗(yàn)信息生成單元具有
與校驗(yàn)矩陣的列塊的總數(shù)n同數(shù)的變量-校驗(yàn)寄存器塊；
加法器；和
與上述變量-校驗(yàn)寄存器塊包括的寄存器的時(shí)鐘同步的第1時(shí)鐘計(jì)數(shù)器，
上述變量-校驗(yàn)寄存器塊的輸出，通過(guò)上述加法器與相當(dāng)于上述變量-校驗(yàn)寄存器塊所對(duì)應(yīng)的校驗(yàn)矩陣的列塊的、接收數(shù)據(jù)列的一部分相加，并輸出相加結(jié)果，
上述變量-校驗(yàn)寄存器塊具有
與構(gòu)成上述校驗(yàn)矩陣的循環(huán)矩陣的尺寸a同數(shù)的級(jí)數(shù)的寄存器；
分別配置在上述寄存器之間的多個(gè)變量-校驗(yàn)計(jì)算單元；和
輸出開(kāi)關(guān)，輸入最后一級(jí)的寄存器的輸出，并進(jìn)行切換以將上述最后一級(jí)的寄存器的輸出連接到初始級(jí)的寄存器的輸入、或提供到上述加法器的輸入，
在上述變量-校驗(yàn)寄存器塊中輸入和校驗(yàn)矩陣的行塊數(shù)m同數(shù)的系統(tǒng)的數(shù)據(jù)列，
還具有連線開(kāi)關(guān)，根據(jù)通過(guò)上述校驗(yàn)矩陣提前確定的m個(gè)的每一個(gè)由a位構(gòu)成的位列，來(lái)確定對(duì)上述變量-校驗(yàn)寄存器塊的輸入是否輸入到上述變量-校驗(yàn)計(jì)算單元中，
上述變量-校驗(yàn)計(jì)算單元，根據(jù)上述第1計(jì)數(shù)器的計(jì)數(shù)值，選擇與輸入的信息數(shù)據(jù)相加的數(shù)據(jù)，由上述變量-校驗(yàn)計(jì)算單元在上述寄存器中保存、更新的信息包括相當(dāng)于變量-校驗(yàn)信息(VC信息)的數(shù)據(jù)；和表示上述變量-校驗(yàn)計(jì)算單元計(jì)算的信息部分的數(shù)據(jù)的正負(fù)的信息。
8.根據(jù)權(quán)利要求1所述的解碼裝置，其中，
上述校驗(yàn)-變量信息生成單元具有與校驗(yàn)矩陣的行塊總數(shù)m同數(shù)的校驗(yàn)-變量寄存器塊；和與上述校驗(yàn)-變量寄存器塊包括的寄存器的時(shí)鐘同步的作為計(jì)數(shù)器的第2時(shí)鐘計(jì)數(shù)器，
上述校驗(yàn)-變量寄存器塊包括
與構(gòu)成校驗(yàn)矩陣的循環(huán)矩陣的尺寸同數(shù)的級(jí)數(shù)的寄存器；
分別設(shè)置在上述寄存器之間的校驗(yàn)-變量計(jì)算單元；
連線開(kāi)關(guān)，根據(jù)通過(guò)校驗(yàn)矩陣提前確定的n個(gè)的每一個(gè)由a位構(gòu)成的位列，來(lái)確定對(duì)上述校驗(yàn)-變量寄存器塊的輸入是否輸入到上述校驗(yàn)-變量計(jì)算單元中；和
輸出開(kāi)關(guān)，進(jìn)行切換以將最后一級(jí)的寄存器的輸出連接到初始級(jí)的寄存器的輸入、或輸出到上述標(biāo)準(zhǔn)化計(jì)算單元，
在上述校驗(yàn)-變量寄存器塊中，由上述校驗(yàn)-變量計(jì)算單元在上述寄存器中保存、更新的信息包括相當(dāng)于校驗(yàn)-變量信息(CV信息)的數(shù)據(jù)；上述第2時(shí)鐘計(jì)數(shù)器的值；及由上述變量-校驗(yàn)信息生成單元算出、成為與輸入到上述校驗(yàn)-變量信息生成單元的信息的硬判斷結(jié)果相對(duì)的出錯(cuò)的信息。
9.一種解碼裝置，至少包括變量-校驗(yàn)信息生成單元，輸入接收數(shù)據(jù)列，生成并輸出變量-校驗(yàn)信息(VC信息)、及推定發(fā)送位列，該變量-校驗(yàn)信息是包括對(duì)數(shù)似然比和事前值的和的數(shù)據(jù)；及
校驗(yàn)-變量信息生成單元，輸出包括根據(jù)上述變量-校驗(yàn)信息而生成的數(shù)據(jù)的校驗(yàn)-變量信息(CV信息)，
對(duì)糾錯(cuò)編碼方式中的模擬循環(huán)型低密度奇偶校驗(yàn)碼進(jìn)行解碼，輸出作為解碼結(jié)果的推定發(fā)送位列，該解碼裝置的特征在于，
上述變量-校驗(yàn)信息生成單元具有
與校驗(yàn)矩陣的列塊總數(shù)n同數(shù)的變量-校驗(yàn)寄存器塊；
加法器；和
與上述變量-校驗(yàn)寄存器塊包括的寄存器的時(shí)鐘同步的第1時(shí)鐘計(jì)數(shù)器，
上述變量-校驗(yàn)寄存器塊的輸出，通過(guò)上述加法器而與相當(dāng)于上述變量-校驗(yàn)寄存器塊所對(duì)應(yīng)的校驗(yàn)矩陣的列塊的、接收數(shù)據(jù)列的一部分相加，并輸出相加結(jié)果，
上述變量-校驗(yàn)寄存器塊具有
與構(gòu)成上述校驗(yàn)矩陣的循環(huán)矩陣的尺寸a同數(shù)的級(jí)數(shù)的寄存器；
分別配置在上述寄存器之間的多個(gè)變量-校驗(yàn)計(jì)算單元；和
輸出開(kāi)關(guān)，輸入最后一級(jí)的寄存器的輸出，并進(jìn)行切換以將上述最后一級(jí)的寄存器的輸出連接到初始級(jí)的寄存器的輸入、或提供到上述加法器的輸入，
在上述變量-校驗(yàn)寄存器塊中輸入和校驗(yàn)矩陣的行塊數(shù)m同數(shù)的系統(tǒng)的數(shù)據(jù)列，
還具有連線開(kāi)關(guān)，根據(jù)通過(guò)上述校驗(yàn)矩陣提前確定的m個(gè)的每一個(gè)由a位構(gòu)成的位列，來(lái)確定對(duì)上述變量-校驗(yàn)寄存器塊的輸入是否輸入到上述變量-校驗(yàn)計(jì)算單元中，
上述變量-校驗(yàn)計(jì)算單元根據(jù)上述第1計(jì)數(shù)器的計(jì)數(shù)值，選擇與輸入的信息數(shù)據(jù)相加的數(shù)據(jù)，
由上述變量-校驗(yàn)計(jì)算單元在上述寄存器中保存、更新的信息包括相當(dāng)于變量-校驗(yàn)信息的數(shù)據(jù)；和表示上述變量-校驗(yàn)計(jì)算單元計(jì)算的信息部分的數(shù)據(jù)的正負(fù)的信息，
上述校驗(yàn)-變量信息生成單元具有
與校驗(yàn)矩陣的行塊總數(shù)m同數(shù)的校驗(yàn)-變量寄存器塊；和
與上述校驗(yàn)-變量寄存器塊包括的寄存器的時(shí)鐘同步的作為計(jì)數(shù)器的第2時(shí)鐘計(jì)數(shù)器，
上述校驗(yàn)-變量寄存器塊包括
與構(gòu)成校驗(yàn)矩陣的循環(huán)矩陣的尺寸同數(shù)的級(jí)數(shù)的寄存器；
分別設(shè)置在上述寄存器之間的校驗(yàn)-變量計(jì)算單元；
連線開(kāi)關(guān)，根據(jù)通過(guò)上述校驗(yàn)矩陣提前確定的n個(gè)的每一個(gè)由a位構(gòu)成的位列，來(lái)確定對(duì)上述校驗(yàn)-變量寄存器塊的輸入是否輸入到上述校驗(yàn)-變量計(jì)算單元中；和
輸出開(kāi)關(guān)，進(jìn)行切換以將最后一級(jí)的寄存器的輸出反饋連接到初始級(jí)的寄存器的輸入、或作為輸出而輸出，
在上述校驗(yàn)-變量寄存器塊中，由上述校驗(yàn)-變量計(jì)算單元在上述寄存器中保存、更新的信息包括相當(dāng)于校驗(yàn)-變量信息(CV信息)的數(shù)據(jù)；上述第2時(shí)鐘計(jì)數(shù)器的值；及由上述變量-校驗(yàn)信息生成單元算出、成為與輸入到上述校驗(yàn)-變量信息生成單元的信息的硬判斷結(jié)果相對(duì)的出錯(cuò)的信息。
10.根據(jù)權(quán)利要求7或9所述的解碼裝置，其中，
在第1個(gè)變量-校驗(yàn)寄存器塊中的第r個(gè)寄存器及第r+1個(gè)寄存器之間，設(shè)置有與校驗(yàn)矩陣{hr(0，1)，hr(1，1)，hr(2，1)，...，hr(m-1，l)}中含有的1的個(gè)數(shù)相同個(gè)數(shù)的上述變量-校驗(yàn)計(jì)算單元，其中，l表示0到n-1之間的整數(shù)，r表示0到a-1之間的整數(shù)。
11.根據(jù)權(quán)利要求8或9所述的解碼裝置，其中，
在第s個(gè)校驗(yàn)-變量寄存器塊中的第t個(gè)寄存器及第t+1個(gè)寄存器之間，設(shè)置有與矩陣G{gt(s，0)，gt(s，1)，gt(s，2)...，gt(s，n-1)}中含有的1的個(gè)數(shù)相同個(gè)數(shù)的上述校驗(yàn)-變量計(jì)算單元，其中矩陣G與校驗(yàn)矩陣H相關(guān)，GTH＝0，GT是G的轉(zhuǎn)置矩陣，s表示0到m-1之間的整數(shù)，t表示0到a-1之間的整數(shù)。
12.根據(jù)權(quán)利要求7、9、10的任意一項(xiàng)所述的解碼裝置，其中，
上述變量-校驗(yàn)計(jì)算單元，將cnt、μ、相當(dāng)于校驗(yàn)-變量信息的第1、第2數(shù)據(jù)L1、L2、P2、P1-in、及Zin作為輸入，
其中，μ、L1、L2及P2分別對(duì)應(yīng)于將第r個(gè)寄存器中保存的信息數(shù)據(jù)的初始狀態(tài)、即時(shí)刻0下的值以Zr(l)(a)表示時(shí)，對(duì)于時(shí)刻a-j下的信息數(shù)據(jù)Zr(l)(j)的公式
中的μ(i，j)、Lj，1(s)、Lj，2(s)、及P2(i，j)，
cnt表示按照各變量-校驗(yàn)寄存器塊提前確定的0到n-1之間的整數(shù)1、及與時(shí)鐘同步的計(jì)數(shù)器的值所對(duì)應(yīng)的0到a-1之間的整數(shù)的組，
上述變量-校驗(yàn)計(jì)算單元具有
輸入cnt、μ的比較器；
選擇器，將L1、L2作為輸入，將上述比較器的輸出作為選擇控制信號(hào)而輸出其中一個(gè)；
輸入P2、P1-in的“異”電路；
正負(fù)反轉(zhuǎn)裝置，接收上述選擇器的輸出，根據(jù)上述“異”電路的輸出，反轉(zhuǎn)上述選擇器的輸出的極性；和
加法器，將Zin和上述正負(fù)反轉(zhuǎn)電路的輸出相加，將相加結(jié)果作為Z1-out輸出，
對(duì)輸入Zin及P1-in，輸出以如下公式
P1-out＝P1-in
給出的Z1-out及P1-out，經(jīng)由上述寄存器向下一級(jí)的變量-校驗(yàn)計(jì)算單元分別作為Zin及P1-in提供。
13.根據(jù)權(quán)利要求8、9、11的任意一項(xiàng)所述的解碼裝置，其中，
上述校驗(yàn)-變量計(jì)算單元，
將Z、cnt、P2-in、μin、L1-in、及L2-in作為輸入，
具有“異”電路，輸入P2-in及表示Z的正負(fù)的信息；
第1比較器，輸入L2-in和Z的絕對(duì)值；
第2比較器，輸入L1-in和Z的絕對(duì)值；
第1選擇器，輸入Z的絕對(duì)值、L1-in、L2-in，將上述第1比較器的輸出作為選擇控制信號(hào)輸入，根據(jù)上述第1比較器的輸出結(jié)果切換輸出，而輸出L1-out、L2-out；和
第2選擇器，輸入cnt、μin，將上述第2比較器的輸出作為選擇控制信號(hào)輸入，根據(jù)上述第2比較器的輸出結(jié)果切換輸出，而輸出μout，
Z對(duì)應(yīng)于Zj-1(i)，
cnt表示0到n-1之間的整數(shù)、及和時(shí)鐘同步的計(jì)數(shù)值所對(duì)應(yīng)的0到a-1之間的整數(shù)的組，
校驗(yàn)-變量計(jì)算器塊，相對(duì)于輸入L1-in、L2-in、P2-in及μin，輸出以如下公式給出的L1-out、L2-out、P2-out及μout
14.根據(jù)權(quán)利要求12所述的解碼裝置，其中，
在上述變量-校驗(yàn)計(jì)算單元中，去除了上述比較器和上述選擇器，
具有上述”異”電路、上述正負(fù)反轉(zhuǎn)裝置、上述加法器，
將L2、P2、P1-in及Zin作為輸入，輸出Z1-out及P1-out。
15.根據(jù)權(quán)利要求13所述的解碼裝置，其中，
在上述校驗(yàn)-變量計(jì)算單元中去除了上述第2選擇器，
具有上述”異”電路、上述第1、第2比較器、上述第1選擇器，
將Z、P2-in、L1-in及L2-in作為輸入，輸出L1-out、L2-out及P2-out。
16.一種接收裝置，具有權(quán)利要求1至5、及權(quán)利要求7至15中的任意一項(xiàng)所述的解碼裝置。
全文摘要
提供一種不使用RAM、無(wú)需復(fù)雜控制、構(gòu)造簡(jiǎn)單、且可進(jìn)行高速處理的低密度奇偶校驗(yàn)碼的解碼裝置，該裝置具有變量-校驗(yàn)信息生成部(11)，在和校驗(yàn)矩陣中的一個(gè)配置對(duì)應(yīng)的寄存器31之間，設(shè)置了包括加法器(41)的變量-校驗(yàn)計(jì)算塊(32)；和校驗(yàn)-變量信息生成部(12)，在和校驗(yàn)矩陣中的一個(gè)配置對(duì)應(yīng)的寄存器(61)之間，設(shè)置了包括比較器的校驗(yàn)-變量計(jì)算塊(62)。
文檔編號(hào)H03M13/19GK101273532SQ20068003541
公開(kāi)日2008年9月24日 申請(qǐng)日期2006年9月21日 優(yōu)先權(quán)日2005年9月26日
發(fā)明者神谷典史 申請(qǐng)人:日本電氣株式會(huì)社