專利名稱：開環(huán)轉(zhuǎn)換率控制輸出驅(qū)動器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種在半導體裝置中使用的輸出驅(qū)動器，更具體而言，涉及一種開環(huán)轉(zhuǎn)換率(slew-rate)控制的輸出驅(qū)動器。
背景技術(shù)：
輸出驅(qū)動器是用于驅(qū)動連接至預(yù)定負載的輸出墊以便從半導體裝置輸出數(shù)據(jù)的電路。通常，推挽型驅(qū)動器廣泛用作輸出驅(qū)動器。關(guān)于推挽型輸出驅(qū)動器的控制，轉(zhuǎn)換率的控制已成問題。
轉(zhuǎn)換率顯示了輸出信號的電壓電平變化有多快。轉(zhuǎn)換率被限定為說明電壓電平變化與單位時間之間的比率的斜率。
同時，轉(zhuǎn)換率可以被分為兩種類型一個是上轉(zhuǎn)換率，另一個是下轉(zhuǎn)換率。上轉(zhuǎn)換率示出了當輸出信號的電壓電平從低電平變化到高電平時的斜率。另一方面，下轉(zhuǎn)換率示出了當輸出信號的電壓電平從高電平變化到低電平時的斜率。在任一情況下，轉(zhuǎn)換率越大，輸出信號的斜率越陡。即，輸出信號的電壓電平在短時間內(nèi)發(fā)生了變化。
圖1是示出了傳統(tǒng)的推挽型輸出驅(qū)動器的示意電路圖。
如所示出的，傳統(tǒng)的推挽型輸出驅(qū)動器包括上拉p型金屬氧化物半導體(PMOS)晶體管MP1及下拉n型金屬氧化物半導體(NMOS)晶體管MN1，其用于對負載電容器CL執(zhí)行充電操作，即，上拉操作，以及放電操作，即，下拉操作。
根據(jù)傳統(tǒng)的推挽型輸出驅(qū)動器，考慮到數(shù)據(jù)偏斜，較高轉(zhuǎn)換率是有利的。然而，如果轉(zhuǎn)換率增大，則由于由引腳所見的電感L1及L2，切換噪聲也增大。另一方面，如果轉(zhuǎn)換率減小，則切換噪聲減?。蝗欢?，數(shù)據(jù)偏斜增大。如果數(shù)據(jù)偏斜的增大嚴重，則可在輸出信號達到峰值點之前改變輸出信號的信號電平。
因此，將傳統(tǒng)的推挽型輸出驅(qū)動器設(shè)計成使得可適當?shù)乜刂妻D(zhuǎn)換率是很重要。
圖2是描述了具有用于控制轉(zhuǎn)換率的預(yù)驅(qū)動器的另一傳統(tǒng)的推挽型輸出驅(qū)動器的示意電路圖。
如圖所示，傳統(tǒng)的推挽型輸出驅(qū)動器包括主驅(qū)動器，其具有上拉PMOS晶體管MP1及下拉NMOS晶體管MN1；及預(yù)驅(qū)動器20，其連接至所述主驅(qū)動器。
預(yù)驅(qū)動器20包括晶體管，其尺寸與主驅(qū)動器的尺寸不同。通過利用尺寸的不同，可通過控制從預(yù)驅(qū)動器20輸出的輸出DRV的增大/減小時序來固定輸出信號的轉(zhuǎn)換率。
然而，在這種情況下，過程、電壓及溫度(PVT)的變化引起缺陷。即，轉(zhuǎn)換率可極大地變化，在慢速條件及快速條件下，其最大值約是最小值的三倍。上述轉(zhuǎn)換率變化對信號的完整性具有負面影響。
因此，已開發(fā)了用于不管PVT變化而維持轉(zhuǎn)換率的技術(shù)。
圖3是舉例說明用于通過調(diào)節(jié)預(yù)驅(qū)動節(jié)點處的波形來控制轉(zhuǎn)換率的另一傳統(tǒng)的推挽型輸出驅(qū)動器的示意電路圖。
參考圖3，傳統(tǒng)的推挽型輸出驅(qū)動器包括預(yù)驅(qū)動器單元，其用于響應(yīng)于啟用信號en及數(shù)字加權(quán)dw而預(yù)驅(qū)動數(shù)據(jù)信號IN；預(yù)驅(qū)動節(jié)點波形控制單元，其用于響應(yīng)于根據(jù)PVT變化而確定的控制碼(例如，c0、c1、f0、f1及f2)來調(diào)節(jié)預(yù)驅(qū)動節(jié)點的電容；主驅(qū)動器單元，其用于響應(yīng)于預(yù)驅(qū)動節(jié)點的電壓電平而驅(qū)動輸出墊。
圖3中所示的傳統(tǒng)的推挽型輸出驅(qū)動器通過調(diào)節(jié)預(yù)驅(qū)動單元處的波形來控制轉(zhuǎn)換率。換言之，如果預(yù)驅(qū)動節(jié)點的轉(zhuǎn)換率維持為恒定值，則通過預(yù)驅(qū)動節(jié)點而驅(qū)動的主驅(qū)動器單元的轉(zhuǎn)換率可保持為恒定值。
預(yù)驅(qū)動節(jié)點波形控制單元使用由PVT檢測電路(未示出)而產(chǎn)生的控制碼，以控制預(yù)驅(qū)動節(jié)點的電容。這里，當控制碼的值增大時，預(yù)驅(qū)動節(jié)點的電容增大以使得轉(zhuǎn)換率減小。另一方面，當控制碼的值減小時，預(yù)驅(qū)動節(jié)點的電容減小以使得轉(zhuǎn)換率增大。
因此，轉(zhuǎn)換率可經(jīng)控制以對PVT變化不敏感。然而，在這種情況下，需要大量功率消耗來對預(yù)驅(qū)動節(jié)點的電容充電/放電。
同時，因為預(yù)驅(qū)動節(jié)點的電容被視為純電容，所以切換晶體管的電阻應(yīng)該非常低。因此，晶體管的尺寸應(yīng)該較大，且因此，增加寄生元件以防止高速操作。
同時，在2003年的JSSC中已公開了一種用于通過使用鎖相環(huán)(PLL)來控制轉(zhuǎn)換率的輸出驅(qū)動器。該輸出驅(qū)動器與傳統(tǒng)的輸出驅(qū)動器相比較，對于充電/放大增大了操作速度并減小了功率消耗。
然而，因為包括PLL，所以由于抖動累積而難以精確地檢測PVT變化。因為輸出驅(qū)動器是高位階(high order)系統(tǒng)，所以也難以設(shè)計該輸出驅(qū)動器。另外，因為輸出驅(qū)動器是具有壓控振蕩器(VCO)的閉環(huán)電路，所以完成鎖定操作要花費大量時間，且芯片的尺寸增大。
又舉例而言，在2003年的JSSC中已公開了了一種用于通過從延遲鎖定環(huán)(DLL)產(chǎn)生信號來控制轉(zhuǎn)換率的包括在A-1Gb/s/pin 512-MB DDR2SDRAM中的輸出驅(qū)動器。與使用PLL相比較，鎖定時間相對減少；然而，因為輸出驅(qū)動器也包括如同包括PLL的輸出驅(qū)動器的模擬塊，所以要求較大尺寸，且功率消耗增大。
同時，在2004年的ISSCC中已公開了一種具有速度鎖定環(huán)(SLL)的輸出驅(qū)動器。在這種情況下，因為輸出驅(qū)動器具有數(shù)字結(jié)構(gòu)，所以設(shè)計該輸出驅(qū)動器相對容易。然而，因為輸出驅(qū)動器是如同包括PLL及包括DLL的輸出驅(qū)動器的閉環(huán)電路，所以完成鎖定操作需要的時間較長。

發(fā)明內(nèi)容
因此，本發(fā)明的一個目標是提供一種具有開環(huán)結(jié)構(gòu)(模擬塊除外)的能夠控制轉(zhuǎn)換率的輸出驅(qū)動器及其方法。
根據(jù)本發(fā)明的一個方面，提供了一種在半導體裝置中使用的轉(zhuǎn)換率控制輸出驅(qū)動器，其包括過程、電壓及溫度(PVT)變化檢測單元，其具有用于接收參考時鐘的延遲線，以檢測根據(jù)PVT變化而確定的延遲線的延遲量變化；選擇信號產(chǎn)生單元，其用于產(chǎn)生與通過PVT變化檢測單元而產(chǎn)生的檢測信號對應(yīng)的驅(qū)動選擇信號；及輸出驅(qū)動單元，其具有受控于輸出數(shù)據(jù)及驅(qū)動選擇信號的多個驅(qū)動器單元，其用于用與PVT變化對應(yīng)的驅(qū)動強度來驅(qū)動輸出端子。
根據(jù)本發(fā)明的另一方面，提供一種用于驅(qū)動半導體裝置的輸出的方法，其包括以下步驟a)根據(jù)過程、電壓及溫度(PVT)變化的延遲量變化檢測延遲線，該延遲線接收參考時鐘；b)產(chǎn)生與步驟a)的檢測結(jié)果對應(yīng)的驅(qū)動選擇信號；c)通過輸出數(shù)據(jù)及驅(qū)動選擇信號而控制多個驅(qū)動器單元，藉此用與PVT變化對應(yīng)的驅(qū)動強度來驅(qū)動輸出端子，其中驅(qū)動器單元具有不同驅(qū)動強度。


本發(fā)明的以上及其它目標和特征將從以下結(jié)合附圖對優(yōu)選實施例的描述中變得更明顯，其中圖1是示出了傳統(tǒng)的推挽型輸出驅(qū)動器的示意電路圖；圖2是描述了具有用于控制轉(zhuǎn)換率的預(yù)驅(qū)動器的另一傳統(tǒng)的推挽型輸出驅(qū)動器的示意電路圖；圖3是說明用于通過調(diào)節(jié)預(yù)驅(qū)動節(jié)點處的波形來控制轉(zhuǎn)換率的另一傳統(tǒng)的推挽型輸出驅(qū)動器的示意電路圖；圖4是根據(jù)本發(fā)明的優(yōu)選實施例的展示轉(zhuǎn)換率控制輸出驅(qū)動器的框圖；圖5是描述圖4中所示的PVT變化檢測單元的框圖；圖6是示出了商用PowerPC 603主從式鎖存器的示意電路圖；圖7是示出了圖5中所示的PVT變化檢測單元的操作的框圖；圖8是描述圖4中所示的選擇信號產(chǎn)生單元的示意電路圖；圖9是示出了圖4中所示的輸出驅(qū)動單元的框圖；及圖10是示出了圖4至圖9中所示的輸出驅(qū)動器的操作的框圖。
附圖中的附圖標記說明如下20預(yù)驅(qū)動器100PVT(過程、電壓及溫度)變化檢測單元110延遲線120數(shù)字化裝置125N位寄存器130切換檢測單元200選擇信號產(chǎn)生單元210第一驅(qū)動選擇信號產(chǎn)生單元220第二驅(qū)動選擇信號產(chǎn)生單元230第三驅(qū)動選擇信號產(chǎn)生單元300輸出驅(qū)動單元AND1“與”門
AND2“與”門AND3“與”門AND4“與”門AND5“與”門AND6“與”門ANDn-1“與”門CL負載電容器DC1延遲單元DC2延遲單元DC3延遲單元DC4延遲單元DC5延遲單元DC6延遲單元DCn延遲單元INV1反轉(zhuǎn)器INV2反轉(zhuǎn)器INV3反轉(zhuǎn)器INV4反轉(zhuǎn)器INV5反轉(zhuǎn)器INV6反轉(zhuǎn)器INVn-1反轉(zhuǎn)器INVn反轉(zhuǎn)器L1/L2電感MN1下拉n型金屬氧化物半導體(NMOS)晶體管MP1上拉p型金屬氧化物半導體(PMOS)晶體管N0下拉NMOS晶體管/缺省驅(qū)動器單元N1第一輔助下拉NMOS晶體管/第一輔助驅(qū)動器單元N2第二輔助下拉NMOS晶體管N3第三輔助下拉NMOS晶體管NAND11第一“與非”門NAND12第二“與非”門
NAND13第三“與非”門NOR11第四“或非”門NOR12第五“或非”門NOR13第六“或非”門NOR1第一“或非”門NOR2第二“或非”門NOR3第三“或非”門P0上拉PMOS晶體管/缺省驅(qū)動器單元/缺省上拉PMOS晶體管P1第一輔助上拉PMOS晶體管/第一輔助驅(qū)動器單元P2第二輔助上拉PMOS晶體管P3第三輔助上拉PMOS晶體管TG10第十傳輸門TG11第十一傳輸門TG12第十二傳輸門TG1第一傳輸門TG2第二傳輸門TG3第三傳輸門TG4第四傳輸門TG5第五傳輸門TG6第六傳輸門TG7第七傳輸門TG8第八傳輸門TG9第九傳輸門具體實施方法下文中將參考附圖詳細描述根據(jù)本發(fā)明的輸出驅(qū)動器。
圖4是根據(jù)本發(fā)明的優(yōu)選實施例的示出了轉(zhuǎn)換率控制輸出驅(qū)動器的框圖。
如圖所示，轉(zhuǎn)換率控制輸出驅(qū)動器包括延遲線，其用于接收參考時鐘clk_ref；PVT(過程、電壓及溫度)變化檢測單元100，其用于檢測由于PVT變化的延遲線的條件變化；選擇信號產(chǎn)生單元200，其用于產(chǎn)生與通過PVT變化檢測單元100而產(chǎn)生的檢測信號對應(yīng)的驅(qū)動選擇信號；及輸出驅(qū)動單元300，其具有受控于輸出數(shù)據(jù)及驅(qū)動選擇信號的多個驅(qū)動端子，其用于用與PVT變化對應(yīng)的驅(qū)動強度來驅(qū)動輸出端子，其中驅(qū)動端子具有不同驅(qū)動強度。
這里，PVT變化檢測單元100不接收指示PVT的條件的特殊信號；然而，延遲線根據(jù)PVT的條件而具有不同延遲量，且PVT變化檢測單元100使用延遲線的延遲量，以檢測PVT變化。因此，過程、電壓及溫度的輸入在圖4中表示為偽輸入(pseudo input)。
圖5是描述圖4中所示的PVT變化檢測單元100的框圖。
如所展示的，PVT變化檢測單元100包括延遲線110，其用于接收參考時鐘clk_ref，以產(chǎn)生具有恒定相位差的多相時鐘信號；數(shù)字化裝置120，其用于數(shù)字化通過延遲線110而產(chǎn)生的多相時鐘信號的電平；及切換檢測單元130，其用于檢測數(shù)字化裝置120的輸出的切換點。
此處，延遲線110包括開環(huán)連接的n個延遲單元，即，DC1至DCn，其用于接收參考時鐘clk_ref。優(yōu)選為用電路結(jié)構(gòu)與輸出驅(qū)動器的電路結(jié)構(gòu)相同的串聯(lián)連接的兩個靜態(tài)換流器(static inverter)來實現(xiàn)每一延遲單元，使得延遲單元具有與輸出驅(qū)動器的PVT變化特性相同的特性。通過使用用于體現(xiàn)延遲單元的靜態(tài)換流器，可減小功率消耗并可防止高阻抗狀態(tài)。
數(shù)字化裝置120包括n個反轉(zhuǎn)器，即，INV1到INVn，其用于接收從包括在延遲線110中的延遲單元DC1至DCn輸出的多相時鐘信號；及N位寄存器125，其用于響應(yīng)于參考時鐘clk_ref而鎖存n個反轉(zhuǎn)器INV1到INVn的輸出。
切換檢測單元130對N位寄存器125的兩個相鄰位執(zhí)行“異或”邏輯(exclusive logic OR)運算，以此檢測數(shù)字化裝置120的輸出的切換點。如圖5所示，切換檢測單元130包括n-1個反轉(zhuǎn)器(inverter)，其用于將N位寄存器125的每一輸出反轉(zhuǎn)(在圖5中標記為一反轉(zhuǎn)記號)；及n-1個“與”(AND)門，即，AND1至ANDn-1，其用于對從n-1個反轉(zhuǎn)器輸出的每一位的經(jīng)反轉(zhuǎn)版本與該每一位的下一位執(zhí)行邏輯“與(AND)”運算以此產(chǎn)生檢測信號，意即，0<1:n-1>。由于N位寄存器125的最后位的下一位不存在，所以包括n-1個反轉(zhuǎn)器及n-1個“與”門。
同時，包括在數(shù)字化裝置120中的N位寄存器125可用n個D型觸發(fā)器(F/F)來實現(xiàn)，其用于接收反轉(zhuǎn)器INV1到INVn的輸出作為數(shù)據(jù)輸入，且用于接收參考時鐘clk_ref的經(jīng)延遲的信號作為時鐘輸入。
D型觸發(fā)器可用圖6中所示的商用PowerPC 603主從式鎖存器來容易地體現(xiàn)。
PowerPC 603主從式鎖存器是具有短的直接路徑及低功率回饋的觸發(fā)器。當時鐘Clk處于邏輯低電平時，充當主鎖存器的開關(guān)的傳輸門打開，以將輸入D傳送到節(jié)點A，且從鎖存器的時控反轉(zhuǎn)器接通以使得輸出Q維持在前一狀態(tài)。
圖7是示出了圖5中所示的PVT變化檢測單元100的操作的框圖。
假設(shè)包括在延遲線110中的延遲單元的數(shù)目為20，則延遲線110接收參考時鐘clk_ref以產(chǎn)生具有恒定相位差的20個多相時鐘。
同時，若在特定相位處捕獲多相時鐘，則產(chǎn)生轉(zhuǎn)變點，其中每一多相時鐘從“1”變化為“0”。所有多相時鐘具有在電源電壓Vdd與接地電壓Vss之間的預(yù)定電壓電平，其不包括電源電壓Vdd及接地電壓Vss的電壓電平。
然而，經(jīng)由包括在數(shù)字化裝置120中的每一反轉(zhuǎn)器，由于反轉(zhuǎn)器的再生特性，多相時脈具有“1”或“0”的數(shù)字值。由N位寄存器125而鎖存這些數(shù)字值。該鎖存時間點，即，捕獲多相時鐘的時間點，由參考時鐘clk_ref所延遲的延遲量來確定(在圖7中示為重迭的多個反轉(zhuǎn)器)。
同時，包括在數(shù)字化裝置120中的反轉(zhuǎn)器防止負載電容當包括在N位寄存器125中的D型觸發(fā)器切換時發(fā)生變化以使得延遲單元的延遲量不管數(shù)據(jù)如何，即使該數(shù)據(jù)變化為“1”或“0”，均可以維持為恒定延遲量(τ)。
同時，切換檢測單元130檢測轉(zhuǎn)變點，其中N位寄存器125的輸出從“0”變化為“1”。即，考慮到延遲單元，檢測輸出從“1”變化為“0”的延遲單元。因此，因為僅檢測N位寄存器125的輸出從“0”變化為“1”的點，所以可簡單地用反轉(zhuǎn)器和“與”門來實現(xiàn)“異或”邏輯門。
結(jié)果，PVT變化檢測單元100通過檢測根據(jù)PVT變化而變化的延遲線110的延遲變化來檢測PVT變化。換言之，PVT變化檢測單元100計算延遲單元的數(shù)目，其每一者在當前PVT狀態(tài)下輸出“1”。
圖8是描述圖4中所示的選擇信號產(chǎn)生單元200的示意電路圖。
如圖所示，選擇信號產(chǎn)生單元200包括第一到第三驅(qū)動選擇信號產(chǎn)生單元210至230，其用于響應(yīng)于檢測信號的位的一部分而分別產(chǎn)生第一到第三上拉/下拉驅(qū)動選擇信號S1/S1b至S3/S3b。
如上所述，假設(shè)延遲單元的數(shù)量為20。在這種情況下，通過包括在PVT變化檢測單元100中的切換檢測單元130來產(chǎn)生19位檢測信號0<1:19>。
詳細來說，第一驅(qū)動選擇信號產(chǎn)生單元210包括第一“或非”(NOR)門NOR1，其用于接收檢測信號位0<1:19>中的位0<5:9>；第一傳輸門TG1，其用于響應(yīng)于從第一“或非”門NOR1輸出的輸出信號AA及該輸出信號AA的經(jīng)反轉(zhuǎn)版本，即，BB，而選擇性地輸出接地電壓Vss的經(jīng)反轉(zhuǎn)版本作為第一上拉驅(qū)動選擇信號S1；第二傳輸門TG2，其用于響應(yīng)于輸出信號AA及經(jīng)反轉(zhuǎn)的輸出信號BB而選擇性地輸出接地電壓Vss作為第一下拉驅(qū)動選擇信號S1b；第三傳輸門TG3，其用于響應(yīng)于輸出信號AA及經(jīng)反轉(zhuǎn)的輸出信號BB而選擇性地輸出電源電壓Vdd的經(jīng)反轉(zhuǎn)版本作為第一上拉驅(qū)動選擇信號S1；及第四傳輸門TG4，其用于響應(yīng)于輸出信號AA及經(jīng)反轉(zhuǎn)的輸出信號BB而選擇性地輸出電源電壓Vdd作為第一下拉驅(qū)動選擇信號S1b。
此處，交替控制第一及第二傳輸門TG1及TG2的組以及第三及第四傳輸門TG3和TG4的組，以防止第一上拉及下拉驅(qū)動選擇信號S1及S1b的每一輸出端子浮動(being floated)。
第二驅(qū)動選擇信號產(chǎn)生單元220包括第二“或非”門NOR2，其接收檢測信號位0<1:19>中的位0<10:14>；第五傳輸門TG5，其用于響應(yīng)于從第二“或非”門NOR2輸出的輸出信號CC及該輸出信號CC的經(jīng)反轉(zhuǎn)版本，即，DD，而選擇性地輸出接地電壓Vss的經(jīng)反轉(zhuǎn)版本作為第二上拉驅(qū)動選擇信號S2；第六傳輸門TG6，其用于響應(yīng)于輸出信號CC及經(jīng)反轉(zhuǎn)的輸出信號DD而選擇性地輸出接地電壓Vss作為第二下拉驅(qū)動選擇信號S2b；第七傳輸門TG7，其用于響應(yīng)于輸出信號CC及經(jīng)反轉(zhuǎn)的輸出信號DD而選擇性地輸出電源電壓Vdd的經(jīng)反轉(zhuǎn)版本作為第二上拉驅(qū)動選擇信號S2；及第八傳輸門TG8，其用于響應(yīng)于輸出信號CC及經(jīng)反轉(zhuǎn)的輸出信號DD而選擇性地輸出電源電壓Vdd作為第二下拉驅(qū)動選擇信號S2b。
此處，交替控制第五及第六傳輸門TG5及TG6的組以及第七及第八傳輸門TG7及TG8的組，以防止第二上拉及下拉驅(qū)動選擇信號S2及S2b的每一輸出端子浮動。
第三驅(qū)動選擇信號產(chǎn)生單元230包括第三“或非”門NOR3，其用于接收檢測信號位0<1:19>中的位0<15:19>；第九傳輸門TG9，其用于響應(yīng)于從第三“或非”門NOR3輸出的輸出信號EE及該輸出信號EE的經(jīng)反轉(zhuǎn)版本，即，F(xiàn)F，而選擇性輸出接地電壓Vss的經(jīng)反轉(zhuǎn)版本作為第三上拉驅(qū)動選擇信號S3；第十傳輸門TG10，其用于響應(yīng)于輸出信號EE及經(jīng)反轉(zhuǎn)的輸出信號FF而選擇性地輸出接地電壓Vss作為第三下拉驅(qū)動選擇信號S3b；第十一傳輸門TG11，其用于響應(yīng)于輸出信號EE及經(jīng)反轉(zhuǎn)的輸出信號FF而選擇性地輸出電源電壓Vdd的經(jīng)反轉(zhuǎn)版本作為第三上拉驅(qū)動選擇信號S3；及第十二傳輸門TG12，其用于響應(yīng)于輸出信號EE及經(jīng)反轉(zhuǎn)的輸出信號FF而選擇性地輸出電源電壓Vdd作為第三下拉驅(qū)動選擇信號S3b。
此處，交替控制第九及第十傳輸門TG9及TG10的組以及第十一及第十二傳輸門TG11及TG12的組，以防止第三上拉及下拉驅(qū)動選擇信號S3及S3b的每一輸出端子浮動。
同時，圖8中所示的選擇信號產(chǎn)生單元200僅僅是一個例子。存在通過使用檢測信號位0<1:19>來產(chǎn)生驅(qū)動選擇信號的各種方法。
當在延遲單元的初始狀態(tài)處發(fā)生轉(zhuǎn)變時，無需對PVT變化的進行補償。因此，如圖8中所示，并未使用檢測信號位0<1:19>中的位0<1:4>。在這種情況下，因為通過輸出驅(qū)動單元300執(zhí)行缺省驅(qū)動操作，所以無需產(chǎn)生特殊驅(qū)動選擇信號。
圖9是示出了圖4中所示的輸出驅(qū)動單元300的框圖。
如所展示的，輸出驅(qū)動單元300包括缺省驅(qū)動器單元，其具有上拉PMOS晶體管P0及下拉NMOS晶體管N0，這些晶體管的柵極接收輸出數(shù)據(jù)IN；第一到第三輔助驅(qū)動器單元，其分別具有第一輔助上拉PMOS及下拉NMOS晶體管P1及N1、第二輔助上拉PMOS及下拉NMOS晶體管P2及N2以及第三輔助上拉PMOS及下拉NMOS晶體管P3及N3；輔助上拉控制單元，其用于響應(yīng)于輸出數(shù)據(jù)IN及第一至第三上拉驅(qū)動選擇信號S1至S3而產(chǎn)生輔助上拉控制信號，以選擇性地接通第一至第三輔助上拉PMOS晶體管P1至P3；輔助下拉控制單元，其用于響應(yīng)于輸出數(shù)據(jù)IN及第一至第三下拉驅(qū)動選擇信號S1b至S3b而產(chǎn)生輔助下拉控制信號，以選擇性地接通第一至第三輔助下拉NMOS晶體管N1至N3；及多個延遲器，其用于將輔助上拉及下拉控制信號延遲預(yù)定時間且用于將經(jīng)延遲的信號輸入到第一至第三輔助驅(qū)動器單元。
輔助上拉控制單元包括第一“與非”門NAND11，其用于接收輸出數(shù)據(jù)IN的經(jīng)反轉(zhuǎn)版本及第一上拉驅(qū)動選擇信號S1；第二“與非”門NAND12，其用于接收輸出數(shù)據(jù)IN的經(jīng)反轉(zhuǎn)版本及第二上拉驅(qū)動選擇信號S2；及第三“與非”門NAND13，其用于接收輸出數(shù)據(jù)IN的經(jīng)反轉(zhuǎn)版本及第三上拉驅(qū)動選擇信號S3。
輔助下拉控制單元包括第四“或非”門NOR11，其用于接收輸出數(shù)據(jù)的經(jīng)反轉(zhuǎn)版本及第一下拉驅(qū)動選擇信號S1b；第五“或非”門NOR12，其用于接收輸出數(shù)據(jù)的經(jīng)反轉(zhuǎn)版本及第二下拉驅(qū)動選擇信號S2b；及第六“或非”門NOR13，其用于接收輸出數(shù)據(jù)的經(jīng)反轉(zhuǎn)版本及第三下拉驅(qū)動選擇信號S3b。
同時，第一至第三輔助驅(qū)動器單元具有不同驅(qū)動強度。即，在第一至第三輔助上拉PMOS晶體管P1至P3中，第一輔助上拉PMOS晶體管P1具有最大尺寸，且第三輔助上拉PMOS晶體管P3具有最小尺寸。同樣地，在第一至第三輔助下拉NMOS晶體管N1至N3中，第一輔助下拉NMOS晶體管N1具有最大尺寸，且第三輔助下拉NMOS晶體管N3具有最小尺寸。
圖10是描述了圖4至圖9中所示的輸出驅(qū)動器的操作的框圖。
已參考圖5詳細描述了PVT變化檢測單元100的操作。在圖10中，在第19延遲單元處發(fā)生時鐘轉(zhuǎn)換。在這種情況下，在檢測信號位0<1:19>中，僅從第18“與”門輸出的位0<18>為“1”，而其它位為“0”。
同時，參考圖8如上所述，檢測信號位0<18>僅輸入到選擇信號產(chǎn)生單元200中的第三驅(qū)動選擇信號產(chǎn)生單元230，且因此，通過第三驅(qū)動選擇信號產(chǎn)生單元230將第三上拉驅(qū)動選擇信號S3產(chǎn)生為邏輯高電平，且將第三下拉驅(qū)動選擇信號S3b產(chǎn)生為邏輯低電平。
在這種情況下，將第一及第二上拉驅(qū)動選擇信號S1及S2被撤銷(inactivated)為邏輯低電平，且將第一及第二下拉驅(qū)動選擇信號S1b及S2b被撤銷為邏輯高電平。
因此，第一輔助驅(qū)動器單元(P1，N1)與缺省驅(qū)動器單元(P0，N0)一起操作，以驅(qū)動輸出端子。即，若輸出數(shù)據(jù)IN為邏輯低電平，則接通第一輔助上拉PMOS晶體管P1，以與缺省上拉PMOS晶體管P0一起驅(qū)動輸出端子。在這種情況下，缺省上拉PMOS晶體管P0首先操作，且隨后第一輔助上拉PMOS晶體管P1在延遲的延遲量之后操作，以與缺省上拉PMOS晶體管P0一起驅(qū)動輸出端子。其兩個反轉(zhuǎn)器同時接通，功率噪聲增大；然而，延遲防止功率噪聲增大。
盡管已作為示例來說明當啟動第三上拉驅(qū)動選擇信號S3及第三下拉驅(qū)動選擇信號S3b時，缺省驅(qū)動器及第一輔助驅(qū)動器單元一起驅(qū)動輸出驅(qū)動器，但根據(jù)所檢測的PVT變化，可選擇另一輔助驅(qū)動器單元或可以僅操作缺省驅(qū)動器單元而沒有輔助驅(qū)動器單元。當啟動檢測信號位0<1:4>的一個位時，僅操作缺省驅(qū)動器單元。
同時，上述操作是開始于參考時鐘clk_ref的下降邊緣且直至參考時鐘clk_ref的下一上升邊緣完成。即，因為采用開環(huán)結(jié)構(gòu)，所以可滿足所謂的按需求時鐘(clock-on-demand)，即，可在一個時鐘循環(huán)內(nèi)檢測PVT變化且可產(chǎn)生驅(qū)動選擇信號。
根據(jù)基于傳統(tǒng)的PLL或DLL的輸出驅(qū)動器，由于充電/放電的模擬方法，故鎖定時間相對較長，且因此無法實施按需求時鐘。另外，因為包括模擬塊，所以芯片尺寸及功率消耗增大。
另一方面，根據(jù)本發(fā)明的優(yōu)選實施例，因為PVT變化檢測單元100及驅(qū)動選擇信號產(chǎn)生單元200的所有電路都用CMOS數(shù)字邏輯予以建構(gòu)，所以輸出驅(qū)動器可用較小尺寸來體現(xiàn)，功率消耗可減小，且輸出驅(qū)動器可相對易于設(shè)計。
另外，可根據(jù)輸入信號的啟動電平或輸出信號的啟動電平而改變上述邏輯以及MOS晶體管的類型和位置。另外，盡管延遲單元的數(shù)量為20，但延遲單元的數(shù)量可變化為另一數(shù)量。
因此，因為對于輸出驅(qū)動器的控制而言，單個時鐘循環(huán)已足夠，所以通過電源切斷可減小功率消耗。另外，與傳統(tǒng)的輸出驅(qū)動器相比較，輸出驅(qū)動器可用較小尺寸來體現(xiàn)。
本申請含有與分別在2005年9月28日及2005年12月29日在韓國專利局申請的韓國專利申請第2005-90853號及第2005-133986號相關(guān)的主題，其全部內(nèi)容通過引用結(jié)合于此。
雖然已關(guān)于特定實施例描述了本發(fā)明，但本領(lǐng)域技術(shù)人員將了解，在不偏離如下的權(quán)利要求書所限定的本發(fā)明的精神及范疇的條件下可做出各種變化及修改。
權(quán)利要求
1.一種在半導體裝置中使用的轉(zhuǎn)換率控制輸出驅(qū)動器，其包含過程、電壓及溫度(PVT)變化檢測單元，其具有用于接收參考時鐘的延遲線，以檢測根據(jù)PVT變化而確定的該延遲線的延遲量變化；選擇信號產(chǎn)生單元，其用于產(chǎn)生與由所述PVT變化檢測單元而產(chǎn)生的檢測信號對應(yīng)的驅(qū)動選擇信號；及輸出驅(qū)動單元，其具有受控于輸出數(shù)據(jù)及所述驅(qū)動選擇信號的多個驅(qū)動器單元，其用于用與所述PVT變化對應(yīng)的驅(qū)動強度來驅(qū)動輸出端子。
2.如權(quán)利要求1所述的轉(zhuǎn)換率控制輸出驅(qū)動器，其中所述PVT變化檢測單元包括所述延遲線，其用于接收所述參考時鐘，以產(chǎn)生具有恒定相位差的多相時鐘信號；數(shù)字化裝置，其用于數(shù)字化所述多相時鐘信號的電平；及切換檢測單元，其用于檢測數(shù)字化裝置的輸出的切換點。
3.如權(quán)利要求2所述的轉(zhuǎn)換率控制輸出驅(qū)動器，其中所述延遲線包括用于接收所述參考時鐘的串聯(lián)連接的多個延遲器單元。
4.如權(quán)利要求3所述的轉(zhuǎn)換率控制輸出驅(qū)動器，其中所述延遲單元的每一個包括串聯(lián)連接的兩個靜態(tài)換流器電路。
5.如權(quán)利要求2所述的轉(zhuǎn)換率控制輸出驅(qū)動器，其中所述數(shù)字化裝置包括多個第一反轉(zhuǎn)器，其用于接收從包括在所述延遲線中的所述延遲單元輸出的所述多相時鐘信號；及多位寄存器，其用于響應(yīng)于所述參考時鐘而鎖存所述第一反轉(zhuǎn)器的輸出。
6.如權(quán)利要求5所述的轉(zhuǎn)換率控制輸出驅(qū)動器，其中所述多位寄存器包括多個D型觸發(fā)器，其每一個D型觸發(fā)器接收所述第一反轉(zhuǎn)器的輸出作為數(shù)據(jù)輸入，并接收所述參考時鐘的經(jīng)延遲版本作為時鐘輸入。
7.如權(quán)利要求5所述的轉(zhuǎn)換率控制輸出驅(qū)動器，其中所述切換檢測單元包括邏輯單元，其用于對所述多位寄存器的每一輸出位及所述每一輸出位的下一位執(zhí)行“異或”邏輯運算。
8.如權(quán)利要求7所述的轉(zhuǎn)換率控制輸出驅(qū)動器，其中所述切換檢測單元包括多個第二反轉(zhuǎn)器，其用于將所述多位寄存器的每一輸出位反轉(zhuǎn)；及多個“與”門，其每一個“與”門用于從所述第二反轉(zhuǎn)器接收所述每一輸出位的經(jīng)反轉(zhuǎn)版本以及所述每一輸出位的下一位，以產(chǎn)生所述檢測信號。
9.如權(quán)利要求1所述的轉(zhuǎn)換率控制輸出驅(qū)動器，其中所述選擇信號號產(chǎn)生單元包括第一至第三驅(qū)動選擇信號產(chǎn)生單元，其用于響應(yīng)于所述檢測信號的部分位，而分別產(chǎn)生第一至第三上拉及下拉驅(qū)動選擇信號。
10.如權(quán)利要求9所述的轉(zhuǎn)換率控制輸出驅(qū)動器，其中所述第一驅(qū)動選擇信號產(chǎn)生單元包括“或非”門，其用于接收所述檢測信號的部分位；第一傳輸門，其用于響應(yīng)于所述“或非”門的輸出信號及所述“或非”門的經(jīng)反轉(zhuǎn)的輸出信號，而選擇性地輸出接地電壓的經(jīng)反轉(zhuǎn)版本作為所述第一上拉驅(qū)動選擇信號；第二傳輸門，其用于響應(yīng)于所述“或非”門的所述輸出信號及所述經(jīng)反轉(zhuǎn)的輸出，而選擇性地輸出所述接地電壓作為所述第一下拉驅(qū)動選擇信號；第三傳輸門，其用于響應(yīng)于所述“或非”門的所述輸出信號及所述經(jīng)反轉(zhuǎn)的輸出信號，而選擇性地輸出電源電壓的經(jīng)反轉(zhuǎn)版本作為所述第一上拉驅(qū)動選擇信號；及第四傳輸門，其用于響應(yīng)于所述“或非”門的所述輸出信號及所述經(jīng)反轉(zhuǎn)的輸出信號，而選擇性地輸出所述電源電壓作為所述第一下拉驅(qū)動選擇信號。
11.如權(quán)利要求9所述的轉(zhuǎn)換率控制輸出驅(qū)動器，其中所述輸出驅(qū)動單元包括缺省驅(qū)動器單元，其具有上拉PMOS晶體管及下拉NMOS晶體管，所述晶體管的柵極接收所述輸出數(shù)據(jù)；多個輔助驅(qū)動器單元，其每一個輔助驅(qū)動器單元具有輔助上拉PMOS晶體管及輔助下拉NMOS晶體管，其中每一輔助上拉PMOS晶體管及每一輔助下拉NMOS晶體管具有不同尺寸；輔助上拉控制單元，其用于響應(yīng)于所述輸出數(shù)據(jù)及所述第一至第三上拉驅(qū)動選擇信號而產(chǎn)生輔助上拉控制信號，以選擇性地接通所述輔助上拉PMOS晶體管；輔助下拉控制單元，其用于響應(yīng)于所述輸出數(shù)據(jù)及所述第一至第三下拉驅(qū)動選擇信號而產(chǎn)生輔助下拉控制信號，以選擇性地接通該輔助下拉NMOS晶體管；及多個延遲器，其用于將所述輔助上拉及下拉控制信號延遲預(yù)定時間，且用于將所述經(jīng)延遲的信號輸入到所述輔助驅(qū)動器單元的每一個。
12.如權(quán)利要求11所述的轉(zhuǎn)換率控制輸出驅(qū)動器，其中所述輔助上拉控制單元包括第一“與非”門，其用于接收所述輸出數(shù)據(jù)的經(jīng)反轉(zhuǎn)版本及所述第一上拉驅(qū)動選擇信號；第二“與非”門，其用于接收所述輸出數(shù)據(jù)的經(jīng)反轉(zhuǎn)版本及所述第二上拉驅(qū)動選擇信號；及第三“與非”門，其用于接收所述輸出數(shù)據(jù)的經(jīng)反轉(zhuǎn)版本及所述第三上拉驅(qū)動選擇信號。
13.如權(quán)利要求12所述的轉(zhuǎn)換率控制輸出驅(qū)動器，其中該輔助下拉控制單元包括第一“或非”門，其用于接收所述輸出數(shù)據(jù)的經(jīng)反轉(zhuǎn)版本及所述第一下拉驅(qū)動選擇信號；第二“或非”門，其用于接收所述輸出數(shù)據(jù)的經(jīng)反轉(zhuǎn)版本及所述第二下拉驅(qū)動選擇信號；及第三“或非”門，其用于接收所述輸出數(shù)據(jù)的經(jīng)反轉(zhuǎn)版本及所述第三下拉驅(qū)動選擇信號。
14.一種用于驅(qū)動半導體裝置的輸出的方法，其包含以下步驟a)檢測根據(jù)過程、電壓及溫度(PVT)變化的延遲線的延遲量變化，該延遲線接收參考時鐘；b)產(chǎn)生與步驟a)的檢測結(jié)果對應(yīng)的驅(qū)動選擇信號；及c)由輸出數(shù)據(jù)及所述驅(qū)動選擇信號而控制多個驅(qū)動器單元，以此用與所述PVT變化對應(yīng)的驅(qū)動強度來驅(qū)動輸出端子，其中所述驅(qū)動器單元具有不同驅(qū)動強度。
15.如權(quán)利要求14所述的方法，其中步驟a)包括以下步驟d)通過在所述延遲線處將所述參考時鐘延遲預(yù)定時間，來產(chǎn)生具有恒定相位差的多相時鐘信號；e)數(shù)字化所述多相時鐘信號的電平；及f)檢測所述經(jīng)數(shù)字化的信號的已變化的切換點。
全文摘要
本發(fā)明公開了一種在半導體裝置中使用的轉(zhuǎn)換率控制輸出驅(qū)動器，其包括過程、電壓及溫度(PVT)變化檢測單元，其具有用于接收參考時鐘的延遲線，以檢測根據(jù)PVT變化而確定的該延遲線的延遲量變化；選擇信號產(chǎn)生單元，其用于產(chǎn)生與由所述PVT變化檢測單元而產(chǎn)生的檢測信號對應(yīng)的驅(qū)動選擇信號；及輸出驅(qū)動單元，其具有受控于輸出數(shù)據(jù)及所述驅(qū)動選擇信號的多個驅(qū)動器單元，其用于用與所述PVT變化對應(yīng)的驅(qū)動強度來驅(qū)動輸出端子。
文檔編號H03F3/26GK1941630SQ20061015939
公開日2007年4月4日 申請日期2006年9月28日 優(yōu)先權(quán)日2005年9月28日
發(fā)明者申東石, 鄭仁和, 金珍漢, 金喆友, 李炯東 申請人:海力士半導體有限公司