專利名稱：：可調(diào)頻延時鎖定環(huán)的制作方法
技術(shù)領(lǐng)域：
：本發(fā)明通常涉及直接數(shù)字頻率合成，更具體地說，涉及用于減少寄生輸出信號的延時鎖定環(huán)結(jié)構(gòu)。
背景技術(shù)：
：許多設(shè)備，例如移動應(yīng)用，諸如便攜式設(shè)備，要求將頻率傳感器用于操作。一種這種頻率傳感器包括具有數(shù)字延時鎖定環(huán)(DLL)的數(shù)字相位轉(zhuǎn)換器。圖1示例說明用于在所需頻率F。ut，生成輸出信號72的現(xiàn)有技術(shù)DLL10結(jié)構(gòu)的示意圖。DLL10包括固定頻率合成器20，用于生成具有頻率Fdk的時鐘信號22。DLL10進一步包括延遲線30，具有N個可調(diào)延遲元件Dl至DN;組成用于DLL10的穩(wěn)定電路的鑒相器40、電荷泵50以及環(huán)路濾波器60;可以例如是復(fù)用器(也稱為"MUX")的選擇電路70，以及數(shù)字控制設(shè)備90。在操作中，延遲線30將時鐘信號22接收到輸入中，然后，在多個輸出，生成一組延時時鐘信號?；谒鐳LL實現(xiàn)，通過級聯(lián)連接，并且可以是例如倒相器門、傳輸線路門等等的延遲元件D1至DN，生成延時。此外，由輸入到延遲線30中的偏壓Vtune，控制通常為第一延遲元件Dl的輸入，延遲線上的第一點處的信號與通常為第N個延遲元件DN的輸出，延遲線上的第二點處的信號間的總延時。該總延遲可以是例如為時鐘信號22的一個周期的波長(即360度)、為時鐘信號22的1/2個周期的半波長(即180度)，或特定應(yīng)用所需。理論上，每一延遲元件將在等于從延遲元件Dl的輸入到延遲元件DN的輸出的總延遲除以延遲元件的總數(shù)(即N)的延遲元件輸出處，通過延時，重復(fù)輸入波形。每一延遲元件Dl至DN分別具有輸出抽頭Tl至TN，連接到MUX70的輸入。另外，抽頭T0連接在延遲元件D1的輸入和MUX70的輸入間，以便提供時鐘信號22。每一延遲元件D1至DN延遲時鐘信號22的傳播，以及在其相應(yīng)的輸出抽頭T1至TN，分別輸出相應(yīng)的移相時鐘信號。因此，經(jīng)輸出抽頭T1至TN，將與抽頭TO上的時鐘信號22—起，由延遲元件D1至DN輸出的N個移相時鐘信號提供給MUX70的輸入。為確保操作期間的穩(wěn)定性，DLL10包括通常連接以便從合成器20接收時鐘信號22以及從延遲線30接收移相時鐘信號，在該實例中，為延遲元件DN的輸出上的信號的鑒相器40。鑒相器40將時鐘信號22與移相時鐘信號間的相位差與預(yù)定所需相移進行比較，以及向電荷泵輸出為該比較的結(jié)果的函數(shù)的誤差信號。本領(lǐng)域的普通技術(shù)人員應(yīng)意識到能構(gòu)造鑒相器40，用于將延遲線上的任何兩點處的信號間的相位差與預(yù)定所需相移進行比較，以及輸出相應(yīng)的誤差信號。電荷泵(pump)50將相應(yīng)的電荷沉積在環(huán)路濾波器60上，反過來，其將誤差信號轉(zhuǎn)換成提供給延遲線30以便以在DLL10的操作期間，維持移相時鐘信號和時鐘信號22間的相位關(guān)系，即直到延遲線上的總延遲為所需延遲為止的方式，調(diào)節(jié)偏壓Vf的DLL調(diào)諧信號。只要DLL10穩(wěn)定，MUX70在數(shù)字控制90的控制下，以傳統(tǒng)的方式操作以便每次將抽頭TO-TN處的移相時鐘信號序列的一個連接到MUX70的相應(yīng)輸出以便以所需輸出頻率F。ut，提供輸出信號。數(shù)字控制設(shè)備90通常是抽頭選擇控制器，包括兩個累加器，一個用來確定何時將抽頭連接到輸出端，以及另一個用來確定連接哪一抽頭。該抽頭選擇順序通常基于F。ut、Fdk和N。存在能從延遲線30選擇的有限多個躍遷以便以所需頻率產(chǎn)生輸出信號。與選擇指定抽頭以便產(chǎn)生輸出信號有關(guān)的可能誤差導致產(chǎn)生寄生信號輸出(寄生為不期望的頻譜分量)的量化效應(yīng)。如果被選頻率和時鐘信號頻率正巧落在某些值上，該效應(yīng)能最小。然而，通常，將由抽頭的量化效應(yīng)限制無寄生動態(tài)范圍。圖2示例說明所需輸出信號躍遷與在DLL10中生成的實際輸出信號72間的失調(diào)。該失調(diào)由在MUX70的輸出72處生成的寄生信號產(chǎn)生的舍入誤差引起。假定延遲線30包括四個延遲元件D1至D4。圖2相應(yīng)地示例說明時鐘信號22(即不具有延遲或零相移的波形210)和由此輸出的三個相應(yīng)的延遲或移相時鐘信號(即波形220，230和240)。假定從輸入Dl到輸出D4的總延遲為一個波長，從D4輸出的波形將等于波形210。如圖2所示，每一波形理論上具有與時鐘信號22(即Fdk)相同的頻率，但可以具有不同的延時。此外，在從時間tO至時間t4的示例中，產(chǎn)生二十二個邊緣躍遷時間或延遲時間(即d0至d21)，MUX70能由此選擇以便生成所需輸出波形260。假定抽頭的數(shù)量、時鐘信號22的頻率以及所需輸出頻率，通過數(shù)字控制設(shè)備90生成可能延遲以及由MUX70選擇以便生成相應(yīng)的輸出信號250。該關(guān)系可以用例如下述等式表示Fclk=(M*F。ut)/N，對M》N(1)其中，F(xiàn)池為時鐘信號22的頻率，F(xiàn)。ut為所需輸出頻率，N為抽頭數(shù)，以及M表示生成所需輸出信號波形260所需的延遲。該關(guān)系可以另外用下述等式表示。T0Ut=(M*Tclk)/N，對M2N(2)其中，M和N與等式(1)中相同，Tdk是Fdk的周期，T則是Fw的周期，以及Tdk/N表示由信號延遲元件引起的延遲。理論上，為生成不具有寄生信號的輸出信號，M將等于延遲的整數(shù)(即延遲二Tdk/N)。然而，通常不是這種情形。通常，M是延遲的非整數(shù)倍，以及在所需延遲倍數(shù)上下，選擇抽頭，從而生成具有平均所需輸出周期的波形250。再參考圖2，假定M-5.4，例如，對指定T。ut、T他和N。在這種情況下，用于所需輸出波形260的邊緣躍遷時間將為5.4延遲、10.8延遲、16.2延遲、21.6延遲等等。為生成最接近所需波形260的波形250，將所需延遲四舍五入為延遲的最接近整數(shù)倍，即5延遲(d5)、11延遲(dll)、16延遲(dl6)、22延遲(d22)等等。該舍入誤差或量化效應(yīng)產(chǎn)生寄生輸出。因此，實際被選延遲離所需延遲更遠(即舍入誤差更大)，在輸出處生成的相應(yīng)的寄生信號更大。相對于所需輸出信號，改進寄生性能或減少寄生電平的技術(shù)中已知的一種方法是增加延遲線30中的抽頭數(shù)。這產(chǎn)生更接近所需延遲的實際被選延遲(即更小舍入誤差)以及在輸出處生成的最終更小寄生信號。然而，該解決方案的局限在于增加每一抽頭降低DLL的噪聲性能以及增加抽頭選擇電路70的復(fù)雜度。另外，盡管理論上，可以增加無限多個抽頭，實際上，由于當今技術(shù)將不支持如果抽頭數(shù)超出某一點所需的電路的復(fù)雜程度，例如，抽頭選擇網(wǎng)絡(luò)交換延遲達到T^的10%,因此，可能的抽頭數(shù)是有限的。用于改進寄生性能的技術(shù)中已知的另一方法是使用抖動(dither)。然而，通常，盡管使用抖動減少指定頻率處的寄生能量，實質(zhì)上，也將該能量分布在更寬帶寬上，從而產(chǎn)生量化噪聲本底。因此，為將寄生信號，相應(yīng)地，該寬帶噪聲減少到某一應(yīng)用中的可接受電平，需要除抖動外的不可實現(xiàn)的抽頭數(shù)。因此，需要一種DLL結(jié)構(gòu)，最小化寄生信號的電平，而不要求將更多抽頭添加到DLL上，另外，不要求使用具有相關(guān)寬帶噪聲的抖動?，F(xiàn)在，將參考附圖，僅通過舉例，描述本發(fā)明的優(yōu)選實施例，其中圖1示例說明現(xiàn)有技術(shù)的延時鎖定環(huán)結(jié)構(gòu)的簡單框圖2示例說明所需輸出信號和由圖1的延時鎖定環(huán)結(jié)構(gòu)生成的輸出信號間的失調(diào)；圖3示例說明根據(jù)本發(fā)明的實施例，延時鎖定環(huán)結(jié)構(gòu)的簡單框圖4示例說明根據(jù)本發(fā)明的實施例，用于在延時鎖定環(huán)中生成輸出信號的方法的流程圖5示例說明根據(jù)本發(fā)明，調(diào)節(jié)和抽頭選擇控制器的實施例的簡單框圖6示例說明根據(jù)本發(fā)明的另一實施例，延時鎖定環(huán)結(jié)構(gòu)的簡單框圖7示例說明根據(jù)本發(fā)明，當減少寄生信號時，所需輸出信號的對齊；圖8示例說明根據(jù)本發(fā)明，調(diào)節(jié)和抽頭選擇控制器的另一實施例的簡單框圖；以及圖9示例說明根據(jù)本發(fā)明的另一實施例，延時鎖定環(huán)結(jié)構(gòu)的簡單框圖。具體實施例方式盡管本發(fā)明容許以許多不同形式的實施例，已經(jīng)在圖中示出以及將在詳細的具體實施例中描述，基于此，本公開內(nèi)容視為本發(fā)明的原理的例子，而不打算將本發(fā)明限制到在此示出和描述的具體實施例。另外，在此所使用的術(shù)語和字不打算限制，相反僅是描述。還將意識到為簡化和清楚示例起見，在圖中所示的元件不一定按比例畫出。例如，相對于彼此，放大一些元件尺寸。另外，只要認為適合，在圖中重復(fù)參考數(shù)字來表示相應(yīng)的元件。本發(fā)明使用可調(diào)頻率源來參考等式(2)，使輸出信號的周期為延遲的整數(shù)M(Tdk/N)。這導致對應(yīng)于所需邊緣躍遷時間的實際輸出信號的量化邊緣躍遷時間以便降低和理論上消除輸出中的寄生信號。圖3示例說明根據(jù)本發(fā)明的實施例，延時鎖定環(huán)結(jié)構(gòu)300的簡單框圖。DLL300包括可調(diào)頻率源320，用于生成具有基于至少一個調(diào)頻值318的可調(diào)頻率Fdkvariabk的時鐘信號322;調(diào)節(jié)和抽頭(tap)選擇控制器310，具有用于接收包括所需輸出頻率F。ut的表示以及還可以包括其他變量，諸如，例如N，如果它還沒有被預(yù)編程或預(yù)置到控制器310中，以及用于Fdkvariable的可變頻率范圍值的一個或多個輸入變量312的輸入；延遲線330，具有級聯(lián)連接并具有各個輸出抽頭TO至TN的N個可調(diào)延遲元件Dl至DN，以及進一步具有用于簡化下述論述的目的，將等于l，其對應(yīng)于在該實例中，為時鐘信號322的一個波長的延遲線上的兩個點間(通常不一定是輸入Dl的信號322和輸出DN的信號間)的L的總延時的元件D1-DN;以及選擇電路370，可以是復(fù)用器(也稱為"MUX")，包括耦合到抽頭TO到TN的抽頭。DLL300也可以可選地包括穩(wěn)定電路340，用于將延遲線穩(wěn)定到延遲線上的第一點的信號與第二點的信號間的基本上預(yù)定的所需相移，在該示例中，從D1的輸入到DN的輸出。根據(jù)特定應(yīng)用，使該延遲線理論上穩(wěn)定到對應(yīng)于在輸出的可接受寄生電平的所需相移的范圍內(nèi)。穩(wěn)定電路340可以包括例如鑒相器，用于將延遲線上的第一點和第二點的信號間的相位差與預(yù)定所需相移進行比較，以及提供表示比較結(jié)果的誤差信號，其中，使用誤差信號(通常在已經(jīng)平滑后，例如，使用傳統(tǒng)的過濾技術(shù))來將延遲線調(diào)節(jié)到所需預(yù)定延遲。穩(wěn)定340可以進一步包括電荷泵和環(huán)路濾波器的至少一個，如圖1所示，以及其操作在本領(lǐng)域是非常公知的并如上所述。延遲線330和MUX370可以使用傳統(tǒng)的元件，諸如參考圖1所述的那些實現(xiàn)。因此，參考圖1，如上所述，本領(lǐng)域的技術(shù)人員對它們的操作非常公知，為簡化起見，在此將不重復(fù)這些細節(jié)。然而，根據(jù)本發(fā)明，控制控制器310和可調(diào)頻率源320，如下詳細所述，以便編程或設(shè)置Fdkv^we來消除或降低輸出372處的寄生信號。圖4示例說明用在DLL(例如圖3中的DLL300)中、用于生成輸出信號372的根據(jù)本發(fā)明的實施例的方法的流程圖。根據(jù)該方法，將對應(yīng)于所需輸出信號頻率Fout的至少一個輸出值接收(400)到調(diào)節(jié)和抽頭選擇控制器310的輸入312中。該值可以由例如來自操作DLL的設(shè)備的命令產(chǎn)生以便在某一頻率操作以及通常是對應(yīng)于Fout的數(shù)字值。在接收該數(shù)字值后，調(diào)節(jié)和抽頭選擇控制器310將產(chǎn)生具有與所需Fout相同或基本上相同頻率的輸出信號的Fclkvariable確定(410)為典型的頻率容差lppm至10ppm(每百萬份)。換句話說，假定例如，電路中的任何其他局限，諸如例如延遲元件中的不匹配或本領(lǐng)域公知的其他這些局限，將生成輸出信號，盡可能地消除或至少最小化輸出處的量化效應(yīng)寄生信號?？梢曰诶绶磸?fù)地應(yīng)用等式(1)和(2)來確定對應(yīng)于M/N的比率的Fclkvariable/Fout，計算Fclkvariable，從而使輸出周期為延遲的整數(shù)M。對所計算的clkvariable和M，調(diào)節(jié)和抽頭選擇控制器310可以根據(jù)本發(fā)明，將一系列抽頭選擇值和相應(yīng)的移相時鐘信號確定(420)為在用于生成所需輸出信號時的被選一個。該抽頭選擇值序列可以包括對應(yīng)于可變移相時鐘信號的所有可變抽頭選擇值，或可以僅包括其一部分。因此，可調(diào)頻率源320可以在調(diào)節(jié)和抽頭選擇控制器310的控制或指導下，調(diào)節(jié)時鐘信號322(430)，以便該信號322主要具有由控制器310計算的頻率Fclkvariable。這使得將延遲線330鎖定(440)到所需相移，例如時鐘信號322的所需波長L。當鎖定延遲線時，能通過MUX370，應(yīng)用(450)由調(diào)節(jié)和抽頭選擇控制器310確定的抽頭選擇以便生成具有基本上所需輸出頻率的輸出信號372，即，其中，波形250的頻率基本上等于波形260的頻率。在這種情況下，將延遲線鎖定到一個波長以便L=l。然而，本領(lǐng)域的普通技術(shù)人員將意識到可以將L設(shè)置到另一值，以便將延遲線例如鎖定到半波長或四分之一波長。在L不等于1的情況下，可以將數(shù)據(jù)總線從控制器310連接到延遲線，或例如連接到穩(wěn)定電路340的鑒相器，用于將延遲線調(diào)節(jié)到所需相移。下文是允許在諸如DLL300的DLL結(jié)構(gòu)中實現(xiàn)圖4的方法的調(diào)節(jié)和抽頭選擇控制器310和可調(diào)頻率源320的實施例的詳細描述。根據(jù)本發(fā)明，例如，可以使用頻率合成器，諸如例如具有基于F^^^并出調(diào)節(jié)和抽頭選擇控制器310的至少一個輸入變量的傳統(tǒng)的分數(shù)N鎖相環(huán)，實現(xiàn)生成可編程時鐘信號322。在下文中，可調(diào)頻率源320可互換地稱為可調(diào)頻率合成器(320)，而沒有將頻率源(320)限定到具體頻率合成器實現(xiàn)的任何意圖。來自合成器320的信號輸出322將通常具有可以從最小頻率F^改變到最大頻率F皿的頻率F。,kw。為確定該變量，假定F^w類似地固定到圖1的信號22的頻率F^發(fā)，其中，F(xiàn)mm二Ffixed-AFp以及(3)Fmax=Ffixed+AF2，(4)其中，F(xiàn)f股d是假定固定頻率，以及其中，通常AF尸AF2。下述分析說明理論上配置合成器320改變多少。假定用于將固定頻率合成器用于延時鎖定環(huán)，如由Ff^所示的系統(tǒng)的等式(5)表示如下p——(5)使用該關(guān)系然而，對一些所需輸出頻率F。ut和指定的F^d，將存在不能將整數(shù)值用于M而滿足的頻率。通過將誤差e添加到整數(shù)M，所示如下fV戶w為確保對指定頻帶，滿足所有情形，使用能在有限頻率范圍上改變的頻率源。消除上述引入的誤差e所需的頻率能通過下述找到<formula>formulaseeoriginaldocumentpage13</formula>-(8)在這種情況下，能增加或減小頻率以便達到最近整數(shù)M。因此，頻率源所需的變化量(不包括溫度或電源變化所需的變化量)如下<formula>formulaseeoriginaldocumentpage13</formula>(9)最糟情形將是用于最低M。在32抽頭延遲線(N=32)的情況下，M2N，以致最糟情形M將是33(假定你不希望再生參考頻率)。因此，最大變量將是<formula>formulaseeoriginaldocumentpage13</formula>(10)似33或?qū)⒌扔诳傋兞康?.04%的+/1.52%。與能橫跨至少十進制頻率的輸出372處的信號的可變頻率變化相比，這是非常小的有限頻率范圍。可以擴展該關(guān)系以便找出在用于任意多個元件的延遲線的可調(diào)合成器中的最糟情形變化。如上所述，最糟情形將是當M為一個以上抽頭數(shù)量時以及當e^A時。因此，需要用來優(yōu)化N抽頭延遲線的寄生性能的最糟情形變化將<formula>formulaseeoriginaldocumentpage13</formula>(丄1)這表示對64抽頭延遲線(注意延遲線中的延遲元件或抽頭的數(shù):不一定需要是2的冪)，可變頻率源所需的最糟情形變化為+/-.8%或總變化的1.6%。這是與上述確定要求3.04%總變化的32抽頭線所需相比，所需的總變化的一半。圖5示例說明根據(jù)所示耦合到可調(diào)頻率源320的本發(fā)明，調(diào)節(jié)和抽頭選擇控制器310的實施例的框圖。抽頭選擇控制器310包括處理器316，配置用于處理硬件中的算法或在存儲器中存儲為軟件的一個，用于確定用于所需頻率F。ut的Fdkvanabk以及用于將至少一個頻率調(diào)節(jié)值318輸出到頻率源320以便將時鐘信號322的頻率基本上調(diào)節(jié)到Fdkvari#。處理設(shè)備316進一步確定對應(yīng)于一系列鎖相時鐘信號的一系列選擇值Cj,以及將該選擇值序列輸出到MUX370，以便MUX370—次選擇相應(yīng)的移相時鐘信號序列來生成輸出信號372。理想地，處理器316為數(shù)字信號處理器。調(diào)節(jié)和抽頭選擇控制器310也可以可選地，包括存儲元件314，用于存儲選擇值序列以及用于將該序列輸出到MUX370，以及序列發(fā)生器311，用于控制來自存儲元件314的選擇值序列的輸出的時間。序列發(fā)生器311可以是例如任何適當?shù)挠嫈?shù)器，用于基于時鐘信號322，控制選擇值序列的輸出的定時(timing)，如圖5所示，以及存儲元件314可以是例如只讀存儲器。通過消除數(shù)字相移轉(zhuǎn)換器過程中的量化效應(yīng)，通過如圖5所示，處理器的減少的數(shù)字處理體系結(jié)構(gòu)或結(jié)合序列發(fā)生器311和存儲元件314的處理器，可以管理預(yù)定抽頭選擇順序。因此，能減少數(shù)字處理來計數(shù)輸入時鐘周期和通過預(yù)定抽頭選擇值集Cj排序。這能簡化到通過包含相應(yīng)抽頭選擇值的存儲地址集，增量的簡單操作，其中，地址增量也對應(yīng)于指定時鐘頻率Fclkvariable控制器310的操作的更詳細說明如下。處理器316將計算用于可調(diào)頻率合成器320、存儲器314和計數(shù)器311的可編程值所需的編程變量312接收為輸入。輸入變量將是求解等式1所需的變量。例如，包含本發(fā)明的設(shè)備，諸如便攜式通信設(shè)備可以將在延遲線(圖3的330)中所存在所需輸出頻率(F。ut)、抽頭數(shù)(N)，以及可調(diào)頻率合成器320的頻率范圍(Fmin<Fclk<Fmax)編程到處理器316中?；谶@些輸入，處理器316將使用等式1來求解滿足等式的M或M值的范圍，其中，M是整數(shù)，以便提供寄生輸出中的最大減少。M值將從解答集選擇，因此，將用來計算對應(yīng)于所需輸出頻率(F。ut)、如上計算的M值，以及用在延遲線中的指定多個抽頭&^Fclkvariable"fio只要計算所需F。,k，^，將用于實現(xiàn)到延遲線330的所需時鐘輸入所需的編程變量318寫入可調(diào)頻率合成器320。然后，處理器316計算創(chuàng)建所需輸出頻率(F。ut)所需的抽頭選擇順序，以及生成相應(yīng)的抽頭選擇值以便加載到存儲器314中。在圖5中，將這些抽頭選擇值稱為Cj，其中，j對應(yīng)于存儲抽頭選擇值的存儲單元的地址。為簡化起見，Cj將是抽頭地址(即，C」=0將對應(yīng)于抽頭0，C廣l將對應(yīng)于抽頭1等等)。然而，在實際實現(xiàn)中，寫入存儲器的抽頭選擇值可以是位序列，每一位對應(yīng)于MUX370中的抽頭選擇器(例如對于4元件延遲線，存儲器314中的值1000將抽頭0連接到MUX370中的輸出，值0100將抽頭l與輸出連接等等)。對圖5的實施例，對可調(diào)頻率合成器輸出時鐘322的每一周期，存儲地址j的內(nèi)容輸出到MUX370。根據(jù)時鐘頻率與所需輸出頻率的比率(FdkvanabljF。ut)，對指定時鐘周期322，不需要輸出躍遷。因此，一些存儲地址將包含空值，以便在特定時鐘周期期間，不啟動抽頭。假定此，在存儲器314中存儲的抽頭選擇值計算如下1.指定開始抽頭的一個的順序。為簡化，該順序可以從第一抽頭T。開始。因此，將在存儲器中存儲的第一Cj值將是Tc的地址，或C0=0。2.使用下述等式，確定在下一時鐘周期中，是否需要抽頭<formula>formulaseeoriginaldocumentpage16</formula>(12)其中，Xj確定在對應(yīng)于不包含輸出周期的Cj的周期后的時鐘周期的數(shù)量。對每一跳過時鐘周期，將空值編程到存儲器314的相應(yīng)地址中。在此注意Tmnc操作消去由括號中的表達式產(chǎn)生的數(shù)字的小數(shù)部M+廣分。例如，如果^^=3.9，那么Trunc(3.9)將估計為整數(shù)值3。3.只要確定和編程所需跳過時鐘周期的數(shù)量，使用下述公式，將計算在下一時鐘周期中待選的抽頭<formula>formulaseeoriginaldocumentpage16</formula>(13)其中，Mod是指如下定義的模數(shù)函數(shù)Mod[n，m]=n，模數(shù)(modulus)n^n/m的整數(shù)余數(shù)。例如，Mod[33,32]=l，Mod[32，32]=0，Mod[17，8]=l。注意，在上述等式(13)中，Cjavlid將指最后一個有效Cj值(不包括空值)。因此，如果當計算下一抽頭選擇值時，地址j中的當前值為空，將使用用于Cj的在前值(即，Cj_。。如果Cj^為空值，那么將使用在前值(Cj-2)。該過程繼續(xù)直到獲得有效抽頭選擇值(C，ud)和使用該值為止。4.重復(fù)步驟2和3直到所需多個抽頭選擇值為止。注意序列中抽頭的最大數(shù)為M(包括表示跳過時鐘周期的空值)。然而，如果M為Mod[M,N]的倍數(shù)，那么能使抽頭序列減少到(N/(Mod[M,N]"加上跳過時鐘周期的數(shù)量。例如，假定4抽頭延遲線(N=4)以及M的值5，其表示M/N二5/4=1.25以及Mod[M,N]為1。因此，如下表所示，計算抽頭地址(Cj)。<table>tableseeoriginaldocumentpage17</column></row><table>處理器316控制計數(shù)器311至控制線313以便編程加載到存儲器314中的所計算的多個地址的計數(shù)器。然后，通過可調(diào)頻率合成器輸出322驅(qū)動計數(shù)器311，以便計數(shù)施加到延遲線330的輸入的時鐘信號的周期，用于使延遲線與抽頭選擇過程同步。因此，計數(shù)器311將控制提供給存儲器314以便確定由MUX370有效地讀取哪一存儲單元。因此，只要可調(diào)頻率合成器320已經(jīng)達到由控制器310確定的編程頻率Fdk，^，以及已經(jīng)加載存儲器314和計數(shù)器311，并配置用于所需輸出頻率(F。ut)，計數(shù)器311運行和單步調(diào)試存儲器314中的單元。存儲器314在適當?shù)臅r間，將抽頭選擇值依次輸出到MUX370，以便將延遲時鐘信號多路傳送到輸出，從而形成所需輸出信號。圖6示例說明表示擴展控制器310結(jié)構(gòu)，根據(jù)本發(fā)明的實施例，延遲鎖定環(huán)結(jié)構(gòu)的簡單框圖。圖6包括圖3所示的實施例的元件的每一個，為簡單起見，在此不重復(fù)其細節(jié)。圖6進一步包括圖5所示的調(diào)節(jié)和抽頭選擇控制器310的擴展示例，為簡化起見，在此也不重復(fù)其細節(jié)。然而，由圖3的實施例能進一步看到從控制器310到可調(diào)頻率合成器320和MUX370的連接性。具體地，可調(diào)頻率編程值318輸入到合成器320以便編程它，用于生成具有由控制器310確定的頻率F。u^^的時鐘信號322。另外，將抽頭選擇值Cj耦合到MUX370，用于控制MUX來以正確順序和按正確時序選擇正確抽頭，以便生成具有所需輸出頻率F。ut的輸出信號372。圖7示例說明當根據(jù)本發(fā)明，減少寄生信號時，所需輸出信號的對齊。假定延遲線330包括四個延遲元件D1至D4。圖7相應(yīng)地示例說明由此輸出的時鐘信號322(即不具有延遲或零相移的波形)和三個相應(yīng)的時延或移相時鐘信號(即波形720，730，740)。假定從Dl至D4總延遲一個波長，從D4輸出的波形將等效于波形710。如圖7所示，每一波形理論上具有相同的頻率，但不同延時。此外，在從時間to至時間t4的示例中，生成二H"^—個邊緣躍遷時間或延遲時間(即。dO至d20)，MUX370從中選擇來生成所需輸出波形760。假定本發(fā)明使M=5，例如，對指定T。ut，Tw和N。在這種情況下，用于所需輸出波形760的邊沿躍遷時間將處于5延遲、IO延遲、15延遲、20延遲等等，其分別是延遲的整數(shù)倍。因此，控制器310能指示MUX370來選擇延遲d5，d10，d15，d20等等以便生成具有所需頻率的波形750。圖8示例說明根據(jù)本發(fā)明，調(diào)節(jié)和抽頭選擇控制器310的另一實施例的簡單框圖。圖8包括圖5所示的實施例的元件的每一個，為簡化起見，將不重復(fù)其細節(jié)。圖8進一步包括第二存儲元件315，其理論上與RAM存儲器元件314相同，用于存儲可以用來生成具有與信號372基本上相同頻率但相位偏移的第二輸出信號的第二抽頭選擇值集，例如Cq。因此，能使用導出對應(yīng)于圖5的實施例的Cj抽頭選擇值的上述概述的相同過程來導出用于圖8的實施例的Cj抽頭選擇值。另外，通過使Cj值偏移對應(yīng)于兩個信號間的相移的量，能確定Cq值。本領(lǐng)域的普通技術(shù)人員將意識到控制器310可以單獨地實現(xiàn)為處理器，具有與參考圖5所示的獨立處理器相同的功能性，但具有確定對應(yīng)于用于生成第二輸出信號的第二相移時鐘信號序列的第二選擇值序列Cq的另外的功能性。本領(lǐng)域的普通技術(shù)人員將意識到控制器310可以包含存儲用于生成具有實質(zhì)上相同的頻率但從輸出信號372移相6fiS/;L6fi絡(luò)山/t馬6h袖r^站iL;生顯估66S力k的方/法S乂d;il^//kF鈴MJ乂J7rH'J"rtl!JUJl口7U'JqA/JWA<<i!i-Jtl且u:j夕J7Iw:j'l丁IPH乂uIIo|>'、、曰為示例目的，將存儲器元件314和315示為單獨的框，但這不意味著暗示它們必須是單獨的元件。例如，可以使用單一存儲器件，諸如單一隨機存取存儲器，用于實現(xiàn)這些存儲元件的功能。受延遲線網(wǎng)絡(luò)上的負載限制，限制另外的輸出信號的數(shù)量。根據(jù)圖8所示的控制器310的實施例，可以共享普通DLL系統(tǒng)，例如，用于生成一組正交信號，其中，所生成的兩個輸出信號異相基本上卯度。正交信號是用在例如在無線通信裝置中發(fā)現(xiàn)的圖象載波抑制頻率變換信號處理中、并由此與無線信號處理相關(guān)的相位相干信號集。在該實例中，可以將正交定義為偏移等于1/(^F。ut)的時間值的兩個信號。因此，可以通過下述等式，確定抽頭選擇值Cq:C《=她d[(C;+，)，AH(14)其中，通過使Cj值偏移M/4，生成Cq抽頭選擇值。下文的例子示例說明計算用于上述正交實施例的抽頭選擇值的過程。假定延時鎖定環(huán)包含具有8個抽頭(N=8)的延遲線330。Fclk/Fout的所需比率為1.5，以便該實例的M將為12。使用上述等式12和13，計算Cj抽頭選擇值，以及使用上述等式14，計算Cq抽頭選擇值。在該實例中，通過使Cj偏移M/4=12/4=3，確定Cq抽頭選擇值。下表示例說明所計算的Cj和Cq抽頭選擇值<formula>formulaseeoriginaldocumentpage20</formula>因此，如圖9所示，通過將M限制為二進制數(shù)以及將第二抽頭選擇網(wǎng)絡(luò)增加到DLL300,可以實現(xiàn)消除用于正交信號生成集的量化效應(yīng)。然后，可以將這些第二抽頭選擇值應(yīng)用于具有理論上處于與來自通過Cj驅(qū)動的抽頭選擇網(wǎng)絡(luò)(即MUX370)的輸出信號相同頻率的單獨的輸出信號的第二抽頭選擇網(wǎng)絡(luò)。圖9示例說明根據(jù)本發(fā)明的實施例的延時鎖定環(huán)結(jié)構(gòu)的簡單框圖，表示擴展控制器310結(jié)構(gòu)。圖9包括圖6所示的實施例的元件的每一個，為簡化起見，在此不重復(fù)其細節(jié)。圖9進一步包括第二抽頭選擇電路380，其理論上等于MUX370，以及生成輸出信號382。圖9進一步包括圖8所示的調(diào)節(jié)和抽頭選擇控制器310的擴展示例，為簡化起見，在此不重復(fù)其細節(jié)。然而，通過圖9的實施例可以進一步看到耦合到MUX380的抽頭選擇值Cq的連接性，用于控制MUX來按正確順序和通過正常時間選擇正確的抽頭以便生成具有所需輸出頻率，例如F。ut的輸出信號382。該實施例可以例如用于如參考圖8所述的一組正交信號生成。盡管結(jié)合其具體實施例描述了本發(fā)明，本領(lǐng)域的技術(shù)人員很容易想到另外的優(yōu)點和改進。本發(fā)明，在其更寬方面，不限于所示和所述的具體的細節(jié)、代表性裝置，以及示例性裝置。鑒于上述描述，各種改變、改進和變化對本領(lǐng)域的技術(shù)人員來說將是顯而易見的。例如，本發(fā)明的DLL可以包括如上所述的另外的控制器310和另外的MUXS370以便生成具有不同所需頻率的多個輸出信號。因此，應(yīng)理解到本發(fā)明不受上述描述限制，但包含根據(jù)附加權(quán)利要求的精神和范圍rrr*、工~ti^"nSr*、A"T.niiVr/I,tf、J尸/T1^込蘭以'文、以近々w文化。權(quán)利要求1.一種延遲鎖定環(huán)(DLL)，包括可調(diào)頻率源，用于生成具有可調(diào)頻率的時鐘信號；調(diào)節(jié)和抽頭選擇控制器，用于將第一頻率確定為第二頻率的函數(shù)，以及用于使所述頻率源將所述時鐘信號的頻率基本上調(diào)節(jié)到所述第一頻率，所述第二頻率是第一輸出信號的所需頻率；延遲線，配置成接收時鐘信號，用于生成多個移相時鐘信號，每一移相時鐘信號主要具有所述第一頻率以及相對于時鐘信號和相對于其他移相時鐘信號同相地偏移；以及第一選擇電路，用于接收多個移相時鐘信號，以及用于每次一個地以及在調(diào)節(jié)和抽頭選擇控制器的控制下，選擇第一移相時鐘信號序列，用于生成主要具有所述第二頻率的所述第一輸出信號。2.如權(quán)利要求1所述的DLL,其中，該延遲線包括級聯(lián)連接的多個延遲元件，用于生成所述多個移相時鐘信號。3.如權(quán)利要求1所述的DLL，進一步包括穩(wěn)定電路，用于使該延遲線基本上穩(wěn)定到該延遲線上的第一點處的信號和第二處點的信號間的預(yù)定所需相移。4.如權(quán)利要求3所述的DLL，其中，所述第一點是所述延遲線中的第一延遲元件的輸入，以及所述第二點是所述延遲線中最后一個延遲元件的輸出。5.如權(quán)利要求1所述的DLL，其中，所述可調(diào)頻率源是頻率合成器。6.如權(quán)利要求1所述的DLL，其中，所述調(diào)節(jié)和選擇控制器包括處理設(shè)備，由此所述處理設(shè)備確定所述第一頻率以及將至少一個頻率調(diào)節(jié)值輸出到所述可調(diào)頻率源，以便將所述時鐘信號的頻率基本上調(diào)節(jié)到所述第一頻率，以及所述處理設(shè)備進一步確定對應(yīng)于所述第一移相時鐘信號序列的第一選擇值序列，以及將第一選擇值序列輸出到所述第一選擇電路，以便所述第一選擇電路選擇相應(yīng)的第一移相時鐘信號序列來生成所述第一輸出信號。7.如權(quán)利要求6所述的DLL，其中，所述調(diào)節(jié)和選擇控制器進一步包括存儲器元件，耦合到所述處理設(shè)備，用于存儲所述第一選擇值序列，以及用于將所述第一序列輸出到所述第一選擇電路；以及序列發(fā)生器，耦合到所述存儲器元件和所述處理設(shè)備，用于控制來自所述存儲器元件的所述第一選擇值序列的輸出的定時。8.如權(quán)利要求1所述的DLL，進一步至少包括第二選擇電路，用于接收多個移相時鐘信號和用于每次一個地并且在調(diào)節(jié)和抽頭選擇控制器的控制下，選擇至少第二移相時鐘信號序列，用于生成具有基本上與所述第二頻率相同的頻率的至少第二輸出信號，以及其中，所述第一和至少第二輸出信號異相。9.一種用在延遲鎖定環(huán)中的方法，所述方法包括步驟將第一頻率確定為第二頻率的函數(shù)，所述第二頻率是第一輸出信號的所需頻率；輸出至少一個頻率調(diào)節(jié)值，用于使待生成的時鐘信號主要具有所述第一頻率以及用于進一步使生成多個移相時鐘信號，每一移相時鐘信號主要具有所述第一頻率以及相對于時鐘信號和相對于其他移相時鐘信號同相地偏移；確定對應(yīng)于第一多個移相時鐘信號序列的第一選擇值序列；以及輸出所述第一選擇值序列，用于每次一個地選擇所述移相時鐘信號序列，用于生成主要具有所述第二頻率的所述第一輸出信號。10.—種用在延遲鎖定環(huán)中的方法，所述方法包括步驟將第一頻率確定為第二頻率的函數(shù)，所述第二頻率是第一輸出信號的所需頻率；將時鐘信號的頻率基本上調(diào)節(jié)所述第一頻率；生成多個移相時鐘信號，每一移相時鐘信號主要具有所述第一頻率以及相對于時鐘信號和相對于其他移相時鐘信號同相地偏移；確定對應(yīng)于第一多個移相時鐘信號序列的第一選擇值序列；以及每次一個地并且基于所述第一選擇值序列，選擇所述第一移相時鐘信號序列，用于生成主要具有所述第二頻率的所述第一輸出信號。全文摘要延遲鎖定環(huán)300包括可調(diào)頻率源(320)，用于生成具有可調(diào)頻率的時鐘信號；調(diào)節(jié)和抽頭選擇控制器(310)，用于根據(jù)第二頻率的函數(shù)，確定第一頻率，以及用于使頻率源將時鐘信號的頻率基本上調(diào)節(jié)到第一頻率，第二頻率是第一輸出信號的所需頻率；延遲線(330)，配置成接收時鐘信號，用于生成多個移相時鐘信號；以及第一選擇電路(370)，用于接收多個移相時鐘信號，以及用于每次一個地以及在調(diào)節(jié)和抽頭選擇控制器的控制下，選擇第一移相時鐘信號序列，用于生成主要具有第二頻率的第一輸出信號。文檔編號H03K5/00GK101375506SQ200580012807公開日2009年2月25日申請日期2005年3月14日優(yōu)先權(quán)日2004年4月22日發(fā)明者保羅·H·蓋樂斯,曼紐爾·P·小加巴托,杰弗里·B·威爾海特,約瑟夫·A·查拉斯卡,羅伯特·E·施滕格爾申請人:摩托羅拉公司(在特拉華州注冊的公司)