專利名稱：一種多個通道復(fù)接的級聯(lián)積分梳狀濾波器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及無線通信領(lǐng)域，尤其涉及數(shù)字頻率合成技術(shù)中的取樣率變換。
背景技術(shù)：
目前在無線通信領(lǐng)域，數(shù)字頻率合成技術(shù)使用的越來越廣泛。在數(shù)字正交調(diào)制之前，需要對基帶數(shù)字信號進(jìn)行插值濾波，提高其數(shù)據(jù)速率；或在數(shù)字正交解調(diào)之后，需要對基帶數(shù)字信號進(jìn)行抽取濾波，降低其數(shù)據(jù)速率。Hogenaue(E.B.Hogenauer.An economical class ofdigital filters for decimation and interpolation.IEEE Transactions on Acoustics，Speech and SignalProcessing，ASSP-29(2)155-162，1981)提出的級聯(lián)積分梳狀濾波器具有結(jié)構(gòu)簡單、規(guī)整，需要的存儲量小等優(yōu)點(diǎn)，而且它不需要乘法器，加之濾波器的所有系數(shù)均為1，又利用積分、差分器減少了中間過程的存儲量，因此常常用在高速和插值/抽取率很大的場合。同時由于此濾波器不需要乘法器的特點(diǎn)，因此非常適合用FPGA(Field Programmable Gate Array，現(xiàn)場可編程門陣列)或ASIC(Application Specific Integrated Circuit，專用集成電路)來實(shí)現(xiàn)。
在無線通信的數(shù)字頻率合成技術(shù)中，要對多個通道的數(shù)據(jù)速率進(jìn)行變換，通常是每個通道配置一個級聯(lián)積分梳狀濾波器來完成?，F(xiàn)有技術(shù)中，無線通信分集發(fā)射/接收的各通道數(shù)據(jù)通常都是復(fù)接進(jìn)入級聯(lián)積分梳狀濾波器的，如AD公司的AD6620。若按照現(xiàn)有技術(shù)中的這種方法，將各通道數(shù)據(jù)解復(fù)接后每個通道配置一個級聯(lián)積分梳狀濾波器，則每個濾波器的處理能力并沒有得到充分的發(fā)揮。比如，假設(shè)分集接收四路信號，則每個濾波器將有四分之三的處理能力是浪費(fèi)掉的，而且，為每個通道配置一個濾波器的代價也是相當(dāng)大的，其FPGA或ASIC實(shí)現(xiàn)面積將隨著濾波器階數(shù)的增加而急劇增大。

發(fā)明內(nèi)容
本發(fā)明的目的是為了克服現(xiàn)有技術(shù)中在無線通信分集發(fā)射/接收情況下必須使用多個級聯(lián)積分梳狀濾波器來對多個通道的數(shù)據(jù)速率進(jìn)行變換造成的濾波器在FPGA或ASIC中實(shí)現(xiàn)面積過大的缺點(diǎn)，而提出了一種通道復(fù)接的級聯(lián)積分梳狀濾波器。
為了實(shí)現(xiàn)上述發(fā)明目的，本發(fā)明提出的一種多個通道復(fù)接的級聯(lián)積分梳狀濾波器，可以用一個級聯(lián)積分梳狀濾波器來完成多個通道數(shù)據(jù)速率變換，包括加/減法器、延遲單元、抽取/插值單元、移位寄存器和選擇器。
所述的加/減法器、延遲單元和抽取/插值單元構(gòu)成了經(jīng)典的級聯(lián)積分梳狀濾波器。
所述的移位寄存器和選擇器放置在濾波器反饋支路中，用來對各通道的數(shù)據(jù)進(jìn)行緩存，使各通道數(shù)據(jù)能在相應(yīng)通道的時刻才參與運(yùn)算。
采用本發(fā)明所述方法，與現(xiàn)有技術(shù)相比，克服了對多個通道數(shù)據(jù)速率進(jìn)行變換時需要每個通道配置一個級聯(lián)積分梳狀濾波器，從而造成濾波器在FPGA或ASIC中實(shí)現(xiàn)面積過大的缺點(diǎn)，在不影響性能的前提下，實(shí)現(xiàn)了用一個級聯(lián)積分梳狀濾波器來對多個通道的數(shù)據(jù)進(jìn)行速率變換的目的，不僅結(jié)構(gòu)簡單而且大大節(jié)省了FPGA或ASIC實(shí)現(xiàn)面積，節(jié)約了成本。


圖1是只能對單通道數(shù)據(jù)速率進(jìn)行抽取的級聯(lián)積分梳狀濾波器結(jié)構(gòu)圖；圖2是只能對單通道數(shù)據(jù)速率進(jìn)行插值的級聯(lián)積分梳狀濾波器結(jié)構(gòu)圖；圖3是可對可變多個通道數(shù)據(jù)速率進(jìn)行抽取的級聯(lián)積分梳狀濾波器結(jié)構(gòu)圖；圖4是可對可變多個通道數(shù)據(jù)速率進(jìn)行插值的級聯(lián)積分梳狀濾波器結(jié)構(gòu)圖；圖5是可對固定多個通道數(shù)據(jù)速率進(jìn)行抽取的級聯(lián)積分梳狀濾波器結(jié)構(gòu)圖；圖6是可對固定多個通道數(shù)據(jù)速率進(jìn)行插值的級聯(lián)積分梳狀濾波器結(jié)構(gòu)圖。
具體實(shí)施例方式
下面結(jié)合附圖，按照附圖的順序?qū)夹g(shù)方案的實(shí)施作進(jìn)一步的詳細(xì)描述圖1為經(jīng)典的可對單通道數(shù)據(jù)速率進(jìn)行抽取的級聯(lián)積分梳狀濾波器結(jié)構(gòu)圖。由圖可見，抽取率為R的抽取器24在中間，抽取器左邊是由加法器20和延遲單元22構(gòu)成的積分器，右邊是由減法器26和延遲單元22構(gòu)成的差分器。濾波器的階數(shù)即是指積分器和差分器的個數(shù)。例如，4階級聯(lián)積分梳狀抽取濾波器即表示抽取器左邊有4個積分器，右邊有4個差分器。
圖2為經(jīng)典的可對單通道數(shù)據(jù)速率進(jìn)行插值的級聯(lián)積分梳狀濾波器結(jié)構(gòu)圖。由圖可見，與抽取濾波器相比，其將抽取器換成了插值器28，插值器左邊換成了差分器，而右邊換成了積分器。濾波器的階數(shù)即是指積分器和差分器的個數(shù)。例如，4階級聯(lián)積分梳狀插值濾波器即表示抽取器左邊有4個差分器，右邊有4個積分器。
由圖1和圖2可見，此經(jīng)典結(jié)構(gòu)只能對單通道數(shù)據(jù)速率進(jìn)行變換的根本原因在于濾波器處理通路中沒有能對中間數(shù)據(jù)進(jìn)行暫存的緩存，因而積分器、差分器和抽取/插值單元不能利用空余時間來處理其它通道的數(shù)據(jù)。
圖3和圖4為本發(fā)明所提出的濾波器結(jié)構(gòu)，其能使用一個級聯(lián)積分梳狀濾波器結(jié)構(gòu)來處理任意多個通道的數(shù)據(jù)。由圖可見，所提出的濾波器結(jié)構(gòu)在原來經(jīng)典結(jié)構(gòu)的基礎(chǔ)上，在反饋支路中增加了選擇器30，而且在每個單元的出口處都有一個抽頭的移位寄存器32，其作用是將復(fù)接的多通道信號按順序存入移位寄存器32，而選擇器30選通的那個抽頭的序號正好等于多通道信號的通道數(shù)，目的是在處理某一通道的時刻，先前存入移位寄存器32的該通道數(shù)據(jù)正好能參與到該通道本次的加/減法運(yùn)算。例如，濾波器設(shè)計成能對小于等于N個復(fù)接通道的任意多個復(fù)接通道的信號進(jìn)行處理，則移位寄存器32的總長度應(yīng)設(shè)置成最大復(fù)接通道數(shù)減1，即等于N-1。如果濾波器要求只對1個通道的數(shù)據(jù)進(jìn)行處理，則選擇器30就選擇抽頭1輸出；如果濾波器要求對2個通道的復(fù)接信號進(jìn)行處理，則選擇器30就選擇抽頭2輸出；依次類推。由于選擇器30選擇哪個抽頭是開始工作前就已經(jīng)確定的，不存在工作中動態(tài)變化的問題，因此不會引入開關(guān)噪聲，不會對信噪比產(chǎn)生影響。且相比于為每通道配置一個經(jīng)典結(jié)構(gòu)的級聯(lián)積分梳狀濾波器來說，移位寄存器32和選擇器30增加的這點(diǎn)實(shí)現(xiàn)面積是完全可以忽略的。而且，從單個通道角度來看，相當(dāng)于是一個經(jīng)典的級聯(lián)積分梳狀濾波器，因此使用本文提出的濾波器和每通道單獨(dú)使用一個經(jīng)典級聯(lián)積分梳狀濾波器的性能是完全一樣的。這樣就能使多通道共享一個濾波器結(jié)構(gòu)，大大節(jié)省了FPGA或ASIC實(shí)現(xiàn)面積。
圖5和圖6是圖3和圖4在固定數(shù)量(大于等于2)復(fù)接通道情況下的形式。因為此時復(fù)接的通道數(shù)量是固定的，因此就可以將圖3和圖4中的選擇器30去掉，直接使用在每個單元的出口處不帶有抽頭的移位寄存器34，而移位寄存器的長度等于復(fù)接的通道數(shù)減1。這樣，就達(dá)到進(jìn)一步簡化的目的，減小FPGA或ASIC的實(shí)現(xiàn)面積。
權(quán)利要求
1.一種多個通道復(fù)接的級聯(lián)積分梳狀濾波器，包括加/減法器、延遲單元、抽取/插值單元，其特征在于，還包括移位寄存器(32)和選擇器(30)，所述的移位寄存器(32)和選擇器(30)放置在濾波器反饋支路中，其中在每個單元的出口處都有一個抽頭的移位寄存器(32)，用于對各通道的數(shù)據(jù)進(jìn)行緩存。
2.根據(jù)權(quán)利要求1所述的濾波器，其特征在于，所述選擇器(30)選通的抽頭的序號等于多通道信號的通道數(shù)。
3.根據(jù)權(quán)利要求1或2所述的濾波器，其特征在于，所述移位寄存器(32)的總長度為最大復(fù)接通道數(shù)減1，即N-1。
4.根據(jù)權(quán)利要求1所述的濾波器，其特征在于，若復(fù)接通道的數(shù)量是固定的，則選擇器可以去掉，在每個單元的出口處連接上不帶有抽頭的移位寄存器(34)，且所述移位寄存器的長度為復(fù)接的通道數(shù)減1。
全文摘要
本發(fā)明公開了一種通訊領(lǐng)域中的級聯(lián)積分梳狀濾波器，利用移位寄存器來克服了經(jīng)典級聯(lián)積分梳狀濾波器只能對一個通道的數(shù)據(jù)速率進(jìn)行變換的缺點(diǎn)，進(jìn)而克服了對多個通道數(shù)據(jù)速率進(jìn)行變換時需要每個通道配置一個級聯(lián)積分梳狀濾波器，造成濾波器在FPGA或ASIC中實(shí)現(xiàn)面積過大的缺點(diǎn)，在不影響性能的前提下，實(shí)現(xiàn)了用一個級聯(lián)積分梳狀濾波器來對多個通道的數(shù)據(jù)進(jìn)行速率變換的目的，大大節(jié)省了FPGA或ASIC實(shí)現(xiàn)面積，節(jié)約了成本。
文檔編號H03H17/02GK1881967SQ20051007716
公開日2006年12月20日 申請日期2005年6月16日 優(yōu)先權(quán)日2005年6月16日
發(fā)明者毛惠敏, 曾代兵 申請人:中興通訊股份有限公司