專利名稱：具有恒定偏移的運(yùn)算放大器和包括這種運(yùn)算放大器的設(shè)備的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及運(yùn)算放大器和系統(tǒng)，諸如基于其上的LCD源極驅(qū)動器。
液晶顯示器(LCD)的液晶(LC)通常利用交變的驅(qū)動電壓驅(qū)動，該電壓被稱為LC電壓，其峰間電壓由傳輸電壓曲線10限定，如

圖1所示。在此圖中，描繪了透明度與LC電壓的對比。所述交變的LC電壓用來避免LC的退化。為了獲得期望的灰度，各正電壓峰值11和負(fù)電壓峰值12之間的距離被保持為恒定的電壓電平，稱為VCOM。在圖1中，施加到LC的電壓由兩個箭頭11和12表示，第一個箭頭11指向正LC電壓方向，第二個箭頭12指向負(fù)LC電壓方向。
LC上的LC電壓遭遇兩個不同的誤差差動誤差，其可能造成可見的暗淡線條；共模誤差，通常造成閃爍。
圖2顯示了在LCD的源極驅(qū)動器中對于給定的偏移，可能發(fā)生的四“對”LC電壓的最壞情況。因為峰值13和14都到達(dá)各自的最大偏移17，所以輸出N具有正的2*offset(偏移)的差動誤差，因為峰值15和16都達(dá)到各自的最小偏移18，所以輸出N+1具有負(fù)的差動誤差-2*offset。如果第一條線N由YN驅(qū)動而第二條線N+1由YN+1驅(qū)動，則兩條相鄰的LC線N和N+1之間的總的差動誤差是YN_DIFF_ERR-YN+1_DIFF_ERR＝4*offset (1)因為驅(qū)動電壓13到16的平均值等于VCOM，所以對于這兩個輸出YN和YN+1來說公共電壓誤差是0。
輸出N+1和N+3不具有任何差動誤差。施加到LC上的驅(qū)動電壓21、22的差等于兩個目標(biāo)電壓的差，但是它們具有公共電壓誤差25。驅(qū)動電壓23、24的差等于兩個目標(biāo)電壓的差，但是它們具有公共電壓誤差26。輸出N+2具有值為offset的正的公共誤差25，輸出N+3具有值為-offset的負(fù)的公共誤差。兩個公共電壓誤差25和26之間的差為YN_COMM_ERR-YN+1_COMM_ERR＝2*offset (2)對于給定偏移，最大差動誤差電壓是最大共模誤差的兩倍。
LC對于差動電壓遠(yuǎn)比對共模誤差敏感，所以需要一種能夠提供精確的差動LC電壓的驅(qū)動系統(tǒng)。
如上所述，液晶(LC)需要利用具有低差動模式誤差的交變LC電壓驅(qū)動。減小差動模式誤差的一種非常簡單的方法是在P和N側(cè)都利用相同的緩沖器驅(qū)動LC。在理想情況下，所述緩沖器將具有一個偏移，而沿著輸出范圍這差不多是恒定的。LC上的電壓降ΔV是ΔV＝VgammaP+VOffset-(VgammaN+VOffset)＝VgammaP-VgammaN(3)從等式(3)可以推導(dǎo)出，因為項+VOffset-VOffset等于0，消除了對緩沖區(qū)偏移的依賴。這個策略已經(jīng)實施在具有軌對軌(rail-to-rail)運(yùn)算放大器的6比特驅(qū)動器中。該方法的缺點(diǎn)在于接近軌道，則源極驅(qū)動器的兩個輸入偶對(doublet)之一的輸入級關(guān)斷，帶來甚至更大的差動誤差。在6比特驅(qū)動器上，接近軌道的比特寬度相當(dāng)大。如果所述額外誤差不超過比特寬度的1/3，LCD屏幕上將不會有可見影響。
對于8比特裝置情況徹底改變。在灰度系數(shù)(gamma)曲線(參看圖1)的任何部分，比特寬度將小4倍。對于這樣的8比特裝置，傳統(tǒng)的軌對軌運(yùn)算放大器的精度是不夠的。
圖3示出了標(biāo)準(zhǔn)的軌對軌放大器30。該圖示出了一個公共的軌對軌輸入級30，其由兩個晶體管偶對組成。第一個晶體管偶對包括兩個PMOS晶體管M3、M4，第二個晶體管偶對包括兩個NMOS晶體管M1、M2。利用負(fù)的和正的輸入端子32、33，輸入級31具有差動輸入。兩個晶體管偶對的輸出連接到軌對軌放大器30的第二級34。在圖3的右邊，示出了兩個晶體管偶對的動態(tài)范圍?？梢钥闯?，只有在中間范圍35中，兩個晶體管偶對都可操作。示出的飽和電壓Vsat是正常工作的電流源所需的電壓降。VgsNMOS和VgsPMOS是NMOS和PMOS晶體管的柵極-源極電壓。
當(dāng)所有裝置可操作時，軌對軌放大器30中呈現(xiàn)的總的偏移是VoffTOT=VoffP+VoffN+12K---(4)]]>其中K是當(dāng)兩個晶體管偶對之一關(guān)斷時，第二級34對偏移的貢獻(xiàn)。在等式(4)中還認(rèn)為GmIST_STAGE＝GmNMOS+GmPMOS，且GmNMOS＝GmPMOS。在這個等式和后面的等式中，下標(biāo)N或NMOS指的是NMOS晶體管，下標(biāo)P或PMOS指的是PMOS晶體管。
如果輸入級31的互補(bǔ)晶體管偶對之一關(guān)斷，第2級34對偏移的貢獻(xiàn)加倍，因為輸入跨導(dǎo)GmIST_STAGE減半。當(dāng)輸入級31的晶體管偶對之一關(guān)斷并且GmNMOS≠GmPMOS時，如果當(dāng)PMOS晶體管M1、M2關(guān)斷時第二級34對偏移的貢獻(xiàn)是K，則當(dāng)NMOS晶體管M3、M4關(guān)斷時，總的偏移是VoffTOT=VoffP+KGmNGmP---(5)]]>現(xiàn)在可以計算最大差動誤差ΔerrΔerr=VoffP+KGmNGmP-(VoffN+K)=VoffP-VoffN+K(GmNGmP-1)---(6)]]>當(dāng)兩個輸入MOS晶體管都工作時，如果GmN＝GmP，VoffN＝VoffP，則差動誤差是0。當(dāng)VoffNMOS＝-VoffPMOS，GmN≠GmP時，該誤差最大，為ΔerrMAX=2VoffP+K|GmNGmP-1|---(7)]]>如結(jié)合圖3所描述的當(dāng)前技術(shù)的源極驅(qū)動器，并非被設(shè)計為提供所需的精確的差動LC電壓。例如，源極驅(qū)動器中使用的常規(guī)放大器，不提供整個輸入范圍上恒定的偏移。
因而本發(fā)明的目的是改善驅(qū)動器，使得它們在整個輸入范圍上具有恒定的偏移。
本發(fā)明的另一個目的是提供比常規(guī)放大器更適合用在液晶顯示器中的放大器。
特別地，本發(fā)明涉及一種實質(zhì)上避免了由于當(dāng)前技術(shù)的局限性和缺點(diǎn)而引起的問題的LCD源極驅(qū)動器。
利用這里描述和聲明的本發(fā)明，減輕或消除了已知系統(tǒng)中如上所述的這些缺點(diǎn)。
權(quán)利要求1中要求保護(hù)依照本發(fā)明的一種設(shè)備。
權(quán)利要求2到9要求保護(hù)各種有利的實施例。
權(quán)利要求10中要求保護(hù)依照本發(fā)明的另一種設(shè)備。
權(quán)利要求11到13要求保護(hù)各種有利的設(shè)備。
在隨后的說明中將闡述本發(fā)明另外的特點(diǎn)和優(yōu)勢，并且一部分特點(diǎn)和優(yōu)勢從所述描述中將清晰可見。
參考后面的說明，結(jié)合附圖，提及了對于本發(fā)明的更詳細(xì)的說明和其另外的目的和優(yōu)勢。
圖1示出了LCD顯示器中使用的典型的傳輸電壓曲線。
圖2示出了在LCD顯示器的源極驅(qū)動器中可能存在的驅(qū)動電壓的四種最差情況。
圖3是LCD顯示器中是使用的常規(guī)的軌對軌輸入級的框圖。
圖4是常規(guī)LCD顯示器的框圖。
圖5a是依照本發(fā)明的軌對軌輸入級的示意性框圖，其中使用了PMOS晶體管偶對。
圖5b是依照本發(fā)明的軌對軌輸入級的示意性框圖，其中使用了NMOS晶體管偶對。
圖6是依照本發(fā)明的另一個實施例的示意性框圖。
圖7是圖6示出的實施例的示意性框圖。
圖8是依照本發(fā)明的源極驅(qū)動器的一部分的示意性框圖。
圖9是依照本發(fā)明的控制信號生成器的示意性框圖。
在說明本發(fā)明的詳細(xì)實施例之前，先說明LCD系統(tǒng)的典型框圖。
圖4示出了LCD系統(tǒng)的典型框圖。使用低電壓差動信令(LVDS)作為主計算機(jī)(圖4中未示出)和面板模塊40之間的接口。LVDS接收機(jī)的功能41通常集成在面板定時控制器42中。減小振蕩差動信令(RSDS)總線43位于作為傳輸電路的面板定時控制器42(TCON)和作為接收電路的源極驅(qū)動器庫44之間。RSDS是NationalSemiconductor Corporation(國家半導(dǎo)體公司)的商標(biāo)。RSDS總線43通常是差動總線，其是8對寬加一個時鐘對，并且可能具有多點(diǎn)總線配置。源極驅(qū)動器庫44包括多個RSDS源極驅(qū)動器44.1。通常，源極驅(qū)動器庫44的每個源極驅(qū)動器44.1通過提供模擬輸出信號，服務(wù)顯示器面板46的n列電極(例如，n＝384或480)。在本例中，每個源極驅(qū)動器44.1只服務(wù)n＝4列電極。存在一個柵極驅(qū)動器陣列45，包括柵極驅(qū)動器45.1的陣列。面板46的若干行由這些柵極驅(qū)動器45.1中的任何一個驅(qū)動。柵極驅(qū)動器45.1被順序激活以便一次開啟一行像素，允許逐次將所述列上驅(qū)動的模擬電壓施加到每一行像素。面板46可以是例如具有640像素寬度和480像素線(行)的TFT-LCD面板。源極驅(qū)動器44.1具有使用經(jīng)由RSDS總線43接收的差動時鐘信號(CLK+和CLK-)的接口，以便選通視頻數(shù)據(jù)。
TFT-LCD源極驅(qū)動器44.1是向LCD像素列施加LC電壓的電路。參考圖4解釋了TFT-LCD源極驅(qū)動器44.1的這個功能。數(shù)字視頻信號被輸入TFT-LCD源極驅(qū)動器44.1。在構(gòu)成顯示裝置40的有效矩陣類型的液晶顯示器面板46中，在N×M矩陣中形成了源極線路O1到ON和柵極線路L1到LM。在所述線路的每個交點(diǎn)，設(shè)置一個薄膜晶體管。在圖4中沒有示出所述薄膜晶體管。源極線路O1到ON的電壓通過薄膜晶體管有選擇地施加到像素電極P。由半導(dǎo)體集成電路形成的柵極驅(qū)動器45.1將柵極信號輸送到柵極線路L1到LM。在水平掃描階段，源極驅(qū)動器44.1提供根據(jù)經(jīng)由差動總線43接收的視頻數(shù)據(jù)而產(chǎn)生的交變LC電壓(也稱為參考電壓)。換句話說，源極驅(qū)動器是向LCD像素陣列提供視頻信號的電路。
依照本發(fā)明，提供在差動輸入信號的整個范圍內(nèi)具有恒定的偏移的電路。
在下面的章節(jié)中，介紹依照本發(fā)明的、具有軌對軌的輸入級并且在整個輸入級上具有恒定的偏移的運(yùn)算放大器。與當(dāng)前技術(shù)系統(tǒng)類似，所述輸入級包括兩個晶體管偶對。依照本發(fā)明，對于給定的輸入信號，只使用需要的晶體管偶對。如果輸入信號接近接地，則只使用PMOS晶體管偶對；如果輸入信號接近供應(yīng)電壓VCC，則只使用NMOS晶體管偶對。根據(jù)本發(fā)明，未使用的(空閑的)晶體管偶對被保持在活動狀態(tài)。如此做的目的是保持空閑晶體管偶對的跨導(dǎo)(Gm)總是恒定，并且與使用的晶體管偶對的跨導(dǎo)的值相等。對于源極驅(qū)動器，依照本發(fā)明的一種可能解決方案如下對于正的灰度系數(shù)數(shù)據(jù)，使用NMOS晶體管偶對，對于負(fù)的灰度系數(shù)數(shù)據(jù)，使用PMOS晶體管偶對。通過以這種方式使用輸入級，只有當(dāng)NMOS晶體管偶對的跨導(dǎo)和PMOS晶體管偶對的跨導(dǎo)相同，也就是說GmNMOS＝GmPMOS的時候，偏移保持恒定。
圖5a和5b示出了如何利用軌對軌輸入級50獲得恒定的偏移。
根據(jù)CMOS技術(shù)，所述設(shè)備包括多個NMOS和PMOS類型的MOS晶體管。在附圖和說明中，NMOS晶體管被設(shè)計為具有詞頭N，PMOS晶體管被設(shè)計為具有詞頭P。
在圖5a和5b中描繪了依照本發(fā)明的第一設(shè)備。在這些圖中，描繪了源極驅(qū)動器的輸入級50。輸入級50包括NMOS晶體管偶對N1、N2，其具有用于接收模擬輸入信號In+、In-的第一差動輸入端52.1、53.1。輸入級50還包括PMOS晶體管偶對P3、P4，其具有用于接收模擬輸入信號In+、In-的第二差動輸入端52.2、53.2。為了能夠?qū)⑤斎胄盘朓n+、In-引導(dǎo)到第一晶體管偶對N1、N2或第二晶體管偶對P3、P4，使用有選擇地將模擬輸入信號In+、In-引導(dǎo)到第一差動輸入端52.1、53.1或第二差動輸入端52.2、53.2的開關(guān)裝置。使用開關(guān)信號，優(yōu)選的是數(shù)字開關(guān)信號，控制所述開關(guān)功能。為簡明起見，在圖5a和5b中沒有繪出開關(guān)裝置。有關(guān)開關(guān)裝置的更多細(xì)節(jié)將結(jié)合圖6給出。
圖5a示出了差動輸入信號In+、In-被引導(dǎo)到PMOS晶體管偶對P3、P4的情況，圖5b示出了差動輸入信號In+、In-被引導(dǎo)到NMOS晶體管偶對N1、N2的情況。四個晶體管N1、N2、P3、P4的漏極55.1到55.4連接到第二級54。第二級54通常包括一個放大器。為了確保NMOS晶體管偶對的跨導(dǎo)GmNMOS和PMOS晶體管偶對的跨導(dǎo)GmPMOS相同，不管正的灰度系數(shù)數(shù)據(jù)或負(fù)的灰度系數(shù)數(shù)據(jù)都施加到差動輸入端52.1、52.2、53.1、53.2上，并且空閑的晶體管偶對即未使用的晶體管偶對保持活動狀態(tài)。換句話說，當(dāng)?shù)谝粋€晶體管偶對處理輸入信號的時候，另一個晶體管偶對的跨導(dǎo)保持恒定。
使用本發(fā)明的任何放大器的精確性取決于晶體管偶對N1、N2和P3、P4的GmNMOS和GmPMOS匹配得如何。下面描述了在處理擴(kuò)散的過程中哪些參數(shù)能夠影響Gm精確率。Gm可以利用下面的公式計算Gm=2μCOXWLID---(8)]]>兩個Gm之間的比值GmPMOSGmNMOS=2μPCOXWPLPID2μNCOXWNLNID=μPWPLPμNWNLN=μPμNWPLPWNLN---(10)]]>COX和ID相同。如果為了簡明起見假定晶體管在W和L上的幾何誤差很小(通常輸入晶體管相當(dāng)大)，那么誤差的主要來源是在NMOS和PMOS的移動性上展開的過程，所述晶體管或多或少相互獨(dú)立。
所述移動性相對于典型值可以在+/-15％的范圍內(nèi)變化。因此前面的比率將等于
0.86=0.851.15≤GmPMOSGmNMOS≤1.150.85=1.16---(11)]]>在所述Gm不相等的情況下，偏移不會保持恒定。可以計算第一級51和第二級54的貢獻(xiàn)是多大。可以開始計算第一級51對偏移的貢獻(xiàn)。
對于正的灰度系數(shù)曲線，所述偏移將等于Voff1ST_P=VoffN+VoffPGmPMOSGmNMOS---(12)]]>對于負(fù)的灰度系數(shù)曲線，所述偏移將等于Voff1ST_N=VoffP+VoffNGmNMOSGmPMOS---(13)]]>如果對于正的灰度系數(shù)曲線第二級54對偏移的貢獻(xiàn)是Voff2ND_P＝K，那么對于負(fù)的灰度系數(shù)曲線貢獻(xiàn)是Voff2ND_N=KGmPMOSGmNMOS---(14)]]>差動誤差是當(dāng)驅(qū)動正的灰度系數(shù)曲線的值時和驅(qū)動負(fù)的灰度系數(shù)曲線的值時所述偏移之間的差Δerr＝Voff1ST_N+Voff2ND_N-(Voff1ST_P+Voff2ND_P) (15)如果在表達(dá)式(15)中插入之前在等式(14)中計算的內(nèi)容，則獲得Δerr=VoffP(1-GmPMOSGmNMOS)+VoffN(GmNMOSGmPMOS-1)+K(GmPMOSGmNMOS-1)---(16)]]>如果|GmNMOSGmPMOS-1|<<1,]]>那么|GmNMOSGmPMOS-1|≅|1-GmPMOSGmNPMOS|,]]>所以前面的等式(16)變?yōu)?amp;Delta;err=|1-GmPMOSGmNMOS|(VoffP+VoffN+K)=|1-GmPMOSGmNMOS|VoffTOT---(17)]]>結(jié)果最大差動誤差將是第二級54的運(yùn)算放大器的最大偏移的大約15％。還存在一個不明顯的優(yōu)點(diǎn)。如果仔細(xì)觀察差動誤差的最終表達(dá)式(17)
表達(dá)式(18)由兩個因子組成，一個因子主要取決于移動性，另一因子取決于隨機(jī)偏移，因而主要取決于表面上呈現(xiàn)的雜質(zhì)和兩個晶體管偶對的晶體管氧化物內(nèi)的雜質(zhì)。這兩個因子在統(tǒng)計學(xué)上彼此獨(dú)立，因而誤差的產(chǎn)生是單個事件的概率的積。
利用實際例子很容易解釋這一點(diǎn)。可以看出0.86≤GmPGmN≤1.16---(19)]]>基于最大偏移總量是VoffTOT＝30mV，且所述給定的值是4σ的假設(shè)，最大差動誤差將是Δerr＝±0.15·30＝±4.5mV (20)因為兩個因子彼此獨(dú)立，這個事件的發(fā)生將是概率的乘積，因而是8σ的值。這有助于增加在當(dāng)前和未來IC中多次出現(xiàn)的輸入級的收益。
從以上等式能夠推導(dǎo)出依照本發(fā)明的系統(tǒng)的差動誤差(如等式(18)所示)明顯小于當(dāng)前技術(shù)系統(tǒng)的最大差動誤差(如等式(7)所示)。
圖6中描繪了另一個實施例。在該圖中，顯示的設(shè)備包括折疊式柵地陰地放大器(cascode)的軌對軌輸入級61和包括軌對軌輸出級放大器的第二級64。為了更好地說明圖6中的輸出級放大器，請參考下面的文獻(xiàn)de Langen K.J.等在IEEE的期刊Solid-State Circuit的第29卷，即1998年第10期上第1482-1496頁發(fā)表的“CompactLow-Voltage Power-Efficient Operational Amplifier Cells forVLSI”。
輸入級61包括NMOS晶體管偶對N1、N2，其具有接收輸入信號IN+、IN-的第一差動輸入端62.1、63.1。輸入級61還包括PMOS晶體管偶對P3、P4，其具有接收輸入信號IN+、IN-的第二差動輸入端62.2、63.2。晶體管P7、P8、P9和N11、N12、NN13實現(xiàn)所述的折疊式柵地陰地放大器輸入級61。晶體管對P9、N11用作固定偏流的電壓源，所述偏流是折疊分支中(P7到N11和P8到N12)和在兩個晶體管對P3、P4和N1、N2中通過P5和P6的偏流。第二級64是由晶體管P10、N14、P16、N15組成的AB類輸出級。晶體管P10和N14作為電壓電平移位器，用于適當(dāng)?shù)仄脙蓚€輸出晶體管P16和N15的柵極以便控制它們的穩(wěn)定態(tài)偏流。
為了能夠?qū)⒛M輸入信號IN+、IN-引導(dǎo)到第一晶體管偶對N1、N2或第二晶體管偶對P3、P4，使用有選擇地將模擬輸入信號引導(dǎo)到第一差動輸入端62.1、33.1或第二差動輸入端62.2、63.2的開關(guān)裝置。由施加到輸入端65.1、65.2的開關(guān)信號(優(yōu)選地是數(shù)字開關(guān)信號)控制所述開關(guān)功能。在本例中，開關(guān)信號有兩個狀態(tài)，Φ或Φ。開關(guān)裝置包括八個開關(guān)S1到S8?？梢杂镁w管實現(xiàn)所述八個開關(guān)S1到S8。如果施加開關(guān)信號Φ，則開關(guān)S1、S3、S5和S7閉合，而S2、S4、S6和S8保持開路。如果向開關(guān)S2、S4、S6和S8施加信號Φ，則這些開關(guān)閉合并且開關(guān)S1、S3、S5和S7打開。也就是說，如果Φ有效，PMOS晶體管偶對P3、P4處理輸入信號IN+、IN-。同時，NMOS晶體管偶對N1、N2保持活動狀態(tài)，因為第一差動輸入端63.1、62.1被連接到參考電壓REF_HIGH(在節(jié)點(diǎn)66.1可用)。如果Φ有效，NMOS晶體管偶對N1、N2處理輸入信號IN+、IN。同時，PMOS晶體管偶對P3、P4保持活動狀態(tài)，因為第二差動輸入端63.2、62.2被連接到參考電壓REF_LOW。所述參考電壓REF_LOW在節(jié)點(diǎn)66.2可用。
正的電源導(dǎo)軌可以是例如VDD，負(fù)的電源導(dǎo)軌可以是例如VSS。設(shè)備的輸出OUT經(jīng)由反饋環(huán)路68和開關(guān)S1、S2被連接回負(fù)的差動輸入端子61.2、62.2，這取決于相位Φ和Φ。
如圖7所示，圖6的設(shè)備70可以被簡化。它包括差動輸入IN+、IN-和輸出OUT。在輸出OUT和負(fù)的輸入IN-之間存在反饋環(huán)路68。輸入級61以放大器64中的矩形框表示。在該圖中還可見的是相位輸入端65.1、65.2。施加到這些相位輸入端65.1、65.2的控制信號控制輸入級61中的晶體管偶對的操作。
圖8中示意性示出了具有n個設(shè)備70的源極驅(qū)動器庫80的一部分。差動輸入信號IN1+、IN2+、IN3+到INn+和IN1-、IN2-、IN3-到INn-被提供給n個設(shè)備70的差動輸入端。經(jīng)由總線81接收所述差動輸入信號。該總線81例如可以同圖4中的總線43相同。這些差動信號用來控制LCD顯示屏的各列。每個設(shè)備70包括以三角形表示的放大器64和以三角形中的矩形框表示的輸入級61。輸入級61具有兩個晶體管偶對(圖8中不可見)，其可替換地處理差動輸入信號。如圖8所示，控制信號Φ和Φ施加到設(shè)備70的各端子。取決于這些控制信號的狀態(tài)，差動輸入信號被引導(dǎo)到輸入級的NMOS晶體管偶對或PMOS晶體管偶對。為了使空閑的晶體管偶對保持活動狀態(tài)，經(jīng)由兩條電源線66.1、66.2向輸入級61提供兩個參考電壓REF_HIGH和REF_LOW。
如圖9所示，依照本發(fā)明的設(shè)備可以包括控制信號發(fā)生器90?？刂菩盘柊l(fā)生器90經(jīng)由總線91接收數(shù)據(jù)。所述數(shù)據(jù)例如由顯示器控制器發(fā)送。總線91可以與圖4中的總線43相同。設(shè)備90包括生成兩個相位信號Φ和Φ的邏輯電路。這些相位信號被提供給n個設(shè)備70。
如同上面所解釋的，以及從圖中推斷的，本發(fā)明提供一種設(shè)備，其中輸入級的晶體管偶對都不允許關(guān)斷。當(dāng)差動輸入信號由兩個晶體管偶對之一處理的時候，令稱為空閑晶體管偶對的另一個晶體管偶對保持活動狀態(tài)?？臻e晶體管偶對暫時連接到相應(yīng)的參考電壓(HIGH_REF或LOW_REF)，并且另一個晶體管偶對暫時連接到差動輸入端。
本發(fā)明能夠在整個輸入/輸出范圍內(nèi)提供恒定的偏移。一種本發(fā)明的設(shè)備提供高精確度的差動電壓。
依照本發(fā)明的設(shè)備很適合用在例如薄膜晶體管液晶顯示器(TFT_LCD)的源極驅(qū)動器中，因為這些驅(qū)動器為了驅(qū)動平板顯示以避免可見缺陷或假象而要求高精度的差動電壓。
發(fā)明電路很適合用在利用當(dāng)前(VGA和UXGA)和未來的解決方案的顯示應(yīng)用的源極驅(qū)動器中。
應(yīng)理解，為簡明起見，在獨(dú)立實施例的上下文中描述的本發(fā)明的各種特征在單個實施例的組合中也予以提供。相反，為簡潔起見，在單個實施例的上下文中描述的本發(fā)明的各種特征也可以分別提供或以任何合適的子組合的形式提供。
在附圖和說明書中以已經(jīng)闡述了本發(fā)明的優(yōu)選實施例，盡管使用了特定的術(shù)語，但是如此給出的描述使用了普遍性術(shù)語，是說明性而不是限制性的。
權(quán)利要求
1.包括輸入級(50；61)的設(shè)備(80)，所述輸入級具有NMOS晶體管偶對(N1、N2)，其具有用于接收輸入信號的第一差動輸入端(52.1、53.1；62.1、63.1)；PMOS晶體管偶對(P3、P4)，其具有用于接收輸入信號的第二差動輸入端(52.2、53.2；62.2、63.2)；開關(guān)裝置，用于接收模擬輸入信號和有選擇地將模擬輸入信號引導(dǎo)到所述第一差動輸入端(52.1、53.1；62.1、63.1)或第二差動輸入端(52.2、53.2；62.2、63.2)，所述裝置由開關(guān)信號(Φ、Φ)控制，從而令NMOS晶體管偶對(N1、N2)的跨導(dǎo)和PMOS晶體管偶對(P3、P4)的跨導(dǎo)的比值保持恒定。
2.如權(quán)利要求1所述的設(shè)備(80)，其中如果輸入信號具有正的灰度系數(shù)數(shù)據(jù)則所述開關(guān)裝置將輸入信號引導(dǎo)到第一差動輸入端(52.1、53.1；62.1、63.1)，并且如果輸入信號具有負(fù)的灰度系數(shù)數(shù)據(jù)則開關(guān)裝置將輸入信號引導(dǎo)到第二差動輸入端(52.2、53.2；62.2、63.2)。
3.如權(quán)利要求1或2所述的設(shè)備，其中NMOS晶體管偶對(N1、N2)包括兩個NMOS晶體管，每個晶體管具有一個柵極，因而兩個NMOS晶體管中第一個的柵極可連接到第一輸入節(jié)點(diǎn)(IN+)，兩個NMOS晶體管中第二個的柵極可以連接到第二輸入節(jié)點(diǎn)(IN-)；PMOS晶體管偶對(P3、P4)包括兩個PMOS晶體管，每個晶體管具有一個柵極，因而兩個PMOS晶體管中第一個的柵極可連接到第一輸入節(jié)點(diǎn)(IN+)，兩個PMOS晶體管中第二個的柵極可以連接到第二輸入節(jié)點(diǎn)(IN-)。
4.如權(quán)利要求3所述的設(shè)備，其中兩個NMOS晶體管中第一個的柵極可連接到利用第一參考電壓(HIGH_REF)偏置的第一參考節(jié)點(diǎn)(66.1)，兩個NMOS晶體管中第二個的柵極可連接到利用第二參考電壓(LOW_HIGH)偏置的第一參考節(jié)點(diǎn)(66.1)；兩個PMOS晶體管中第一個的柵極可連接到利用第二參考電壓(HIGH_LOW)偏置的第二參考節(jié)點(diǎn)(66.2)，兩個PMOS晶體管中第二個的柵極可連接到第二參考節(jié)點(diǎn)(66.2)。
5.如權(quán)利要求1所述的設(shè)備，其中所述輸入級(50；61)是軌對軌輸入極。
6.如權(quán)利要求1所述的設(shè)備，其中所述開關(guān)裝置包括多個開關(guān)(S1到S8)，以便有選擇地將輸入信號引導(dǎo)到所述第一差動輸入端(52.1、53.1；62.1、63.1)或所述第二差動輸入端(52.2、53.2；62.2、63.2)。
7.如權(quán)利要求1或2所述的設(shè)備，其中所述開關(guān)信號(Φ、Φ)是數(shù)字開關(guān)信號。
8.如權(quán)利要求1到4中任何一個所述的設(shè)備，其中晶體管用作開關(guān)(S1到S8)。
9.如權(quán)利要求1或2所述的設(shè)備，其中NMOS晶體管偶對(N1、N2)和PMOS晶體管偶對(P3、P4)是折疊式柵地陰地放大器的軌對軌輸入級(61)的一部分，其中所述折疊式柵地陰地放大器的軌對軌輸入級(61)連接到包括軌對軌輸出級放大器的第二級(64)。
10.包括具有多個依照前述權(quán)利要求之一的設(shè)備的源極驅(qū)動器庫(80)并且還包括用于接收輸入信號的總線(43；91)的設(shè)備。
11.如權(quán)利要求10所述的設(shè)備，進(jìn)一步包括柵極驅(qū)動器庫(45)和LCD面板(46)。
12.如權(quán)利要求10或11所述的設(shè)備，進(jìn)一步包括用于產(chǎn)生開關(guān)信號(Φ、Φ)的控制信號發(fā)生器(90)。
13.如權(quán)利要求10、11或12所述的設(shè)備是面板模塊(40)的一部分。
全文摘要
一種設(shè)備(80)包括輸入級(61)，所述輸入級具有一個NMOS晶體管偶對和一個PMOS晶體管偶對，所述NMOS晶體管偶對具有用于接收輸入信號的第一差動輸入端，所述PMOS晶體管偶對具有用于接收輸入信號的第二差動輸入端。所述設(shè)備(80)還包括用于接收模擬輸入信號和將其有選擇地引導(dǎo)到所述第一差動輸入端和第二差動輸入端的開關(guān)裝置。該裝置在某種意義上由開關(guān)信號(Φ文檔編號H03F3/45GK1820411SQ200480019734
公開日2006年8月16日 申請日期2004年6月30日 優(yōu)先權(quán)日2003年7月10日
發(fā)明者A·米拉內(nèi)西 申請人:皇家飛利浦電子股份有限公司