專利名稱：欠壓檢測器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明一般地涉及電源電壓監(jiān)視，并且具體地說，涉及一種連續(xù)監(jiān)視電源電壓的電路，并且更具體地說，涉及一種在電源電壓超過預(yù)定閾值時提供輸出信號的電源電壓監(jiān)視電路。
背景技術(shù)：
在電子電路設(shè)計時常常必須確保電路的特定部分以已知狀態(tài)開始工作。某些類型的電路常常不能正常工作，除非電源電壓大于一定的臨界電壓。監(jiān)視模擬電源電壓并且確定該電壓是否足以讓相關(guān)電路可靠工作的電路通常被稱為“欠壓檢測器(brown-out detector)”。
當(dāng)涉及到電池供電的設(shè)備時，確定電源電壓是否達(dá)到充足的水平可能是尤其重要的。在電池供電的環(huán)境中，還希望所采用的任何監(jiān)視電路利用盡可能少的電力。另外，無論工作溫度如何，監(jiān)視電路都應(yīng)該可靠地在預(yù)定閾值電壓處起作用。
還希望監(jiān)視電路對工藝變化做出可預(yù)測地響應(yīng)。在許多應(yīng)用中，實際上希望監(jiān)視電路的工作隨著特定的工藝參數(shù)而改變，這尤其是因為工藝變化實際上能夠影響電子電路的性能規(guī)格，尤其是在考慮工作電源電壓時。
在美國專利No.6,239,630中描述了一種被設(shè)計為感測電源電壓并對此做出響應(yīng)的通電復(fù)位電路。該專利描述的通電復(fù)位電路使用全CMOS電路來在電路的電源電壓低時發(fā)出復(fù)位信號，然后在電源電壓比參考電壓至少超過PFET和NFET閾值電壓中的較大值時終止復(fù)位信號。該電路的核心是二極管接法的雙極型晶體管，其建立了參考電壓。這種方法的缺點是閾值電壓水平是工藝相關(guān)且溫度相關(guān)的，并且在希望進(jìn)行低功率工作時，必然要求使用大電阻器。
在美國專利No 5,959,477中描述了一種精確通電復(fù)位電路。該參考文獻(xiàn)針對對溫度和工藝變化相對不敏感的電路。雖然利用雙極型晶體管的基極-發(fā)射極結(jié)，并且已知VBE具有負(fù)的溫度系數(shù)，但是改變電阻比以及器件形狀因子來補(bǔ)償溫度變化，以得到對溫度和工藝變化具有最小靈敏度的電路。然而，在構(gòu)建這種電路時所使用的BiCMOS工藝實現(xiàn)起來是昂貴的，并且在這種實施方式中也需要電阻器。
因此，需要這樣一種欠壓檢測器電路在大的溫度范圍內(nèi)對溫度變化相對不敏感，在工藝成本以及節(jié)省有價值的集成電路面積方面是經(jīng)濟(jì)的，并且對工藝變化表現(xiàn)出可預(yù)測且良好的響應(yīng)。

發(fā)明內(nèi)容
本發(fā)明的欠壓檢測器滿足了這些以及其他需要，本發(fā)明的欠壓檢測器連續(xù)監(jiān)視電源電壓，并且當(dāng)所監(jiān)視的電源電壓超過預(yù)定閾值電壓時，提供轉(zhuǎn)變?yōu)檫壿嫺郀顟B(tài)的輸出信號。
根據(jù)本發(fā)明的一個方面，在相對于地測量的電源電壓超過預(yù)定閾值電壓時提供輸出信號的電源電壓監(jiān)視電路包括相對于地的第一電壓參考，所述第一電壓參考正比于絕對溫度變化；相對于所述電源電壓的第二電壓參考，所述第二電壓參考與絕對溫度相反變化；以及比較器，所述第一電壓參考耦合到所述比較器的一個輸入，并且所述第二電壓參考耦合到另一輸入，從而當(dāng)所述電源電壓超過預(yù)定閾值電壓時，所述比較器的輸出改變狀態(tài)，其中所述預(yù)定閾值電壓相對獨(dú)立于絕對溫度。
在本發(fā)明的一種形式中，相對于地的所述第一電壓參考包括與電流源串連連接的二極管接法NMOS晶體管。優(yōu)選地，所述二極管接法的NMOS晶體管的源極耦合到地，并且所述電流源耦合在所述電源電壓與所述二極管接法的NMOS晶體管的漏極之間。
在本發(fā)明的另一種形式中，相對于所述電源電壓的所述第二電壓參考包括襯底雙極型晶體管，其基極耦合到電流源。優(yōu)選地，所述襯底雙極型晶體管包括襯底PNP晶體管。所述襯底PNP晶體管的β一般不大于5，并且可以低至2或3。所述襯底PNP晶體管的發(fā)射極耦合到所述電源電壓，所述襯底PNP晶體管的集電極耦合到地，并且所述電流源耦合在所述襯底PNP晶體管的基極與地之間。
在本發(fā)明的另一種形式中，優(yōu)選地，所述第一電壓參考中的所述二極管接法的NMOS晶體管的漏極耦合到所述比較器的非反相輸入，而所述第二電壓參考中的所述襯底PNP晶體管的基極耦合到所述比較器的反相輸入。所述第一電壓參考具有正的溫度系數(shù)，該溫度系數(shù)近似等于所述第二電壓參考的負(fù)溫度系數(shù)的大小。所述比較器是具有NMOS輸入晶體管對的雙級比較器。。
在本發(fā)明的另一種形式中，在所述第一電壓參考與所述比較器之間插入滯后電路，所述滯后電路包括電流宿(current sink)，所述電流宿在預(yù)定觸發(fā)電壓處從所述二極管接法的NMOS晶體管轉(zhuǎn)移電流。
根據(jù)本發(fā)明的另一方面，在相對于地測量的電源電壓超過預(yù)定閾值電壓時提供輸出信號的電源電壓監(jiān)視電路包括相對于地的第一電壓參考，所述第一電壓參考正比于絕對溫度變化，其中相對于地的所述第一電壓參考包括與電流源串連連接的二極管接法的NMOS晶體管；以及相對于所述電源電壓的第二電壓參考，所述第二電壓參考與絕對溫度相反變化，其中相對于所述電源電壓的所述第二電壓參考包括襯底雙極型晶體管，其基極耦合到電流源。
具有NMOS輸入晶體管對的雙級比較器的非反相輸入耦合到所述第一電壓參考中的所述二極管接法的NMOS晶體管的漏極，并且其反相輸入耦合到所述第二電壓參考中的所述襯底PNP晶體管的基極，從而當(dāng)所述電源電壓超過預(yù)定閾值電壓時，所述比較器的輸出改變狀態(tài)。所述第一電壓參考具有正的溫度系數(shù)，該溫度系數(shù)近似等于所述第二電壓參考的負(fù)溫度系數(shù)的大小，從而所述預(yù)定閾值電壓相對獨(dú)立于絕對溫度。
在相對于地測量的電源電壓超過預(yù)定閾值電壓時提供輸出信號的電源電壓監(jiān)視電路的替代實施例包括相對于地的第一電壓參考，所述第一電壓參考與絕對溫度相反變化；以及相對于所述電源電壓的第二電壓參考，所述第二電壓參考正比于絕對溫度變化。所述第一電壓參考耦合到比較器的一個輸入，并且所述第二電壓參考耦合到所述比較器的另一輸入，從而當(dāng)所述電源電壓超過預(yù)定閾值電壓時，所述比較器的輸出改變狀態(tài)，其中所述預(yù)定閾值電壓相對獨(dú)立于絕對溫度。
從下面的描述和附圖中，本發(fā)明的其他目的、特征和優(yōu)點將變得清楚起來。


圖1是根據(jù)本發(fā)明的欠壓檢測器的簡化方框圖；圖2示意性地示出了根據(jù)本發(fā)明一個實施例的啟動電路、偏置電流生成器、以及PTAT電壓參考；圖3圖示了根據(jù)本發(fā)明一個實施例的PTAT電壓參考、滯后電路、以及比較器；圖4是根據(jù)本發(fā)明一個實施例的比較器和CTAT電壓參考的示意圖；圖5示出了圖2～4中所示的電路的優(yōu)選連接；以及圖6以方框圖的形式示出了本發(fā)明的替代實施例。
具體實施例方式
這里描述與現(xiàn)有技術(shù)相比具有顯著優(yōu)點的欠壓檢測器。下面參考圖1對本發(fā)明進(jìn)行稍微的定性介紹，其中圖1是根據(jù)本發(fā)明的欠壓檢測器的簡化方框圖，標(biāo)號100一般性地示出了欠壓比較器。
整個電路100包括第一部分101，第一部分101提供相對于地的電壓參考，該電壓參考正比于絕對溫度。換句話說，電壓參考是PTAT(正比于絕對溫度)。該第一參考電路包括二極管接法的NMOS晶體管105以及值等于Ibias的電流源104。電流值Ibias粗略地不隨絕對溫度變化，或者是ZTAT(相對于絕對溫度零變化)。Ibias并不嚴(yán)格地必定是ZTAT，但是使Ibias隨溫度保持相對恒定確實也使得功耗隨溫度保持相對恒定。
NMOS晶體管105(處于強(qiáng)反轉(zhuǎn)狀態(tài))的柵源電壓Vgs可以如下表示
Vgs=Vt+2·Idμ0·Cox·WL]]>其中，Vt代表閾值電壓，μ0是載流子遷移率，Id是器件的漏極電流，并且W/L是溝道寬長比(形狀因子)。根號下的表達(dá)式可以簡化為Vc(電流攜帶分量)，得到如下的表達(dá)式Vgs＝Vt+VcVt以大約等于2.3mV(毫伏)每度C的速度隨溫度下降。遷移率μ0也隨溫度下降。這意味著Vc隨溫度增加。這樣，如果通過按比例縮放W/L來固定Id，則可以調(diào)節(jié)二極管接法的Vgs的溫度變化——可以使之隨溫度增加、保持恒定或者隨溫度降低。在這種情形中，使Vgs具有正的溫度系數(shù)。
電路100的第二部分103提供相對于Vdd的電壓參考，其相對于絕對溫度相反變化。這樣，第二電路部分103提供的參考是CTAT(與絕對溫度互補(bǔ))。該第二電路部分103被實現(xiàn)為襯底PNP晶體管110。
作為實際的方式，只能接入該器件110的基極和發(fā)射極。應(yīng)該清楚，如果電源電壓足夠高，則比較器106的負(fù)端108被鉗位到比電源電壓低大約一個二極管壓降。比較器106及其相關(guān)輸出信號109形成電路100的第三部分102。
襯底PNP 110的Vbe(基極-發(fā)射極電壓)具有負(fù)的溫度系數(shù)。β在從-40至+85度C的范圍中以因子2增加，但是這對Vbe的增加僅僅貢獻(xiàn)大約18mV。這樣，比較器106的負(fù)輸入可以被特征化為電源電壓的電平移動版本。
因為可以使第一電路部分101中NMOS器件105的正溫度系數(shù)與第二電路部分103的襯底PNP 110的相關(guān)負(fù)溫度系數(shù)抵消，所以電路100可以有效地工作。這意味著，在電路100的模擬電源電壓或Avdd從零伏掃描到其正常工作電勢時，在某一電壓處，比較器106的負(fù)輸入108將上升到比較器106的正輸入107處的電壓之上，并且比較器106在其輸出109處將不再指示欠壓狀態(tài)。該觸發(fā)電平相對于溫度是相對不變的。然而，該觸發(fā)電平將隨著集成電路布圖和工藝參數(shù)改變。
實際上，偏置電流Ibias由圖2所示的偏置電流電路202提供。偏置電路202主動啟動。該電路202中所示的所有器件除了NMOS FET MN9203和MN10 204(2.5伏器件)之外都是五伏器件。
MN9 203和MN10 204的支線(leg)是電路202的主支線。MN9 203和MN10 204都工作于亞閾值工作區(qū)。以10∶1的因子相對于MN10 204來按比例縮放MN9 203。這種縮放在處于三極管區(qū)的MN0 205兩端創(chuàng)建ΔVgs-MN0 205充當(dāng)電阻器。ΔVgs正比于絕對溫度變化(換句話說，是PTAT)。穩(wěn)定的環(huán)路電流由ΔVgs/R給出，其中R是MN0205所表現(xiàn)出的電阻。
R=1β·(vbias_internal-Vt)]]>β的溫度依賴性由遷移率決定R=μ·Cox·WL]]>并且遷移率的溫度依賴性已知如下μ∝T-3/2其中，T是絕對溫度。這樣，ΔVgs/R可以如下表示ΔVgsR=ΔVgs·β·(Vgs-Vt)]]>ΔVgsR=ΔVgs·β·Vc]]>ΔVgsR=ΔVgs·μ·2·Id·Cox·WL]]>ΔVgs和μ1/2各自的變化已知如下ΔVgs∝Tμ∝T-3/4]]>∴ΔVgs·μ∝T1/4]]>現(xiàn)在繼續(xù)描述偏置電路202，MN1 206是共基共射(cascode)器件。MN1 206保護(hù)MN9 203的漏極電壓不高于2.5伏。注意，“柵極”節(jié)點207不需要這種保護(hù)，因為其總是確保低于2.5伏。這一事實在低Vdd條件下工作期間有用。還有助于電源抑制。
MP4 208和MN2 209用來設(shè)置共基共射電壓cascl 211。MP7 212和MP5 213形成偏置電路核心的其他部分。該電流鏡迫使兩條支線中的電流相等。嚴(yán)格來說這并不正確，因為漏極電壓X和柵極節(jié)點207處的電壓在電源電壓改變時差別很大。然而，該電路的主要目的之一是低壓工作，由此避免了共基共射。
MN0 205的柵極與vbias_internal 214(與Vdd相反)掛鉤。微調(diào)MN4 210的W/L，以改變vbias_internal節(jié)點214的溫度系數(shù)。對W/L的這種調(diào)節(jié)具有將偏置電流的溫度變化減小到一定程度的效果。大多數(shù)鏡像器件工作于強(qiáng)反轉(zhuǎn)工作區(qū)，以確保電流鏡中的電流復(fù)制準(zhǔn)確。
MN5 215、MN40 216以及MP8 217形成啟動電路201。它們的工作如下。如果MN19 105中沒有電流流動，則節(jié)點Vref 218將保持為0伏。這意味著MN5 215將截止。因此，啟動節(jié)點219將較高。這意味著MN40 216將從二極管接法的MP7 212中吸入電流。該動作使偏置電路202離開零電流條件。一旦電路啟動，則節(jié)點Vref 218將上升到比地高出二極管壓降。這導(dǎo)通了MN5 215，MN5 215將下拉啟動節(jié)點219，并且截止MN40 216。MP8 217充當(dāng)弱上拉器件。
如前所述，NM19 105和MP3 104用來提供相對于地的電壓參考，該電壓參考是PTAT的。圖3還是圖示了該參考電路101。圖3還示出了提供所希望的滯后的電路301。電路包括MN38 302和MN39 303，以對觸發(fā)點的閾值提供一定滯后。通過將MN19 105的W/L(MOS晶體管形狀因子)按比例縮放到非常小，使Vref 218是PTAT。
當(dāng)滯后電路301通過其觸發(fā)點時，MN39 303被導(dǎo)通。這從MN19 105中移走30nA(納安)。這種電流轉(zhuǎn)移具有使Vref 218降低-175mV的效果，由此提供滯后。MN39 303在導(dǎo)通時的電阻至多是數(shù)千歐的量級，這樣其兩端的壓降可以忽略。
如上所述，圖4中更詳細(xì)地圖示的電路部分103被設(shè)計來提供相對于Vdd的CTAT電壓參考。MN18 111和QP3 110分別是襯底PNP晶體管和電流源。MP15 401、MN14 402以及MN18 111必須生成QP3 110的偏置宿電流。
此外，需要強(qiáng)調(diào)，在小幾何尺寸CMOS工藝中(例如，本發(fā)明所考慮的0.25微米工藝)，襯底PNP(例如QP3 110)的β通常是2或3，并且在從-40至+85的溫度C范圍中以因子2改變。這是有利的，因為在這種情況中只有120nA(納安)左右通過QP3 110的集電極流入襯底。從該電路中應(yīng)該清楚，節(jié)點“vdd_level_shift”403是相對于Vdd的CTAT電壓。當(dāng)然，例如使用較大幾何尺寸制造的襯底雙極型晶體管可以具有20或30的β。對于本欠壓檢測器的應(yīng)用而言，大β是不利的。但是，如前所述，對諸如0.25或0.18微米的細(xì)線幾何尺寸而言，β通常很低，并且本發(fā)明的欠壓檢測器非常適于這些工藝。
如圖3和4所示，從偏置電路202對比較器102(上面進(jìn)行了簡單描述)進(jìn)行偏置。比較器102基本上是簡單的二級比較器。本領(lǐng)域的技術(shù)人員可能想知道在這一應(yīng)用中為什么采用NMOS輸入對(包括MN34 304和MN35 305)。當(dāng)考慮輸入情形時，原因就相當(dāng)清楚了。基本上，施加于比較器102的反相輸入108的電壓“vdd_level_shift”403將比Avdd(在這種情形中被監(jiān)視的模擬電源電壓)低二極管壓降。構(gòu)成比較器102的非反相輸入107的MN35 305的柵極的輸入是二極管接法的NMOS晶體管MN19 105。如前所述，該二極管接法的NMOS晶體管MN19 105工作于強(qiáng)反轉(zhuǎn)狀態(tài)，并且其電壓隨著溫度一般從大約1.2到1.4伏變化。這樣，NMOS輸入對顯然是合適的，因為輸入信號通常大于1伏。適當(dāng)?shù)匕幢壤s放MP38 306，以最小化比較器102的偏移?？梢灶A(yù)料，如此按比例縮放該電路中的器件，從而MN34和MN35在偏移方面占主要地位。
圖5提供了上述電路的優(yōu)選連接的示意性概觀。啟動電路201確保偏置電流生成器202正確地從其初始零電流條件啟動。偏置電流生成器202在整個互連的電路系統(tǒng)中提供溫度穩(wěn)定的偏置電流，但是尤其是PTAT電壓參考101和CTAT電壓參考103。
圖6是本發(fā)明替代實施例的簡化方框圖，其中標(biāo)號600一般性地示出了該實施例。該替代電路600以提供相對于地的CTAT電壓的第一部分601為特征。利用襯底PNP晶體管605來實現(xiàn)CTAT電壓。偏置電流源Ibias604可以是ZTAT。當(dāng)然，這不是嚴(yán)格必需的，但是確實趨向于使功耗隨溫度保持恒定。CTAT電壓耦合到比較器606的負(fù)端607。
電路600的第二部分603提供相對于Vdd的PTAT電壓。通過以與前面對圖1的NMOS晶體管105所述的大多相同的方式來按比例縮放PMOS器件610的長寬比W/L，使PMOS晶體管610的Vgs為PTAT。得到的PTAT電壓耦合到比較器606的正端608。
如此按比例縮放PTAT電壓，以使CTAT和PTAT電壓的和隨溫度保持恒定。結(jié)果，在預(yù)定Vdd電平處，當(dāng)正端607處的電壓大于負(fù)端608處的電壓時，確定了比較器606的BROWNOUT輸出信號609。由于PTAT和CTAT電壓的和隨溫度是恒定電壓，所以Vdd電平的觸發(fā)點將隨溫度保持相對恒定。
這里已經(jīng)描述了與現(xiàn)有技術(shù)相比具有顯著優(yōu)點的欠壓檢測器。本領(lǐng)域的技術(shù)人員應(yīng)該認(rèn)識到，在不脫離本發(fā)明的精神和范圍的前提下可以做出修改。因此，除了所附權(quán)利要求所必需的之外，本發(fā)明不應(yīng)受到限制。
權(quán)利要求
1.一種電源電壓監(jiān)視電路，當(dāng)相對于地測量的電源電壓超過預(yù)定閾值電壓時，所述監(jiān)視電路提供輸出信號，所述監(jiān)視電路包括相對于地的第一電壓參考，所述第一電壓參考正比于絕對溫度變化；相對于所述電源電壓的第二電壓參考，所述第二電壓參考與絕對溫度相反變化；以及比較器，所述第一電壓參考耦合到所述比較器的一個輸入，并且所述第二電壓參考耦合到另一輸入，從而當(dāng)所述電源電壓超過預(yù)定閾值電壓時，所述比較器的輸出改變狀態(tài)，其中所述預(yù)定閾值電壓相對獨(dú)立于絕對溫度。
2.如權(quán)利要求1所述的電源電壓監(jiān)視電路，其中相對于地的所述第一電壓參考包括與電流源串聯(lián)的二極管接法的NMOS晶體管。
3.如權(quán)利要求2所述的電源電壓監(jiān)視電路，其中所述二極管接法的NMOS晶體管的源極耦合到地，并且所述電流源耦合在所述電源電壓與所述二極管接法的NMOS晶體管的漏極之間。
4.如前述權(quán)利要求中任一項所述的電源電壓監(jiān)視電路，其中相對于所述電源電壓的所述第二電壓參考包括襯底雙極型晶體管，其基極耦合到電流源。
5.如權(quán)利要求4所述的電源電壓監(jiān)視電路，其中所述襯底雙極型晶體管包括襯底PNP晶體管。
6.如權(quán)利要求5所述的電源電壓監(jiān)視電路，其中所述襯底PNP晶體管的β不大于5。
7.如權(quán)利要求5或6所述的電源電壓監(jiān)視電路，其中所述襯底PNP晶體管的發(fā)射極耦合到所述電源電壓，所述襯底PNP晶體管的集電極耦合到地，并且所述電流源耦合在所述襯底PNP晶體管的基極與地之間。
8.如權(quán)利要求3至7中任一項所述的電源電壓監(jiān)視電路，其中所述二極管接法的NMOS晶體管的漏極耦合到所述比較器的非反相輸入。
9.如權(quán)利要求5至8中任一項所述的電源電壓監(jiān)視電路，其中所述襯底PNP晶體管的基極耦合到所述比較器的反相輸入。
10.如前述權(quán)利要求中任一項所述的電源電壓監(jiān)視電路，其中所述第一電壓參考具有正的溫度系數(shù)，該溫度系數(shù)近似等于所述第二電壓參考的負(fù)溫度系數(shù)的大小。
11.如前述權(quán)利要求中任一項所述的電源電壓監(jiān)視電路，其中所述比較器是具有NMOS輸入晶體管對的雙級比較器。
12.如權(quán)利要求2至11中任一項所述的電源電壓監(jiān)視電路，還包括插入在所述第一電壓參考與所述比較器之間的滯后電路，所述滯后電路包括電流宿，所述電流宿在預(yù)定觸發(fā)電壓處從所述二極管接法的NMOS晶體管轉(zhuǎn)移電流。
13.一種電源電壓監(jiān)視電路，當(dāng)相對于地測量的電源電壓超過預(yù)定閾值電壓時，所述監(jiān)視電路提供輸出信號，所述監(jiān)視電路包括相對于地的第一電壓參考，所述第一電壓參考正比于絕對溫度變化，其中相對于地的所述第一電壓參考包括與電流源串聯(lián)的二極管接法的NMOS晶體管；相對于所述電源電壓的第二電壓參考，所述第二電壓參考與絕對溫度相反變化，其中相對于所述電源電壓的所述第二電壓參考包括襯底雙極型晶體管，其基極耦合到電流源；以及具有NMOS輸入晶體管對的雙級比較器，其中所述第一電壓參考中的所述二極管接法的NMOS晶體管的漏極耦合到所述比較器的非反相輸入，并且所述第二電壓參考中的所述襯底PNP晶體管的基極耦合到所述比較器的反相輸入，從而當(dāng)所述電源電壓超過預(yù)定閾值電壓時，所述比較器的輸出改變狀態(tài)；其中所述第一電壓參考具有正的溫度系數(shù)，該溫度系數(shù)近似等于所述第二電壓參考的負(fù)溫度系數(shù)的大小，從而所述預(yù)定閾值電壓相對獨(dú)立于絕對溫度。
14.如權(quán)利要求13所述的電源電壓監(jiān)視電路，其中所述第一電壓參考中的所述二極管接法的NMOS晶體管的源極耦合到地，并且所述電流源耦合在所述電源電壓與所述二極管接法的NMOS晶體管的漏極之間。
15.如權(quán)利要求13或14所述的電源電壓監(jiān)視電路，其中所述第二電壓參考中的所述襯底雙極型晶體管包括襯底PNP晶體管。
16.如權(quán)利要求15所述的電源電壓監(jiān)視電路，其中所述襯底PNP晶體管的β不大于5。
17.如權(quán)利要求15或16所述的電源電壓監(jiān)視電路，其中所述襯底PNP晶體管的發(fā)射極耦合到所述電源電壓，所述襯底PNP晶體管的集電極耦合到地，并且所述電流源耦合在所述襯底PNP晶體管的基極與地之間。
18.如權(quán)利要求13至17中任一項所述的電源電壓監(jiān)視電路，還包括插入在所述第一電壓參考與所述比較器之間的滯后電路，所述滯后電路包括電流宿，所述電流宿在預(yù)定觸發(fā)電壓處從所述二極管接法的NMOS晶體管轉(zhuǎn)移電流。
19.一種電源電壓監(jiān)視電路，當(dāng)相對于地測量的電源電壓超過預(yù)定閾值電壓時，所述監(jiān)視電路提供輸出信號，所述監(jiān)視電路包括相對于地的第一電壓參考，所述第一電壓參考正比于絕對溫度變化，其中相對于地的所述第一電壓參考包括與電流源串聯(lián)的二極管接法的NMOS晶體管；相對于所述電源電壓的第二電壓參考，所述第二電壓參考與絕對溫度相反變化，其中相對于所述電源電壓的所述第二電壓參考包括襯底雙極型晶體管，其基極耦合到電流源；具有NMOS輸入晶體管對的雙級比較器，其中所述第一電壓參考中的所述二極管接法的NMOS晶體管的漏極耦合到所述比較器的非反相輸入，并且所述第二電壓參考中的所述襯底PNP晶體管的基極耦合到所述比較器的反相輸入，從而當(dāng)所述電源電壓超過預(yù)定閾值電壓時，所述比較器的輸出改變狀態(tài)；以及插入在所述第一電壓參考與所述比較器之間的滯后電路，所述滯后電路包括電流宿，所述電流宿在預(yù)定觸發(fā)電壓處從所述二極管接法的NMOS晶體管轉(zhuǎn)移電流；其中所述第一電壓參考具有正的溫度系數(shù)，該溫度系數(shù)近似等于所述第二電壓參考的負(fù)溫度系數(shù)的大小，從而所述預(yù)定閾值電壓相對獨(dú)立于絕對溫度。
20.如權(quán)利要求19所述的電源電壓監(jiān)視電路，其中所述第一電壓參考中的所述二極管接法的NMOS晶體管的源極耦合到地，并且所述電流源耦合在所述電源電壓與所述二極管接法的NMOS晶體管的漏極之間。
21.如權(quán)利要求19或20所述的電源電壓監(jiān)視電路，其中所述第二電壓參考中的所述襯底雙極型晶體管包括襯底PNP晶體管。
22.如權(quán)利要求21所述的電源電壓監(jiān)視電路，其中所述襯底PNP晶體管的β不大于5。
23.如權(quán)利要求21或22所述的電源電壓監(jiān)視電路，其中所述襯底PNP晶體管的發(fā)射極耦合到所述電源電壓，所述襯底PNP晶體管的集電極耦合到地，并且所述電流源耦合在所述襯底PNP晶體管的基極與地之間。
24.一種電源電壓監(jiān)視電路，當(dāng)相對于地測量的電源電壓超過預(yù)定閾值電壓時，所述監(jiān)視電路提供輸出信號，所述監(jiān)視電路包括相對于地的第一電壓參考，所述第一電壓參考與絕對溫度相反變化；相對于所述電源電壓的第二電壓參考，所述第二電壓參考正比于絕對溫度變化；以及比較器，所述第一電壓參考耦合到所述比較器的一個輸入，并且所述第二電壓參考耦合到另一輸入，從而當(dāng)所述電源電壓超過預(yù)定閾值電壓時，所述比較器的輸出改變狀態(tài)，其中所述預(yù)定閾值電壓相對獨(dú)立于絕對溫度。
全文摘要
一種欠壓檢測器連續(xù)監(jiān)視電源電壓，并且當(dāng)所監(jiān)視的電源電壓超過預(yù)定閾值時，提供轉(zhuǎn)變?yōu)檫壿嫺郀顟B(tài)的輸出信號。本發(fā)明的一個實施例包括相對于地的第一電壓參考，第一電壓參考正比于絕對溫度變化；相對于電源電壓的第二電壓參考，第二電壓參考與絕對溫度相反變化；以及比較器，第一電壓參考耦合到比較器的一個輸入，并且第二電壓參考耦合到另一輸入，從而當(dāng)電源電壓超過預(yù)定閾值電壓時，比較器的輸出改變狀態(tài)，其中預(yù)定閾值電壓相對獨(dú)立于絕對溫度。該電路還可以如此配置第一電壓參考與絕對溫度相反變化，而第二電壓參考正比于絕對溫度變化。
文檔編號H03K17/22GK1799197SQ200480015200
公開日2006年7月5日 申請日期2004年5月19日 優(yōu)先權(quán)日2003年6月2日
發(fā)明者戴維·P·格賓斯 申請人:阿納洛格裝置公司