專利名稱：一種硅微壓電式傳感器芯片及其制備方法
技術(shù)領(lǐng)域：
本發(fā)明涉及硅微壓電傳感器領(lǐng)域，特別涉及一種硅微壓電傳感器芯片及其制備方法。
背景技術(shù)：
硅微壓電傳感器由硅芯片部分和外圍電路部分組成，其中硅芯片部分由硅基片及其上的穿孔背板、支撐隔離墻、壓電層/Si3N4或多晶硅復(fù)合彎曲振動(dòng)膜、金屬電極組成?，F(xiàn)今一般硅微壓電傳感器的振動(dòng)膜均為方形的，如“Silicon SubminiatureMicrophones with Organic Piezoelectric Layers”，Ralf Schellin等，以及“PiezoelectricCantilever Microphone and Microspeaker”，Seung S.Lee等文中所述的，由于已知的工藝中，在釋放犧牲層時(shí)存在著腐蝕的各向異性，所以，只能產(chǎn)生方形孔的背板，比如低溫的二氧化硅，從硅片背面的體刻蝕只能產(chǎn)生方形孔的背板，即復(fù)合壓電振動(dòng)膜支撐墻都是方形的。這樣，在振動(dòng)膜和硅基底呈方形的情況下，振動(dòng)膜的應(yīng)力較大，尤其是在尖角處的應(yīng)力更大，產(chǎn)生應(yīng)力集中，進(jìn)而導(dǎo)致傳感器的靈敏度下降乃至?xí)r效破裂。這樣形成的方形膜自然降低了微傳感器的靈敏度和成品率。為此就需要尋求克服這種缺陷的辦法。

發(fā)明內(nèi)容
本發(fā)明的目的在于現(xiàn)有傳感器制備工藝中由于振動(dòng)膜在尖角處的應(yīng)力集中，造成了傳感器靈敏度較低以及振動(dòng)膜破裂所引起的成品率降低，為了克服現(xiàn)有中的傳感器芯片及制備工藝的存在的以上缺點(diǎn)，提出一種具有圓形壓電層/Si3N4或多晶硅復(fù)合彎曲振動(dòng)膜的硅微壓電式傳感器芯片及其制備方法。
本發(fā)明的目的是這樣實(shí)現(xiàn)的本發(fā)明提供的硅微壓電傳感器芯片，包括一n型硅基片1；該n型硅基片1正面和反面分別淀積一層氮化硅基膜層2和一層氮化硅掩膜層9，所述硅基片1中心有體刻蝕時(shí)形成的上小下大的方錐形孔，所述氮化硅基膜層2中心設(shè)有孔21，所述氮化硅掩膜層9中心有與n型硅基片1反面方孔相同尺寸的方孔91；所述氮化硅基膜層2上表面上有氮化硅或多晶硅振動(dòng)膜4，以及依次制備在所述氮化硅振動(dòng)膜4上表面上的下電極5；制備在下電極5上表面上的壓電膜6；光刻腐蝕在壓電膜6上表面上的低溫氧化硅膜保護(hù)層7；和制備在所述低溫氧化硅膜保護(hù)層7上表面上的上電極8；所述壓電膜6、振動(dòng)膜4、低溫氧化硅膜保護(hù)層7和上電極8的形狀均為圓形；所述的孔21為圓孔，具有圓形孔(21)的基膜厚度為0.2～2μm，其直徑大于等于或小于n型硅基片1正面方孔的對(duì)角線；所述振動(dòng)膜4與壓電膜6形成圓形壓電膜/氮化硅膜或多晶硅膜復(fù)合彎曲振動(dòng)膜。
所述的壓電膜為氧化鋅壓電膜、鋯鈦酸鉛壓電膜、鈣鈦礦型壓電膜、鐵電材料壓電膜或有機(jī)壓電膜。所述的壓電膜層6的厚度為0.2～2μm。
所述的振動(dòng)膜為氮化硅振動(dòng)膜或多晶硅振動(dòng)膜，厚度為0.2～3μm。
本發(fā)明提供的硅微壓電傳感器芯片的制備方法，包括以下步驟1)清洗n型硅基片1先分別用酸性清洗液和堿性清洗液清洗n型硅基片1，之后再用去離子水沖洗干凈；2)在n型硅基片1的正、反表面上，利用低壓化學(xué)氣相沉積設(shè)備分別淀積厚度為0.2～2μm的氮化硅基膜層2和厚度為0.2～2μm的氮化硅掩膜層9；3)制備易腐蝕犧牲層3在所述氮化硅基膜層2表面上涂正性光刻膠，光刻曝光，形成圓形犧牲層倒膜光刻圖形；再利用高密度等離子刻蝕機(jī)光刻所述氮化硅膜2，所使用的腐蝕氣體為六氟化硫，形成圓形犧牲層倒模；去除殘余光刻膠；在氮化硅膜2及犧牲層倒模內(nèi)制備厚度為0.2～2μm易腐蝕犧牲層；再在其上涂正性光刻膠，光刻曝光，形成犧牲層光刻圖形；并用腐蝕液腐蝕，形成所需要的犧牲層圖形3；去除殘余光刻膠，完成易腐蝕犧牲層制備；4)使用低壓化學(xué)氣相沉積設(shè)備在易腐蝕犧牲層3及所述氮化硅膜2的表面上淀積厚度為0.2～3μm氮化硅或多晶硅振動(dòng)膜4；5)制備下電極5
在氮化硅振動(dòng)膜4上，利用真空蒸鍍?cè)O(shè)備或磁控濺射設(shè)備制備0.01～0.1μm厚度的Cr或Ti層和0.05～0.5μm厚度的Au或Pt層，以形成下電極復(fù)合層；并利用正反刻技術(shù)形成下電極5；完成下電極5的制備；6)制備壓電膜6在下電極5的表面上制備厚度為0.2～2μm壓電膜；在壓電膜的表面上涂正性光刻膠，光刻曝光，形成壓電膜光刻圖形；用腐蝕液腐蝕壓電膜，形成所需圖形的壓電膜6，去除殘余光刻膠，完成壓電膜6制備；7)制備上電極8在壓電膜6的表面上，利用等離子輔助化學(xué)氣相沉淀裝置淀積厚度為0.01～0.5μm壓電膜保護(hù)層；在膜保護(hù)層表面上涂正性光刻膠，光刻曝光，形成保護(hù)層光刻圖形；利用高寬度等離子刻蝕機(jī)進(jìn)行光刻腐蝕，腐蝕氣體為六氟化硫，形成保護(hù)層圖形；去除殘余光刻膠，完成壓電膜6的低溫氧化硅膜保護(hù)層7的制備；在低溫氧化硅膜保護(hù)層7表面上涂光刻膠，光刻曝光，形成上電極反圖形；再依次真空蒸鍍或磁控濺射0.01～0.1μm厚度的Cr或Ti層和0.05～0.5μm厚度的Au或Pt層，以形成金屬?gòu)?fù)合膜層；用丙酮去光刻膠，完成上電極8的制備；8)在硅基片1的反面的氮化硅掩膜層9的表面上涂正性光刻膠，利用雙面曝光機(jī)進(jìn)行雙面曝光，在氮化硅掩膜層9上形成體刻蝕掩膜光刻圖形，并利用高寬度等離子刻蝕機(jī)進(jìn)行刻蝕在背面形成體刻蝕掩膜；去除殘余光刻膠，完成體刻蝕掩膜制備；用體刻蝕夾具將硅基片1密封固定，放入35％KOH溶液進(jìn)行體刻蝕，刻透硅基片，形成矩形背窗孔；并利用腐蝕液繼續(xù)腐蝕犧牲層3，完成釋放犧牲層，便制備出本發(fā)明的具有圓形壓電膜/氮化硅或多晶硅復(fù)合彎曲振動(dòng)膜的硅微壓電式傳感器芯片。
所述的壓電膜6為氧化鋅壓電膜、鋯鈦酸鉛壓電膜、鈣鈦礦型壓電膜、鐵電材料壓電膜或有機(jī)壓電膜。所述的壓電膜層6的厚度為0.2～2μm。
所述的易腐蝕犧牲層3為氧化鋅犧牲層、磷硅玻璃犧牲層、多孔硅犧牲層、或氧化多孔硅犧牲層。
本發(fā)明在n型硅基片的兩面淀積氮化硅薄膜，通過(guò)對(duì)正面氮化硅的光刻、腐蝕形成犧牲層倒膜光刻圖形，淀積犧牲層并在其上淀積氮化硅或多晶硅振動(dòng)膜，然后在振動(dòng)膜之上先后淀積金屬金下電極、壓電層以及金上電極；對(duì)硅基片背面的氮化硅進(jìn)行光刻、刻蝕，形成體刻蝕所需的氮化硅掩膜。最后體刻蝕并釋放犧牲層，完成傳感器的制備。本發(fā)明的方法制備傳感器具有圓形壓電膜/氮化硅膜或多晶硅膜復(fù)合彎曲振動(dòng)膜，構(gòu)成本發(fā)明的硅微壓電傳感器，并且此傳感器的實(shí)現(xiàn)工藝兼容性好、方便可行。
本發(fā)明中首次采用易腐蝕的材料代替原來(lái)在微機(jī)電領(lǐng)域被廣泛應(yīng)用、較難腐蝕的二氧化硅材料來(lái)作為犧牲層材料。利用易腐蝕材料腐蝕速度快的特點(diǎn)，將圓形的犧牲薄膜很快去除從而形成圓形支撐的隔離層。另外較快的腐蝕速度還減小了以往氫氟酸釋放二氧化硅犧牲層的同時(shí)對(duì)振動(dòng)膜較強(qiáng)的腐蝕。從而減少了振動(dòng)薄膜的腐蝕缺陷，這無(wú)疑將會(huì)明顯提高傳感器的靈敏度和成品率。
本發(fā)明的優(yōu)點(diǎn)在于在傳感器的制備過(guò)程中采用了一種新的工藝方法，通過(guò)利用易腐蝕材料作為犧牲層，制備了圓形結(jié)構(gòu)的復(fù)合壓電彎曲振動(dòng)膜，大大減小了振動(dòng)膜的應(yīng)力不均勻性，避免了由于應(yīng)力過(guò)大而引起的振動(dòng)膜的破裂，大大提高了成品率，并明顯提高了傳感器的靈敏度；另外，由于犧牲層的腐蝕速度較快，減小了以往氫氟酸釋放犧牲層的同時(shí)對(duì)振動(dòng)膜的腐蝕，減少了振動(dòng)膜腐蝕缺陷。


圖1為本發(fā)明硅微壓電傳感器芯片的結(jié)構(gòu)示意圖；圖2為犧牲層倒膜形成后的剖面圖；圖3為犧牲層形成后的剖面示意4是振動(dòng)膜淀積后的剖面示意5是壓電層形成后的剖面示意6是深度體刻蝕后的剖面示意圖具體實(shí)施方式
參照附圖，將詳細(xì)敘述本發(fā)明的實(shí)施方案。
實(shí)施例1，采用本發(fā)明制備方法制備一新型壓電傳感器芯片，其步驟如下1)清洗n型硅基片1先分別用酸性清洗液和堿性清洗液分別清洗n型硅基片1，之后再用去離子水沖洗干凈；2)在n型硅基片1的正、反表面上，利用低壓化學(xué)氣相沉積設(shè)備分別淀積厚度為0.2μm的氮化硅基膜層2和厚度為0.2μm的氮化硅掩膜層9；3)制備氧化鋅犧牲層3
在所述氮化硅基膜層2表面上涂正性光刻膠，光刻曝光，形成圓形犧牲層倒膜光刻圖形；再利用高密度等離子刻蝕機(jī)光刻所述氮化硅基膜層2，所使用的腐蝕氣體SF6，形成圓形氧化鋅犧牲層倒模；去除殘余光刻膠；利用磁控濺射設(shè)備在氮化硅基膜層2及氧化鋅犧牲層倒模內(nèi)濺射厚度為0.2μm氧化鋅層；再在其上涂正性光刻膠，光刻曝光，形成犧牲層光刻圖形；用稀磷酸腐蝕氧化鋅層，形成氧化鋅犧牲層3；去除殘余光刻膠，完成氧化鋅犧牲層制備；4)使用低壓化學(xué)氣相沉積設(shè)備在氧化鋅犧牲層3及所述氮化硅基膜層2的表面上淀積厚度為0.2μm氮化硅彈性振動(dòng)膜4；5)制備下電極5在氮化硅彈性振動(dòng)膜4上，利用真空蒸鍍?cè)O(shè)備依次蒸鍍0.01μm厚度的Cr層和0.05μm厚度的Au層，以形成Cr/Au復(fù)合層；并在Cr/Au復(fù)合層上涂正性光刻膠，光刻曝光，形成下電極光刻圖形；在金、鉻腐蝕液中腐蝕Cr/Au復(fù)合層，形成下電極5；去除殘余光刻膠，完成下電極5的制備；6)制備氧化鋅壓電膜6在下電極5的表面上利用磁控濺射設(shè)備反應(yīng)濺射厚度為0.2μm氧化鋅壓電膜；在氧化鋅壓電膜的表面上涂正性光刻膠，光刻曝光，形成氧化鋅壓電膜光刻圖形；用稀磷酸腐蝕氧化鋅膜，形成氧化鋅壓電膜6，去除殘余光刻膠，完成氧化鋅壓電層6制備；當(dāng)然，也可以根據(jù)需要將壓電膜6制作成鈣鈦礦型壓電膜、鐵電材料壓電膜或有機(jī)壓電膜；至于制作成何種壓電膜屬于本領(lǐng)域的普通技術(shù)人員應(yīng)知應(yīng)會(huì)。
7)制備上電極8在氧化鋅壓電膜6的表面上，利用等離子輔助化學(xué)氣相沉淀裝置淀積厚度為0.5μm氧化鋅膜保護(hù)層；在薄膜保護(hù)層表面上涂正性光刻膠，光刻曝光，形成保護(hù)層光刻圖形；利用ICP光刻腐蝕，腐蝕氣體SF6，形成保護(hù)層圖形7；去除殘余光刻膠，完成氧化鋅膜保護(hù)層7制備；在氧化鋅膜保護(hù)層7表面上涂負(fù)性光刻膠，光刻曝光，形成上電極反圖形；再依次真空蒸鍍0.01μm厚度的Cr層和0.05μm厚度的Au層，以形成Cr/Au復(fù)合膜層；在金、鉻腐蝕液中腐蝕Cr/Au復(fù)合層，去除殘余光刻膠，完成上電極8的制備；8)在硅基片1的反面的氮化硅掩膜層9的表面上涂正性光刻膠，利用雙面曝光機(jī)進(jìn)行雙面曝光，在氮化硅掩膜層9上形成體刻蝕掩膜光刻圖形，并利用ICP進(jìn)行刻蝕在背面形成體刻蝕掩膜；去除殘余光刻膠，完成體刻蝕掩膜制備；
用體刻蝕夾具將硅基片1密封固定，放入35％KOH溶液進(jìn)行體刻蝕，刻透硅基片，形成矩形背窗孔；繼續(xù)在KOH溶液中腐蝕氧化鋅犧牲層3，完成釋放犧牲層，便制做出本發(fā)明的具有圓形ZnO/Si3N4復(fù)合彎曲振動(dòng)膜的硅微壓電式傳感器芯片。
實(shí)施例2，采用本發(fā)明制備方法制備一新型壓電傳感器芯片，其步驟如下1)清洗n型硅基片1先分別用酸性清洗液和堿性清洗液分別清洗n型硅基片1，之后再用去離子水沖洗干凈；2)在n型硅基片1的正、反表面上，利用低壓化學(xué)氣相沉積設(shè)備分別淀積厚度為2μm的氮化硅基膜層2和厚度為2μm的氮化硅掩膜層9；3)制備磷硅玻璃犧牲層3在所述氮化硅基膜層2表面上涂正性光刻膠，光刻曝光，形成圓形犧牲層倒膜光刻圖形；再利用高密度等離子刻蝕機(jī)光刻所述氮化硅基膜層2，所使用的腐蝕氣體SF6，形成圓形犧牲層倒模；去除殘余光刻膠；利用等離子輔助化學(xué)氣相沉淀裝置在氮化硅基膜層2及氧化鋅犧牲層倒模內(nèi)淀積厚度為2μm磷硅玻璃層；再在其上涂正性光刻膠，光刻曝光，形成犧牲層光刻圖形；用緩沖氫氟酸溶液腐蝕磷硅玻璃層，形成犧牲層3；去除殘余光刻膠，完成犧牲層制備；4)使用低壓化學(xué)氣相沉積設(shè)備在犧牲層3及所述氮化硅基膜層2的表面上淀積厚度為3μm氮化硅彈性振動(dòng)膜4；5)制備下電極5在氮化硅彈性振動(dòng)膜4上，利用真空蒸鍍?cè)O(shè)備依次蒸鍍0.1μm厚度的Cr層和0.5μm厚度的Au層，以形成Cr/Au復(fù)合層；并在Cr/Au復(fù)合層上涂正性光刻膠，光刻曝光，形成下電極光刻圖形；在金、鉻腐蝕液中腐蝕Cr/Au復(fù)合層，形成下電極5；去除殘余光刻膠，完成下電極5的制備；6)制備氧化鋅壓電膜6在下電極5的表面上利用磁控濺射設(shè)備反應(yīng)濺射厚度為2μm氧化鋅壓電膜；在氧化鋅壓電膜的表面上涂正性光刻膠，光刻曝光，形成氧化鋅壓電膜光刻圖形；用稀磷酸腐蝕氧化鋅膜，形成氧化鋅壓電膜6，去除殘余光刻膠，完成氧化鋅壓電層6制備；7)制備上電極8
在氧化鋅壓電膜6的表面上，利用等離子輔助化學(xué)氣相沉淀裝置淀積厚度為0.01μm氧化鋅膜保護(hù)層；在膜保護(hù)層表面上涂正性光刻膠，光刻曝光，形成保護(hù)層光刻圖形；利用ICP光刻腐蝕，腐蝕氣體SF6，形成保護(hù)層圖形7；去除殘余光刻膠，完成氧化鋅膜保護(hù)層7制備；在氧化鋅薄膜保護(hù)層7表面上涂負(fù)性光刻膠，光刻曝光，形成上電極反圖形；再依次真空蒸鍍0.1μm厚度的Cr層和0.5μm厚度的Au層，以形成Cr/Au復(fù)合膜層；用丙酮去光刻膠，完成上電極8的制備；8)在硅基片1的反面的氮化硅掩膜層9的表面上涂正性光刻膠，利用雙面曝光機(jī)進(jìn)行雙面曝光，在氮化硅掩膜層9上形成體刻蝕掩膜光刻圖形，并利用ICP進(jìn)行刻蝕在背面形成體刻蝕掩膜；去除殘余光刻膠，完成體刻蝕掩膜制備；用體刻蝕夾具將硅基片1密封固定，放入35％KOH溶液進(jìn)行體刻蝕，刻透硅基片，形成矩形背窗孔；繼續(xù)在緩沖氫氟酸溶液中腐蝕磷硅玻璃犧牲層3，完成釋放犧牲層，便制做出本發(fā)明的具有圓形ZnO/Si3N4復(fù)合彎曲振動(dòng)膜的硅微壓電式傳感器芯片。
實(shí)施例3，采用本發(fā)明制備方法制備一新型壓電傳感器芯片，其步驟如下1)清洗n型硅基片1先分別用酸性清洗液和堿性清洗液清洗n型硅基片1，之后再用去離子水沖洗干凈；2)在n型硅基片1的正、反表面上，利用低壓化學(xué)氣相沉積設(shè)備分別淀積厚度為1μm的氮化硅基膜層2和厚度為1μm的氮化硅掩膜層9；3)制備氧化鋅犧牲層3在所述氮化硅基膜層2表面上涂正性光刻膠，光刻曝光，形成圓形犧牲層倒膜光刻圖形；再利用高密度等離子刻蝕機(jī)光刻所述氮化硅基膜層2，所使用的腐蝕氣體SF6，形成圓形氧化鋅犧牲層倒模；去除殘余光刻膠；利用磁控濺射設(shè)備在氮化硅基膜層2及氧化鋅犧牲層倒模內(nèi)濺射厚度為1μm氧化鋅層；再在其上涂正性光刻膠，光刻曝光，形成犧牲層光刻圖形；用稀磷酸腐蝕氧化鋅層，形成氧化鋅犧牲層3；去除殘余光刻膠，完成氧化鋅犧牲層制備；4)使用低壓化學(xué)氣相沉積設(shè)備在氧化鋅犧牲層3及所述氮化硅基膜層2的表面上淀積厚度為1.5μm氮化硅彈性振動(dòng)膜4；5)制備下電極5
在氮化硅彈性振動(dòng)膜4上，涂正性光刻膠，光刻曝光，形成下電極反圖形；利用磁控濺射設(shè)備依次濺射0.05μm厚度的Ti層和0.25μm厚度的Pt層，以形成Ti/Pt復(fù)合層；用丙酮去光刻膠，完成下電極5的制備；6)制備鋯鈦酸鉛(PZT)壓電膜6在下電極5的表面上利用溶膠-凝膠法制備厚度為1μm鋯鈦酸鉛壓電膜；在鋯鈦酸鉛壓電膜的表面上涂正性光刻膠，光刻曝光，形成壓電膜光刻圖形；用PZT腐蝕液腐蝕PZT膜，形成壓電膜6，去除殘余光刻膠，完成壓電層6制備；7)制備上電極8在壓電膜6的表面上，利用等離子輔助化學(xué)氣相沉淀裝置淀積厚度為0.25μm氧化鋅膜保護(hù)層；在膜保護(hù)層表面上涂正性光刻膠，光刻曝光，形成保護(hù)層光刻圖形；利用ICP光刻腐蝕，腐蝕氣體SF6，形成保護(hù)層圖形7；去除殘余光刻膠，完成壓電膜保護(hù)層7制備；在壓電膜保護(hù)層7表面上涂負(fù)性光刻膠，光刻曝光，形成上電極反圖形；再依次真空蒸鍍0.05μm厚度的Cr層和0.25μm厚度的Au層，以形成Cr/Au復(fù)合膜層；用丙酮去光刻膠，完成上電極8的制備；8)在硅基片1的反面的氮化硅掩膜層9的表面上涂正性光刻膠，利用雙面曝光機(jī)進(jìn)行雙面曝光，在氮化硅掩膜層9上形成體刻蝕掩膜光刻圖形，并利用ICP進(jìn)行刻蝕在背面形成體刻蝕掩膜；去除殘余光刻膠，完成體刻蝕掩膜制備；用體刻蝕夾具將硅基片1密封固定，放入35％KOH溶液進(jìn)行體刻蝕，刻透硅基片，形成矩形背窗孔；繼續(xù)在KOH溶液中腐蝕氧化鋅犧牲層3，完成釋放犧牲層，便制做出本發(fā)明的具有圓形PZT/Si3N4復(fù)合彎曲振動(dòng)膜的硅微壓電式傳感器芯片。
實(shí)施例4，采用本發(fā)明制備方法制備一新型壓電傳感器芯片，其步驟如下1)清洗n型硅基片1先分別用酸性清洗液和堿性清洗液清洗n型硅基片1，之后再用去離子水沖洗干凈；2)在n型硅基片1的正、反表面上，利用低壓化學(xué)氣相沉積設(shè)備分別淀積厚度為1μm的氮化硅基膜層2和厚度為1μm的氮化硅掩膜層9；3)制備磷硅玻璃犧牲層3在所述氮化硅基膜層2表面上涂正性光刻膠，光刻曝光，形成圓形犧牲層倒膜光刻圖形；
再利用高密度等離子刻蝕機(jī)光刻所述氮化硅基膜層2，所使用的腐蝕氣體為六氟化硫(SF6)，形成圓形犧牲層倒模；去除殘余光刻膠；利用等離子輔助化學(xué)氣相沉淀裝置在氮化硅基膜層2及氧化鋅犧牲層倒模內(nèi)淀積厚度為1μm磷硅玻璃層；再在其上涂正性光刻膠，光刻曝光，形成犧牲層光刻圖形；用緩沖氫氟酸溶液腐蝕磷硅玻璃層，形成犧牲層3；去除殘余光刻膠，完成犧牲層制備；4)使用低壓化學(xué)氣相沉積設(shè)備在氧化鋅犧牲層3及所述氮化硅基膜層2的表面上淀積厚度為1μm氮化硅彈性振動(dòng)膜4；5)制備下電極5在氮化硅彈性振動(dòng)膜4上，涂正性光刻膠，光刻曝光，形成下電極反圖形；利用磁控濺射設(shè)備依次濺射0.05μm厚度的Ti層和0.2μm厚度的Pt層，以形成Ti/Pt復(fù)合層；用丙酮去光刻膠，完成下電極5的制備；6)制備鋯鈦酸鉛(PZT)壓電膜6在下電極5的表面上利用溶膠-凝膠法制備厚度為1.5μm鋯鈦酸鉛壓電膜；在鋯鈦酸鉛壓電膜的表面上涂正性光刻膠，光刻曝光，形成壓電膜光刻圖形；用PZT腐蝕液腐蝕PZT膜，形成壓電膜6，去除殘余光刻膠，完成壓電層6制備；7)制備上電極8在壓電膜6的表面上，利用等離子輔助化學(xué)氣相沉淀裝置淀積厚度為0.4μm氧化鋅膜保護(hù)層；在膜保護(hù)層表面上涂正性光刻膠，光刻曝光，形成保護(hù)層光刻圖形；利用高寬度等離子刻蝕機(jī)(ICP)光刻腐蝕，腐蝕氣體為六氟化硫(SF6)，形成保護(hù)層圖形7；去除殘余光刻膠，完成壓電膜保護(hù)層7制備；在壓電膜保護(hù)層7表面上涂負(fù)性光刻膠，光刻曝光，形成上電極反圖形；再依次真空蒸鍍0.05μm厚度的Cr層和0.2μm厚度的Au層，以形成Cr/Au復(fù)合膜層；用丙酮去光刻膠，完成上電極8的制備；8)在硅基片1的反面的氮化硅掩膜層9的表面上涂正性光刻膠，利用雙面曝光機(jī)進(jìn)行雙面曝光，在氮化硅掩膜層9上形成體刻蝕掩膜光刻圖形，并利用ICP進(jìn)行刻蝕在背面形成體刻蝕掩膜；去除殘余光刻膠，完成體刻蝕掩膜制備；用體刻蝕夾具將硅基片1密封固定，放入35％KOH溶液進(jìn)行體刻蝕，刻透硅基片，形成矩形背窗孔；繼續(xù)在緩沖氫氟酸溶液中腐蝕磷硅玻璃犧牲層3，完成釋放犧牲層，便制做出本發(fā)明的具有圓形PZT/Si3N4復(fù)合彎曲振動(dòng)膜的硅微壓電式傳感器芯片。
實(shí)施例5，采用本發(fā)明制備方法制備一新型壓電傳感器芯片，其步驟如下1)清洗n型硅基片1先分別用酸性清洗液和堿性清洗液分別清洗n型硅基片1，之后再用去離子水沖洗干凈；2)在n型硅基片1的正、反表面上，利用低壓化學(xué)氣相沉積設(shè)備分別淀積厚度為0.2μm的氮化硅基膜層2和厚度為0.2μm的氮化硅掩膜層9；3)制備氧化鋅犧牲層3在所述氮化硅基膜層2表面上涂正性光刻膠，光刻曝光，形成圓形犧牲層倒膜光刻圖形；再利用高密度等離子刻蝕機(jī)光刻所述氮化硅基膜層2，所使用的腐蝕氣體SF6，形成圓形氧化鋅犧牲層倒模；去除殘余光刻膠；利用磁控濺射設(shè)備在氮化硅基膜層2及氧化鋅犧牲層倒模內(nèi)濺射厚度為0.2μm氧化鋅層；再在其上涂正性光刻膠，光刻曝光，形成犧牲層光刻圖形；用稀磷酸腐蝕氧化鋅層，形成氧化鋅犧牲層3；去除殘余光刻膠，完成氧化鋅犧牲層制備；4)使用低壓化學(xué)氣相沉積設(shè)備在氧化鋅犧牲層3及所述氮化硅基膜層2的表面上淀積厚度為0.2μm多晶硅彈性振動(dòng)膜4；5)制備下電極5在氮化硅彈性振動(dòng)膜4上，利用真空蒸鍍?cè)O(shè)備依次蒸鍍0.01μm厚度的Cr層和0.05μm厚度的Au層，以形成Cr/Au復(fù)合層；并在Cr/Au復(fù)合層上涂正性光刻膠，光刻曝光，形成下電極光刻圖形；在金、鉻腐蝕液中腐蝕Cr/Au復(fù)合層，形成下電極5；去除殘余光刻膠，完成下電極5的制備；6)制備氧化鋅壓電膜6在下電極5的表面上利用磁控濺射設(shè)備反應(yīng)濺射厚度為0.2μm氧化鋅壓電膜；在氧化鋅壓電膜的表面上涂正性光刻膠，光刻曝光，形成氧化鋅壓電膜光刻圖形；用稀磷酸腐蝕氧化鋅膜，形成氧化鋅壓電膜6，去除殘余光刻膠，完成氧化鋅壓電層6制備；7)制備上電極8在氧化鋅壓電膜6的表面上，利用等離子輔助化學(xué)氣相沉淀裝置淀積厚度為0.5μm氧化鋅膜保護(hù)層；在薄膜保護(hù)層表面上涂正性光刻膠，光刻曝光，形成保護(hù)層光刻圖形；利用ICP光刻腐蝕，腐蝕氣體SF6，形成保護(hù)層圖形7；去除殘余光刻膠，完成氧化鋅膜保護(hù)層7制備；
在氧化鋅膜保護(hù)層7表面上涂負(fù)性光刻膠，光刻曝光，形成上電極反圖形；再依次真空蒸鍍0.01μm厚度的Cr層和0.05μm厚度的Au層，以形成Cr/Au復(fù)合膜層；在金、鉻腐蝕液中腐蝕Cr/Au復(fù)合層，去除殘余光刻膠，完成上電極8的制備；8)在硅基片1的反面的氮化硅掩膜層9的表面上涂正性光刻膠，利用雙面曝光機(jī)進(jìn)行雙面曝光，在氮化硅掩膜層9上形成體刻蝕掩膜光刻圖形，并利用ICP進(jìn)行刻蝕在背面形成體刻蝕掩膜；去除殘余光刻膠，完成體刻蝕掩膜制備；用體刻蝕夾具將硅基片1密封固定，放入35％KOH溶液進(jìn)行體刻蝕，刻透硅基片，形成矩形背窗孔；繼續(xù)在KOH溶液中腐蝕氧化鋅犧牲層3，完成釋放犧牲層，便制做出本發(fā)明的具有圓形ZnO/多晶硅復(fù)合彎曲振動(dòng)膜的硅微壓電式傳感器芯片。
實(shí)施例6，采用本發(fā)明制備方法制備一新型壓電傳感器芯片，其步驟如下1)清洗n型硅基片1先分別用酸性清洗液和堿性清洗液分別清洗n型硅基片1，之后再用去離子水沖洗干凈；2)在n型硅基片1的正、反表面上，利用低壓化學(xué)氣相沉積設(shè)備分別淀積厚度為2μm的氮化硅基膜層2和厚度為2μm的氮化硅掩膜層9；3)制備磷硅玻璃犧牲層3在所述氮化硅基膜層2表面上涂正性光刻膠，光刻曝光，形成圓形犧牲層倒膜光刻圖形；再利用高密度等離子刻蝕機(jī)光刻所述氮化硅基膜層2，所使用的腐蝕氣體SF6，形成圓形犧牲層倒模；去除殘余光刻膠；利用等離子輔助化學(xué)氣相沉淀裝置在氮化硅基膜層2及氧化鋅犧牲層倒模內(nèi)淀積厚度為2μm磷硅玻璃層；再在其上涂正性光刻膠，光刻曝光，形成犧牲層光刻圖形；用緩沖氫氟酸溶液腐蝕磷硅玻璃層，形成犧牲層3；去除殘余光刻膠，完成犧牲層制備；4)使用低壓化學(xué)氣相沉積設(shè)備在犧牲層3及所述氮化硅基膜層2的表面上淀積厚度為3μm多晶硅彈性振動(dòng)膜4；5)制備下電極5在氮化硅彈性振動(dòng)膜4上，利用真空蒸鍍?cè)O(shè)備依次蒸鍍0.1μm厚度的Cr層和0.5μm厚度的Au層，以形成Cr/Au復(fù)合層；并在Cr/Au復(fù)合層上涂正性光刻膠，光刻曝光，形成下電極光刻圖形；在金、鉻腐蝕液中腐蝕Cr/Au復(fù)合層，形成下電極5；去除殘余光刻膠，完成下電極5的制備；
6)制備氧化鋅壓電膜6在下電極5的表面上利用磁控濺射設(shè)備反應(yīng)濺射厚度為2μm氧化鋅壓電膜；在氧化鋅壓電膜的表面上涂正性光刻膠，光刻曝光，形成氧化鋅壓電膜光刻圖形；用稀磷酸腐蝕氧化鋅膜，形成氧化鋅壓電膜6，去除殘余光刻膠，完成氧化鋅壓電層6制備；7)制備上電極8在氧化鋅壓電膜6的表面上，利用等離子輔助化學(xué)氣相沉淀裝置淀積厚度為0.01μm氧化鋅膜保護(hù)層；在膜保護(hù)層表面上涂正性光刻膠，光刻曝光，形成保護(hù)層光刻圖形；利用ICP光刻腐蝕，腐蝕氣體SF6，形成保護(hù)層圖形7；去除殘余光刻膠，完成氧化鋅膜保護(hù)層7制備；在氧化鋅薄膜保護(hù)層7表面上涂負(fù)性光刻膠，光刻曝光，形成上電極反圖形；再依次真空蒸鍍0.1μm厚度的Cr層和0.5μm厚度的Au層，以形成Cr/Au復(fù)合膜層；用丙酮去光刻膠，完成上電極8的制備；8)在硅基片1的反面的氮化硅掩膜層9的表面上涂正性光刻膠，利用雙面曝光機(jī)進(jìn)行雙面曝光，在氮化硅掩膜層9上形成體刻蝕掩膜光刻圖形，并利用ICP進(jìn)行刻蝕在背面形成體刻蝕掩膜；去除殘余光刻膠，完成體刻蝕掩膜制備；用體刻蝕夾具將硅基片1密封固定，放入35％KOH溶液進(jìn)行體刻蝕，刻透硅基片，形成矩形背窗孔；繼續(xù)在緩沖氫氟酸溶液中腐蝕磷硅玻璃犧牲層3，完成釋放犧牲層，便制做出本發(fā)明的具有圓形ZnO/多晶硅復(fù)合彎曲振動(dòng)膜的硅微壓電式傳感器芯片。
實(shí)施例7，采用本發(fā)明制備方法制備一新型壓電傳感器芯片，其步驟如下1)清洗n型硅基片1先分別用酸性清洗液和堿性清洗液清洗n型硅基片1，之后再用去離子水沖洗干凈；2)在n型硅基片1的正、反表面上，利用低壓化學(xué)氣相沉積設(shè)備分別淀積厚度為1μm的氮化硅基膜層2和厚度為1μm的氮化硅掩膜層9；3)制備氧化鋅犧牲層3在所述氮化硅基膜層2表面上涂正性光刻膠，光刻曝光，形成圓形犧牲層倒膜光刻圖形；再利用高密度等離子刻蝕機(jī)光刻所述氮化硅基膜層2，所使用的腐蝕氣體SF6，形成圓形氧化鋅犧牲層倒模；去除殘余光刻膠；
利用磁控濺射設(shè)備在氮化硅基膜層2及氧化鋅犧牲層倒模內(nèi)濺射厚度為1μm氧化鋅層；再在其上涂正性光刻膠，光刻曝光，形成犧牲層光刻圖形；用稀磷酸腐蝕氧化鋅層，形成氧化鋅犧牲層3；去除殘余光刻膠，完成氧化鋅犧牲層制備；4)使用低壓化學(xué)氣相沉積設(shè)備在氧化鋅犧牲層3及所述氮化硅基膜層2的表面上淀積厚度為1.5μm多晶硅彈性振動(dòng)膜4；5)制備下電極5在氮化硅彈性振動(dòng)膜4上，涂正性光刻膠，光刻曝光，形成下電極反圖形；利用磁控濺射設(shè)備依次濺射0.05μm厚度的Ti層和0.25μm厚度的Pt層，以形成Ti/Pt復(fù)合層；用丙酮去光刻膠，完成下電極5的制備；6)制備鋯鈦酸鉛(PZT)壓電膜6在下電極5的表面上利用溶膠-凝膠法制備厚度為1μm鋯鈦酸鉛壓電膜；在鋯鈦酸鉛壓電膜的表面上涂正性光刻膠，光刻曝光，形成壓電膜光刻圖形；用PZT腐蝕液腐蝕PZT膜，形成壓電膜6，去除殘余光刻膠，完成壓電層6制備；7)制備上電極8在壓電膜6的表面上，利用等離子輔助化學(xué)氣相沉淀裝置淀積厚度為0.25μm氧化鋅膜保護(hù)層；在膜保護(hù)層表面上涂正性光刻膠，光刻曝光，形成保護(hù)層光刻圖形；利用ICP光刻腐蝕，腐蝕氣體SF6，形成保護(hù)層圖形7；去除殘余光刻膠，完成壓電膜保護(hù)層7制備；在壓電膜保護(hù)層7表面上涂負(fù)性光刻膠，光刻曝光，形成上電極反圖形；再依次真空蒸鍍0.05μm厚度的Cr層和0.25μm厚度的Au層，以形成Cr/Au復(fù)合膜層；用丙酮去光刻膠，完成上電極8的制備；8)在硅基片1的反面的氮化硅掩膜層9的表面上涂正性光刻膠，利用雙面曝光機(jī)進(jìn)行雙面曝光，在氮化硅掩膜層9上形成體刻蝕掩膜光刻圖形，并利用ICP進(jìn)行刻蝕在背面形成體刻蝕掩膜；去除殘余光刻膠，完成體刻蝕掩膜制備；用體刻蝕夾具將硅基片1密封固定，放入35％KOH溶液進(jìn)行體刻蝕，刻透硅基片，形成矩形背窗孔；繼續(xù)在KOH溶液中腐蝕氧化鋅犧牲層3，完成釋放犧牲層，便制做出本發(fā)明的具有圓形PZT/多晶硅復(fù)合彎曲振動(dòng)膜的硅微壓電式傳感器芯片。
實(shí)施例8，采用本發(fā)明制備方法制備一新型壓電傳感器芯片，其步驟如下1)清洗n型硅基片1
先分別用酸性清洗液和堿性清洗液清洗n型硅基片1，之后再用去離子水沖洗干凈；2)在n型硅基片1的正、反表面上，利用低壓化學(xué)氣相沉積設(shè)備分別淀積厚度為1μm的氮化硅基膜層2和厚度為1μm的氮化硅掩膜層9；3)制備磷硅玻璃犧牲層3在所述氮化硅基膜層2表面上涂正性光刻膠，光刻曝光，形成圓形犧牲層倒膜光刻圖形；再利用高密度等離子刻蝕機(jī)光刻所述氮化硅基膜層2，所使用的腐蝕氣體為六氟化硫(SF6)，形成圓形犧牲層倒模；去除殘余光刻膠；利用等離子輔助化學(xué)氣相沉淀裝置在氮化硅基膜層2及氧化鋅犧牲層倒模內(nèi)淀積厚度為1μm磷硅玻璃層；再在其上涂正性光刻膠，光刻曝光，形成犧牲層光刻圖形；用緩沖氫氟酸溶液腐蝕磷硅玻璃層，形成犧牲層3；去除殘余光刻膠，完成犧牲層制備；4)使用低壓化學(xué)氣相沉積設(shè)備在氧化鋅犧牲層3及所述氮化硅基膜層2的表面上淀積厚度為1μm多晶硅彈性振動(dòng)膜4；5)制備下電極5在氮化硅彈性振動(dòng)膜4上，涂正性光刻膠，光刻曝光，形成下電極反圖形；利用磁控濺射設(shè)備依次濺射0.05μm厚度的Ti層和0.2μm厚度的Pt層，以形成Ti/Pt復(fù)合層；用丙酮去光刻膠，完成下電極5的制備；6)制備鋯鈦酸鉛(PZT)壓電膜6在下電極5的表面上利用溶膠-凝膠法制備厚度為1.5μm鋯鈦酸鉛壓電膜；在鋯鈦酸鉛壓電膜的表面上涂正性光刻膠，光刻曝光，形成壓電膜光刻圖形；用PZT腐蝕液腐蝕PZT膜，形成壓電膜6，去除殘余光刻膠，完成壓電層6制備；7)制備上電極8在壓電膜6的表面上，利用等離子輔助化學(xué)氣相沉淀裝置淀積厚度為0.4μm氧化鋅膜保護(hù)層；在膜保護(hù)層表面上涂正性光刻膠，光刻曝光，形成保護(hù)層光刻圖形；利用高寬度等離子刻蝕機(jī)(ICP)光刻腐蝕，腐蝕氣體為六氟化硫(SF6)，形成保護(hù)層圖形7；去除殘余光刻膠，完成壓電膜保護(hù)層7制備；在壓電膜保護(hù)層7表面上涂負(fù)性光刻膠，光刻曝光，形成上電極反圖形；再依次真空蒸鍍0.05μm厚度的Cr層和0.2μm厚度的Au層，以形成Cr/Au復(fù)合膜層；用丙酮去光刻膠，完成上電極8的制備；
8)在硅基片1的反面的氮化硅掩膜層9的表面上涂正性光刻膠，利用雙面曝光機(jī)進(jìn)行雙面曝光，在氮化硅掩膜層9上形成體刻蝕掩膜光刻圖形，并利用ICP進(jìn)行刻蝕在背面形成體刻蝕掩膜；去除殘余光刻膠，完成體刻蝕掩膜制備；用體刻蝕夾具將硅基片1密封固定，放入35％KOH溶液進(jìn)行體刻蝕，刻透硅基片，形成矩形背窗孔；繼續(xù)在緩沖氫氟酸溶液中腐蝕磷硅玻璃犧牲層3，完成釋放犧牲層，便制做出本發(fā)明的具有圓形PZT/多晶硅復(fù)合彎曲振動(dòng)膜的硅微壓電式傳感器芯片。
權(quán)利要求
1.一種硅微壓電傳感器芯片，該硅微壓電傳感器芯片包括一n型硅基片(1)；該n型硅基片(1)正面和反面分別淀積一層氮化硅基膜層(2)和一層氮化硅掩膜層(9)，所述硅基片(1)中心有體刻蝕時(shí)形成的上小下大的方錐形孔，所述氮化硅基膜層(2)中心設(shè)有孔(21)，所述氮化硅掩膜層(9)中心有與n型硅基片(1)反面方孔相同尺寸的方孔(91)；所述氮化硅基膜層(2)上表面上有氮化硅或多晶硅振動(dòng)膜(4)，以及依次制備在所述氮化硅或多晶硅振動(dòng)膜(4)上表面上的下電極(5)；制備在下電極(5)上表面上的壓電膜(6)；光刻腐蝕在壓電膜(6)上表面上的低溫氧化硅膜保護(hù)層(7)；和制備在所述低溫氧化硅膜保護(hù)層(7)上表面上的上電極(8)；所述振動(dòng)膜(4)、壓電膜(6)、低溫氧化硅膜保護(hù)層(7)和上電極(8)的形狀均為圓形；其特征在于，所述的孔(21)為圓孔，其直徑大于等于或小于n型硅基片(1)正面方孔的對(duì)角線；所述氮化硅或多晶硅振動(dòng)膜(4)與壓電膜(6)形成圓形壓電膜/氮化硅或多晶硅復(fù)合彎曲振動(dòng)膜。
2.按權(quán)利要求1所述的硅微壓電傳感器芯片，其特征在于，所述的壓電膜(6)為氧化鋅壓電膜、鋯鈦酸鉛壓電膜、鈣鈦礦型壓電膜、有機(jī)壓電膜。
3.按權(quán)利要求1所述的硅微壓電傳感器芯片，其特征在于，所述的壓電膜層(6)的厚度為0.2～2μm。
4.按權(quán)利要求1所述的硅微壓電傳感器芯片，其特征在于，所述的具有圓形孔(21)的基膜厚度為0.2～2μm。
5.按權(quán)利要求1所述的硅微壓電傳感器芯片，其特征在于，所述的振動(dòng)膜(4)為氮化硅振動(dòng)膜或多晶硅振動(dòng)膜。
6.按權(quán)利要求1所述的硅微壓電傳感器芯片，其特征在于，所述的振動(dòng)膜(4)厚度為0.2～3μm。
7.按權(quán)利要求1所述的硅微壓電傳感器芯片，其特征在于，所述氮化硅振動(dòng)膜或多晶硅振動(dòng)膜(4)與壓電膜(6)形成圓形壓電膜/氮化硅或多晶硅復(fù)合彎曲振動(dòng)膜。
8.權(quán)利要求1所述硅微壓電傳感器芯片的制備方法，包括以下步驟1)清洗n型硅基片(1)先分別用酸性清洗液和堿性清洗液清洗n型硅基片(1)，之后再用去離子水沖洗干凈；2)在n型硅基片(1)的正、反表面上，利用低壓化學(xué)氣相沉積設(shè)備分別淀積厚度為0.2～2μm的氮化硅基膜層(2)和厚度為0.2～2μm的氮化硅掩膜層(9)；3)制備易腐蝕犧牲層(3)在所述氮化硅基膜層(2)表面上涂正性光刻膠，光刻曝光，形成圓形犧牲層倒膜光刻圖形；再利用高密度等離子刻蝕機(jī)光刻所述氮化硅膜(2)，所使用的腐蝕氣體為六氟化硫，形成圓形犧牲層倒模；去除殘余光刻膠；在氮化硅膜(2)及犧牲層倒模內(nèi)制備厚度為0.2～2μm易腐蝕犧牲層；再在其上涂正性光刻膠，光刻曝光，形成犧牲層光刻圖形；并用腐蝕液腐蝕，形成所需要的犧牲層圖形(3)；去除殘余光刻膠，完成易腐蝕犧牲層制備；4)使用低壓化學(xué)氣相沉積設(shè)備在易腐蝕犧牲層(3)及所述氮化硅膜(2)的表面上淀積厚度為0.2～3μm氮化硅或多晶硅振動(dòng)膜(4)；5)制備下電極(5)在氮化硅振動(dòng)膜(4)上，利用真空蒸鍍?cè)O(shè)備或磁控濺射設(shè)備制備0.01～0.1μm厚度的Cr或Ti層和0.05～0.5μm厚度的Au或Pt層，以形成下電極復(fù)合層；并利用正反刻技術(shù)形成下電極(5)；完成下電極(5)的制備；6)制備壓電膜(6)在下電極(5)的表面上制備厚度為0.2～2μm壓電膜；在壓電膜的表面上涂正性光刻膠，光刻曝光，形成壓電膜光刻圖形；用腐蝕液腐蝕壓電膜，形成所需圖形的壓電膜(6)，去除殘余光刻膠，完成壓電膜(6)制備；7)制備上電極(8)在壓電膜(6)的表面上，利用等離子輔助化學(xué)氣相沉淀裝置淀積厚度為0.01～0.5μm氧化鋅膜保護(hù)層；在膜保護(hù)層表面上涂正性光刻膠，光刻曝光，形成保護(hù)層光刻圖形；利用高密度等離子刻蝕機(jī)進(jìn)行光刻腐蝕，腐蝕氣體為六氟化硫，形成保護(hù)層圖形；去除殘余光刻膠，完成壓電膜(6)的低溫氧化硅膜保護(hù)層(7)的制備；在低溫氧化硅膜保護(hù)層(7)表面上涂光刻膠，光刻曝光，形成上電極反圖形；再依次真空蒸鍍或磁控濺射0.01～0.1μm厚度的Cr或Ti層和0.05～0.5μm厚度的Au或Pt層，以形成金屬?gòu)?fù)合膜層；用丙酮去光刻膠，完成上電極(8)的制備；8)在硅基片(1)的反面的氮化硅掩膜層(9)的表面上涂正性光刻膠，利用雙面曝光機(jī)進(jìn)行雙面曝光，在氮化硅掩膜層(9)上形成體刻蝕掩膜光刻圖形，并利用高寬度等離子刻蝕機(jī)進(jìn)行刻蝕在背面形成體刻蝕掩膜；去除殘余光刻膠，完成體刻蝕掩膜制備；用體刻蝕夾具將硅基片(1)密封固定，放入35％KOH溶液進(jìn)行體刻蝕，刻透硅基片，形成矩形背窗孔；并利用腐蝕液繼續(xù)腐蝕犧牲層(3)，完成釋放犧牲層，便制備出本發(fā)明的具有圓形壓電膜/氮化硅或多晶硅復(fù)合彎曲振動(dòng)膜的硅微壓電式傳感器芯片。
9.按權(quán)利要求8所述的硅微壓電傳感器芯片的制備方法，其特征在于，所述的壓電膜(6)為氧化鋅壓電膜、鋯鈦酸鉛壓電膜、鈣鈦礦型壓電膜、鐵電材料壓電膜或有機(jī)壓電膜。
10.按權(quán)利要求8所述的硅微壓電傳感器芯片的制備方法，其特征在于，所述的壓電膜層(6)的厚度為0.5～2μm。
11.按權(quán)利要求9所述的硅微壓電傳感器芯片的制備方法，其特征在于，所述的壓電膜層(6)的厚度為0.5～2μm。
12.按權(quán)利要求8所述的硅微壓電傳感器芯片的制備方法，其特征在于，所述的易腐蝕犧牲層(3)為氧化鋅犧牲層或磷硅玻璃犧牲層。
全文摘要
本發(fā)明涉及的硅微壓電傳感器芯片，包括n型硅基片中心有上小下大的方錐形孔，基片正、反面分別淀積氮化硅基膜層和掩膜層，基膜層中心設(shè)制圓孔，直徑大于等于或小于硅基片正面方孔的對(duì)角線，掩膜層中心有與硅基片反面方孔相同尺寸的方孔；基膜層上表面有氮化硅振動(dòng)膜，振動(dòng)膜上表面有下電極；下電極上表面有壓電膜；和光刻腐蝕在壓電膜上表面的低溫氧化硅膜保護(hù)層；以及保護(hù)層上表面的上電極；壓電膜、護(hù)層層和上電極的形狀均為圓形；氮化硅氮化硅或多晶硅振動(dòng)膜與壓電膜形成圓形壓電膜/氮化硅或多晶硅復(fù)合彎曲振動(dòng)膜。優(yōu)點(diǎn)在于該圓形壓電膜/氮化硅或多晶硅復(fù)合彎曲振動(dòng)膜可減小振動(dòng)膜應(yīng)力的不均勻性，避免應(yīng)力過(guò)大引起的振動(dòng)膜破裂，提高成品率，并明顯提高傳感器靈敏度。
文檔編號(hào)H03H9/00GK1790765SQ20041009884
公開(kāi)日2006年6月21日 申請(qǐng)日期2004年12月17日 優(yōu)先權(quán)日2004年12月17日
發(fā)明者楊楚威, 黃歆, 李俊紅, 汪承灝, 解述, 徐聯(lián) 申請(qǐng)人:中國(guó)科學(xué)院聲學(xué)研究所