專利名稱：環(huán)形振蕩器的制作方法
技術領域：
本發(fā)明涉及一種環(huán)形振蕩器及其相關方法。
背景技術：
需要內部時鐘的電路可以使用時鐘發(fā)生器來產生可以用作時鐘的周期性信號?；蛘撸瑫r鐘發(fā)生器可以產生周期性信號，通過使用計數器或其它裝置來分頻，該周期性信號可以被轉換成較慢時鐘。然而在另一種應用中，時鐘發(fā)生器可以被用作用于存儲器設備的時鐘發(fā)生器的鎖相環(huán)。
例如，動態(tài)存儲器需要刷新信號，來確保存儲器單元中的漏泄不會造成存儲器單元丟失其數據?？梢允褂脮r鐘發(fā)生器來產生周期性的刷新信號。在某些實例中，周期性信號被饋送給計數器，并且在預定次計數之后，計數器輸出刷新信號。
可以用來產生周期性信號的一個電路是環(huán)形振蕩器。在2000年8月8日公布的范例美國專利第6,100,763號和1993年10月5日公布的范例美國專利第5,250,914號中可以發(fā)現這些類型的振蕩器的實例。通常，這些方法包括具有奇數個反相器的單個回路電路。由于輸出信號被反饋給回路的輸入，輸出信號被反相，從而產生在高信號和低信號之間變化的信號。這使得具有周期性信號具有明確且穩(wěn)定的周期。通過提高幅度功率(power in magnitude)，輸出信號的周期可以被降低，從而提高頻率。這提供了可調頻率。
另一種方法見于S.J.Lee的“A Novel High-Speed Ring Oscillator forMultiphase Clock Generation using Negative Skewed Delay Scheme”(IEEEJournal of Solid-State Circuits，February 1997，pp.289-291)(1997年2月的IEEE雜志固態(tài)電路的289-291頁的“用于使用偏斜延遲方案的多項時鐘發(fā)生的新高速環(huán)形振蕩器”)。Lee使用偏斜延遲方案，以采用具有不同相位的信號來產生多相信號。但是，該方法不能產生一種能提供比現有技術快得多的信號。
隨著存儲器和其它技術的發(fā)展，需要用于諸如刷新信號、系統(tǒng)時鐘、鎖相環(huán)等的任務的更快的振蕩時鐘信號。上述方案，以及在現有技術的目前狀態(tài)下的其他方案不能提供具有足夠高的頻率的信號，以跟得上新興的電路技術。

發(fā)明內容
為了解決現有技術的缺陷，本發(fā)明的第一方面提出了一種環(huán)形振蕩器，包括第一邏輯電路，用于形成第一回路；和第二邏輯電路，用于形成第二回路，從而相位插入發(fā)生在該第一和該第二回路公共的結點處。
本發(fā)明的第二方面還提出了一種環(huán)形振蕩器，包括第一邏輯電路，用于形成具有第一奇數個反相級的第一回路；第二邏輯電路，用于形成第二回路，從而相位插入發(fā)生在該第一和該第二回路公共的第一結點處；和第三邏輯電路，用于形成具有第二奇數個反相級的第三回路，從而該相位插入發(fā)生于第二結點處，該第二結點對于該第二和該第三回路是公共的。
本發(fā)明的第三方面提出了一種環(huán)形振蕩器，包括第一和第二電路回路；和該第一和該第二電路回路公共的結點，在該結點處發(fā)生相位插入，從而產生具有比由該第一回路獨立提供的振蕩信號的頻率高的頻率的第一振蕩信號。
本發(fā)明的第四方面提出了一種環(huán)形振蕩器，包括第一結點，位于第一和第二電路回路的公共輸出處；第二結點，位于該第一結點之前的一個反相級；第三結點，位于該第一結點之后的一個反相級；和第四結點，位于對于至少兩個電路回路公共的位置，并從而相位插入發(fā)生在該第四結點。
本發(fā)明的第五方面提出了一種方法，包括在第一結點產生具有第一相位的第一輸出信號；在該第一結點產生具有第二相位的第二輸出信號；和在該第一結點插入該第一和第二相位，以產生第一結果輸出信號，其具有比該第一輸出信號的頻率高的輸出頻率。
本發(fā)明的第六方面提出了一種系統(tǒng)，包括存儲器控制器，用于產生多個命令和地址信號；存儲器模塊，其包括多個存儲器設備和從該存儲器控制器接收該多個命令和地址信號；用于存儲數據的每個存儲器設備包括多個存儲器單元，用于存儲該數據；環(huán)形振蕩器，其操作用于鎖相環(huán)該環(huán)形振蕩器包括第一邏輯電路，用于形成第一回路；和第二邏輯電路，用于形成第二回路，從而相位插入發(fā)生在該第一和該第二回路公共的結點處。
本發(fā)明的第七方面提出了一種系統(tǒng)，包括存儲器控制器，用于產生多個命令和地址信號，并接收第一時鐘信號；存儲器模塊，其包括多個存儲器設備并從該存儲器控制器接收該多個命令和地址信號；時鐘發(fā)生器，用于產生該第一時鐘信號和將該第一時鐘信號傳送給該存儲器控制器，該時鐘發(fā)生器包括時鐘源和包括環(huán)形振蕩器的鎖相環(huán)；該環(huán)形振蕩器包括第一邏輯電路，用于形成第一回路；和第二邏輯電路，用于形成第二回路，從而相位插入發(fā)生在該第一和該第二回路公共的結點處。
本發(fā)明的環(huán)形振蕩器能夠產生比現有技術能提供的更高的頻率的信號。


通過下面結合附圖對實施例的詳細描述，本發(fā)明的前述和其他目的、特點和優(yōu)點將變得更清楚。
圖1a-1b示出了環(huán)形振蕩器的現有技術實施例；圖2示出了在環(huán)形振蕩器的現有技術實施例的結點處輸入/輸出信號的圖；圖3示出了環(huán)形振蕩器的現有技術實施例的時序圖；圖4示出了環(huán)形振蕩器的實施例；圖5示出了環(huán)形振蕩器的替換實施例；圖6示出了在環(huán)形振蕩器的現有技術實施例的結點處輸入/輸出信號的圖；圖7a-7b示出了在環(huán)形振蕩器的結點處信號的時序圖；圖8a-8c示出了環(huán)形振蕩器的替換實施例、輸入/輸出信號圖和時序圖；圖9a和9b示出了環(huán)形振蕩器的替換實施例和相應的輸入/輸出信號圖；圖10a和10b示出了環(huán)形振蕩器的替換實施例和相應的輸入/輸出信號圖；圖11示出了具有時鐘發(fā)生器的系統(tǒng)的實施例，所述時鐘發(fā)生器將環(huán)形振蕩器用作鎖相環(huán)；和圖12示出了具有環(huán)形振蕩器的系統(tǒng)的替換實施例。
具體實施例方式
圖1a示出了環(huán)形振蕩器的現有技術實施例?？梢?，輸出Vosc被返回到反相器I1，使得信號在高電平和低電平之間切換。該信號的周期對應于由反相器處理該信號而造成的延遲。在圖1b中示出了現有技術環(huán)形振蕩器的替換實施例，其中使用差分放大器代替反相器。不管如何實現，諸如反相器或差分放大器，這些部件被稱為反相級。圖1a和1b的每個實施例具有3個反相級。在高信號和低信號之間切換的整個周期由級的數量和在每級的延遲來確定。
察看圖1a或1b中的結點A、B、和C，可以確定在每個結點處的輸入和輸出信號的數量。圖2示出了結點分析(nodal analysis)，從而示出了每個結點有1個輸入信號和1個輸出信號?？梢允褂貌煌盘栔g的混相以產生結果信號，其具有遠低于所示的環(huán)形振蕩器的周期的周期。然而，在現有技術實施例中，在任一結點都沒有混相，并且輸出信號的周期由于輸入信號和輸出信號之間的反相級的數量而保持不變。
圖3中示出了與振蕩器的現有技術實施例相對應的時序圖。當每個反相器的寬度/長度大小相同時，在結點A和B之間的輸入信號下降沿和輸出信號上升沿之間的延遲時間D基本上與在結點B和C之間的輸入信號上升沿和輸出信號下降沿之間的延遲時間D相同。結點之間的延遲時間幾乎相同。這導致周期性輸出信號具有上述限制。
圖4中示出了本發(fā)明的實施例，其具有輸出信號的混相，這導致信號具有較短周期和較高頻率而不會顯著提高電路的復雜度。圖5中示出了本發(fā)明的替換實施例。圖4示出了采用反相器用作反相級的實施例，而圖5的實施例使用差分放大器作為反相級。無論如何，用作反相級的特定部件不受這些實例的限制，而該特定部件是允許更清楚地展示本發(fā)明的常見部件。
該電路具有兩個電路回路，第一電路回路經過反相器I1、I2、和I3，而第二電路回路經過I4、I5、I2、和I3。來自2個回路的信號在結點A混合。在該結點，來自結點C的輸出信號已經穿過第二回路的2個反相級，并且從第一回路僅穿過了1個反相級。由于在結點A的信號之間的變化，混相發(fā)生了。如這里所用的混相意指在同一結點處具有不同相位的至少兩個信號的混合。
在圖6中示出了圖4和圖5的實施例的結點分析。這里可見，結點B和D每一個都有1個輸入和1個輸出。結點B將信號輸出到結點C，并從結點A接收一個輸入信號。結點D接收來自結點C的輸出信號，并給結點A提供輸入信號。不象現有技術，結點C提供2個輸出信號一個到結點A，一個到結點D，并且從結點B接收一個輸入信號。不象現有技術，結點A接收2個輸入信號一個來自結點D，一個來自結點C，并且將1個輸出信號輸出到結點B。
接收2個具有不同相位的輸入信號是在結點A造成混相的原因。圖7a中示出了結果信號的時序圖。在結點A和B之間的輸入信號下降沿和輸出信號上升沿之間的延遲時間D與在結點B和C之間的輸入信號上升沿和輸出信號下降沿之間的延遲時間D相同。C的下降時間和A的上升時間之間的延遲時間d小于延遲時間D。這是由于在該結點插入輸入信號A’和A”。信號A’是信號D通過反相器I5的反相信號，而信號A”是信號C通過反相器I1的反相信號。當使用至少2個回路來實現環(huán)形振蕩器時，結點之間的延遲時間可以由每結點的不同值來控制。
通過察看圖7b中示出的在各個結點處的信號的時序圖，可以更容易地理解結點分析。當來自結點C的信號高時，在結點A的信號經過延遲，然后通過第一回路變低。在結點D的信號也為低。來自反相器I5的、在結點A處的信號變高。在最末線上示出了在結點A的插入信號。如在2條虛線之間所見，插入信號具有較短周期。
圖8a中示出了本發(fā)明的替換實施例。圖8a具有3個回路。如同圖6的實施例，第一電路回路具有奇數個反相級，而第二電路回路具有偶數個反相級。全部反相級的最終數量通常應為奇數，以產生所期望的振蕩信號。在圖8a的實施例中，添加了具有奇數個反相級的第三回路。
在該實施例中，第一電路回路包括3個反相級I1、I2、和I3。第二電路回路包括4個反相器I4、I5、I2、和I3。第三電路回路包括在結點B、C、D、和B之間的3個反相級I3、I4和I6。在該實施例中，相位插入發(fā)生在結點A和B。在結點A，2個輸入信號來自反相器I1和反相器I5。在結點B，2個輸入信號來自反相器I2和反相器I6。這導致輸出脈沖的頻率快于以前。
由圖8b中的結點分析可見，結點A和B二者都接收2個輸入信號。類似地，圖8c的時序圖示出了由于在2個結點處的插入而產生的結果信號。在結點A和B每一個處的振蕩脈沖的上升或下降時間快于在結點C和D處的振蕩脈沖之一的上升或下降時間。由于在這2個結點處的延遲較短，輸出脈沖的頻率較快。這導致甚至比以前更快的輸出信號。
圖9a中示出了在所有結點使用相位插入的另一實施例。輸出脈沖具有在這里示出的任一個實施例的最快頻率。除非不需要高速脈沖，否則在所有結點處的混相似乎是最期望的。如果該插入導致輸出脈沖具有足夠高的頻率，其足夠滿足系統(tǒng)的需求，那么速度和電路復雜度之間的設計折衷導致在比所期望的所有結點少的結點處的插入。但是，通常認為更期望具有最高頻率的輸出信號。
圖9b中示出了圖9a的電路的結點分析?？梢姡薪Y點都接收2個輸入信號，并產生2個輸出信號。相位插入或混合發(fā)生在每個結點處的2個輸入信號上。典型地，不將輸出信號實現為2個實際的輸出信號。他們通常是以在2條線上發(fā)送的方式提供的1個輸出信號。例如，反相器I14的輸出是1個輸出信號，僅僅是將其提供給反相器I15和I18的輸入，因此，將其稱為2個輸出信號。
直到討論中的這一刻，混相是在特定結點的2個信號的混相。在圖10a的實施例中，使用4個輸入信號來產生混相。例如，在結點A，有從4個反相器I25、I30、I32和I33的每一個接收4個輸入信號。這4個輸入信號被用于插入，從而導致用于具有高頻率的結果輸出信號的4個輸入信號的混相。
以此方式，混相允許可以用于很多不同應用的更快的輸出信號。例如，存儲系統(tǒng)可以將高頻輸出信號用作時鐘發(fā)生器中的鎖相環(huán)，該時鐘發(fā)生器用于產生輸出緩沖器的內部時鐘，或者用于刷新存儲器，或者用于時鐘地址，或用于對存儲器的數據訪問。在圖11中示出了這樣的系統(tǒng)的實例。時鐘發(fā)生器10具有脈沖發(fā)生器12和鎖相環(huán)14，其使用了根據上述本發(fā)明的任一個實施例的環(huán)形振蕩器16。
圖12中示出了該系統(tǒng)的替換實施例。在圖12中，環(huán)形振蕩器成為存儲器模塊20中的DRAM設備19a和19b的一部分，如環(huán)形振蕩器16a和16b。存儲器模塊20可以包括多個存儲器設備19a和19b。在該實施例中，PLL位于安裝了存儲器模塊20的存儲器設備內。位于存儲器設備的DLL(延時鎖定環(huán))也可以包括根據本發(fā)明的環(huán)形振蕩器。然后，將該結果時鐘信號提供給存儲器控制器18和存儲器模塊20，并且PLL(或DLL)的結果時鐘信號可被提供給位于存儲器設備的輸出緩沖器。
已經舉例說明和描述了本發(fā)明的實施例的原理，對本領域技術人員來說顯而易見在不背離這些原理的情況下，可以在安排和細節(jié)上修改本發(fā)明。要求在所附權利要求的精神和范圍內的所有修改的權利。
權利要求
1.一種環(huán)形振蕩器，包括第一邏輯電路，用于形成第一回路；和第二邏輯電路，用于形成第二回路，從而相位插入發(fā)生在該第一和該第二回路公共的結點處。
2.如權利要求1所述的環(huán)形振蕩器，該第一邏輯電路還包括與該第二邏輯電路共享的至少一個電路元件。
3.如權利要求2所述的環(huán)形振蕩器，該電路元件包括反相器或差分放大器。
4.如權利要求1所述的環(huán)形振蕩器，該第一邏輯電路還包括奇數個反相級，而該第二邏輯電路還包括偶數個反相級。
5.如權利要求4所述的環(huán)形振蕩器，該反相級還包括反相器。
6.如權利要求4所述的環(huán)形振蕩器，該反相級還包括差分放大器。
7.一種環(huán)形振蕩器，包括第一邏輯電路，用于形成具有第一奇數個反相級的第一回路；第二邏輯電路，用于形成第二回路，從而相位插入發(fā)生在該第一和該第二回路公共的第一結點處；和第三邏輯電路，用于形成具有第二奇數個反相級的第三回路，從而該相位插入發(fā)生于第二結點處，該第二結點對于該第二和該第三回路是公共的。
8.如權利要求7所述的環(huán)形振蕩器，包括至少2個附加的電路回路，其被排列成該相位插入發(fā)生在至少3個不同結點處。
9.如權利要求7所述的環(huán)形振蕩器，其包括鎖相環(huán)。
10.一種環(huán)形振蕩器，包括第一和第二電路回路；和該第一和該第二電路回路公共的結點，在該結點處發(fā)生相位插入，從而產生具有比由該第一回路獨立提供的振蕩信號的頻率高的頻率的第一振蕩信號。
11.如權利要求10所述的環(huán)形振蕩器，還包括第三回路和第二結點，在該結點處發(fā)生相位插入，該振蕩器產生具有比該第一振蕩信號高的頻率的振蕩信號。
12.如權利要求10所述的環(huán)形振蕩器，還包括至少2個附加的電路回路，該振蕩器產生具有比該第一振蕩信號高的頻率的振蕩信號。
13.一種環(huán)形振蕩器，包括第一結點，位于第一和第二電路回路的公共輸出處；第二結點，位于該第一結點之前的一個反相級；第三結點，位于該第一結點之后的一個反相級；和第四結點，位于對于至少兩個電路回路公共的位置，并從而相位插入發(fā)生在該第四結點。
14.如權利要求13所述的環(huán)形振蕩器，該第一電路回路還包括與該第二電路回路共享的至少一個電路元件。
15.如權利要求13所述的環(huán)形振蕩器，還包括第三電路回路，其被排列成該第二結點對于該第二和第三電路回路是公共的，并且，在該結點處發(fā)生相位插入。
16.如權利要求13所述的環(huán)形振蕩器，還包括至少兩個附加的電路回路，其被排列成至少3個結點對于該回路的至少兩個是公共的，并且在該3個結點的每一結點處發(fā)生相位插入。
17.一種方法，包括在第一結點產生具有第一相位的第一輸出信號；在該第一結點產生具有第二相位的第二輸出信號；和在該第一結點插入該第一和第二相位，以產生第一結果輸出信號，其具有比該第一輸出信號的頻率高的輸出頻率。
18.如權利要求17所述的方法，該方法還包括在第二結點產生具有第三相位的第三輸出信號；和在該第二結點插入具有該第一和第二輸出信號的至少一個的該第三輸出信號，從而產生具有比該第一結果輸出信號高的頻率的第二結果輸出信號。
19.一種系統(tǒng)，包括；存儲器控制器，用于產生多個命令和地址信號；存儲器模塊，其包括多個存儲器設備和從該存儲器控制器接收該多個命令和地址信號；用于存儲數據的每個存儲器設備包括多個存儲器單元，用于存儲該數據；環(huán)形振蕩器，其操作用于鎖相環(huán)該環(huán)形振蕩器包括第一邏輯電路，用于形成第一回路；和第二邏輯電路，用于形成第二回路，從而相位插入發(fā)生在該第一和該第二回路公共的結點處。
20.如權利要求19所述的系統(tǒng)，該存儲器設備還包括從由靜態(tài)隨機存取存儲器、動態(tài)隨機存取存儲器、和只讀存儲器構成的組中選擇的一個。
21.如權利要求19所述的系統(tǒng)，該第一邏輯回路還包括奇數個反相級。
22.如權利要求19所述的系統(tǒng)，該第二邏輯電路還包括偶數個反相級。
23.如權利要求21所述的系統(tǒng)，該反相級還包括反相器。
24.如權利要求21所述的系統(tǒng)，該反相級還包括差分放大器。
25.如權利要求22所述的系統(tǒng)，該反相級還包括反相器。
26.如權利要求22所述的系統(tǒng)，該反相級還包括差分放大器。
27.一種系統(tǒng)，包括存儲器控制器，用于產生多個命令和地址信號，并接收第一時鐘信號；存儲器模塊，其包括多個存儲器設備并從該存儲器控制器接收該多個命令和地址信號；時鐘發(fā)生器，用于產生該第一時鐘信號和將該第一時鐘信號傳送給該存儲器控制器，該時鐘發(fā)生器包括時鐘源和包括環(huán)形振蕩器的鎖相環(huán)；該環(huán)形振蕩器包括第一邏輯電路，用于形成第一回路；和第二邏輯電路，用于形成第二回路，從而相位插入發(fā)生在該第一和該第二回路公共的結點處。
28.如權利要求27所述的系統(tǒng)，將該時鐘發(fā)生器直接安裝在母板上。
全文摘要
本發(fā)明提供了一種環(huán)形振蕩器，該環(huán)形振蕩器具有形成第一回路的第一邏輯電路。該環(huán)形振蕩器還具有形成第二回路的第二邏輯電路，從而相位插入發(fā)生在該第一和該第二回路公共的結點處。該相位插入導致具有高頻率的輸出信號。
文檔編號H03K3/012GK1599247SQ20041007512
公開日2005年3月23日 申請日期2004年8月31日 優(yōu)先權日2003年9月16日
發(fā)明者金圭現 申請人:三星電子株式會社