專利名稱：精確控制終端阻抗的方法及裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種IC輸出驅(qū)動(dòng)電路，且特別是涉及一種提供用于N通道汲極開(kāi)路輸出驅(qū)動(dòng)器(N-channel open drain output driver)的精密芯片內(nèi)總線上拉阻抗(precise on-chip bus pull-up impedance)的精確控制終端阻抗的方法和裝置。其中總線的阻抗對(duì)溫度和電壓的變化，以及對(duì)制造差異確立的變化不敏感。
背景技術(shù)：
在早期的集成(集成即積體，以下皆稱為集成)電路(IC)設(shè)計(jì)中，CMOS輸出驅(qū)動(dòng)器被設(shè)計(jì)成推挽式(push-pull element)元件，造成輸出總線(總線即匯流排，以下皆稱為總線)的噪聲(noise)受各種因素的影響波動(dòng)很大。這些因素包括電路溫度、電源電壓、制造工藝的不同、總線上元件的數(shù)量，等等。近年來(lái)，隨著技術(shù)水準(zhǔn)的提高，元件尺寸的和電壓準(zhǔn)位不斷減小，設(shè)計(jì)者高度重視外部總線的噪聲問(wèn)題，以達(dá)成系統(tǒng)內(nèi)電路的操作速度最大化的提高。典型的總線包括在一系統(tǒng)板上的一個(gè)或多個(gè)匯聚在一起直線的信號(hào)線，每一信號(hào)線可以當(dāng)作受噪聲(例如反射、串音等)影響的傳輸線模型。
產(chǎn)業(yè)界最近出現(xiàn)的輸出驅(qū)動(dòng)器解決方案之一是由推挽式輸出結(jié)構(gòu)向差動(dòng)接收器(differential receiver)結(jié)構(gòu)的轉(zhuǎn)變。在一個(gè)差動(dòng)接收器結(jié)構(gòu)中，一差動(dòng)接收器的一側(cè)被供給一參考電壓，而另一側(cè)被開(kāi)路汲極N通道元件所驅(qū)動(dòng)。傳統(tǒng)在系統(tǒng)主機(jī)板上或諸如此類的開(kāi)路汲極N通道元件是被提供在芯片(芯片即晶片，以下皆稱為芯片)上，且總線上拉終端一般被提供在外部。在主機(jī)板上提供上拉終端給予系統(tǒng)設(shè)計(jì)者靈活地定址總線雜訊問(wèn)題的等級(jí)。
近年來(lái)，上述的幾種類型的輸出驅(qū)動(dòng)器在產(chǎn)業(yè)界已漸成主流。例如，英代爾公司(IntelCorporation)的奔騰II(PentiumII)x86微處理器。奔騰II中采用汲極開(kāi)路N通道輸出元件驅(qū)動(dòng)具有1.0V參考臨界值(reference threshold)的1.5V總線。該處理器的主機(jī)板一般采用56歐姆上拉終端。盡管沒(méi)有規(guī)定具體的下拉阻抗，汲極開(kāi)路輸出驅(qū)動(dòng)器已被使用，以符合總線開(kāi)關(guān)和時(shí)序要求(timing specification)。然而，不對(duì)處理、電壓和溫度變化進(jìn)行補(bǔ)償，汲極開(kāi)路N通道輸出驅(qū)動(dòng)器的通道電阻可在大約4～80歐姆之間變化。由于微處理器的設(shè)計(jì)者只能對(duì)制程、電壓、溫度的允許波動(dòng)范圍進(jìn)行預(yù)測(cè)，其被迫在奔騰II相容主機(jī)板的設(shè)計(jì)上，增加2-3奈秒的順序的變化率(slew rate)控制，進(jìn)而輸出信號(hào)字符來(lái)減少在輸出總線上的雜訊。
英代爾在奔騰III中引入了一種裝置，該裝置為設(shè)計(jì)者提供一參考阻抗(reference impedance)，可以用來(lái)設(shè)定總線上輸出驅(qū)動(dòng)器的阻抗。處理器封裝上一個(gè)被稱為NCHCTRL的引腳通過(guò)一最大規(guī)定電阻為16歐姆的14歐姆精密電阻接入被稱為VTT的總線電壓。該精密電阻位于微處理芯片的外部，因此與芯片中輸出驅(qū)動(dòng)器的溫度和電壓變化無(wú)關(guān)。此外，將相容結(jié)構(gòu)的上拉終端設(shè)置在芯片內(nèi)而不是系統(tǒng)主板上。并且還設(shè)置有一個(gè)被稱為RTT的引腳，該引腳通過(guò)一精密電阻R接地。該精密電阻的阻抗表明所有上拉終端的期望阻抗。因此，系統(tǒng)設(shè)計(jì)者能夠通過(guò)一個(gè)外接電阻確定所有信號(hào)的總線上拉阻抗。該電阻的規(guī)格可以是在40～130歐姆的范圍內(nèi)，使得系統(tǒng)設(shè)計(jì)者能夠通過(guò)調(diào)節(jié)N通道汲極開(kāi)路總線上的上拉終端，對(duì)噪聲或負(fù)載進(jìn)行補(bǔ)償。
由此可見(jiàn)，上述現(xiàn)有的控制終端阻抗的方法及裝置在方法與使用上，顯然仍存在有不便與缺陷，而亟待加以進(jìn)一步改進(jìn)。為了解決控制終端阻抗的方法及裝置存在的問(wèn)題，相關(guān)廠商莫不費(fèi)盡心思來(lái)謀求解決之道，但長(zhǎng)久以來(lái)一直未見(jiàn)適用的設(shè)計(jì)被發(fā)展完成，而一般控制終端阻抗的方法及裝置又沒(méi)有適切的方法及結(jié)構(gòu)能夠解決上述問(wèn)題，此顯然是相關(guān)業(yè)者急欲解決的問(wèn)題。
有鑒于上述現(xiàn)有的控制終端阻抗的方法及裝置存在的缺陷，本發(fā)明人基于從事此類產(chǎn)品設(shè)計(jì)制造多年豐富的實(shí)務(wù)經(jīng)驗(yàn)及專業(yè)知識(shí)，并配合學(xué)理的運(yùn)用，積極加以研究創(chuàng)新，以期創(chuàng)設(shè)一種新的精確控制終端阻抗的方法及裝置，能夠改進(jìn)一般現(xiàn)有的控制終端阻抗的方法及裝置，使其更具有實(shí)用性。經(jīng)過(guò)不斷的研究、設(shè)計(jì)，并經(jīng)反復(fù)試作樣品及改進(jìn)后，終于創(chuàng)設(shè)出確具實(shí)用價(jià)值的本發(fā)明。

發(fā)明內(nèi)容
本發(fā)明的主要目的在于，克服現(xiàn)有的阻抗控制器存在的缺陷，而提供一種新的阻抗控制器，所要解決的技術(shù)問(wèn)題是使其適于精確控制傳輸線的終端阻抗，以補(bǔ)償溫度、電壓和制造工藝的差異，從而更加適于實(shí)用。
本發(fā)明的再一目的是提供一種集成電路，可以達(dá)成對(duì)集成電路上的每一個(gè)終端元件的終端電阻，在操作中以明顯方式連續(xù)進(jìn)行調(diào)節(jié)，從而更加適于實(shí)用。
本發(fā)明的又一目的是提供一種根據(jù)參考電阻控制至少一輸出上拉終端阻抗的方法，可持續(xù)地監(jiān)控和調(diào)節(jié)終端阻抗，以更容易掌握電路的基本操作，從而更加適于實(shí)用。
本發(fā)明的目的及解決其技術(shù)問(wèn)題是采用以下技術(shù)方案來(lái)實(shí)現(xiàn)的。依據(jù)本發(fā)明提出的一種阻抗控制器，是根據(jù)一參考值控制至少一個(gè)輸出的終端阻抗，其包括一可程序化(程序化即程式，以下皆稱為程序)參考阻抗產(chǎn)生器，用以產(chǎn)生一受一參考阻抗控制輸入控制的一參考阻抗；至少一終端邏輯元件，每一該終端邏輯元件包括一可程序化終端阻抗產(chǎn)生器，其中該可程序化終端阻抗產(chǎn)生器與一相應(yīng)輸出耦接，并受一終端阻抗控制輸入的控制；以及一阻抗匹配控制器，不中斷地調(diào)節(jié)該參考阻抗控制輸入，以使該參考阻抗與該參考值的差距在一預(yù)定容許偏差內(nèi)，并根據(jù)該參考阻抗控制輸入產(chǎn)生該終端阻抗控制輸入。
本發(fā)明的目的及解決其技術(shù)問(wèn)題還可采用以下技術(shù)措施進(jìn)一步實(shí)現(xiàn)。
前述的阻抗控制器，其中所述的可程序化參考阻抗產(chǎn)生器和每一該至少一可程序化終端阻抗產(chǎn)生器包括匹配P通道元件的一二進(jìn)制數(shù)組(數(shù)組即陣列，以下皆稱為數(shù)組)，并且該可程序化參考阻抗產(chǎn)生器和所有該至少一個(gè)可程序化終端阻抗產(chǎn)生器中的每一個(gè)都提供與一電源電壓相關(guān)的一上拉阻抗。
前述的阻抗控制器，其中所述的阻抗匹配控制器包括一電壓感測(cè)器，用以感測(cè)該參考元件產(chǎn)生的參考電壓與該可程序化參考阻抗產(chǎn)生器的電壓之間的電壓差，并設(shè)定對(duì)應(yīng)到此電壓差的指示性的一誤差信號(hào)；以及一阻抗控制邏輯，根據(jù)該誤差信號(hào)調(diào)節(jié)該參考阻抗控制輸入。
前述的阻抗控制器，其中所述的參考值包括一參考電阻器，其中一電壓源被施加在該參考電阻器與該可程序化參考阻抗產(chǎn)生器，其中該參考電阻器是在一中間接點(diǎn)和該可程序化參考阻抗產(chǎn)生器耦接，且其中該電壓感測(cè)器設(shè)定該誤差信號(hào)，以指示相對(duì)于該電壓源電壓準(zhǔn)位的二分之一的電壓的該中間接點(diǎn)的電壓。
前述的阻抗控制器，其中所述的阻抗控制邏輯接收一時(shí)脈信號(hào)，并在該時(shí)脈信號(hào)的選定周期期間對(duì)該參考阻抗控制輸入進(jìn)行增加或減少。
前述的阻抗控制器，其中所述的阻抗匹配控制器還包括一偏移調(diào)節(jié)邏輯，用以將一偏移值與該參考阻抗控制輸入結(jié)合，并提供該終端阻抗控制輸入。
前述的阻抗控制器，其更包括已程序化的一輸出偏移邏輯，用以提供該偏移值。
本發(fā)明的目的及解決其技術(shù)問(wèn)題是采用以下技術(shù)方案來(lái)實(shí)現(xiàn)的。依據(jù)本發(fā)明提出的一種集成電路(IC)，其包括多數(shù)個(gè)接腳，包括一參考接腳與至少一個(gè)輸出接腳，該參考接腳是用以耦接至一外部參考電阻器；至少一終端邏輯元件，每一該終端邏輯元件包括一可程序化終端阻抗產(chǎn)生器，受一終端阻抗控制輸入的控制，并與對(duì)應(yīng)的該至少一輸出接腳耦接；以及一阻抗匹配邏輯，包括一可程序化參考阻抗產(chǎn)生器，受一參考阻抗控制輸入的控制；一比較器邏輯，不中斷地調(diào)節(jié)該參考阻抗控制輸入，以使該參考電阻器和該可程序化參考阻抗產(chǎn)生器的值相差在一預(yù)定容許范圍內(nèi)；以及一輸出終端邏輯，用以根據(jù)該參考阻抗控制輸入控制該終端阻抗控制輸入。
本發(fā)明的目的及解決其技術(shù)問(wèn)題還可采用以下技術(shù)措施進(jìn)一步實(shí)現(xiàn)。
前述的集成電路，其更包括一輸出偏移邏輯，用以提供一調(diào)節(jié)值；以及該輸出終端邏輯包括一偏移調(diào)節(jié)邏輯，用以耦接該參考阻抗控制輸入與該調(diào)節(jié)值，以提供該終端參考控制輸入。
前述的集成電路，其中所述的可程序化參考阻抗產(chǎn)生器和每一該可程序化終端阻抗產(chǎn)生器包括一匹配P通道阻抗器的一二進(jìn)制數(shù)組。
前述的集成電路，其中所述的比較器邏輯包括一電壓感測(cè)器，耦接至該參考接腳和該可程序化參考阻抗產(chǎn)生器，用以檢測(cè)跨越該參考電阻器和該可程序化參考阻抗產(chǎn)生器的電壓，并確立一指示性的誤差信號(hào)；以及一參考阻抗邏輯，用以根據(jù)該誤差信號(hào)調(diào)節(jié)該參考阻抗控制輸入。
前述的集成電路，其中一參考電壓被施加跨越在通過(guò)一接點(diǎn)相串接的該參考電阻器和該可程序化參考阻抗產(chǎn)生器，并且當(dāng)該接點(diǎn)的電壓與該參考電壓的二分之一間的差距在一預(yù)定誤差電壓之內(nèi)時(shí)，該電壓感測(cè)器確立指示用的一誤差信號(hào)。
前述的集成電路，其中所述的參考阻抗控制輸入包括一數(shù)字(數(shù)字即數(shù)位，以下皆稱為數(shù)字)值，其中該參考控制邏輯接收一時(shí)脈信號(hào)并在該時(shí)脈信號(hào)的選定周期內(nèi)對(duì)該參考阻抗控制輸入進(jìn)行增加或減少。
本發(fā)明的目的及解決其技術(shù)問(wèn)題是采用以下技術(shù)方案來(lái)實(shí)現(xiàn)的。依據(jù)本發(fā)明提出的一種根據(jù)參考電阻控制至少一輸出上拉終端阻抗的方法，其包括以下步驟在串接的該參考電阻和一參考阻抗產(chǎn)生器施加一參考電壓，該參考阻抗產(chǎn)生器具有一參考阻抗輸入；定期調(diào)節(jié)該參考阻抗輸入，以將參考阻抗產(chǎn)生器和參考電阻的電壓的差距控制在一預(yù)定容許范圍內(nèi)；以及根據(jù)該參考阻抗輸入控制至少一上拉阻抗產(chǎn)生器的一終端阻抗輸入，每一上拉阻抗產(chǎn)生器與一相應(yīng)輸出相耦接。
本發(fā)明的目的及解決其技術(shù)問(wèn)題還可采用以下技術(shù)措施進(jìn)一步實(shí)現(xiàn)。
前述的根據(jù)參考電阻控制至少一輸出上拉終端阻抗的方法，其更包括以下步驟感測(cè)該參考阻抗產(chǎn)生器和參考電阻之間的接點(diǎn)的電壓；以及定期調(diào)節(jié)包括將中間接點(diǎn)的電壓與該參考電壓的二分之一進(jìn)行比較。
前述的根據(jù)參考電阻控制至少一輸出上拉終端阻抗的方法，其中所述的定期調(diào)節(jié)該參考阻抗輸入包括在選定時(shí)脈周期內(nèi)對(duì)一數(shù)字值的增加和減少。
前述的根據(jù)參考電阻控制至少一輸出上拉終端阻抗的方法，其更包括以下步驟程序化一偏移調(diào)節(jié)數(shù)值；以及通過(guò)結(jié)合該偏移調(diào)節(jié)值與該參考阻抗輸入來(lái)控制一終端阻抗輸入。
前述的根據(jù)參考電阻控制至少一輸出上拉終端阻抗的方法，其更包括以下步驟根據(jù)該參考阻抗輸入啟動(dòng)選定的參考阻抗產(chǎn)生器匹配P通道元件的一二進(jìn)制數(shù)組；以及根據(jù)該終端阻抗輸入啟動(dòng)選定的每一上拉阻抗產(chǎn)生器匹配P通道元件的一二進(jìn)制數(shù)組。
本發(fā)明與現(xiàn)有技術(shù)相比具有明顯的優(yōu)點(diǎn)和有益效果。由以上技術(shù)方案可知，為了達(dá)到前述發(fā)明目的，本發(fā)明的主要技術(shù)內(nèi)容如下本發(fā)明提出一種阻抗控制器，其是根據(jù)一參考值控制至少一個(gè)輸出的終端阻抗，該阻抗控制器包括一可程序化參考阻抗產(chǎn)生器、至少一個(gè)終端邏輯元件以及一個(gè)阻抗匹配控制器。該可程序化參考阻抗產(chǎn)生器在建立參考組抗時(shí)，是受控于參考阻抗控制輸入。每一終端邏輯元件包括一可程序化終端阻抗產(chǎn)生器與對(duì)應(yīng)的輸出相耦接，并受到終端阻抗控制輸入的控制。阻抗匹配控制器對(duì)參考阻抗控制輸入不斷進(jìn)行調(diào)節(jié)，使參考阻抗與參考值在一預(yù)定的允許誤差范圍內(nèi)能匹配，并根據(jù)該參考阻抗控制單元產(chǎn)生終端阻抗控制輸入。
在本發(fā)明的一實(shí)施例中，該可程序化參考阻抗產(chǎn)生器和每一可程序化終端電阻發(fā)生器都包括一個(gè)匹配P通道元件的二進(jìn)制數(shù)組。在本發(fā)明的一實(shí)施例中，每一阻抗產(chǎn)生器提供與一源電壓相關(guān)的上拉阻抗。阻抗匹配控制器可包括一電壓感測(cè)器和阻抗控制邏輯。在這種情況下，電壓感測(cè)器檢測(cè)出參考元件確立的參考電壓與可程序化參考阻抗產(chǎn)生器的電壓差，并確立一個(gè)指示性的錯(cuò)誤信號(hào)。阻抗控制邏輯根據(jù)該錯(cuò)誤信號(hào)對(duì)參考阻抗控制輸入進(jìn)行調(diào)節(jié)。在本發(fā)明的一實(shí)施例中，該參考值對(duì)應(yīng)到一個(gè)參考電阻器，而且一電壓源被施加在該參考電阻器和通過(guò)一中間接點(diǎn)(junction)相互串聯(lián)之的可程序化參考阻抗產(chǎn)生器。該電壓源產(chǎn)生一個(gè)錯(cuò)誤信號(hào)，以指出中間接頭相對(duì)于電壓源的電壓值二分之一的電壓值。
在本發(fā)明的一實(shí)施例中，阻抗控制邏輯收到一時(shí)脈信號(hào)并在選定的時(shí)脈信號(hào)周期內(nèi)增加(increment)或減少(decrement)參考阻抗控制輸入。阻抗匹配控制器還可進(jìn)一步包括偏移調(diào)節(jié)邏輯(bias adjustment logic)，其將偏移量與參考阻抗控制輸入結(jié)合，以提供終端阻抗控制輸入。輸出偏移邏輯，如可程序化熔絲(programmable fuse)，可被用來(lái)程序化地提供此偏移量。
根據(jù)本發(fā)明一實(shí)施例的一集成電路包括一參考接腳(reference pin)，其與外部參考電阻耦接，以及至少一個(gè)輸出接腳(output pin)、至少一個(gè)終端邏輯元件(termination logic element)以及一個(gè)阻抗匹配邏輯。每一終端邏輯元件包括一可程序化終端阻抗產(chǎn)生器，其受一參考阻抗控制輸入的控制并與相對(duì)應(yīng)的輸出接腳耦接。該阻抗匹配邏輯包括一可程序化參考阻抗產(chǎn)生器，其受一參考阻抗控制輸入、比較器邏輯、和輸出終端邏輯控制。該比較器邏輯持續(xù)地對(duì)參考阻抗控制輸入進(jìn)行調(diào)節(jié)，以使參考電阻器和可程序化參考阻抗產(chǎn)生器的值在一預(yù)定容許范圍內(nèi)達(dá)到均衡。該輸出終端邏輯依據(jù)參考阻抗控制輸入對(duì)終端阻抗控制輸入進(jìn)行控制。
此IC可包括輸出偏移邏輯，該輸出偏移邏輯提供一個(gè)調(diào)節(jié)值，這種情況下，輸出終端邏輯可包括偏移調(diào)整邏輯，其結(jié)合參考阻抗控制輸入與調(diào)節(jié)值，以提供該終端阻抗控制輸入。該可程序化參考阻抗產(chǎn)生器和每一可程序化終端阻抗產(chǎn)生器可作為一個(gè)匹配P通道阻抗元件的二進(jìn)制數(shù)組實(shí)現(xiàn)。
本發(fā)明提出一種根據(jù)一參考電阻控制至少一個(gè)輸出上拉終端阻抗的方法，包括以下步驟在串聯(lián)的參考電阻和一參考阻抗產(chǎn)生器上施加一參考電壓，該參考阻抗產(chǎn)生器具有一參考阻抗輸入，周期性地對(duì)參考阻抗輸入進(jìn)行調(diào)節(jié)，以使參考阻抗產(chǎn)生器和參考電阻的電壓的電壓在一預(yù)定容許范圍內(nèi)達(dá)到均衡，以及根據(jù)參考阻抗輸入控制至少一個(gè)上拉阻抗產(chǎn)生器的終端阻抗輸入，每一上拉阻抗產(chǎn)生器與一個(gè)相對(duì)應(yīng)的輸出耦接。
該方法可以進(jìn)一步包括以下步驟感測(cè)參考阻抗產(chǎn)生器和參考電阻的中間接點(diǎn)處的電壓。這種情況下，該方法可包括以下步驟對(duì)中間接點(diǎn)處的電壓與參考電壓的二分之一進(jìn)行比較。對(duì)參考阻抗輸入的周期性調(diào)節(jié)可包括以下步驟在選定的時(shí)脈信號(hào)周期內(nèi)將數(shù)字值進(jìn)行增加或減少。該方法還可進(jìn)一步包括以下步驟將一偏移調(diào)節(jié)值程序化，并結(jié)合偏移調(diào)節(jié)值與參考阻抗輸入。該方法還可進(jìn)一步包括以下步驟根據(jù)參考阻抗輸入啟動(dòng)參考阻抗產(chǎn)生器選定的匹配P通道元件的二進(jìn)制數(shù)組，并根據(jù)終端阻抗輸入啟動(dòng)每一上拉阻抗產(chǎn)生器的選定匹配P通道元件的二進(jìn)制數(shù)組。
經(jīng)由上述可知，本發(fā)明是關(guān)于一種阻抗控制器，其是根據(jù)一參考值控制至少一個(gè)輸出的終端阻抗，包括一可程序化參考阻抗產(chǎn)生器、至少一個(gè)終端邏輯元件以及一阻抗匹配控制器。此可程序化參考阻抗產(chǎn)生器藉由一參考阻抗控制輸入控制的參考阻抗。每一終端邏輯元件包括耦接至一相應(yīng)輸出的一可程序化終端阻抗產(chǎn)生器，并受終端阻抗控制輸入的控制。此阻抗匹配控制器持續(xù)調(diào)節(jié)參考阻抗控制輸入，以在預(yù)定的容許范圍內(nèi)使參考阻抗與參考值匹配，并根據(jù)參考阻抗控制輸入產(chǎn)生終端阻抗控制輸入。
綜上所述，本發(fā)明精確控制終端阻抗的方法及裝置提供一種阻抗控制器，適于精確控制傳輸線的終端阻抗，可以補(bǔ)償溫度、電壓和制造工藝的差異。同時(shí)，本發(fā)明還提供一種集成電路，可達(dá)成對(duì)集成電路上的每一個(gè)終端元件的終端電阻，在操作中以明顯方式連續(xù)進(jìn)行調(diào)節(jié)。另外，本發(fā)明再提供一種根據(jù)參考電阻控制至少一輸出上拉終端阻抗的方法，可以持續(xù)地監(jiān)控和調(diào)節(jié)終端阻抗，以更容易掌握電路的基本操作。其具有上述諸多的優(yōu)點(diǎn)及實(shí)用價(jià)值，并在同類方法及裝置中未見(jiàn)有類似的設(shè)計(jì)公開(kāi)發(fā)表或使用而確屬創(chuàng)新，其不論在方法上或功能上皆有較大的改進(jìn)，在技術(shù)上有較大的進(jìn)步，并產(chǎn)生了好用及實(shí)用的效果，且較現(xiàn)有的控制終端阻抗的方法及裝置具有增進(jìn)的多項(xiàng)功效，從而更加適于實(shí)用，誠(chéng)為一新穎、進(jìn)步、實(shí)用的新設(shè)計(jì)。
上述說(shuō)明僅是本發(fā)明技術(shù)方案的概述，為了能夠更清楚了解本發(fā)明的技術(shù)手段，并可依照說(shuō)明書(shū)的內(nèi)容予以實(shí)施，以下以本發(fā)明的較佳實(shí)施例并配合附圖詳細(xì)說(shuō)明如后。


圖1是根據(jù)本發(fā)明的一較佳實(shí)施例的一種包括精確控制傳輸線的終端阻抗的系統(tǒng)的集成電路(IC)的簡(jiǎn)單方框圖。
圖2是圖1所示的根據(jù)本發(fā)明的一較佳實(shí)施例的一種阻抗匹配邏輯的詳細(xì)方框圖。
圖3是根據(jù)本發(fā)明的一實(shí)施例實(shí)施的一種阻抗產(chǎn)生器的示意圖，該阻抗產(chǎn)生器可用于圖2所示的阻抗產(chǎn)生器，也可用于圖1所示的任一上拉邏輯元件。
圖4是顯示根據(jù)本發(fā)明的一較佳實(shí)施例的一種根據(jù)參考電阻控制至少一個(gè)輸出的上拉終端阻抗的方法的流程圖。
101集成電路103阻抗匹配邏輯105總線107上拉邏輯109輸出偏移邏輯110熔絲201阻抗控制器 203電壓感測(cè)器205阻抗控制邏輯207阻抗產(chǎn)生器209偏移調(diào)節(jié)邏輯300阻抗產(chǎn)生器301第二數(shù)組303第三數(shù)組305第四數(shù)組307第五數(shù)組309第六數(shù)組311緩沖器401～413各個(gè)步驟流程具體實(shí)施方式
為更進(jìn)一步闡述本發(fā)明為達(dá)成預(yù)定發(fā)明目的所采取的技術(shù)手段及功效，以下結(jié)合附圖及較佳實(shí)施例，對(duì)依據(jù)本發(fā)明提出的精確控制終端阻抗的方法及裝置其具體實(shí)施方式
、方法、步驟、結(jié)構(gòu)、特征及其功效，詳細(xì)說(shuō)明如后。
本發(fā)明人意識(shí)到，有必要對(duì)外部精密電阻器進(jìn)行監(jiān)控，并對(duì)芯片上的總線上拉終端元件進(jìn)行調(diào)節(jié)，使其與通過(guò)精密電阻器得出的阻抗相匹配。因此，該發(fā)明人設(shè)計(jì)了一種用于精確控制傳輸線的終端阻抗的裝置和方法。以下結(jié)合附圖1～4進(jìn)行詳細(xì)說(shuō)明。
請(qǐng)參閱圖1所示，是根據(jù)本發(fā)明的一較佳實(shí)施例的集成電路(IC)101的簡(jiǎn)單方框圖，包括一精確控制傳輸線的終端阻抗的系統(tǒng)。IC 101包括多數(shù)個(gè)外部可用輸入/輸出(I/O)接腳，其包括一參考電阻器接腳RTT和多個(gè)輸出接腳，在圖1中顯示為輸出1、輸出2、……輸出N，其中N為正整數(shù)。若無(wú)特別說(shuō)明，某對(duì)接腳及其傳輸?shù)男盘?hào)稱以同樣的名稱。集成電路IC 101或發(fā)展是一個(gè)電壓參考信號(hào)或接收一參考電壓信號(hào)VDD。VDD信號(hào)可以由一與接地(GND)接腳(圖中未示)相關(guān)的外部接腳提供。在圖中所示的實(shí)施例中，用虛線表示的外部參考電阻器R被耦接在接腳RTT和地之間。就規(guī)格而言，電阻器R在40～190歐姆之間，并且可以是一精密電阻器(例如1％電阻器)，但本發(fā)明不受任何特點(diǎn)數(shù)值、范圍或電阻器類型的限制。此外，根據(jù)本發(fā)明，還可提供除VDD以外的電壓。例如，提供如上述的VTT電壓。
IC 101包括阻抗匹配邏輯103，其接收VDD信號(hào)并監(jiān)控外部參考電阻R和一內(nèi)部阻抗產(chǎn)生器207的阻抗(如圖2所示)。在圖中所示的實(shí)施例中，阻抗匹配邏輯103監(jiān)控RTT接腳的電壓準(zhǔn)位，并通過(guò)6位元內(nèi)部總線105對(duì)IC 101上的多終端或上拉邏輯元件107(自1～N單獨(dú)計(jì)數(shù))提供一6位元數(shù)字值PSUM[5:0]。每一上拉邏輯元件107接收VDD信號(hào)并與一相對(duì)應(yīng)的輸出接腳OUTx(其中“x”為1～N的一個(gè)任意正整數(shù)，代表一特定的輸出接腳)耦接。在每一上拉邏輯元件107中，每一位(bit)PSUM[5:0]值致能/禁能對(duì)應(yīng)的具有共用汲極點(diǎn)并被用于上拉和終止一對(duì)應(yīng)OUTx接腳的匹配P通道元件數(shù)組。數(shù)字值PSUM[5:0]規(guī)定在每一上拉邏輯元件107內(nèi)被開(kāi)啟(或啟動(dòng))的P通道元件的數(shù)量，以在規(guī)定的差錯(cuò)范圍內(nèi)上拉或終止對(duì)應(yīng)的OUTx信號(hào)。在圖中所示的實(shí)施例中，數(shù)字值PSUM[5:0]允許以64等距步長(zhǎng)對(duì)上拉邏輯元件的阻抗的調(diào)節(jié)。
在操作中，阻抗匹配邏輯103維持一個(gè)與每一上拉邏輯元件107內(nèi)的二進(jìn)制數(shù)組相同的匹配P通道元件的局部二進(jìn)制數(shù)組。每一數(shù)組都被編組或劃分為用于數(shù)字輸出阻抗控制的二進(jìn)制組，在此下文還會(huì)詳細(xì)描述。阻抗匹配邏輯103內(nèi)的局部二進(jìn)制數(shù)組的阻抗被連續(xù)監(jiān)控，并且數(shù)字值PSUM[5:0]被向上或向下調(diào)節(jié)，以使內(nèi)部數(shù)組的電壓在電阻器R上的電壓的預(yù)定容許范圍之內(nèi)。在一實(shí)施例中，預(yù)定容許值是一個(gè)大約為50毫伏(mv)的誤差電壓。上拉邏輯元件107的最佳阻抗是在一總線時(shí)脈INT BCLK的選定周期(例如每2個(gè)INT BCLK周期)內(nèi)確定或更新的，并且上拉邏輯元件107顯然地被更新。
提供輸出偏移邏輯109的目的是對(duì)總線105上提供的數(shù)字值PSUM[5:0]進(jìn)行相加或相減偏移。由輸出偏移邏輯109向阻抗匹配邏輯103提供一4位數(shù)值PADD[3:0]，以確定一個(gè)PSUM[5:0]相加或相減的數(shù)值。由輸出偏移邏輯109對(duì)阻抗匹配邏輯103提供的一控制信號(hào)PSUBEN，以確定要將數(shù)值相加(當(dāng)PSUBEN未被確立時(shí))還是要將數(shù)值相減(當(dāng)PSUBEN被確立時(shí))。在一個(gè)實(shí)施例中，數(shù)值PSUM[5:0]直接相加(例如當(dāng)PSUBEN為邏輯0或未被確立時(shí))或減去(例如當(dāng)PSUBEN為邏輯1或被確立時(shí))數(shù)值PADD[3:0]。在另一實(shí)施例中，數(shù)值PSUM[5:0]根據(jù)PADD[3:0]的值和PSUNEN信號(hào)成比例地增加或減少。例如，如果PADD[3:0]被設(shè)為1000b(二進(jìn)制)且PSUNEN信號(hào)沒(méi)有被確立，那么PSUM[5:0]增加50％。
在一實(shí)施例中，輸出偏移邏輯109或包括或被一組置在IC 101內(nèi)的熔絲110程序化。例如，該組熔絲110的程序化狀態(tài)是由一測(cè)試程序等逐項(xiàng)確定的。該組熔絲110中除一個(gè)以外，其余均與數(shù)值PSUM[5:0]的低位對(duì)應(yīng)。以這種方式，設(shè)計(jì)者可通過(guò)熔斷選定的熔絲增加或減少PSUM[5:0]的值。輸出偏移邏輯109是一控制機(jī)構(gòu)，使設(shè)計(jì)者能夠?qū)C 101的處理偏差進(jìn)行補(bǔ)償。
請(qǐng)參閱圖2所示，是根據(jù)本發(fā)明的一較佳實(shí)施例的阻抗匹配邏輯103的詳細(xì)方框圖。阻抗匹配邏輯103包括一阻抗控制器201，其接收INTBCLK、VDD和RTT信號(hào)。R控制器201包括一電壓感測(cè)器203，其接收VDD信號(hào)，并監(jiān)控RTT接腳的電壓，在局部以信號(hào)INP顯示。該INP信號(hào)被提供給阻抗產(chǎn)生器207，該阻抗產(chǎn)生器207根據(jù)一個(gè)6位元輸入控制值SUM[5:0]在VDD和INP信號(hào)間提供一個(gè)阻抗。電壓感測(cè)器203對(duì)VDD和INP信號(hào)的電壓進(jìn)行有效比較，并產(chǎn)生信號(hào)HI和LO提供給阻抗控制邏輯205，以試圖將阻抗產(chǎn)生器207和電阻器R的電壓準(zhǔn)位在一預(yù)定容許范圍內(nèi)達(dá)到均衡(即使得二者的差距在一預(yù)定容許范圍內(nèi))。阻抗控制邏輯205響應(yīng)HI/LO信號(hào)對(duì)數(shù)值SUM[5:0]進(jìn)行增加/減少，并對(duì)阻抗產(chǎn)生器207的阻抗進(jìn)行控制，直到VDD-INP＝INP在預(yù)定的誤差電壓之內(nèi)(或使INP信號(hào)的電壓位于VDD電壓的二分之一再加減預(yù)定的誤差電壓)。換句話說(shuō)，電壓感測(cè)器203和阻抗控制邏輯205互相配合，以使阻抗產(chǎn)生器207的阻抗(通過(guò)電壓)和電阻器R的阻抗(通過(guò)電壓)在預(yù)定的容許范圍內(nèi)(通過(guò)錯(cuò)誤電壓量)達(dá)到均衡。
VDD電源電壓被電阻器R和阻抗產(chǎn)生器207的阻抗分壓，以為INP信號(hào)提供一個(gè)中間電壓。如果INP信號(hào)的電壓太高，則表示阻抗產(chǎn)生器207的阻抗太低(或小于R)，那么電壓感測(cè)器207確立HI信號(hào)并使LO信號(hào)為負(fù)。阻抗控制邏輯205通過(guò)對(duì)SUM[5:0]減少做出回應(yīng)，以增加阻抗產(chǎn)生器207的阻抗。當(dāng)INP信號(hào)太低時(shí)，則表示阻抗產(chǎn)生器207的阻抗相對(duì)于電阻器R太高，電壓感測(cè)器203確立LO信號(hào)，并使HI信號(hào)為負(fù)。阻抗控制邏輯205通過(guò)對(duì)SUM[5:0]增加做出回應(yīng)，以減少阻抗產(chǎn)生器207的阻抗。在本實(shí)施例中，盡管也考慮具有比例關(guān)系，但數(shù)值SUM[5:0]與阻抗產(chǎn)生器207的阻抗成反比。
在一實(shí)施例中，電壓感測(cè)器203包括一對(duì)感測(cè)放大器(圖中未示)，其分別具有與VDD的二分之一相差預(yù)定誤差電壓的參考電壓設(shè)定。在這種情況下，一個(gè)高感測(cè)放大器具有一個(gè)大約為1/2 VDD之上的誤差電壓的設(shè)定點(diǎn)，以用于控制HI信號(hào)，而一個(gè)低感測(cè)放大器具有一個(gè)大約為1/2 VDD之下的誤差電壓的設(shè)定點(diǎn)，以用于控制LO信號(hào)。每一感測(cè)放大器將與其相關(guān)的設(shè)定點(diǎn)的電壓與INP信號(hào)的電壓進(jìn)行比較。如果INP信號(hào)的電壓升高到高過(guò)VDD的量超過(guò)誤差電壓的二分之一，則確立HI信號(hào)，如果INP信號(hào)降到低于VDD的量低于誤差電壓的二分之一，則確立LO信號(hào)，并且如果INP與1/2 VDD的差別在誤差電壓的二分之一之內(nèi)，則不確立HI信號(hào)，也不確立LO信號(hào)，且不發(fā)生任何動(dòng)作。在一個(gè)更為具體的實(shí)施例中，預(yù)定誤差電壓大約為50mV，這樣高感測(cè)放大器被設(shè)定為1/2 VDD之上大約25mV，而低感測(cè)放大器被設(shè)定為1/2 VDD之下大約25mV。為了獲得更高的精度，可以為誤差電壓的差距設(shè)置一個(gè)嚴(yán)格的容許限度，否則為了節(jié)省電能，可以設(shè)置一個(gè)較寬的容許限度。
在一個(gè)實(shí)施例中，阻抗控制邏輯205是一個(gè)數(shù)字電路，由INT BCLK信號(hào)控制，并在選定的INT BCLK信號(hào)周期內(nèi)，比如在每一信號(hào)周期內(nèi)或每隔一個(gè)信號(hào)周期內(nèi)，對(duì)數(shù)值SUM[5:0]進(jìn)行調(diào)節(jié)(例如增加與減少)。
將INT BCLK和SUBEN信號(hào)、數(shù)值PADD[5:0]和數(shù)值SUM[5:0]提供給偏移調(diào)節(jié)邏輯209，由其輸出PSUM[5:0]值。在選定的時(shí)脈信號(hào)INT BCLK周期內(nèi)，如每隔一個(gè)時(shí)脈信號(hào)，偏移調(diào)節(jié)邏輯209根據(jù)數(shù)值PADD[3:0]和控制信號(hào)PSUBEN對(duì)PSUM[5:0]的值進(jìn)行調(diào)節(jié)(例如增加或減少)。如前所述，在一實(shí)施例中，數(shù)值PADD[3:0]與數(shù)值SUM[5:0]或相加或相減，而在另一實(shí)施例中，數(shù)值SUM[5:0]根據(jù)PADD[3:0]的值按比例增加或減少。最終結(jié)果由偏移調(diào)節(jié)邏輯209確立，即IC 101的總線105上的數(shù)值PSUM[5:0]。在此，數(shù)值PADD[3:0]可視為數(shù)值SUM[5:0]的偏壓調(diào)整版。
請(qǐng)參閱圖3所示，是根據(jù)本發(fā)明的一實(shí)施例實(shí)施的一種阻抗產(chǎn)生器300的示意圖，該阻抗產(chǎn)生器即可用于阻抗產(chǎn)生器207，和/或用于任一上拉邏輯元件107。阻抗產(chǎn)生器300包括一63P通道元件P1-P63的二進(jìn)制數(shù)組。在一個(gè)實(shí)施例中，每個(gè)P通道元件P63:P1都是匹配的，因此汲極到源極的阻抗相同。每一元件P63:P1的元件的源極與VDD耦接，而汲極與上拉信號(hào)PUP耦接，上拉信號(hào)PUP代表阻抗產(chǎn)生器207的INP信號(hào)或任一上拉邏輯元件107的對(duì)應(yīng)OUTx信號(hào)。當(dāng)采用阻抗產(chǎn)生器207時(shí)，元件P63:P1被以對(duì)應(yīng)每一6位元二進(jìn)制阻抗數(shù)值XSUM[5:0]進(jìn)行二進(jìn)制編組，以代表數(shù)值SUM[5:0]，而當(dāng)采用任何一上拉邏輯元件107時(shí)，則代表數(shù)值PSUM[5:0]。第一數(shù)組是一個(gè)單獨(dú)元件P1，其具有一個(gè)接收信號(hào)PS0的閘極，第二數(shù)組301包括2個(gè)元件P2和P3(P3:P2)，其每一元件具有接收信號(hào)PS1的閘極，第三數(shù)組303包括4個(gè)元件P4～P7(P7:P4)，其每一元件具有接收信號(hào)PS2的閘極，第四數(shù)組305包括8個(gè)元件P8～P15(P15:P8)，其每一元件具有接收信號(hào)PS3的閘極，一個(gè)第五數(shù)組307包括16個(gè)元件P16～P31(P31:P16)，其每一元件具有接收信號(hào)PS4的閘極，和第六數(shù)組309包括32個(gè)元件P32～P63(P63:P31)，其每一元件具有接收信號(hào)PS5的閘極。
PS5-PS0信號(hào)共同形成一個(gè)由一緩沖器301發(fā)出的二進(jìn)制數(shù)字值，緩沖器301接收數(shù)值XSUM[5:0]。每一PS5-PS0信號(hào)都是XSUM[5:0]相應(yīng)的緩沖級(jí)。例如，被緩沖的XSUM5位元可用以產(chǎn)生PS5信號(hào)，被緩沖的XSUM4位可用以產(chǎn)生PS4位等等，依次類推。這樣，當(dāng)數(shù)值XSUM[5:0]被增加時(shí)，VDD和PUP信號(hào)之間的阻抗下降，反之亦然。例如，一個(gè)100000b的XSUM[5:0]數(shù)值啟動(dòng)數(shù)組309并聯(lián)耦接大約P通道元件的一半(或32)，而一個(gè)100010b的XSUM[5:0]數(shù)值啟動(dòng)數(shù)組303和309并聯(lián)耦接P通道元件的34等等，依次類推。一個(gè)000000b的XSUM[5:0]關(guān)閉所有P通道元件呈高阻抗?fàn)顟B(tài)，而數(shù)值111111b啟動(dòng)P通道元件所有63個(gè)呈最低阻抗級(jí)。在一個(gè)實(shí)施例中，元件P63:P1的數(shù)組被按大小排列和分組，以對(duì)預(yù)期的操作溫度和總線電壓條件范圍提供一范圍在大約20～150歐姆之間的上拉阻抗，并為預(yù)期的制造工藝的差異留出余地。
請(qǐng)參閱圖4所示，是顯示根據(jù)本發(fā)明的一較佳實(shí)施例的根據(jù)一參考電阻控制至少一個(gè)輸出的上拉終端阻抗的方法的流程圖。在第一框401內(nèi)，將一可選偏移調(diào)節(jié)值程序化。在前述的一IC實(shí)施例中，其是將IC 101內(nèi)的選定熔絲熔斷，以提供一種控制機(jī)制用于補(bǔ)償IC 101的工藝差異。下一框403中，對(duì)一具有一參考阻抗輸入和參考電阻的參考阻抗產(chǎn)生器施加一參考電壓。在圖中所示的實(shí)施例中，參考電壓可為一個(gè)電壓源，如VDD信號(hào)等，被施加在串聯(lián)的參考電阻和參考阻抗輸入。
在下一框405中，參考阻抗輸入被周期性地(例如連續(xù)地)調(diào)節(jié)，使參考阻抗產(chǎn)生器的阻抗與參考電阻的差距在預(yù)定的容許范圍內(nèi)。在如圖所示的實(shí)施例中，參考電阻和參考阻抗產(chǎn)生器之間的中間接點(diǎn)處的電壓被感測(cè)，并與參考電壓(例如VDD)的二分之一進(jìn)行比較。在下一框407中，根據(jù)參考阻抗輸入啟動(dòng)選定的參考阻抗產(chǎn)生器匹配阻抗元件的二進(jìn)制數(shù)組。在圖示的實(shí)施例中，參考阻抗輸入是一個(gè)數(shù)字值，其中每位元啟動(dòng)一個(gè)匹配P通道元件的選定數(shù)組。
在下一框409中，根據(jù)參考阻抗輸入控制終端阻抗輸入，該終端阻抗輸入提供給與相應(yīng)輸出耦接的每一上拉阻抗產(chǎn)生器。如果將一偏移調(diào)節(jié)值程序化，該偏移調(diào)節(jié)值則與參考阻抗輸入結(jié)合，以在下一框411調(diào)節(jié)終端阻抗輸入。在圖示的實(shí)施例中，偏移調(diào)節(jié)邏輯209將數(shù)值PADD[5:0]與數(shù)值SUM[5:0]結(jié)合(加、減，或其他結(jié)合方式)，以產(chǎn)生數(shù)值PSUM[5:0]，并發(fā)送至每一上拉邏輯元件107。在下一框413中，根據(jù)終端阻抗輸入啟動(dòng)選定的上拉阻抗產(chǎn)生器匹配阻抗元件的二進(jìn)制數(shù)組。如前所述，每一上拉邏輯元件107包括如參考阻抗產(chǎn)生器207匹配的P通道元件的相同結(jié)構(gòu)，這樣輸出上拉終端阻抗的根據(jù)是參考阻抗和任何輸出偏移調(diào)節(jié)。
根據(jù)本發(fā)明的各個(gè)實(shí)施例所述的阻抗控制器對(duì)IC上的每一終端元件的終端電阻，在操作中以明顯方式連續(xù)進(jìn)行調(diào)節(jié)。終端阻抗被持續(xù)地監(jiān)控和調(diào)節(jié)，以補(bǔ)償溫度、電壓和制造工藝的差異，所采用的方法對(duì)于電路的基本操作是容易掌握的。VDD信號(hào)的波動(dòng)對(duì)輸出的終端阻抗沒(méi)有影響，因?yàn)樽兓且耘cINP信號(hào)成比例的方式發(fā)生的。電阻R提供的好處是獨(dú)立于IC 101的溫度變化。
盡管已經(jīng)根據(jù)最佳實(shí)施方式對(duì)本發(fā)明進(jìn)行的說(shuō)明，仍可對(duì)發(fā)明做出其他改變方式。例如，可采用不同的方法均衡可程序化阻抗產(chǎn)生器207與參考電阻器的阻抗，比如電流技術(shù)或等效技術(shù)等。還有，盡管在此公開(kāi)了使用金屬氧化物半導(dǎo)體(MOS，metal-oxide semiconductor)類型的元件，包括互補(bǔ)型MOS元件，如，NMOS和PMOS晶體管等，本發(fā)明還可以以類似的方式應(yīng)用在不同或相似類型的工藝和領(lǐng)域，如雙極元件等。
以上所述，僅是本發(fā)明的較佳實(shí)施例而已，并非對(duì)本發(fā)明作任何形式上的限制，雖然本發(fā)明已以較佳實(shí)施例揭露如上，然而并非用以限定本發(fā)明，任何熟悉本專業(yè)的技術(shù)人員，在不脫離本發(fā)明技術(shù)方案范圍內(nèi)，當(dāng)可利用上述揭示的技術(shù)內(nèi)容作出些許更動(dòng)或修飾為等同變化的等效實(shí)施例，但凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實(shí)質(zhì)對(duì)以上實(shí)施例所作的任何簡(jiǎn)單修改、等同變化與修飾，均仍屬于本發(fā)明技術(shù)方案的范圍內(nèi)。
權(quán)利要求
1.一種阻抗控制器，是根據(jù)一參考值控制至少一個(gè)輸出的終端阻抗，其特征在于其包括一可程序化參考阻抗產(chǎn)生器，用以產(chǎn)生一受一參考阻抗控制輸入控制的一參考阻抗；至少一終端邏輯元件，每一該終端邏輯元件包括一可程序化終端阻抗產(chǎn)生器，其中該可程序化終端阻抗產(chǎn)生器與一相應(yīng)輸出耦接，并受一終端阻抗控制輸入的控制；以及一阻抗匹配控制器，不中斷地調(diào)節(jié)該參考阻抗控制輸入，以使該參考阻抗與該參考值的差距在一預(yù)定容許偏差內(nèi)，并根據(jù)該參考阻抗控制輸入產(chǎn)生該終端阻抗控制輸入。
2.根據(jù)權(quán)利要求1所述的阻抗控制器，其特征在于其中所述的可程序化參考阻抗產(chǎn)生器和每一該至少一可程序化終端阻抗產(chǎn)生器包括匹配P通道元件的一二進(jìn)制數(shù)組，且該可程序化參考阻抗產(chǎn)生器和所有該至少一個(gè)可程序化終端阻抗產(chǎn)生器中的每一個(gè)都提供與一電源電壓相關(guān)的一上拉阻抗。
3.根據(jù)權(quán)利要求1所述的阻抗控制器，其特征在于其中所述的阻抗匹配控制器包括一電壓感測(cè)器，用以感測(cè)該參考元件產(chǎn)生的參考電壓與該可程序化參考阻抗產(chǎn)生器的電壓之間的電壓差，并設(shè)定對(duì)應(yīng)到此電壓差的指示性的一誤差信號(hào)；以及一阻抗控制邏輯，根據(jù)該誤差信號(hào)調(diào)節(jié)該參考阻抗控制輸入。
4.根據(jù)權(quán)利要求3所述的阻抗控制器，其特征在于其中所述的參考值包括一參考電阻器，其中一電壓源被施加在該參考電阻器與該可程序化參考阻抗產(chǎn)生器，其中該參考電阻器是在一中間接點(diǎn)和該可程序化參考阻抗產(chǎn)生器耦接，且其中該電壓感測(cè)器設(shè)定該誤差信號(hào)，以指示相對(duì)于該電壓源電壓準(zhǔn)位的二分之一的電壓的該中間接點(diǎn)的電壓。
5.根據(jù)權(quán)利要求3所述的阻抗控制器，其特征在于其中所述的阻抗控制邏輯接收一時(shí)脈信號(hào)，并在該時(shí)脈信號(hào)的選定周期期間對(duì)該參考阻抗控制輸入進(jìn)行增加或減少。
6.根據(jù)權(quán)利要求1所述的阻抗控制器，其特征在于其中所述的阻抗匹配控制器還包括一偏移調(diào)節(jié)邏輯，用以將一偏移值與該參考阻抗控制輸入結(jié)合，并提供該終端阻抗控制輸入。
7.根據(jù)權(quán)利要求6所述的阻抗控制器，其特征在于其更包括已程序化的一輸出偏移邏輯，用以提供該偏移值。
8.一種集成電路(IC)，其特征在于其包括多數(shù)個(gè)接腳，包括一參考接腳與至少一個(gè)輸出接腳，該參考接腳是用以耦接至一外部參考電阻器；至少一終端邏輯元件，每一該終端邏輯元件包括一可程序化終端阻抗產(chǎn)生器，受一終端阻抗控制輸入的控制，并與對(duì)應(yīng)的該至少一輸出接腳耦接；以及一阻抗匹配邏輯，包括一可程序化參考阻抗產(chǎn)生器，受一參考阻抗控制輸入的控制；一比較器邏輯，不中斷地調(diào)節(jié)該參考阻抗控制輸入，以使該參考電阻器和該可程序化參考阻抗產(chǎn)生器的值相差在一預(yù)定容許范圍內(nèi)；以及一輸出終端邏輯，用以根據(jù)該參考阻抗控制輸入控制該終端阻抗控制輸入。
9.根據(jù)權(quán)利要求8所述的集成電路，其特征在于其更包括一輸出偏移邏輯，用以提供一調(diào)節(jié)值；以及該輸出終端邏輯包括一偏移調(diào)節(jié)邏輯，用以耦接該參考阻抗控制輸入與該調(diào)節(jié)值，以提供該終端參考控制輸入。
10.根據(jù)權(quán)利要求9所述的集成電路，其特征在于其中所述的可程序化參考阻抗產(chǎn)生器和每一該可程序化終端阻抗產(chǎn)生器包括一匹配P通道阻抗器的一二進(jìn)制數(shù)組。
11.根據(jù)權(quán)利要求8所述的集成電路，其特征在于其中所述的比較器邏輯包括一電壓感測(cè)器，耦接至該參考接腳和該可程序化參考阻抗產(chǎn)生器，用以檢測(cè)跨越該參考電阻器和該可程序化參考阻抗產(chǎn)生器的電壓，并確立一指示性的誤差信號(hào)；以及一參考阻抗邏輯，用以根據(jù)該誤差信號(hào)調(diào)節(jié)該參考阻抗控制輸入。
12.根據(jù)權(quán)利要求11所述的集成電路，其特征在于其中一參考電壓被施加跨越在通過(guò)一接點(diǎn)相串接的該參考電阻器和該可程序化參考阻抗產(chǎn)生器，并且當(dāng)該接點(diǎn)的電壓與該參考電壓的二分之一間的差距在一預(yù)定誤差電壓之內(nèi)時(shí)，該電壓感測(cè)器確立指示用的一誤差信號(hào)。
13.根據(jù)權(quán)利要求11所述的集成電路，其特征在于其中所述的參考阻抗控制輸入包括一數(shù)字值，其中該參考控制邏輯接收一時(shí)脈信號(hào)并在該時(shí)脈信號(hào)的選定周期內(nèi)對(duì)該參考阻抗控制輸入進(jìn)行增加或減少。
14.一種根據(jù)參考電阻控制至少一輸出上拉終端阻抗的方法，其特征在于其包括以下步驟在串接的該參考電阻和一參考阻抗產(chǎn)生器施加一參考電壓，該參考阻抗產(chǎn)生器具有一參考阻抗輸入；定期調(diào)節(jié)該參考阻抗輸入，以將參考阻抗產(chǎn)生器和參考電阻的電壓的差距控制在一預(yù)定容許范圍內(nèi)；以及根據(jù)該參考阻抗輸入控制至少一上拉阻抗產(chǎn)生器的一終端阻抗輸入，每一上拉阻抗產(chǎn)生器與一相應(yīng)輸出相耦接。
15.根據(jù)權(quán)利要求14所述的根據(jù)參考電阻控制至少一輸出上拉終端阻抗的方法，其特征在于其更包括以下步驟感測(cè)該參考阻抗產(chǎn)生器和參考電阻之間的接點(diǎn)的電壓；以及定期調(diào)節(jié)包括將中間接點(diǎn)的電壓與該參考電壓的二分之一進(jìn)行比較。
16.根據(jù)權(quán)利要求14所述的根據(jù)參考電阻控制至少一輸出上拉終端阻抗的方法，其特征在于其中所述的定期調(diào)節(jié)該參考阻抗輸入包括在選定時(shí)脈周期內(nèi)對(duì)一數(shù)字值的增加和減少。
17.根據(jù)權(quán)利要求14所述的根據(jù)參考電阻控制至少一輸出上拉終端阻抗的方法，其特征在于其更包括以下步驟程序化一偏移調(diào)節(jié)數(shù)值；以及通過(guò)結(jié)合該偏移調(diào)節(jié)值與該參考阻抗輸入來(lái)控制一終端阻抗輸入。
18.根據(jù)權(quán)利要求14所述的根據(jù)參考電阻控制至少一輸出上拉終端阻抗的方法，其特征在于其更包括以下步驟根據(jù)該參考阻抗輸入啟動(dòng)選定的參考阻抗產(chǎn)生器匹配P通道元件的一二進(jìn)制數(shù)組；以及根據(jù)該終端阻抗輸入啟動(dòng)選定的每一上拉阻抗產(chǎn)生器匹配P通道元件的一二進(jìn)制數(shù)組。
全文摘要
本發(fā)明是關(guān)于一種阻抗控制器，其是根據(jù)一參考值控制至少一個(gè)輸出的終端阻抗，包括一可程序化參考阻抗產(chǎn)生器、至少一個(gè)終端邏輯元件以及一阻抗匹配控制器。此可程序化參考阻抗產(chǎn)生器藉由一參考阻抗控制輸入控制的參考阻抗。每一終端邏輯元件包括耦接至一相應(yīng)輸出的一可程序化終端阻抗產(chǎn)生器，并受終端阻抗控制輸入的控制。此阻抗匹配控制器持續(xù)調(diào)節(jié)參考阻抗控制輸入，以在預(yù)定的容許范圍內(nèi)使參考阻抗與參考值匹配，并根據(jù)參考阻抗控制輸入產(chǎn)生終端阻抗控制輸入。
文檔編號(hào)H03K19/0175GK1581698SQ20041007478
公開(kāi)日2005年2月16日 申請(qǐng)日期2004年9月14日 優(yōu)先權(quán)日2003年12月6日
發(fā)明者詹姆士R·藍(lán)佰格 申請(qǐng)人:智權(quán)第一公司