專利名稱：包含二進(jìn)制源信號的數(shù)據(jù)比特流的記錄載體的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種將二進(jìn)制源信號的數(shù)據(jù)比特流編碼為二進(jìn)制信道信號的數(shù)據(jù)比特流的設(shè)備，該設(shè)備包括-輸入裝置，用于接收二進(jìn)制源信號，-合并裝置，用于響應(yīng)一控制信號在二進(jìn)制源信號的等距離位置合并q-比特合并字，以便獲得一個合成二進(jìn)制源信號，-轉(zhuǎn)換裝置，用于將合成二進(jìn)制源信號轉(zhuǎn)換為所述二進(jìn)制信道信號，-控制信號發(fā)生器裝置，用于產(chǎn)生所述控制信號，-輸出裝置，用于提供所述二進(jìn)制信道信號。本發(fā)明也涉及用于解碼由編碼設(shè)備得到的二進(jìn)制信道信號的數(shù)據(jù)比特流，以便獲得二進(jìn)制源信號的數(shù)據(jù)比特流的設(shè)備，本發(fā)明還涉及一個包括編碼設(shè)備的記錄設(shè)備，以及由該記錄設(shè)備得到的記錄載體和編碼該源信號的方法。
USP5,477,222(PHN14448)公開了前面提到的編碼設(shè)備。該文件公開了一種將二進(jìn)制源信號的數(shù)據(jù)比特流編碼為二進(jìn)制信道信號的數(shù)據(jù)比特流的設(shè)備，該設(shè)備滿足(1，8)掃描寬度的約束。這意味著，在信道信號的串行數(shù)據(jù)流中最小一個“零”和最大八個“零”出現(xiàn)在信道信號的兩個連續(xù)“零”之間。應(yīng)該明白，在這點上，一般將一個諸如1T預(yù)編碼之類的附加預(yù)編碼步驟用于該(1，8)約束序列，從而導(dǎo)致具有最小掃描寬度2和最大掃描寬度9的限定掃描寬度序列。
公知的轉(zhuǎn)換是奇偶性保留?！媾夹员Ａ簟x是被轉(zhuǎn)換的n-比特源字的奇偶性等于對應(yīng)的其中轉(zhuǎn)換它們的m-比特信道字的奇偶性(在模-2加之后)。結(jié)果是，所聲明的n-到-m轉(zhuǎn)換設(shè)備不影響信號的奇偶性。
由于轉(zhuǎn)換是奇偶性保留，可以通過諸如在源字?jǐn)?shù)據(jù)流插入DC控制比特之類方法，來使用高效的DC控制。
為此目的，本發(fā)明提供一種將n-比特源字編碼為對應(yīng)的m-比特信道字的改進(jìn)的設(shè)備。
根據(jù)本發(fā)明的設(shè)備包括
-輸入裝置，用于接收二進(jìn)制源信號，-合并裝置，用于接收等于二進(jìn)制源信號或其重列方案，并且響應(yīng)一控制信號，在所述第一輸入信號的y個連續(xù)比特的后續(xù)組之間每次合并q-比特合并字，-控制信號發(fā)生器裝置，用于產(chǎn)生所述控制信號，-重列裝置，用于接收等于所述二進(jìn)制源信號或在所述合并裝置與所述q-比特合并字合并的所述二進(jìn)制源信號的第二信號，用于對每個所述y個連續(xù)比特組的第二組進(jìn)行重列操作，在所述合并裝置進(jìn)行合并和在所述重列裝置進(jìn)行重列的組合步驟導(dǎo)致了一個重列的合成二進(jìn)制源信號，該合成二進(jìn)制源信號包括n-比特字序列，y，n和q為正整數(shù)，其中y＞1，n＞1，q≥1，-轉(zhuǎn)換裝置，用于通過將所述重列的合成二進(jìn)制源信號中的p個連續(xù)n-比特字的后續(xù)塊轉(zhuǎn)換為相應(yīng)的所述二進(jìn)制信道信號中的p個連續(xù)m-比特信道字的后續(xù)塊，將重列的合成二進(jìn)制源信號轉(zhuǎn)換為所述二進(jìn)制信道信號，m和p為正整數(shù)，其中m＞n，p≥1，p可以變化，-輸出裝置，用于提供所述二進(jìn)制信道信號，重列操作包括在y個連續(xù)比特的每個所述第二組，將該組中的q比特重新排列到所述組中的另一個位置的步驟，以便，除包括合并字的n-比特字之外，將被要求轉(zhuǎn)換為m-比特信道字的所述重列合成二進(jìn)制源信號中的n-比特字與所述重列合成二進(jìn)制源信號中的n-比特源字排列在一起，其中n＝2q。本發(fā)明是基于以下的識認(rèn)。在不采用根據(jù)本發(fā)明的方法的情況下，編碼過程如下。在q-比特合并字插入二進(jìn)制源信號比特流后，已產(chǎn)生合成二進(jìn)制源信號比特流。將該合成二進(jìn)制源信號分為一個順序n-比特字序列用于在轉(zhuǎn)換裝置轉(zhuǎn)換為m-比特信道字。進(jìn)行分為n-比特字序列以便合成二進(jìn)制源信號中的兩個后續(xù)字之間的邊界處于合并字和所述合成二進(jìn)制源信號中的二進(jìn)制源信號的后續(xù)源字之間。直到下一個合并字為止，將合成二進(jìn)制源信號中的兩個后續(xù)字之間的全部邊界與二進(jìn)制源信號的后續(xù)源字之間的邊界排列在一起。所述下一個合并字與二進(jìn)制源信號的下一個源字的前q比特一起形成合成二進(jìn)制源信號的下一個n-比特字。結(jié)果是，直到下面的合并字為止，未將合成源信號中的兩個后續(xù)字之間的全部邊界與二進(jìn)制源信號的n-比特源字的邊界排列在一起。或者，展開合成二進(jìn)制源信號中的n-比特字使其通過二進(jìn)制源信號的兩個后續(xù)n-比特源字。
一旦編碼為相應(yīng)的m-比特信道字，即轉(zhuǎn)換合成二進(jìn)制源信號的n-比特字。在傳輸和接收機中的后續(xù)接收之后，其中將一個相應(yīng)的解碼器提供給接收機，m-比特信道字解碼為相應(yīng)的n-比特字，該n-比特字形成合成二進(jìn)制源信號的一個復(fù)制品。隨后，從合成二進(jìn)制源信號中刪除q-比特合并字以便得到二進(jìn)制源信號的復(fù)制品。
在傳輸中可能會出現(xiàn)錯誤，導(dǎo)致解碼器中的誤解碼。合成二進(jìn)制源信號復(fù)制品中的錯誤字將導(dǎo)致二進(jìn)制源信號復(fù)制品中的錯誤源字，即，與合成二進(jìn)制源信號復(fù)制品中的兩個后續(xù)字的邊界排列在一起的兩個后續(xù)源字之間的邊界的二進(jìn)制源信號復(fù)制品中的那些部分。然而，在未與合成二進(jìn)制源信號復(fù)制品中的兩個后續(xù)字的邊界排列在一起的兩個后續(xù)源字之間的邊界的二進(jìn)制源信號復(fù)制品中的那些部分，合成源信號復(fù)制品中的錯誤字將導(dǎo)致二進(jìn)制源信號復(fù)制品中的兩個錯誤字。
本發(fā)明克服了這種錯誤傳播，其中通過在二進(jìn)制源信號的y個連續(xù)比特源字的每個第二組移位q比特，將二進(jìn)制源信號的兩個后續(xù)n-比特源字之間的邊界與合成二進(jìn)制源信號的兩個后續(xù)n-比特字之間的邊界對準(zhǔn)。結(jié)果是，不會發(fā)生錯誤傳播。
通常，將所得到的信道信號應(yīng)用到1T-預(yù)編碼器。合并裝置的目的是添加合并字，例如1-比特合并字，即‘0’-或‘1’-比特增加到轉(zhuǎn)換裝置的輸入信號所包括的連續(xù)碼字，以便獲得為游離DC(DCfree)，或包括具有一確定頻率的跟蹤導(dǎo)航信號的預(yù)編碼器輸出信號。將預(yù)編碼器輸出信號記錄在一記錄載體。在q＝1的情況下，在轉(zhuǎn)換器的輸入信號增加‘0’-比特導(dǎo)致1T-預(yù)編碼器輸出信號的奇偶性保持不變。增加‘1’-比特導(dǎo)致1T-預(yù)編碼器輸出信號的奇偶性反轉(zhuǎn)。因此，合并裝置影響1T-預(yù)編碼器輸出信號，使得可以控制1T-預(yù)編碼器輸出信號的運行數(shù)字和值以便具有一個作為時間函數(shù)的要求的碼型。
在下面的附圖將進(jìn)一步描述本發(fā)明，其中

圖1表示編碼設(shè)備的第一實施例，圖2表示編碼設(shè)備的第二實施例，圖3表示已有技術(shù)編碼設(shè)備中出現(xiàn)的各種信號，圖4表示圖2中的編碼設(shè)備出現(xiàn)的各種信號，其中采用重列合成源信號的一種方式，圖5表示重列合成源信號的另一種方式，圖6表示編碼設(shè)備中的重列單元的第一實施例，圖7表示重列單元的第二實施例，圖8表示編碼設(shè)備中的轉(zhuǎn)換單元的第一實施例，圖9表示轉(zhuǎn)換單元的第二實施例，圖10表示解碼設(shè)備的第一實施例，圖11表示解碼設(shè)備的第二實施例，圖12表示解碼設(shè)備中的再變換器單元的實施例，和圖13表示重列合成源信號的再一種方式。
圖1表示根據(jù)本發(fā)明的編碼設(shè)備的實施例。該設(shè)備包括一個接收二進(jìn)制源信號的輸入端1，該端連接到q-比特字合并單元4的輸入2。單元4的輸出6連接到重列單元8的輸入7。重列單元8具有連接到變換器單元10的輸入11的輸出9，變換器單元10具有連接到aT預(yù)編碼器16的輸入14的輸出12。預(yù)編碼器16的輸出18連接到提供二進(jìn)制信道信號的輸出。輸出18也連接到控制信號發(fā)生器24的輸入22，控制信號發(fā)生器24具有連接到合并單元4的控制信號輸入28的輸出26。
將n-比特源字序列形式的二進(jìn)制源信號用于編碼的輸入端1。合并單元4適合于在二進(jìn)制源信號中的等距離位置插入q-比特合并字。具體地講，合并單元4適合于每次在二進(jìn)制源信號中的x個連續(xù)n-比特源字的后續(xù)組之間插入q-比特合并字，以便在其輸出6獲得一個合成二進(jìn)制源信號。x，n和q為正整數(shù)，x＞1，n＝2q和q≥1。
將合成二進(jìn)制源信號用于重列單元8的輸入7，重列單元8對合成二進(jìn)制源信號中的x個連續(xù)n-比特源字的每個第二組進(jìn)行一個重列步驟，以便獲得一個重列合成源信號。將該重列合成源信號順序應(yīng)用到變換器單元10的輸入11。編碼單元10對重列合成源信號進(jìn)行一個轉(zhuǎn)換步驟，從而導(dǎo)致一個信道信號。該轉(zhuǎn)換步驟包括將重列合成源信號中的p個n-比特字組轉(zhuǎn)換為相應(yīng)的m-比特信道字組，所述信道字形成信道信號。將該信道信號提供給輸出12。在aT預(yù)編碼器16將二進(jìn)制信道信號順序預(yù)編碼為預(yù)編碼二進(jìn)制信道信號并將該預(yù)編碼二進(jìn)制信道信號順序提供給輸出端20，例如，用于記錄或傳輸，以及提供給控制信號發(fā)生器24的輸入22?？刂菩盘柊l(fā)生器24響應(yīng)所述預(yù)編碼二進(jìn)制信道信號在其輸出26產(chǎn)生一控制信號，將該控制信號提供給合并單元4的控制信號輸入28。合并單元4響應(yīng)所述控制信號選擇一個q-比特字用于合并該二進(jìn)制源信號。
參照圖2將進(jìn)一步解釋該設(shè)備的運行，該圖表示對圖1設(shè)備進(jìn)行略修改的型式。圖2的設(shè)備包括一個合并單元4’，該合并單元4’適合于每次在二進(jìn)制源信號的x個連續(xù)n(＝2)-比特源字的后續(xù)組之間插入1-比特(q＝1)合并字，以便在其輸出6獲得一個合成二進(jìn)制源信號。X可以是任何正整數(shù)值。在后面所述的實例，x等于24，這是因為在6字節(jié)二進(jìn)制源信號的后續(xù)組之間插入1-比特合并字。
下面將描述圖2實施例中的重列單元8’。首先，將解釋變換器單元10’的功能。變換器10’適合于將重列合成源信號中的p個2-比特字組轉(zhuǎn)換為相應(yīng)的信道信號的p個3-比特信道字組。P是一個正整數(shù)并且可以變化，這可以從后面進(jìn)一步看出，以便得到預(yù)編碼信道信號。將1T預(yù)編碼16’的輸出信號用于產(chǎn)生合并單元4’的控制信號的控制信號發(fā)生器24’，以便控制在源信號的串行數(shù)據(jù)流是插入‘0’還是‘1’。
提供使用圖1或2所示的設(shè)備，有可能在預(yù)編碼信道信號的串行數(shù)據(jù)流嵌入確定頻率的跟蹤音調(diào)，或?qū)⑺鰯?shù)據(jù)流的DC成分保持為零。另外，當(dāng)變換器單元10’適合于產(chǎn)生如上所述的(d，k)序列時，使圖1或2的設(shè)備的輸出信號成為(d，k)RLL輸出信號。在Bell系統(tǒng)技術(shù)雜志，Vol 53，No.6，pp1103-1106給出了合并單元4的實施例。
將1T預(yù)編碼16’的輸出信號提供給用于將信號寫入記錄載體36上的軌道的寫入單元34。記錄載體36可以是縱向的或盤形的磁記錄載體。記錄載體也可以是諸如光盤36’之類的光記錄載體。寫入單元34包括一個當(dāng)記錄磁記錄載體上的信號時為磁性寫入頭，當(dāng)記錄光記錄載體上的信號時為光寫入頭的寫入頭38。
下面將解釋圖2的設(shè)備的功能。圖3在圖3a示意性地表示用于該設(shè)備的輸入端1的二進(jìn)制源信號。源信號包括一個2-比特源字序列，每次表示為SW1，SW2...SWi，SWi+1，...，四個二進(jìn)制源信號的2-比特源字形成一字節(jié)二進(jìn)制源信號。圖3a表示每次六個連續(xù)字節(jié)B0，...B5的序列。圖2的合并單元4’適合于每次在二進(jìn)制源信號的六個連續(xù)字節(jié)B0到B5的組之間插入1-比特合并字，即在二進(jìn)制源信號的24個2-比特源字的后續(xù)組之間插入1-比特合并字。在本實施例，在二進(jìn)制源信號的源字SW3和SW2之間合并合并字mw0以及源字SWi+3和SWi+4之間合并合并字mw1，從而導(dǎo)致圖3b中的合成源信號。
在已有技術(shù)設(shè)備，未進(jìn)行合成源信號的重列并且在沒有修改的情況下將合成源信號傳送給變換器單元10’。變換器單元10’將合成源信號中的2-比特字轉(zhuǎn)換為對應(yīng)的3-比特字。如圖3c和圖3d所示。圖3c示出分為2-比特字，表示為csw1，csw2，csw3，...的所謂的源字的序列的合成源信號。將這些合成源字轉(zhuǎn)換為對應(yīng)的3-比特信道字，從而產(chǎn)生圖3d所示意表示的信道信號。信道信號中信道字表示為cwi。圖3d表示分別轉(zhuǎn)換2-比特合成源字csw2，csw7，csw11和cswi所得到的信道字cw2，cw7，cw11和cwi。
當(dāng)在相應(yīng)的解碼設(shè)備再次進(jìn)行轉(zhuǎn)換時，將3-比特信道字再次轉(zhuǎn)換為原始2-比特合成源字的復(fù)制品。這在圖3e中示意示出，該圖示出表示為rcsw1，rcsw2，rcsw3，...，rcswi的合成源字復(fù)制品序列。下面，從這些復(fù)制品中刪除復(fù)制品rcsw3和rcswi+4所包括的合并字mw0和mw1，導(dǎo)致初始源信號的復(fù)制品，如圖3f所示。圖3f表示初始源字復(fù)制品的序列形式的源信號的復(fù)制品，在圖3f這些復(fù)制品由rsw1，rsw2，rsw3，...，rswi，rswi+1，...表示。
這從圖3b和3c可以清楚看出，因為圖3a將1-比特合并字插入2-比特源字之間，圖3b的合成源信號中的2-比特源字之間的邊界不是一直與圖3c的2-比特合成源字之間的邊界同步。具體地說，該論述對于圖3b信號中的源字sw3到swi+3有效。
現(xiàn)在假定，當(dāng)進(jìn)行合成源字csw7的轉(zhuǎn)換和后續(xù)再轉(zhuǎn)換時，發(fā)生錯誤，從而導(dǎo)致錯誤的復(fù)制品rcsw7。在圖3f的源信號復(fù)制品，字rcsw7的第一比特是字節(jié)B0的第七比特b7，字rcsw7的第二比特是字節(jié)B1的第一比特b0。由于字rcsw7是錯誤的，因此字節(jié)B0和B1也是錯誤的。這樣發(fā)生錯誤傳播，合成源信號的復(fù)制品的一個字中的錯誤導(dǎo)致源信號復(fù)制品的兩個字節(jié)出現(xiàn)錯誤。
根據(jù)本發(fā)明，在將合成源信號提供給變換器單元10’之前，在合成源信號執(zhí)行重列步驟。圖4表示該重列步驟的一個實施例，圖5表示另一個實施例。圖4a再次表示二進(jìn)制源信號的串行數(shù)據(jù)流，其中每次在24個-比特源字的后續(xù)組之間插入1-比特合并字。圖4b再次表示在源字sw2后面如何插入合并字mw0，以及在源字swi+4前面如何插入合并字mw1。另外，對合并合并字之后得到的信號進(jìn)行重列步驟。合并和重列步驟的結(jié)果由圖4b中的信號表示，該圖表示2-比特字w1，w2，...wi，wi+1，...形式的重列合成信號。除插入合并字mw0之外，源字sw2后面的2-比特源字序列移過一個附加比特位置到達(dá)圖4b的右側(cè)，導(dǎo)致合并字mw0和重列信號字w4之間的空比特位置。這樣，重列信號中的字w4等于源字sw3，重列信號中的字w5等于源字sw4，等。這樣，源字swi+3包括等于源字swi+2的字wi+3，字節(jié)B5的最后兩個比特，比特b6和b7。比特b6直接跟在字wi+3后面，這可以從圖4b看出。然而，重新定位比特b7并將其放在合并字mw0和字w4之間的空比特位置。這由圖4b中的箭頭50表示。插入下一個合并字mw1作為2-比特字wi+4的第二比特，等于源字swi+4的2-比特字swi+3跟隨2-比特字wi+4，等。從圖4a和4b可以清楚看出圖4b的重列合成信號中的字之間的邊界與圖4a的源信號的源字的邊界同步。
將重列合成信號的2-比特字轉(zhuǎn)換為3-比特信道字將導(dǎo)致圖4c的信道信號。后續(xù)再轉(zhuǎn)換導(dǎo)致圖4d示出的重列合成信號的復(fù)制品。下面，從重列合成信號的復(fù)制品刪除合并字。這意味著刪除字rw3復(fù)制品的第三比特并刪除字rwi+4的第二比特。另外，從串行數(shù)據(jù)流檢索字rw3的第二比特，以便跟隨源信號復(fù)制品的字rsw2的字rsw3等于重列合成信號復(fù)制品的2-比特字rw4，等。這樣，源信號復(fù)制品的字rswi+2等于重列合成信號復(fù)制品的字rwi+3以及字rswi+4等于字rwi+5。源信號復(fù)制品的比特b6和字節(jié)B5等于重列合成信號復(fù)制品的字rwi+4的第一比特。刪除合并字mw1意味著一個空比特位置，該位置通過給出字節(jié)B5的比特b7的字rw3的第二比特的比特值填充。圖4e中通過箭頭52表示比特b7的重新定位。
轉(zhuǎn)換/再轉(zhuǎn)換步驟期間發(fā)生的錯誤導(dǎo)致圖4d的重列合成信號復(fù)制品中的錯誤字rwi。由于排列圖4d信號中的字rwi和圖4e信號中的字rswi之間的邊界，這樣的錯誤僅導(dǎo)致一個2-比特字，這樣僅有一個字節(jié)是錯誤的，因此未發(fā)生錯誤傳播。
圖4的實例，正是源字swi+3中的比特b7被重新定位在合并字mw0和源字sw3之間的位置。另一種可能是將源字swi+3中的比特b6重新定位到合并字mw0和源字sw3之間的位置。
圖5表示重列合成源信號的另一種方式。圖5a再次表示二進(jìn)制源信號的串行數(shù)據(jù)流。圖5b再次表示一個合并字mw0如何插入到源字sw2后面以及合并字mw1如何插入到源字swi+4之前。重列步驟現(xiàn)在包括重新定位字節(jié)B0的比特b0，即字sw3的第一比特。合并和重列步驟的結(jié)果由圖5b的信號表示，該圖表示2-比特字w1，w2，...wi，wi+1，...形式的重列合成信號。當(dāng)暫存比特b0時，事實上插入合并字mw0的含義是由合并字mw0替換字節(jié)B0的比特b0。這樣跟隨源信號的2-比特字保留在其原始位置?；蛘咴葱盘栔械淖謘w4等于重列合成信號中的字w4，等。這樣，源信號的字swi+3等于重列合成信號中的字wi+3下面，現(xiàn)在增加暫存的比特b0作為字wi+4的的第一比特并跟在合并字mw1的后面作為字wi+4的第二比特。這由圖5b中的箭頭54示意表示。下面的源字swi+4，swi+5，...移位兩個位置。但是在所有情況下，排列圖5b的重列合成信號中的2-比特字w和圖5a的源信號中的源字sw之間的邊界。
將重列合成信號的2-比特字轉(zhuǎn)換為3-比特信道字導(dǎo)致圖5c的信道信號。后續(xù)再轉(zhuǎn)換導(dǎo)致圖5d表示的重列合成信號的復(fù)制品。下面，從重列合成信號復(fù)制品中刪除合并字。這意味著刪除字rw3復(fù)制品的第一比特以及刪除字rwi+4的第二比特。使用字rwi+4的第一比特的比特值填充合并字mw0的開比特位置導(dǎo)致2-比特字rsw3的第一比特，由此導(dǎo)致源信號復(fù)制品中字節(jié)B0的比特b0。另外，跟隨源信號復(fù)制品的字rsw3的字rsw4等于重列合成信號復(fù)制品的2-比特字rw4，等。這樣，源信號復(fù)制品的字rswi+3等于重列合成信號復(fù)制品的字rwi+3。字rwi+4的第一比特總是被重新定位到字rsw3的第一比特位置。結(jié)果是，刪除合并字mw1意味著字rwi+5(等等)直接跟隨字rswi+3作為源信號復(fù)制品的字rswi+4。在圖5e由箭頭56表示比特b0的重新定位。
在轉(zhuǎn)換/再轉(zhuǎn)換步驟期間發(fā)生的錯誤導(dǎo)致圖5d的重列合成信號復(fù)制品中的錯誤字rwi。由于排列圖5d信號中的字rwi和圖5e信號中的字rswi之間的邊界，這樣的錯誤僅導(dǎo)致一個2-比特字，這樣僅有一個字節(jié)是錯誤的，因此未發(fā)生錯誤傳播。
在圖5的實例，正是源字sw3中的比特b0被重新定位在合并字mw1和源字swi+3之間的位置。另一種可能是將源字sw3中的比特b1重新定位到合并字mw1和源字swi+3之間的位置。
另外，應(yīng)該明白將重列步驟描述位跟在合并步驟后面的一個步驟。然而，應(yīng)該注意到重列步驟也可以處于合并步驟前面，或者與合并步驟同步。
圖6表示完成參照圖4a和4b所述的重列步驟的重列單元8’的實施例。圖6的重列單元包括移位寄存器形式的存儲器40，在給出的實例具有47個存儲位置。提供具有端a，b和c的進(jìn)一步的第一和第二可控制開關(guān)42和44。另外提供控制單元CPU用于控制經(jīng)控制線路46的開關(guān)42和44的位置以及控制經(jīng)控制線路48通過移位寄存器40的信息移動。重列單元的輸入7連接到開關(guān)42的a-端。所述開關(guān)的b-端連接到移位寄存器40的輸入。互連開關(guān)42和44的c-端。移位寄存器40的輸出連接到開關(guān)44的b-端，開關(guān)44的a-端連接到重列單元的輸出9。
圖6的重列單元的功能如下。在線路46上的控制信號的影響下，開關(guān)42和44都處于其位置a-b以及在線路48上的控制信號的影響下，將比特存儲在移位寄存器40的第一存儲位置M1并移位到移位寄存器40中的圖6右側(cè)。假定將包括合并比特的圖4a的信號提供給重列單元的輸入7。通過存儲源字sw1及其后續(xù)源字完成源字的存儲。繼續(xù)存儲信息直到將源字sw1存儲在存儲器位置M45和M44以及將合并字mw0存儲到存儲器位置M43。線路48上的5個后續(xù)時鐘信號導(dǎo)致移位源字sw1和sw2并且合并移位寄存器40中的字mw0，因此將它們提供給輸出9?，F(xiàn)在移位寄存器具有由存儲在存儲器位置M47到M40的源字sw7到sw10形成的字節(jié)B1，等。將字節(jié)B5的比特b0到b6存儲在存儲器位置M7到M1。另外，在輸入7可以使用字節(jié)B5的比特b7。圖6表示這種情況。
在線路46上的控制信號的影響下，現(xiàn)在開關(guān)42和44在其位置a-c之間切換，因此將字節(jié)B5的比特b7提供給在變換器單元10’進(jìn)一步處理的輸出9。下面，將開關(guān)42和44再次定位到其位置a-b，因此將存儲在存儲器位置M47的比特b0，和存儲在移位寄存器40的后續(xù)比特提供給輸出9。另外，將源字swi+4和后續(xù)源字存儲到移位寄存器40。以這種方式，實際上將字節(jié)B5的比特b7插入合并字mw0和比特b0之間的重列合成信號的串行數(shù)據(jù)流。對于24個后續(xù)源字的每個第二組都這么做。
圖7表示完成參照圖5a和圖5b描述的重列步驟的重列單元8’的一個實施例。圖7的重列單元包括具有一個存儲位置的存儲器M。提供具有端a，b和c的進(jìn)一步的第一和第二可控制開關(guān)42和44。另外提供控制單元CPU用于控制經(jīng)控制線路46的開關(guān)42和44的位置以及控制經(jīng)控制線路48的存儲器M的存儲信息。重列單元的輸入7連接到開關(guān)42的a-端。所述開關(guān)的b-端連接到存儲器M的輸入?；ミB開關(guān)42和44的c-端。存儲器M的輸出連接到開關(guān)44的b-端，開關(guān)44的a-端連接到重列單元的輸出9。
圖7的重列單元的運行如下。在線路46上的控制信號的影響下，開關(guān)42和44都處于其位置a-c，因此將提供給輸入7的源信號的串行數(shù)據(jù)流直接反饋給輸出9。以這種方式，將合成源信號中的源字sw1和sw2以及合并字mw0提供給輸出9。在線路46上的控制信號的影響下，在源字sw3內(nèi)的比特b0出現(xiàn)在輸入7的瞬時，將開關(guān)42切換到其位置a-b。另外，在線路48上的控制信號的影響下，將該比特b0存儲在存儲器M。下面，當(dāng)源字sw3的比特b1出現(xiàn)時，將開關(guān)42再次切換到位置a-c，因此可以將字節(jié)B0的比特b1，b2，...等提供給輸出9。這一過程一直進(jìn)行下去直到輸入7出現(xiàn)源字swi+3并將其提供給輸出9為止。下面，在線路46上的控制信號的影響下，開關(guān)44切換到其位置a-b，因此將源字sw0的比特b0提供給輸出。接著，在線路46上的控制信號的影響下，開關(guān)44切換到其位置a-c，因此將出現(xiàn)在輸入7的合并字mw1和后續(xù)源字swi+5，swi+6，...等提供給輸出9。以這種方式，實際上將字節(jié)B0的源字sw3中的比特b0插入到源字swi+3和合并字mw1之間的重列合成信號的串行流。對24個后續(xù)源字的每個第二組都進(jìn)行這一過程。
圖8表示能夠?qū)⒘泻铣稍葱盘柕?-比特字轉(zhuǎn)換到3-比特信道字的變換器單元10’。本文所述的該設(shè)備事實上也被USP5,477,222所公開，本文所述設(shè)備具有一些修改以便實現(xiàn)重復(fù)最小轉(zhuǎn)換掃描寬度的最小化的目的。
變換器單元10’具有用于接收重列合成二進(jìn)制源信號S的數(shù)據(jù)比特流的輸入60。該輸入60連接到移位寄存器62的一個輸入，在該實例移位寄存器62具有8個單元x1到x8，以便接收重列合成源信號的8個連續(xù)比特。移位寄存器62作為一個串-并變換器來工作。單元的輸出分別連接到邏輯電路LC的對應(yīng)輸入i1到i8，用于提供該單元出現(xiàn)的比特的邏輯值(x1，...，x8)。
變換器10’還包括一個具有12個單元Y1到Y(jié)12的第二移位寄存器64。邏輯電路LC具有12個輸出o1到o12邏輯電路LC的這些輸出分別連接到移位寄存器64的12個單元Y1到Y(jié)12的相應(yīng)輸入。移位寄存器64的輸出連接到輸出68。移位寄存器64作為一個并-串變換器來工作，以便得到二進(jìn)制信道信號C。
另外，將檢測器單元70用于檢測源信號S的串行數(shù)據(jù)流中特定序列。為此目的，將移位寄存器62的8個單元x1到x8的輸出連接到檢測器70的以72表示的相應(yīng)輸入。在本實施例，檢測器單元70具有表示為o1，o2和o3用于分別產(chǎn)生第一，第二和第三控制信號的三個輸出。這些輸出分別連接到邏輯電路LC的相應(yīng)控制信號輸入c1，c2和c3。
邏輯電路LC響應(yīng)輸入到其輸入c1，c2和c3的控制信號運行如下。
邏輯電路LC能夠?qū)⒅亓泻铣稍葱盘柕?-比特源字wi轉(zhuǎn)換為3-比特信道字，以便每個2-比特源字的轉(zhuǎn)換為奇偶性保留。這意味著被轉(zhuǎn)換的2-比特字中的‘字’數(shù)目等于對應(yīng)的3-比特信道字中的‘字’數(shù)目，完成信道字中的‘字’的模2加?；蛘?，否則如果2-比特字中的字的數(shù)目為偶數(shù)，則3-比特信道字中的字的數(shù)目也為偶數(shù)。以及如果2-比特字中的字的數(shù)目為奇數(shù)，則3-比特信道字中的字的數(shù)目也為奇數(shù)。
作為一個實例，轉(zhuǎn)換意味著LC適合于根據(jù)下面的表將2-比特字wi轉(zhuǎn)換為3-比特信道字cwi
表I
這里應(yīng)該注意，首先將2-比特字wi中的第一比特用于移位寄存器62并從移位寄存器64的輸出66提供信道字中的第一比特。
這里還應(yīng)注意，響應(yīng)在控制信號輸入c1，c2和c3未出現(xiàn)任何控制信號，邏輯道路LC將單元x1，x2中存儲的2-比特字wi轉(zhuǎn)換為3-比特信道字cwi并將這些信道字存儲在移位寄存器64的單元Y1，Y2，Y3。在每次以這種方式轉(zhuǎn)換之后進(jìn)行移位兩個位置到達(dá)移位寄存器62的左側(cè)，移位三個位置到達(dá)移位寄存器64的左側(cè)。要求在移位寄存器62移位兩個位置以便為后續(xù)轉(zhuǎn)換準(zhǔn)備好移位寄存器62，和變換器。要求在移位寄存器64移位兩個位置以便輸出所產(chǎn)生的3-比特信道字cwi。
圖8的變換器10’用于產(chǎn)生滿足d＝1的約束條件的(d，k)序列形式的信道信號C。這意味著在信道信號的串行數(shù)據(jù)流的后續(xù)‘零’之間至少出現(xiàn)一個‘零’。即，禁止信道信號中的兩個或多個‘零’的并置。
可能會出現(xiàn)這種情況，在未修改的變換，例如使用圖8的變換器，兩個后續(xù)2-比特字wi的組合將不滿足d＝1的約束條件。這些組合是組合；‘00 00’，該組合通過未修改變換將導(dǎo)致兩個3-比特信道字‘101101’，‘00 01’，該信道字通過未修改變換將導(dǎo)致兩個3-比特信道字‘101 100’，‘10 00‘，該信道字通過未修改變換將導(dǎo)致兩個3-比特信道字‘001 101’，‘10 01’，該信道字通過未修改變換將導(dǎo)致兩個3-比特信道字‘001 100’。
應(yīng)該檢測這種組合的出現(xiàn)以便使可修改的兩個2-比特字wi，wi+1編碼為兩個3-比特信道字cwi，cwi+1的塊。因此，除將2-比特字wi‘正?！幋a為兩個3-比特信道字cwi之外，圖8的變換器能夠檢測上面識別的組合，并能夠?qū)崿F(xiàn)可修改編碼，例如仍然滿足信道信號中的d＝1的約束條件。
由于移位寄存器62的單元x1到x4的輸出連接到檢測器單元70的相應(yīng)輸入這一事實，該檢測器單元70能夠在重列合成源信號的串行數(shù)據(jù)流檢測這一位置，在該位置比特流中的單獨2-比特字wi未修改編碼為相應(yīng)的單獨3-比特信道字cwi將導(dǎo)致不滿足信道信號中的約束條件d＝1，該檢測器單元70還適合于響應(yīng)這種檢測在其輸出o1提供一控制信號。
具體地說，檢測器單元70檢測單元x1到x4是否包括表II給出的4-比特序列中的每一個，并在其輸出o1產(chǎn)生第一控制信號。檢測器單元70一檢測到在四個單元位置x1，x2，x3，x4出現(xiàn)兩個2-比特字wi，wi+1的組合，邏輯電路LC根據(jù)表II給出的修改編碼轉(zhuǎn)換該組合，其中該組合等于表II左側(cè)欄給出的組合中的一個。
表II
從該表可以看出，單獨兩個2-比特字的未修改變換導(dǎo)致不滿足d＝1的約束條件，這是由于在所得到的兩個信道字之間的邊界出現(xiàn)兩個‘零’。因此，邏輯電路LC適合于以修改編碼模式，將上面表的左側(cè)欄給出的兩個2-比特字塊轉(zhuǎn)換為上面表II的右側(cè)欄給出的兩個3-比特信道字塊。正如所看到的，不再出現(xiàn)不滿足d＝1的約束條件的情況。進(jìn)一步，以同樣方式進(jìn)行的修改編碼是奇偶性保留。另外，將上面表中的第二個的兩個2-比特字之一編碼為不等于表I的四個信道字之一的3-比特信道字。這樣做的原因是在接收機側(cè)，檢測不屬于四個3-比特信道字組的該3-比特信道字是可能的。因此可以實現(xiàn)一個相應(yīng)的解碼，該解碼作為參照表II定義的逆變換。
邏輯電路LC將使用基于表II的編碼所獲得的兩個3-比特信道字塊提供給其輸出o1到o6，該信道字還提供給移位寄存器64的六個單元。
可更清楚地知道，在由轉(zhuǎn)換單元LC將兩個2-比特字轉(zhuǎn)換為兩個3-比特信道字之后，移位四個位置到達(dá)移位寄存器62的左側(cè)并移位六個位置到達(dá)移位寄存器64的左側(cè)。要求在移位寄存器62移位四個位置以便為后續(xù)轉(zhuǎn)換準(zhǔn)備好移位寄存器62，和變換器。要求在移位寄存器64移位六個位置以便輸出所產(chǎn)生的兩個3-比特信道字。
(d，k)序列中的k-約束條件的含義是在信道信號的兩個后續(xù)‘零’之間允許最多k個‘零’的并置。
可能會發(fā)生三個后續(xù)2-比特字的未修改轉(zhuǎn)換不滿足k-約束條件。
作為一個實例通過未修改變換，重列合成源信號中的2-比特字‘11 11 11’序列將導(dǎo)致三個3-比特信道字‘000 000 000’。如果在k等于6，7或8情況下可得到(d，k)序列，則不發(fā)生這樣的3-比特信道字組合。
另一個實例是通過未修改變換，2-比特字‘11 11 10’序列將導(dǎo)致三個3-比特信道字‘000 000 001’。該3-比特信道字組合不滿足k＝6或k＝7約束條件。另外，該三個3-比特信道字組合將跟在以‘0’結(jié)束的前一個信道字后面，因此可能導(dǎo)致不滿足k＝8約束條件。另外，如果該組合將跟在以‘1’開始的3-比特信道字后面，則該組合以‘1’結(jié)束，因此可能導(dǎo)致不滿足d＝1約束條件。相同的推理適用于2-比特字‘01 11 11’序列。
一個進(jìn)一步的實例是通過未修改轉(zhuǎn)換導(dǎo)致三個3-比特信道字‘100000 001’的2-比特字‘01 11 10’的實例。以與上面相同的方式給出的該組合導(dǎo)致不滿足d＝1約束條件。
應(yīng)檢測到這樣組合的出現(xiàn)以便可以進(jìn)行修改編碼。因此，除將2-比特字‘正常’編碼為3-比特信道字，以及根據(jù)表II的修改編碼之外，圖8的變換器能夠檢測上面識別的組合，并能實現(xiàn)修改編碼，以便仍滿足信道信號中的k-約束條件。
由于移位寄存器62的單元x1到x6的輸出連接到檢測器單元70的相應(yīng)輸入這一事實，該檢測器單元70能夠在重列合成源信號的串行數(shù)據(jù)流檢測這一位置，在該位置未修改編碼將導(dǎo)致不滿足信道信號中的k-約束條件，該檢測器單元70還適合于響應(yīng)這種檢測在其輸出o2提供一控制信號。
具體地說，檢測器單元70檢測單元x1到x6是否包括表III給出的6-比特序列中的一個，并在其輸出o2產(chǎn)生第二控制信號。
檢測器單元70一檢測到在六個單元位置x1，x2，x3，x4，x5，x6出現(xiàn)三個2-比特字組合，邏輯電路LC根據(jù)表III給出的修改編碼轉(zhuǎn)換該組合，其中該組合等于表III左側(cè)欄給出的組合中的一個。
表III
邏輯電路LC以第二編碼修改模式，將上面表III的左側(cè)欄給出的三個2-比特字塊轉(zhuǎn)換為上面表III的右側(cè)欄給出的三個3-比特信道字塊。通過對每個表III進(jìn)行修改編碼，得到滿足k＝8約束條件的信道信號。另外，以同樣方式進(jìn)行的修改編碼是奇偶性保留。在本發(fā)明這意味著，如果三個2-比特字組合中‘零’的數(shù)目為奇數(shù)(偶數(shù))，則所得到的三個3-比特信道字組合中的‘零’的數(shù)目為奇數(shù)(偶數(shù))。另外，將在上面表中為第二個和第三個的兩個三個2-比特字編碼為不等于表I的四個信道字之一的3-比特信道字。這樣做的原因是在接收機側(cè)，檢測不屬于表I的四個3-比特信道字組的這些兩個連續(xù)3-比特信道字是可能的，因此，可以實現(xiàn)一個相應(yīng)的解碼，該解碼是參照表III定義的逆編碼。
邏輯電路LC將使用根據(jù)表III的編碼所得到的三個3-比特信道字塊提供給其輸出o1到o9，該信道字還提供給移位寄存器64的九個單元Y1到Y(jié)9。
還可以清楚地看出，在變換器單元LC將三個2-比特字轉(zhuǎn)換為三個3-比特信道字之后，移位六個位置到達(dá)移位寄存器62的左側(cè)，以及移位9個位置到達(dá)移位寄存器64的左側(cè)。要求在移位寄存器62移位六個位置以便為后續(xù)轉(zhuǎn)換準(zhǔn)備好移位寄存器62，和變換器。要求在移位寄存器64移位9個位置以便輸出所產(chǎn)生的三個3-比特信道字。
對編碼重列合成源信號的進(jìn)一步要求是應(yīng)限定信道信號中的重復(fù)最小變換掃描寬度。重復(fù)最小變換掃描寬度定義為‘0’和‘1’之間的后續(xù)變換序列的長度，或者在d-約束條件等于1的情況下，為序列‘.....01010101010....’。作為一個實例，在使用表II進(jìn)行修改轉(zhuǎn)換之后，比特序列’00 01 00 01’導(dǎo)致比特序列‘101 010 101 010’。以這種方式，在使用表II進(jìn)行修改轉(zhuǎn)換之后，比特序列’10 01 00 01’導(dǎo)致比特序列‘001 010 101 010’。這樣的序列使接收機中的比特檢測變壞。這樣，需要01-序列的長度限定。
由于移位寄存器62的單元x1到x8的輸出連接到檢測器單元70的相應(yīng)輸入這一事實，該檢測器單元70能夠在重列合成源信號的串行數(shù)據(jù)流檢測這一位置，在該位置未修改編碼將導(dǎo)致不滿足重復(fù)最小變換掃描寬度的限定，該檢測器單元70還適合于響應(yīng)這種檢測在其輸出o3提供一控制信號。
具體地說，檢測器單元70檢測單元x1到x8是否包括表IV給出的8-比特序列中的一個，并在其輸出o3產(chǎn)生第三控制信號。
檢測器單元70一檢測到在八個單元位置x1，x2，x3，x4，x5，x6，x7，x8出現(xiàn)四個2-比特源字組合，邏輯電路LC根據(jù)表IV給出的修改編碼轉(zhuǎn)換該組合為一個表III右側(cè)欄給出的12-比特比特序列，其中該組合等于表IV左側(cè)欄給出的組合。
表IV
每個表IV的修改變換再次為奇偶性保留。
應(yīng)該注意信道字的比特流為NRZI(不歸零倒置)符號，其含義是一個‘零’導(dǎo)致在磁性記錄載體記錄信道信號的寫入電流的變換。
在前述中，通過檢測器單元70從重列合成源信號中的2-比特字檢測要求修改編碼的情況。然而，應(yīng)該注意在所產(chǎn)生的信道字執(zhí)行該檢測。圖2b中的這部分可參照USP5,477,222。
圖9表示變換器的另一個實施例，其中根據(jù)每個表I中的未修改編碼產(chǎn)生的信道字進(jìn)行要求修改編碼的情況的檢測。
圖9的變換器包括具有12個輸入的檢測器70’，這些輸入用于在電路LC’接收通過每個表I中的未修改編碼獲得的四個后續(xù)3-比特信道字。檢測器70’檢測使用未修改編碼獲得的出現(xiàn)在電路LC’的輸出o1到o6的兩個后續(xù)3-比特信道字是否等于表II的‘未修改編碼’中的中間欄給出的四個6-比特序列之一。如果是這樣，檢測器70’在其輸出72和輸出72’發(fā)出一切換信號和地址信號。將切換信號提供給移位寄存器64’的切換信號輸入65。將地址信號AD提供給ROM77的地址信號輸入76。檢測器70’響應(yīng)檢測表II中間欄的四個6-比特序列中相應(yīng)的一個產(chǎn)生四個可能的地址信號AD1到AD4之一。作為一個實例，當(dāng)檢測器70’檢測到序列’101101’時產(chǎn)生地址信號AD1而在檢測到6-比特序列’001100’時產(chǎn)生地址信號AD4。ROM77具有所存儲的表II右側(cè)欄所示的6-比特序列。當(dāng)接收到地址信號AD1時，ROM在其輸出o1到o6提供6-比特序列’100010’，以及當(dāng)接收到地址信號AD2時，ROM在這些輸出提供6-比特序列’101010’。當(dāng)接收到地址信號AD3時，ROM在這些輸出提供6-比特序列’000010’，以及當(dāng)接收到地址信號AD4時，ROM在這些輸出提供6-比特序列’001010’。移位寄存器64’的每個存儲器位置現(xiàn)在具有兩個輸入，其中之一與邏輯道路LC’的相應(yīng)輸出相連，另一個與ROM77的相應(yīng)輸出相連。響應(yīng)提供給輸入75的切換信號，移位寄存器接受提供給其低端輸入的信息并將其內(nèi)容向左移位六個位置，結(jié)果是，移位寄存器64’在輸出68提供一個修改的6-比特序列。
檢測器70’也檢測使用未修改編碼獲得的出現(xiàn)在電路LC’的輸出o1到o9的三個后續(xù)3-比特信道字是否等于表III的‘未修改編碼’中的中間欄給出的四個9-比特序列之一。如果是這樣，檢測器70’在其輸出72和輸出72’發(fā)出一切換信號和地址信號。將切換信號提供給移位寄存器64’的切換信號輸入65。將地址信號AD提供給ROM77的地址信號輸入76。檢測器70’響應(yīng)檢測表III中間欄的四個9-比特序列中相應(yīng)的一個產(chǎn)生四個可能的地址信號AD5到AD8之一。作為一個實例，當(dāng)檢測器70’檢測到序列’000 000 000’時產(chǎn)生地址信號AD5而在檢測到9-比特序列’100 000 000’時產(chǎn)生地址信號AD8。ROM77具有所存儲的表III右側(cè)欄所示的9-比特序列。當(dāng)接收到地址信號AD5時，ROM在其輸出o1到o9提供9-比特序列’000 010 010’，以及當(dāng)接收到地址信號AD6時，ROM在這些輸出提供9-比特序列’001 010 010’。當(dāng)接收到地址信號AD7時，ROM在這些輸出提供9-比特序列’101 010 010’，以及當(dāng)接收到地址信號AD8時，ROM在這些輸出提供9-比特序列’100010 010’。
響應(yīng)提供給輸入75的切換信號，移位寄存器接受提供給其低端輸入的信息并將其內(nèi)容向左移位九個位置，結(jié)果是，移位寄存器64’在輸出68提供一個修改的9-比特序列。
檢測器70’也檢測使用未修改編碼獲得的出現(xiàn)在電路LC’的輸出o1到o12的四個后續(xù)3-比特信道字是否等于下面的兩個12-比特序列’101 010 101 010’或’001 010 101 010’之一。如果是這樣，檢測器70’在其輸出72和輸出72’發(fā)出一切換信號和地址信號。檢測器70’響應(yīng)上面給出的兩個12-比特序列中相應(yīng)的一個，分別產(chǎn)生兩個可能的地址信號AD9和AD10之一，作為一個實例，當(dāng)檢測器70’檢測到序列’101 010 101 010’時產(chǎn)生地址信號AD9而在檢測到12-比特序列’001 010 101 010’時產(chǎn)生地址信號AD10。ROM77具有所存儲的表IV右側(cè)欄所示的12-比特序列。當(dāng)接收到地址信號AD9時，ROM在其輸出o1到o12提供12-比特序列’100 010 010 010’，以及當(dāng)接收到地址信號AD10時，ROM在這些輸出提供12-比特序列’000 010 010 010’。
響應(yīng)提供給輸入75的切換信號，移位寄存器接受提供給其低端輸入的信息并將其內(nèi)容向左移位十二個位置，結(jié)果是，移位寄存器64’在輸出68提供一個修改的12-比特序列。
在正常情況下，當(dāng)滿足約束條件時，根據(jù)表I進(jìn)行未修改變換，以及不出現(xiàn)切換信號，因此移位寄存器接受邏輯道路LC’經(jīng)移位寄存器64’的高端輸入提供的比特。
前面已經(jīng)談到將單獨的2-比特字轉(zhuǎn)換為單獨的3-比特信道字的其他轉(zhuǎn)換規(guī)則是可能的。這些轉(zhuǎn)換規(guī)則在下面的三個表中給出。
表IV
表V
表VI
顯然可以使用上面給出技術(shù)分別獲得將兩個，三個或四個2-比特字塊編碼為兩個，三個或四個2-比特信道字塊的擴展轉(zhuǎn)換規(guī)則。
圖10表示將圖1或2的編碼設(shè)備產(chǎn)生的信道信號解碼為二進(jìn)制源信號復(fù)制品的解碼設(shè)備的實施例。解碼設(shè)備具有接收包括一個m-比特信道字序列的信道信號的輸入端80。輸入端80連接到轉(zhuǎn)換裝置84的輸入82，轉(zhuǎn)換裝置84具有連接到再重列單元90的輸入88的輸出86。再重列單元90的輸出92連接到刪除單元96的輸入94，刪除單元96具有連接到解碼設(shè)備的輸出端100的輸出98。
再變換器單元84適合于將所述信道信號內(nèi)的p個連續(xù)m-比特信道字的后續(xù)塊轉(zhuǎn)換為p個連續(xù)n-比特字的相應(yīng)后續(xù)塊。輸出86的n-比特字?jǐn)?shù)據(jù)流是重列合成二進(jìn)制源信號的復(fù)制品，其中q-比特合并字出現(xiàn)在重列合成二進(jìn)制源信號的等距離位置，以及所述重列信號中的后續(xù)q-比特合并字由所述重列合成二進(jìn)制源信號的x.n比特組分開。再重列單元90適合于對重列合成二進(jìn)制源信號的所述復(fù)制品中的所述x.n比特組的每個第二組進(jìn)行再重列操作，具體地說，通過將x.n比特的第二組的q比特重新定位為所述x.n比特組的另一位置進(jìn)行再重列操作。這導(dǎo)致了出現(xiàn)在輸出92的合成二進(jìn)制源信號的復(fù)制品。刪除單元96刪除在所述合成二進(jìn)制源信號復(fù)制品出現(xiàn)的q-比特合并字，這導(dǎo)致出現(xiàn)在輸出98的二進(jìn)制源信號的復(fù)制品，將該復(fù)制品提供給輸出端100。
應(yīng)該注意到x是一個大于1的正整數(shù)，n和q是滿足n＝2q和q≥1的正整數(shù)，m和p是滿足m＞n＞1，p≥1的正整數(shù)，p可以變化。
另外，再重列操作包括重新定位所述p比特的步驟，以便合成二進(jìn)制源信號的復(fù)制品中的n-比特字與二進(jìn)制源信號的復(fù)制品中的n-比特字排列在一起。
圖11表示圖10的解碼設(shè)備的略修改方案。圖11的解碼設(shè)備用于將3-比特信道字轉(zhuǎn)換為包括2-比特源字的二進(jìn)制源信號的復(fù)制品。通過讀取來自縱向或者盤形的磁記錄載體記錄載體36，或者來自諸如光盤36’之類的光記錄載體的軌道上的信道信號得到信道信號。因此，提供一個讀取單元，該單元包括一個讀取頭104，當(dāng)在磁記錄載體上記錄信號時，為磁讀取頭，當(dāng)在光記錄載體上記錄信號時，為光寫入頭。
在再變換器單元84’轉(zhuǎn)換所得到的信道信號，該再變換器單元84’適合于將所述信道信號中的p個連續(xù)m-比特信道字的后續(xù)塊轉(zhuǎn)換為所述重列合成二進(jìn)制源信號中的p個連續(xù)n-比特字的相應(yīng)后續(xù)塊。再重列單元90’適合于將x.n比特的每個第二組重列1-比特到達(dá)另一個位置，每個重列由圖4d和4e或者圖5d和圖5e表示，以便獲得合成二進(jìn)制源信號的復(fù)制品。刪除單元96’從合成二進(jìn)制源信號復(fù)制品中刪除1-比特合并字以便獲得二進(jìn)制源信號復(fù)制品。
如圖4d和4e所示，用于將1-比特b7再重列到初始位置的再重列單元90’可以為圖7所示的重列單元的形式。
在線路46上的控制信號的影響下，開關(guān)42和44都處于其位置a-c，因此將提供給輸入7的重列合成源信號復(fù)制品中的串行數(shù)據(jù)流直接反饋給輸出9。以這種方式，將字rw1和rw2和合并字mw0提供給輸出9。在線路46上的控制信號的影響下，在字rw3中的比特b7出現(xiàn)在輸入7的瞬時，開關(guān)42切換到其位置a-b。另外，在線路48上的控制信號的影響下，將該比特b7存儲在存儲器M。下面，當(dāng)出現(xiàn)字rw3時，開關(guān)42再次切換到其位置a-c，以便可以將rsw3，rsw4，...等提供給輸出9。繼續(xù)進(jìn)行直到字rwi+4出現(xiàn)在輸入7并且將所述字中的比特b6提供給輸出9為止。下面，在線路46上的控制信號的影響下，將開關(guān)44切換到其位置a-b，以便將存儲在存儲器M的比特b7提供給輸出。下面，在線路46上的控制信號的影響下，開關(guān)42現(xiàn)在切換到其位置a-c，以便可以將出現(xiàn)在輸入7的rwi+5，rwi+6，...等提供給輸出9。以這種方式，將字rw3中的比特b7實際插入到合成二進(jìn)制源信號復(fù)制品的串行數(shù)據(jù)流的初始位置。對重列合成二進(jìn)制源信號復(fù)制品的48個后續(xù)源比特的每個第二組都進(jìn)行這一過程。
如圖5d和5e所示，用于將1-比特b0再重列到初始位置的再重列單元90’可以為圖6所示的重列單元的形式。
在線路46上的控制信號的影響下，開關(guān)42和44都處于其位置a-b并且在線路48上的控制信號的影響下，將字rwi存儲在移位寄存器40并進(jìn)一步移位到移位寄存器40的圖6右側(cè)。其后通過存儲字rw1和后續(xù)字完成字存儲。繼續(xù)存儲信息直到將字rw1存儲到存儲器位置M47和M46字rw2存儲到M45和M44，以及合并字mw0存儲到存儲器位置M43為止。線路48上的五個后續(xù)塊信號導(dǎo)致將字rw1和rw2以及合并字mw0移出移位寄存器40，因此將它們提供給輸出9。移位寄存器現(xiàn)在具有存儲在存儲器位置M47的比特b7。另外，字rwi+4的比特b0出現(xiàn)在輸入7。
在線路46上的控制信號的影響下，開關(guān)42和44現(xiàn)在都處于其位置a-c，因此將比特b0提供給輸出9。下面，開關(guān)42和44再次定位到其位置a-b，因此將存儲在存儲器位置M47的比特b1，以及存儲在移位寄存器40的后續(xù)字rw4，rw5提供給輸出9。以這種方式，將比特rw3實際插入到合成信號復(fù)制品的串行數(shù)據(jù)流的初始位置。對重列合成二進(jìn)制源信號復(fù)制品的48個后續(xù)源比特的每個第二組都進(jìn)行這一過程。
可以清楚看出，在圖4的實例中，在重列步驟重新定位源字sw3中的比特b6，完成一個相應(yīng)的再重列步驟以便將比特b6重新定位到其初始位置。另外，在圖5的實例中，在重列步驟重新定位比特b1，完成一個相應(yīng)的再重列步驟以便將比特b1量新定位到其初始位置。
另外，應(yīng)該注意到將再重列步驟描述為先于刪除步驟的一個步驟。然而，應(yīng)該注意到再重列步驟可以后于刪除步驟，或者與刪除步驟同步。
圖12表示用于解碼信道信號以便得到重列合成二進(jìn)制源信號復(fù)制品的圖11的再變換器單元84’的一個實施例。該再變換器單元84’具有用于接收信道信號的輸入150，該輸入端150連接到移位寄存器151的輸入156，移位寄存器151包括12個單元Y1到Y(jié)12移位寄存器151用作一個串-并變換器，以便將四個3-比特信道字塊提供給邏輯電路152的輸入i1到i12。該邏輯電路152包括四個表I，II，III和IV。邏輯電路152的輸出o1到o8連接到移位寄存器154的單元x1到x8的輸入，移位寄存器154具有連接到輸出端155的輸出157。使用具有輸入i1到i9的檢測器電路153，該檢測器電路153示意性地由標(biāo)記數(shù)字160表示，并分別連接到移位寄存器151的單元Y4到Y(jié)12的輸出，以及分別連接到移位寄存器152的連接到控制輸入c1，c2和c3的輸出o1，o2到o3。檢測器單元153能夠檢測(a)檢測移位寄存器151的單元Y4到Y(jié)9的’010 010 010’比特碼型，(b)檢測移位寄存器151的單元Y4到Y(jié)12的比特碼型’010 010’，同時檢測單元Y10，Y11和Y12的比特是否等于‘010’，以及(c)檢測單元Y4，Y5和Y6的’010’比特碼型，同時檢測比特單元Y7，Y8和Y9的比特是否等于‘010’。
當(dāng)接收到’010 010 010’比特碼型的檢測時，檢測器電路153在其輸出o1產(chǎn)生控制信號，當(dāng)接收到單元Y4到Y(jié)9的‘010 010’比特碼型的檢測時，檢測器電路153在其輸出o2產(chǎn)生控制信號，當(dāng)接收到單元x4到Y(jié)6的‘010’碼型的檢測時，檢測器電路153在其輸出o3產(chǎn)生控制信號，同時當(dāng)單元Y4到Y(jié)12不存在‘010’比特碼型時，在其輸出不產(chǎn)生控制信號。
在沒有控制信號的情況下，根據(jù)表I，邏輯電路152將存儲在單元x8，Y2和Y3的3-比特信道字轉(zhuǎn)換為其相應(yīng)的2-比特字，并將2-比特字提供給單元x1和x2。在輸入c3上出現(xiàn)控制信號的情況下，根據(jù)表II，邏輯電路152將存儲在單元Y1到Y(jié)6的3-比特信道字塊轉(zhuǎn)換為2-比特字塊，并將2-比特字提供給單元x1和x4。在輸入c2上出現(xiàn)控制信號的情況下，根據(jù)表III，邏輯電路152將存儲在單元Y1到Y(jié)9的3-比特信道字塊轉(zhuǎn)換為2-比特字塊，并將三個2-比特字提供給單元x1和x6。在輸入c1上出現(xiàn)控制信號的情況下，根據(jù)表IV，邏輯電路152將存儲在單元Y1到Y(jié)12的四個3-比特信道字塊轉(zhuǎn)換為四個2-比特字塊，并將四個2-比特字提供給單元x1和x8。
以這種方式，將信道信號的串行數(shù)據(jù)流轉(zhuǎn)換為重列合成二進(jìn)制源信號的復(fù)制品。
圖13再次表示用于源信號的另一種重列方案。在該實施例，根據(jù)源字正整數(shù)組不進(jìn)行重列。在該實例，對于y比特源信號的每個第二組進(jìn)行重列。在該實例，y＝45，如圖13所示。
圖13a再次表示二進(jìn)制源信號的串行數(shù)據(jù)流。圖13b表示一個合并字mw0如何插入到源字sw1前面以及一個合并字mw1如何插入到源字swi前面。重列步驟現(xiàn)在包括重新定位字節(jié)B5的比特b4，即字sw23的第一比特。合并和重列步驟的結(jié)果現(xiàn)在由圖13b的信號表示，該圖表示2-比特字w1，w2，...，wi，wi+1，...形式的重列合成信號。插入合并字mw0事實上意味著將源信號的源字移位兩比特兩次。同時將字節(jié)B5的比特b4存儲在字w1的第二比特位置。這由圖13b的箭頭154示意性地表示。將下面的源字sw1，sw2，...移位兩個位置。在圖13a所示的第三比特組，將該組的最后比特再次移位到該組的第一比特前面的位置。這由圖13a和13b的箭頭154’示意性地表示。
在全部情況下，排列圖13b的重列合成信號內(nèi)的2-比特字w和圖13a的源信號中的源字。
將重列合成信號的2-比特字轉(zhuǎn)換為3-比特信道字只導(dǎo)致由圖13c示意性表示的信道信號。后續(xù)再轉(zhuǎn)換導(dǎo)致由圖13d表示的重列合成信號復(fù)制品。接著，從重列合成信號復(fù)制品刪除合并字。這意味著刪除字rw1的第一比特，刪除字rw24的第一比特和字rwi+1的第一比特。
另外，將字rw1的第二比特位置的比特b4重新定位到字rsw23的第一比特位置，以及箭頭156’表示將45比特的第三組的比特rswi重新定位到其初始位置。
在轉(zhuǎn)換/再轉(zhuǎn)換步驟期間出現(xiàn)的錯誤導(dǎo)致圖13d中的重列合成信號復(fù)制品的錯誤字rwi。因為排列圖13d的信號中的字rwi和圖13e的信號中的字rswi之間的邊界，這樣的錯誤僅導(dǎo)致一個2-比特字，以及只有一個字節(jié)是錯誤的，因此未發(fā)生錯誤傳播。
應(yīng)該注意到將重列步驟描述為跟在合并步驟后面的一個步驟。然而，應(yīng)該注意到重列步驟也可以處于合并步驟前面，或與合并步驟同步。
盡管參照其優(yōu)選實施例已描述了本發(fā)明，應(yīng)該明白這些實施例不是被用作限定用的實例。這樣，對本領(lǐng)域的技術(shù)人員來說，在不脫離如權(quán)利要求書定義的本發(fā)明的范圍的情況下，可以進(jìn)行各種修改。作為一個實例，圖12的變換器單元可以修改為這樣的一個變換器單元，其中檢測器153檢測解碼信息中的各種解碼情況，而不是如圖12所示的編碼信息中的各種解碼情況。
另外，本發(fā)明特征在于每個和各個新穎特征或這些特征的組合。
權(quán)利要求
1.包含二進(jìn)制源信號的數(shù)據(jù)比特流的記錄載體，所述二進(jìn)制源信號的數(shù)據(jù)比特流被編碼為二進(jìn)制信道信號的數(shù)據(jù)比特流，二進(jìn)制源信號包括一個連續(xù)的n-比特源字序列，二進(jìn)制信道信號包括一個連續(xù)m-比特信道字的序列，其中響應(yīng)于控制信號，每次在第一輸入信號的y個連續(xù)比特的后續(xù)組之間合并q-比特合并字，所述第一輸入信號等于二進(jìn)制源信號或其重列方案，重列的合成二進(jìn)制源信號包括n-比特字序列，y，n和q為整數(shù)，y＞1，n＞1，q≥1，重列的合成二進(jìn)制源信號包含第二信號，該第二信號等于所述二進(jìn)制源信號或與所述q-比特合并字合并的所述二進(jìn)制源信號，利用T編碼將重列的合成二進(jìn)制源信號轉(zhuǎn)換為二進(jìn)制信道信號，其中重列的合成二進(jìn)制源信號包含p個連續(xù)m-比特信道字的相應(yīng)后續(xù)塊，所述p個連續(xù)m-比特信道字的相應(yīng)后續(xù)塊在重列的合成二進(jìn)制源信號中被轉(zhuǎn)換為p個連續(xù)n-比特字的后續(xù)塊，m和p為整數(shù)，m＞n，p≥1，其中p可以變化，重列的合成二進(jìn)制源信號包含在y個連續(xù)比特的每個所述第二組中將q比特重新定位到所述組中的另一個位置，從而除了包括合并字的n-比特字之外，將被要求轉(zhuǎn)換為m-比特信道字的所述重列合成二進(jìn)制源信號中的n-比特字與所述重列的合成二進(jìn)制源信號中的n-比特源字對準(zhǔn)，其中n＝2q。
2.如權(quán)利要求1所述的記錄載體，使每組y比特包括x個連續(xù)n-比特源字，其中x是大于1的整數(shù)。
3.如權(quán)利要求1所述的記錄載體，其中重列的合成二進(jìn)制源信號包括y連續(xù)比特的第二組，將y連續(xù)比特組中的最后q個比特重新定位到所述y連續(xù)比特組的第一比特前面的位置.
4.如權(quán)利要求2所述的記錄載體，其中重列的合成二進(jìn)制源信號包括x連續(xù)n-比特源字的第二組，將x個連續(xù)源字組中的最后源字的q個比特重新定位到所述x個連續(xù)源字組中的第一n-比特源字前面的位置。
5.如權(quán)利要求4所述的記錄載體，其中重列的合成二進(jìn)制源信號包括x連續(xù)n-比特源字的第二組，將x個連續(xù)源字組中的最后源字的最后q個比特重新定位到緊靠在所述x個連續(xù)源字組中的第一n-比特源字前面的位置。
6.如權(quán)利要求1所述的記錄載體，其中重列的合成二進(jìn)制源信號包括y連續(xù)比特的第二組，將該組中的前q個比特重新定位到所述y個連續(xù)比特組中的最后一個比特后面的位置。
7.如權(quán)利要求2所述的記錄載體，其中重列的合成二進(jìn)制源信號包括x連續(xù)n-比特源字的第二組，將x個連續(xù)源字組中的第一源字的q個比特重新定位到所述x個連續(xù)源字組中的最后n-比特源字后面的位置。
8.如權(quán)利要求7所述的記錄載體，其中重列的合成二進(jìn)制源信號包括x連續(xù)n-比特源字的第二組，將x個連續(xù)源字組中的第一源字的前q個比特重新定位到緊接在所述x個連續(xù)源字組中的最后n-比特源字之后的位置。
9.如權(quán)利要求1、2、3、4、5、6、7或8所述的記錄載體，其特征在于，信道字的比特數(shù)m等于n比特字的比特數(shù)的1.5倍。
10.如權(quán)利要求9所述的記錄載體，其特征在于，n＝2。
11.如權(quán)利要求10所述的記錄載體，其特征在于，根據(jù)下面的表
將重列合成二進(jìn)制源信號中的單個字轉(zhuǎn)換為相應(yīng)的單個信道字。
12.如權(quán)利要求1、2、3或4所述的記錄設(shè)備，其中使用1T預(yù)編碼來預(yù)編碼信道信號。
全文摘要
公開一種用于將二進(jìn)制源信號數(shù)據(jù)比特流編碼為二進(jìn)制信道信號數(shù)據(jù)比特流的設(shè)備。該設(shè)備包括一個用于在二進(jìn)制源信號串行數(shù)據(jù)流中的等距離位置合并一個1－比特字的合并單元(4’)，以便獲得一個合成二進(jìn)制源信號。在重列單元(8’)對合成二進(jìn)制源信號進(jìn)行重列。在轉(zhuǎn)換器單元(10’)進(jìn)行下一個變換，從而產(chǎn)生信道信號(圖2)。另外，公開一種用于解碼使用編碼設(shè)備獲得的信道信號的解碼設(shè)備。
文檔編號H03M7/46GK1595811SQ20041005769
公開日2005年3月16日 申請日期1999年1月8日 優(yōu)先權(quán)日1998年1月9日
發(fā)明者J·A·H·M·卡赫曼 申請人:皇家菲利浦電子有限公司