專利名稱：短脈沖消除電路的制作方法
技術領域：
本發(fā)明涉及一種短脈沖消除電路，特別是涉及一種利用兩組控制信號互補的短脈沖重置電路，其結合低通濾波電路而達到可以消除特定脈沖寬度以下的短脈沖。
背景技術：
輸出/入襯墊(I/O pad)一般而言是集成電路芯片與其它的芯片溝通的橋梁。其就像一個緩沖器一樣，如圖1a所示。A是輸入信號端，而Z則是輸出端。當A端輸入的是一個脈沖，經(jīng)由例如由偶數(shù)個反相器構成的緩沖器，輸入后經(jīng)延遲幾個奈秒后，也應該輸出相同寬度的脈沖。如果加入低通組件而讓輸出/入襯墊產(chǎn)生濾波功能時，反而有可能產(chǎn)生功能錯誤。請參見圖1b。該低通組件由兩個反相器及一電容C組成。如圖1b所示，A為輸入端，VCP為電容C對地的端電壓。設想上述的低通電路欲濾除小于20ns的任何脈沖信號。因此，當A輸入一個脈沖H1，且脈沖寬度為15ns，該脈沖通過第一反相器INV1后就對電容C充電，但VCP的電壓沒有超過第二反相器INV2的啟始電壓VTH。因此VZ＝0，成功的濾掉第一個脈沖H1。之后，在VA＝0時，電容C經(jīng)由第一反相器INV1緩慢放電。若電容C未充分放電而又有新的脈沖H2產(chǎn)生時，H2脈沖的寬度就不限于需要20ns才會過VTH，而是與先前電容C的殘留電荷有關，即與H2與H1的間隔時間L有關。因此，如圖所示，若L如圖所示為5ns則H2的后段時間(約第10ns)就可能使VCp＞VTH，而使輸出端產(chǎn)生一個未濾除的信號。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明將提供一電路，該電路利用回授信號來重置時鐘，配合金屬氧化物半導體晶體管可以有驅(qū)動大電流的能力，進行快速充放電，而避掉電容殘留電荷的問題。
本發(fā)明披露一種短脈沖消除電路，包含一信號反相電路，用于接收一輸入信號，再輸出一反相輸入信號；一信號輸出緩沖器，用于提供一第一回饋信號及一第二回饋信號，該二回饋信號為互補信號；一低通濾波器，包含一電容及一第一反相器，其中第一反相器的輸入端接收該反相輸入信號，該電容一端接地，另一端連接第一反相器的輸出端與信號輸出緩沖器的輸入端；一第一短脈沖重置電路，用于接收該反相輸入信號，并由第一回饋信號及該第二回饋信號控制，當該低通濾波器的電容充電未超過該信號輸出緩沖器的一啟始電壓時，提供一快速放電路徑，以消除該短脈沖；一第二短脈沖重置電路，該反相輸入信號，并由該第一回饋信號及該第二回饋信號控制，當該低通濾波器的電容放電未低過該信號輸出緩沖器的啟始電壓時，提供一快速充電路徑，以消除該短脈沖。
由于第一回饋信號控制第一傳遞門的N控制端，第二回饋信號控制第一傳遞門的P端及該第一NMOS晶體管的柵極。第一回饋信號亦控制第二傳遞門的P控制端，第二回饋信號亦控制第二傳遞門的N端及第一PMOS晶體管的柵極。因此當?shù)谝粋鬟f門關閉時，第一NMOS晶體管將開啟而接地，因此而關閉第二NMOS晶體管。類似地，當?shù)诙鬟f門關閉時，第一PMOS晶體管將開啟而拉高至電源電壓而關閉第二PMOS晶體管。


本發(fā)明的較佳實施例將在下面結合附圖詳細說明。
圖1a示出了傳統(tǒng)輸出入襯墊有緩沖器的功能而無濾波的功能。
圖1b示出了傳統(tǒng)輸出入墊加入低通濾波功能時，在兩個假信號很靠近時，后來者仍可能通過，而致濾波功能錯誤。
圖2示出了依據(jù)本發(fā)明設計的短脈沖消除電路。
圖3示出了依據(jù)本發(fā)明設計的短脈沖消除電路及第一種可能的輸入信號所繪制的各端點的波形圖。
圖4示出了依據(jù)本發(fā)明設計的短脈沖消除電路及第二種可能的輸入信號所繪制的各端點的波形圖。
附圖標號說明100輸入信號反相電路 101第一反相器120低通濾波器122第二反相器
124電容 140第一短脈沖重置電路142第一傳遞門144第一NMOS晶體管146第二NMOS晶體管160第二短脈沖重置電路162第二傳遞門164第一PMOS晶體管166第二PMOS晶體管182第三反相器184第四反相器180信號輸出緩沖器具體實施方式
鑒于如背景技術所述，自輸出入襯墊傳送進來的信號，以簡單的RC低通電路并不足以確保過濾高頻的噪聲，因為只要兩個和/或兩個以上高頻噪聲訊號足夠接近，就足以使本欲過濾的噪聲由于電容放電不及而導致后來的噪聲脈沖得以通過。本發(fā)明所提供的電路可以解決上述的問題。
本發(fā)明的短脈沖消除電路可以以圖2的功能方塊表示，包含一信號反相電路100、低通濾波器120、第一短脈沖重置電路140、第二短脈沖重置電路160及一信號輸出緩沖器180。其中輸入信號反相電路100包含一第一反相器101。而低通濾波器120則包含一第二反相器122及一電容124，電容124一端接地另一端連接第二反相器122的輸出端。第一短脈沖重置電路140由一第一傳遞門142、一第一NMOS晶體管144及第二NMOS晶體管146所組成。
其中第一傳遞門142的輸入端連接輸入信號反相電路100的輸出端AX，第一傳遞門142的輸出端A1則同時饋入第二NMOS晶體管146的柵極及第一NMOS晶體管144的漏極端A1。此外，第二NMOS晶體管146源極接地，漏極連接第二反相器122輸出端CP。第一NMOS晶體管144的源極接地。第一傳遞門142具有一N控制端及P控制端分別由互補的控制信號ZX及Z所控制。Z信號是由第二反相器122的輸出端CP再經(jīng)偶數(shù)個串接的反相器輸出所產(chǎn)生(圖中以兩個反相器182、184表示)，Z信號同時亦饋入第一NMOS晶體管144的柵極。相對地，ZX信號是由第二反相器122的輸出端CP再經(jīng)奇數(shù)個串接的反相器輸出所產(chǎn)生。
相對地，第二短脈沖重置電路160由一第二傳遞門162、一第一PMOS晶體管164及第二PMOS晶體管166所組成，其中第二傳遞門162的輸入端連接輸入信號反相電路100的輸出端AX。第二傳遞門162的輸出端A0則同時饋入第二PMOS晶體管166的柵極及第一PMOS晶體管164的漏極。第二PMOS晶體管166源極接VDD、漏極連接第二反相器122輸出端CP而第一PMOS晶體管164的源極接VDD。第二傳遞門162具有一N控制端及P控制端分別由互補的控制信號Z及ZX所控制。Z信號同時亦饋入第一PMOS晶體管164的柵極。
現(xiàn)說明本發(fā)明電路操作原理。
請同時參照圖2及圖3的波形圖。
在t0時間時A及Z端為低電位(在此及之后以電位0表示)而ZX為高電位(在此及之后以電位1表示)，此時，Z端信號VZ將使第一傳遞門142開啟，同時關閉第一NMOS晶體管144，AX端信號VAX則通過第一傳遞門142而使VA1＝1開啟了第二NMOS晶體管146，因此電容的端電壓VCP將被拉至0電位，Z端亦維持在0電位。
在t1時間時，一短脈沖(脈沖寬度小于默認值)輸入即H1脈沖的左緣301，A端由電位0至1(記作0->1)，AX端信號VAX由1->0，VAX信號也通過第一傳遞門142而使A1端信號VA1由1->0。所以第二NMOS晶體管146是關閉的，不會拉低CP端的電壓。
另一方面，第二傳遞門162是關閉的(VZ＝0，VZX＝1)在VZ＝0下，A0端因第一PMOS晶體管164的開啟而使得VA0＝VDD，第二PMOS晶體管166因此是關閉的。電容124通過第二反相器122對電容124充電。如圖3所示，在H1脈沖期間，電容124是在充電狀態(tài)，直到H1脈沖右緣302下降時才結束充電，如圖3所示。當H1脈沖足夠短時，電容124的端電壓VCP就不足以開啟第三反相器182。因此，Z端電壓VZ＝0，ZX端電壓VZX＝1不變。即第二傳遞門162與第一傳遞門142狀態(tài)不變。
在t2時間時，H1脈沖右緣302下降，A端由1->0，AX由0->1，再次AX由0->1，A1＝1，使第二NMOS晶體管146導通而重置了電容124，即CP端電壓降至0電位。
在t3時間至t4時間的短脈沖H2，各相關組件如t1至t2時間的短脈沖H1的動作，故不再贅述。
當輸入的訊號不再是短脈沖時，請參見圖3的H3脈沖，在t5時，如在t1，AX端信號由1->0，A1也通過第一傳遞門142而使A1端信號VA1由1->0。所以第二NMOS晶體管146是關閉的。另一方面，電容124開始通過第二反相器122對電容124充電。由于這個脈沖寬度較長，電容124因此得以繼續(xù)充電而使得VCP電壓超過開啟第三反相器182的臨界電壓VTH。因此，ZX與Z會轉態(tài)，VZ＝1，VZX＝0。轉態(tài)的時間落后于t5，而是如圖3所示的在t6。結果，第一傳遞門142將被關閉，VA1仍維持在0電位(第一NMOS晶體管144開啟而將電壓拉至接地端，而第二NMOS晶體管146維持關閉)。相反的第二傳遞門162則開啟。由于VAX＝0，致使A0端電壓VA0＝0。第二PMOS晶體管166將開啟并立即對電容124充電至飽和即達高電位VDD，請參考CP端的時鐘波形變化圖，約在t6時升到最高。
在t7，有一個L1的短脈沖(與H1及H2相反，是1->0的噪聲脈沖)致使H3出現(xiàn)右緣304下降，A端由1->0，AX由0->1，第一傳遞門142仍被關閉，第二傳遞門162維持開啟。VAX＝1，因此，VA0＝1，第二PMOS晶體管166關閉，電容124經(jīng)由第二反相器122緩慢放電，但因為L1的短脈沖不夠?qū)?，因此直到新脈沖H4出現(xiàn)時VCP仍大于第三反相器182的啟始電壓VTH，因此Z及ZX不會轉態(tài)。因此，如圖3所示，輸出端Z所出現(xiàn)的脈沖寬度將是H3、L1，及H4的寬度總合即t10-t6＝t9-t5。
當t9時，L2出現(xiàn)，由于L2寬度夠長，因此，電容124經(jīng)由第二反相器122緩慢放電致使VCP小于第三反相器的啟始電壓VTH，因此Z及ZX將會轉態(tài)，而使得第一傳遞門142又開啟，第二NMOS晶體管146的開啟提供電容124快速放電路徑。
依據(jù)本發(fā)明的一實施例，L1被視為噪聲的寬度將由第二反相器122的通道寬度W/長度L比及電容124所決定。當?shù)诙聪嗥?22將VCP由電容124飽和放電至低于第三反相器182的啟始電壓VTH時，即視為噪聲脈沖的最大寬度。
另一情況是，若初始條件是VA＝1，VZ＝1。請參見圖4的波形時鐘圖的t1。第一傳遞門142關閉。A1端因第一NMOS晶體管144開啟而接地，而使第二NMOS晶體管146呈關閉狀態(tài)。相對地，第二傳遞門162開啟，第二PMOS晶體管166開啟而使電容124的端電壓VCP維持在高電位。
當有短脈沖L1出現(xiàn)時，第一傳遞門142維持關閉，第二傳遞門162維持開啟，但A0端電壓由0->1，而關閉第二PMOS晶體管166，電容124由第二反相器122緩慢放電，由于脈沖L1很短，因此電容124尚未放電至小于第三反相器182的啟始電壓VTH，就再次由第二PMOS晶體管166再拉高VCP的電位。此后，一直至輸入端再次出現(xiàn)L2脈沖。L2脈沖是一長脈沖，因此電容124被放電至小于第三反相器182的啟始電壓，而使Z及ZX轉態(tài)。換言之，第一傳遞門142開啟，第二傳遞門162關閉，電容124的殘余電荷將因第二NMOS晶體管146的開啟，而快速放電重置。
請注意，當?shù)谝粋鬟f門142開啟時，A1的信號VA1追隨AX而變化，而當?shù)谝粋鬟f門142關閉時，A1的信號VA1將被拉至接地電位，而使第二NMOS晶體管146關閉。因此電容124是被快速重置的。而當?shù)诙鬟f門162開啟時，A0的信號VA0追隨AX而變化，而當?shù)诙鬟f門162關閉時，A0的信號將被拉至VDD電位，而使第二PMOS晶體管166關閉。因此如圖4所示，在t5時，電容124只能由第二反相器122充電至超過VTH，而再使Z及ZX轉態(tài)，如t6。
因此，本發(fā)明的電路，藉由第二反相器122及電容124的大小可以設定欲過濾的噪聲脈沖(脈沖寬度小于特定值者)，不管是由低變高或由高變低的短脈沖皆可處理。此外，已知技術中遭遇到很靠近的兩個噪聲時，就會有因電容電荷未充分放電而累積的問題，本發(fā)明則利用晶體管的特性加速充放電，而實現(xiàn)可以令電容重置的目的。
以上所述僅為的較佳實施例而已，并非用以限定本發(fā)明的權利要求；凡在未脫離本發(fā)明所揭示的精神下所完成的等效改變或修飾，均應包含在本發(fā)明的權利要求的范圍內(nèi)。
權利要求
1.一種短脈沖消除電路，包含一信號反相電路，接收一輸入信號，再輸出一反相輸入信號；一信號輸出緩沖器，提供一第一回饋信號及一第二回饋信號，該二個回饋信號為互補信號；一低通濾波器，包含一電容及一第一反相器，其中該第一反相器的輸入端接收該反相輸入信號，該電容一端接地，另一端連接該第一反相器的輸出端與該信號輸出緩沖器的輸入端；一第一短脈沖重置電路，接收該反相輸入信號，并由該第一回饋信號及該第二回饋信號控制，當該低通濾波器的電容充電未超過該信號輸出緩沖器的一啟始電壓時，提供一快速放電路徑，以消除該短脈沖；及一第二短脈沖重置電路，接收該反相輸入信號，并由該第一回饋信號及該第二回饋信號控制，當該低通濾波器的電容放電未低過該信號輸出緩沖器的啟始電壓時，提供一快速充電路徑，以消除該短脈沖；其中，該第一傳遞門及該第二傳遞門的一個開啟時另一個為關閉。
2.如權利要求1的短脈沖消除電路，其中所述第一短脈沖重置電路，具有一第一輸入端接收該反相輸入信號，一第一輸出端耦接于該信號輸出緩沖器的輸入端，該第一短脈沖重置電路包含一第一NMOS晶體管及一第二NMOS晶體管及一第一傳遞門的二控制端，分別由該第一回饋信號及該第二回饋信號控制。
3.如權利要求2的短脈沖消除電路，其中該第一傳遞門的輸入端接收該反相輸入信號，輸出端連接該第二NMOS晶體管的柵極及該第一NMOS晶體管的漏極端，該第二NMOS晶體管的源極接地，漏極連接該電容的另一端，以作為該快速放電路徑，該第一NMOS晶體管的源極端接地，該第一回饋信號控制該第一傳遞門的N控制端，該第二回饋信號控制該第一傳遞門的P端及該第一NMOS晶體管的柵極。
4.如權利要求1的短脈沖消除電路，其中所述第二短脈沖重置電路，具有一第二輸入端接收該反相輸入信號，一第二輸出端耦接于該信號輸出緩沖器的輸入端，該第二短脈沖重置電路包含一第一PMOS晶體管及一第二PMOS晶體管及一第二傳遞門的二控制端，分別由該第一回饋信號及該第二回饋信號控制。
5.如權利要求4的短脈沖消除電路，其中該第二傳遞門的輸入端接收該反相輸入信號，輸出端連接該第二PMOS晶體管的柵極及該第一PMOS晶體管的漏極端，該第二PMOS晶體管的源極接一電源，漏極連接電容的另一端，以作為該快速充電路徑，該第一PMOS晶體管的源極端接該電源，該第一回饋信號控制該第二傳遞門的P控制端，該第二回饋信號控制該第二傳遞門的N端及該第一PMOS晶體管的柵極。
6如權利要求1的短脈沖消除電路，其中所述信號輸出緩沖器具有偶數(shù)個反相器，其中第奇數(shù)個反相器輸出端提供第一回饋信號，第偶數(shù)個反相器輸出端提供第二回饋信號。
7.如權利要求1的短脈沖消除電路，其中所述欲被濾除的短脈沖的最大寬度由該電容及該第一反相器決定。
全文摘要
一種短脈沖濾波電路，包含一第一短脈沖重置電路、一第二短脈沖重置電路及一反相器與電容組合的低通濾波電路，上述三電路疊接后再推動一緩沖器后再輸出信號。其中緩沖器產(chǎn)生二個互補信號作為回授信號控制第一短脈沖重置電路及一第二短脈沖重置電路的金屬氧化物半導體晶體管的開啟與關閉，利用金屬氧化物半導體晶體管可具有驅(qū)動大電流的能力而實現(xiàn)使電容快速充放電的目的，而克服電容殘留電荷的問題。
文檔編號H03K5/00GK1558552SQ20041000324
公開日2004年12月29日 申請日期2004年1月30日 優(yōu)先權日2004年1月30日
發(fā)明者曾柏諭 申請人:威盛電子股份有限公司