專利名稱：配備了校正電路的數(shù)字電路及具有該數(shù)字電路的電子裝置的制作方法
技術領域：
本發(fā)明涉及使用了晶體管的數(shù)字電路。特別是，在輸入信號的振幅小于電源電壓的情況及相對于所使用的晶體管的閾值電壓，電源電壓不充分大的情況下，涉及用于校正輸入信號的DC電平、實現(xiàn)恰當?shù)碾娐饭ぷ鞯呐鋫淞诵Ｕ娐返臄?shù)字電路。
背景技術：
以往，一直廣泛使用采用了雙極晶體管及場效應晶體管(FET)的倒相電路。在圖36a中，示出采用了MOSFET作為晶體管的現(xiàn)有的CMOS倒相電路的典型的例子。該CMOS倒相電路200具有被串聯(lián)連接在高電平電源電位VDD與低電平電源電位VSS之間的有閾值電壓VTHP的P型MOSFET201和有閾值電壓VTHN的N型MOSFET202(通常，VTHP為負，VTHN為正)。P型MOSFET201的源與高電平電源電位VDD連接，N型MOSFET201的源與低電平電源電位VSS連接。兩MOSFET201、202的漏相互連接，其連接點N(節(jié)點)與輸出端OUT連接。另外，這些MOSFET201、202的柵與施加其振幅在高電平輸入電位VINH與低電平輸入電位VINL之間的輸入信號的輸入端IN連接。再有，在本說明書中，除非特別說明，電路元件的“連接”就意味著“電連接”。
在圖36b和圖36c中示出了具有這樣的結構的CMOS倒相電路200的通常的工作。再有，在圖36b和36c中，為了表示MOSFET201、202的通/斷狀態(tài)，用開關的符號表示這些MOSFET201、202。如圖36b所示，如果向輸入端IN輸入等于或高于從高電平電源電位VDD減去P型MOSFET的閾值電壓的絕對值|VTHP|后的值的高電平輸入電位VINH，則P型MOSFET201關斷，N型MOSFET202導通，向輸出端OUT供給大致等于低電平電源電位VSS的電位作為輸出信號。另外，如圖36c所示，如果向輸入端IN輸入等于或低于將N型MOSFET的閾值電壓的絕對值|VTHN|加上低電平電源電位VSS后的值的低電平輸入電位VINL，則P型MOSFET201導通，N型MOSFET202關斷，向輸出端OUT供給大致等于高電平電源電位VDD的電位作為輸出信號。
但是，在例如從工作電壓低的IC等供給輸入信號的情況下，可發(fā)生以下問題。如圖37a所示，在加到輸入端IN的高電平輸入電位VINH低于從高電平電源電位VDD減去P型MOSFET201的閾值電壓的絕對值|VTHP|后的值的情況下，在P型MOSFET201中，柵·源間電壓VGS(＝柵電位VG-源電位VS)＜-|VTHP|，不使P型MOSFET201關斷，其結果是，兩MOSFET201、202均為導通狀態(tài)，向輸出端OUT輸出按P型MOSFET201與N型MOSFET202的導通狀態(tài)電阻分壓后的電位，不輸出低電平電源電位VSS。同樣，在加到輸入端IN的低電平輸入電位VINL高于N型MOSFET202的閾值電壓的絕對值|VTHN|加上低電平電源電位VSS后的值的情況下，不使N型MOSFET202關斷，兩MOSFET201、202均為導通狀態(tài)，不向輸出端OUT輸出高電平電源電位VDD。這樣，在輸入電位VINH、VINL與電源電位VDD、VSS之間的電平變得不同，確實不使倒相電路200的MOSFET201、202通·斷，輸出得不到所希望的值的情況下，產(chǎn)生無法驅(qū)動倒相電路200的后級的電路，或者這樣的電路的工作變得不可靠的問題。另外，因為兩MOSFET201、202同時導通，流過短路電流，故產(chǎn)生功耗增大的問題。
為了解決上述那樣的問題，提出了在具有第1輸入用倒相器和第2輸出用倒相器的電平移位電路中，利用電容和偏置單元來變換從第1倒相器向第2倒相器輸入的信號的DC電平(特開平9-172367號公報)。但是，在該電路中，因為連接在構成第2倒相器的各晶體管的柵與第1倒相器的輸出之間DC電平變換用電容利用偏置單元總是與高電平電源電位或低電平電源電位連接，可產(chǎn)生這些電容的充放電對電路的動態(tài)特性給予惡劣影響(即招致電路工作速度的降低)，或者與這些電容的充放電相伴的功耗增大至無法忽視的程度這樣的問題。另外，在晶體管的閾值電壓有分散性的情況下，使各電容的靜電電容與對應的晶體管一致是困難的，因此，還可產(chǎn)生DC電平變換用電容的兩端的電壓與對應的晶體管的閾值電壓不匹配，無法準確地進行晶體管的通·斷這樣的問題。
另外，在圖36a所示的倒相電路200中，在例如為抑制功耗而電源電壓(VDD-VSS)小、電源電壓相對于MOSFET201、202的閾值電壓的絕對值不充分大的情況下，往往產(chǎn)生即使施加到輸入端IN的輸入信號的振幅與電源電壓相同，還無法向MOSFET201、202流過充分的電流進行高速驅(qū)動這樣的問題。這是因為對流過MOSFET的電流有貢獻的不是柵·源間電壓VGS，而是VGS-VTH的緣故。例如，在圖36a的倒相電路200中，假定VDD＝3.3V，VSS＝0V(地)，P型MOSFET201的閾值電壓VTHP＝-2V，N型MOSFET202的閾值電壓VTHN＝3V，高電平輸入電位VINH＝VDD＝3.3V，低電平輸入電位VINL＝VSS＝0。在向輸入端IN施加低電平輸入電位VINL的情況下，在P型MOSFET201中，VGS-VTHP＝-3.3-(-2)＝-1.3V，P型MOSFET201導通，在N型MOSFET202中，VGS-VTHP＝0-3＝-3V，N型MOSFET202關斷。此時，由于P型MOSFET202的閾值電壓(-2V)的絕對值相對于電源電壓(即輸入信號的振幅)充分地小，可將VGS-VTHP的絕對值取得較大(1.3V)，問題不會發(fā)生。另一方面，在向輸入端IN施加高電平輸入電位VINH的情況下，在P型MOSFET201中，VGS-VTHP＝0-(-2)＝2V，P型MOSFET201關斷，在N型MOSFET202中，VGS-VTHP＝3.3-3＝0.3V，N型MOSFET202導通，但由于VGS-VTHP非常小，小至0.3V，流過的電流變小，無法使N型MOSFET202高速地工作(導通)。不言而喻，如果增高電源電壓和輸入信號的振幅，則可使高速工作成為可能，但功耗也增大了。

發(fā)明內(nèi)容
本發(fā)明就是為了解決上述那樣的現(xiàn)有技術的問題的發(fā)明，本發(fā)明的主要目的在于，提供具有使用了晶體管的開關電路的數(shù)字電路，即根據(jù)電源電壓、輸入信號的振幅、晶體管的閾值電壓的關系適當?shù)匦Ｕ斎胄盘?，可實現(xiàn)最佳的電路工作的數(shù)字電路。
本發(fā)明的第2目的在于，提供具有使用了晶體管的開關電路的數(shù)字電路，即使在輸入信號的振幅小于電源電壓(高電平電源電位與低電平電源電位之差)的情況下，也可提供能可靠地使晶體管通斷的數(shù)字電路。
本發(fā)明的第3目的在于，提供具有使用了晶體管的開關電路的數(shù)字電路，即使在輸入信號的振幅小于電源電壓的情況下，也可提供不使動態(tài)特性惡化、能可靠地使晶體管通斷的數(shù)字電路。
本發(fā)明的第4目的在于，提供具有使用了晶體管的開關電路的數(shù)字電路，即使在輸入信號的振幅小于電源電壓的情況下，也可提供對與開關電路中所包含的晶體管的控制端子連接了的DC電平變換用電容充電到對應晶體管的與閾值電壓對應的恰當?shù)闹怠⒛苁咕w管可靠地工作的數(shù)字電路。
本發(fā)明的第5目的在于，提供具有使用了晶體管的開關電路的數(shù)字電路，即使在電源電壓相對于晶體管的閾值電壓的絕對值不充分大的情況下，也可提供能讓充分的電流流入晶體管使之高速工作的數(shù)字電路。
為了達到上述目的，根據(jù)本發(fā)明，提供一種數(shù)字電路，它是具有連接在輸入端與輸出端之間的開關電路，該開關電路具備第1端子、第2端子和控制端子，包含可通過改變控制端子對第1端子的電位來控制通/斷的第1晶體管，對第1晶體管的第1端子，至少在通常工作中施加第1電源電位，第1晶體管的通/斷狀態(tài)可對上述輸出端上的信號產(chǎn)生影響的數(shù)字電路，其特征在于在通常工作中，振幅在用于關斷第1晶體管的第1輸入電位與用于接通第1晶體管的第2輸入電位之間的輸入信號被施加于輸入端，該數(shù)字電路具有連接在輸入端與第1晶體管的控制端子之間的校正電路，該校正電路具有a)一個端子與輸入端連接，另一端子與第1晶體管的控制端子連接的電容；以及b)在通常工作之前的設定工作中，具有用于確定設定蓄積在電容中的電荷使電容兩端的電壓達到規(guī)定的值用的導電路徑的至少1個開關，在通常工作中，至少1個開關的狀態(tài)以保存電容兩端的電壓的方式被設定。
按照這樣的結構，在通常工作之前的設定工作中，根據(jù)電源電壓、輸入信號的振幅、第1晶體管的閾值電壓等，恰當?shù)卦O定電容兩端的電壓，從而可在通常工作中校正輸入信號的DC電平，實現(xiàn)最佳的電路工作。在通常工作中，由于進行了開關的設定以便保持所設定的電容的兩端的電壓(或電荷)，故不擔心電容對數(shù)字電路的動態(tài)特性產(chǎn)生惡劣影響(即，使工作速度降低)。直捷地說，因為電容與晶體管的寄生電容串聯(lián)連接，使總電容降低，故可對動態(tài)特性的提高作出貢獻。進而，由于沒有必要頻繁地進行設定工作，故伴隨設定工作的功耗也僅用少許即可。
理想情況是，校正電路是具備第1端子、第2端子和控制端子，可通過改變控制端子對第1端子的電位來控制通/斷的具有與第1晶體管相同的導電類型并且具有大致相同的閾值電壓的第2晶體管，還具有該第2晶體管的第1端子與第1電源電位連接、該第2晶體管的第2端子與控制端子相互連接并且被連接在上述電容與第1晶體管的控制端子之間的節(jié)點上的第2晶體管，至少1個開關包含與第2晶體管串聯(lián)連接的第1開關，在通常工作中，第1開關是關斷的。
典型情況是，第1和第2晶體管由TFT構成，第1和第2晶體管的第1端子、第2端子和控制端子分別由源、漏和柵構成。作為電源電位供給高電源電位和低電源電位，當輸入信號的振幅在高電平輸入電位與低電平輸入電位時，例如第1晶體管為P型MOSFET的情況下，可假定第1電源電位為高電平電源電位，第1輸入電位為高電平輸入電位。另外，當?shù)?晶體管例如為N型MOSFET的情況下，可假定第1電源電位為低電平電源電位，第1輸入電位為低電平輸入電位。
按照本發(fā)明的一個最佳實施形態(tài)，即使在輸入信號的振幅小于電源電壓的情況下，為了可靠地使第1晶體管通斷，也要進行設定工作。即，在設定工作中，在第1開關為導通的狀態(tài)下，在第2晶體管關斷之前向電容的一個端子施加大致等于第1輸入電位的電位。此處，如第2晶體管關斷，則意味著基本上關斷，不一定必須完全關斷(即流過第2晶體管的電流完全為零)，只要流過第2晶體管的電流變?yōu)槌浞值男〖纯伞＿@樣，在設定工作中，通過第2端子與控制端子相互連接了的(即連接成二極管的)第2晶體管，向連接在第1晶體管的控制端子與輸入端之間的電容在第2晶體管關斷之前或者在電流值變得非常小之前流過電流，以此可將電容充電成電容兩端的電壓成為反映了第1電源電位與第1輸入電位之差和第1晶體管的閾值電壓的恰當?shù)碾妷?。由此，在通常工作中，將充電后的電容的電壓與輸入信號相加，施加在第1晶體管的控制端子上，從而使第1晶體管可靠地通斷成為可能。之所以能將第1晶體管的閾值電壓反映為電容的電壓，是因為第1晶體管的閾值電壓與第2晶體管的閾值電壓大體相等的緣故。再有，雖然希望第1晶體管與第2晶體管的閾值電壓相等，但即便稍許不同，只要在設定工作中能將輸入信號校正用的電容恰當?shù)爻潆?、使?shù)字電路正常地工作即可。另外，在將FET用作晶體管的情況下，閾值電壓雖然以N型為正，P型為負的情況居多，但閾值電壓即使是除此以外的值，應用本發(fā)明也是可能的。
另外，最佳情況是，將整流元件與第2晶體管并聯(lián)連接，而且使其正向成為與上述第2晶體管的正向相反的方向。由此，即使在將連接成二極管的第1晶體管反向偏置那樣的電荷例如因噪聲等而蓄積在電容內(nèi)的情況下，在設定工作中使第1開關導通時，通過整流元件流過電流成為可能，可使電容兩端的電壓收斂成恰當?shù)闹?。整流元件可以是例如由與第2晶體管相同導電類型的被連接成二極管的晶體管構成的整流元件。
另外，電容與第1晶體管的控制端子之間的節(jié)點經(jīng)轉(zhuǎn)換開關與不同于第1電源電位的電位連接，在設定工作之前通過使轉(zhuǎn)換開關導通，可使節(jié)點的電位成為規(guī)定的電位。此處，規(guī)定的電位是，使節(jié)點的電位成為規(guī)定的電位后，在使轉(zhuǎn)換開關關斷的狀態(tài)下所進行的設定工作中，在使第1開關導通時利用第1電源電位與規(guī)定的電位的電位差使第2晶體管導通那樣的電位。通過這樣做，例如即使在因噪聲等而以不希望的方式使電荷滯留在電容內(nèi)的情況下，在設定工作之前，通過將電容與第1晶體管的控制端子之間的節(jié)點的電位定為恰當?shù)闹?，能可靠地進行設定工作，使電容兩端的電壓收斂成第1電源電位與第1輸入電位之差和與第1晶體管的閾值電壓對應的恰當?shù)闹?。如將上述另一電位設定為與第1電源電位不同的第2電源電位，則由于能容易地提供另一電位，因而是合適的。
此外，電容的一個端子在經(jīng)第2開關與輸入端連接的同時，經(jīng)第3開關與大致等于第1輸入電位的電位連接，在通常工作中，第2開關是導通，第1和第3開關是關斷的，在設定工作中，第2開關是關斷，第1和第3開關是導通的。通過這樣做，無需控制輸入電位，僅通過轉(zhuǎn)換開關就能容易地進行設定工作。另外，例如即使在具有極性不同的2個晶體管作為第1晶體管的情況下，這些晶體管的設定工作也可同時進行。
按照本發(fā)明的另一優(yōu)選實施例，例如即使在電源電壓低、電源電壓相對于晶體管的閾值電壓的絕對值不成分大的情況下，也有充分的電流流過晶體管，為了使高速工作進行，提供可進行設定工作的數(shù)字電路。在這樣的數(shù)字電路中，電容與第1晶體管的控制端子之間的節(jié)點經(jīng)第2開關與規(guī)定的電位連接。設定工作包含第1設定工作和第2設定工作，在第1設定工作中，在使第2開關導通的同時，向輸入端施加第1輸入電位，對電容充電，在第2設定工作中，通過向輸入端施加第1輸入電位，又使第2開關關斷并且使第1開關導通，通過第2晶體管使電容放電。通過了第2晶體管的電容的放電在流過第2晶體管的電流基本上為零之前，即電容兩端的電壓成為大致等于第2晶體管的閾值電壓之前進行。再有，上述規(guī)定的電位是第2設定工作中使第1開關導通時使第2晶體管導通那樣的電位，例如可以是與第1電源電位不同的第2電源電位。另外，典型情況是，第1輸入電位等于第1電源電位，第2輸入電位等于第2電源電位。
如上所述，通過設定電容兩端的電壓，在通常工作中，在第1輸入電位被施加到輸入端時，第1晶體管的控制端子與第1端子的電位差變得等于第1晶體管的閾值電壓，第1晶體管關斷，在施加了第2輸入電位時，電容兩端的電壓被重疊在第2輸入電位上，以促進第1晶體管的導通，有足夠的電流流到第1晶體管中，使之高速工作成為可能。
另外，電容的一個端子在經(jīng)第3開關與輸入端連接的同時，經(jīng)第4開關與大致等于第1輸入電位的電位連接，在通常工作中，第3開關是導通，第1、第2和第4開關是關斷的，在第1設定工作中，第2和第4開關是導通，第3開關是關斷的，在第2設定工作中，第2和第3開關是關斷，第1和第4開關是導通的。通過這樣做，無需控制輸入電位，僅通過轉(zhuǎn)換開關就能容易地進行設定工作。另外，例如即使在具有極性不同的2個晶體管作為第1晶體管的情況下，這些晶體管的設定工作也可同時進行。
開關電路可以取倒相電路、鐘控倒相電路、NAND及NOR之類的邏輯電路，或者電平移位電路及傳輸門等各種形態(tài)。在倒相電路的情況下，可以是使用了晶體管和電阻的倒相電路，也可以是將使用相同極性的晶體管的一方連接成二極管使之作為電阻工作，或者還可以是使用了極性不同的2個MOSFET的CMOS倒相器。在鐘控倒相電路的情況下，設置校正電路的晶體管無論是構成倒相器主體的晶體管，還是時鐘信號同步用的晶體管，或者是這兩者的晶體管均可。
上述開關(與連接成二極管的第2晶體管串聯(lián)連接的第1開關等)無論是電開關還是機械開關，可控制電流的流動的任何一種開關均可。是晶體管也可，是二極管也可，是將它們組合在一起的邏輯電路也可。如果開關是由MOSFET等半導體元件構成的開關，則由于可用半導體工藝形成數(shù)字電路整體，從而是合適的。再有，在開關由晶體管構成的情況下，由于僅僅用作開關，故對晶體管的導電類型不特別加以限制。但是，在關斷電流少的一方是所希望的情況下，希望采用關斷電流少的一方的極性的晶體管。作為關斷電流少的晶體管，有設置LDD區(qū)的晶體管等。另外，在作為開關工作的晶體管的源端子的電位接近于低電位側電源(Vss、Vgnd、0V等)的狀態(tài)下進行工作的情況下，希望采用n溝道型，反之，在源端子的電位接近于高電位側電源(Vdd等)的狀態(tài)下進行工作的情況下，希望采用p溝道型。為什么呢？這是因為可增大柵·源間電壓的絕對值，作為開關可容易地工作的緣故。再有，也可采用n溝道型和p溝道型兩者形成CMOS型的開關。
另外，為了防止因噪聲等而以不希望的方式滯留在電容內(nèi)的電荷在設定工作中產(chǎn)生惡劣影響，也可連接與電容并聯(lián)的轉(zhuǎn)換開關。通過在設定工作之前使該開關導通，可使滯留在電容內(nèi)的電荷放電。
采用具有使用了上述那樣的晶體管的開關電路的數(shù)字電路，可最佳地實現(xiàn)以集成電路及半導體顯示裝置為代表的各種半導體裝置(或電子裝置)。對這樣的半導體裝置來說，例如有將液晶顯示裝置、有機EL顯示發(fā)光元件配備在各像素中的自發(fā)光型顯示裝置、DMD(數(shù)字微鏡器件)、PDP(等離子體顯示面板)、FED(場發(fā)射顯示器)等，本發(fā)明的數(shù)字電路可用于這些驅(qū)動電路等中。通過將本發(fā)明的數(shù)字電路應用于使用玻璃基板而形成的半導體裝置中，即使不用升壓電路控制從IC輸入的信號的振幅也可，從而可使半導體裝置小型化，抑制裝置本身的成本。
本發(fā)明的特征、目的和作用效果可通過參照附圖來說明優(yōu)選實施例而變得更加明白。


圖1是表示本發(fā)明的概略結構的方框圖。
圖2是表示基于本發(fā)明的數(shù)字電路的一個實施例的電路圖。
圖3a表示圖2所示的數(shù)字電路的設定工作，圖3b表示通常工作。
圖4是表示基于本發(fā)明的數(shù)字電路的另一實施例的電路圖。
圖5是表示將本發(fā)明應用于CMOS倒相電路而形成的基于本發(fā)明的數(shù)字電路的另一實施例的電路圖。
圖6a和圖6b表示圖5所示的數(shù)字電路的設定工作圖7是表示分別用P型MOSFET38、N型MOSFET39實現(xiàn)了圖5所示的開關SW2、SW3的數(shù)字電路的電路圖。
圖8是表示圖5所示的數(shù)字電路的變形實施例的電路圖。
圖9是表示圖5所示的數(shù)字電路的另一變形實施例的電路圖。
圖10是表示圖5所示的數(shù)字電路的又一變形實施例的電路圖。
圖11a和圖11b表示圖10所示的數(shù)字電路中的初始化工作。
圖12是表示作為MOSFET實現(xiàn)了圖10所示的開關的數(shù)字電路的電路圖。
圖13是表示圖5所示的數(shù)字電路的又一變形實施例的電路圖。
圖14是表示應用了本發(fā)明的鐘控倒相電路的一個實施例的電路圖。
圖15是表示圖14所示的鐘控倒相電路的變形實施例的電路圖。
圖16是表示圖14所示的基于本發(fā)明的鐘控倒相電路的另一變形實施例的電路圖。
圖17是示意地表示在液晶顯示器等中所使用的有源矩陣裝置的驅(qū)動電路的主要部分，同時表示驅(qū)動電路的移位寄存器中的典型的單位電路的圖。
圖18是表示將本發(fā)明應用于圖17所示的移位寄存器的單位電路中的左側的鐘控倒相器的實施例的電路圖。
圖19是表示圖18所示的包含鐘控倒相電路的移位寄存器的初始化、設定工作和通常工作中的各部的信號(電位)的時序圖。
圖20是表示圖18所示的實施例的變形實施例的電路圖。
圖21是表示圖20所示的包含鐘控倒相電路的移位寄存器的初始化、設定工作和通常工作中的各部的信號(電位)的時序圖。
圖22是表示圖18所示的鐘控倒相器的另一實施例的電路圖。
圖23是表示圖17所示的第1閂鎖電路中的典型的單位電路的電路圖。
圖24是表示將本發(fā)明應用于圖23所示的第1閂鎖電路的鐘控倒相器的實施例的電路圖。
圖25是表示圖24所示的鐘控倒相器的初始化工作、設定工作和通常工作中的各部的信號(電位)的時序圖。
圖26a示意性地表示回掃期間，圖26b示意性地表示驅(qū)動停止期間。
圖27是表示將本發(fā)明應用于構成NAND電路的晶體管的實施例的電路圖。
圖28是表示將本發(fā)明應用于構成NOR電路的晶體管的實施例的電路圖。
圖29是表示基于本發(fā)明的數(shù)字電路的又一變形實施例的電路圖。
圖30a和圖30b表示圖29所示的數(shù)字電路的設定工作。
圖31a和圖31b表示圖29所示的數(shù)字電路的設定工作。
圖32a和圖32b表示圖29所示的數(shù)字電路的通常工作。
圖33是表示基于本發(fā)明的數(shù)字電路的又一變形實施例的電路圖。
圖34a和圖34b表示圖33所示的數(shù)字電路的設定工作。
圖35是表示圖33所示的數(shù)字電路的通常工作的電路圖。
圖36a是表示現(xiàn)有的CMOS倒相電路的典型的例子的電路圖，圖36b和圖36c表示圖36a所示的CMOS倒相電路的通常的工作。
圖37a和圖37b是說明圖36所示的CMOS倒相電路的問題的圖。
圖38a～圖38h是應用了本發(fā)明的電子裝置的圖。
具體實施例方式
以下，參照

本發(fā)明的優(yōu)選實施例。
圖1是表示基于本發(fā)明的數(shù)字電路的概略結構的方框圖。如圖所示，基于本發(fā)明的數(shù)字電路1具有開關電路2和校正電路3，該開關電路2具有連接在輸入端IN與輸出端OUT之間、根據(jù)施加于輸入端的輸入信號的值在輸出端輸出不同的信號(例如高電平電源電位VDD或低電平電源電位VSS)的MOSFET等的晶體管，該校正電路3被連接在輸入端IN與開關電路2之間。
圖2是表示基于本發(fā)明的數(shù)字電路的一個實施例的電路圖。該數(shù)字電路10作為開關電路，具有由1個P型MOSFET11和電阻R1構成的倒相電路12。P型MOSFET11具有閾值電壓VTHP，其源與高電平電源電位VDD連接，其漏經(jīng)電阻R1與低電平電源電位VSS(例如地電位VGND)連接。作為P型MOSFET11的控制端子而工作的柵與施加振幅在高電平輸入電位VINH與低電平輸入電位VINL之間的輸入信號的輸入端IN連接，漏與電阻R1之間的節(jié)點N1與輸出端OUT連接。
在P型MOSFET11的柵與輸入端I N之間連接校正電路13。該校正電路13具有被連接在P型MOSFET11的柵與輸入端IN之間的電容C1、具有與P型MOSFET11相同的P型并且具有大致相同的閾值電壓VTHP的設定工作用的P型MOSFET14和開關SW1。P型MOSFET14的漏被連接在電容C1與P型MOSFET11的柵之間的節(jié)點N2上，其源經(jīng)開關SW1與高電平電源電位VDD連接。開關SW1可以被設置在P型MOSFET14的漏與節(jié)點N2之間，也可以與P型MOSFET14串聯(lián)連接。此外，P型MOSFET14的柵與漏連接，成為所謂的“二極管連接”。由此，P型MOSFET14的柵·源間電壓VGS變得等于源·漏間電壓VDS。
以下說明如此構成了的數(shù)字電路10的工作。再有，為了說明，在本實施例中，假定施加于輸入端IN的輸入信號的高電平輸入電位VINH比從高電平電源電位VDD減去閾值電壓的絕對值|VTHP|后的差值低(即，在現(xiàn)有電路中，輸入信號為高電平輸入電位VINH時P型MOSFET11不會關斷那樣的值)，低電平輸入電位VINL等于地電位VGND(即，為使P型MOSFET11導通的充分低的值)。
首先，在設定工作中，如圖3a所示，使開關導通，在該狀態(tài)下，向輸入端IN施加高電平輸入電位VINH。由此，如圖中的箭頭所示，通過P型MOSFET14流過電流，電容C1被充電。如具有充分的時間，則電容C1兩端的電壓上升，由此，P型MOSFET11的柵·源間電壓VGS的絕對值減小，最終，P型MOSFET14關斷，電流停止。此時，電容C1兩端的電壓為VDD-VINH-|VTHP|。
這樣，在設定工作中，在恰當?shù)貙﹄娙軨1充電后，在通常工作中，如圖3b所示，使開關SW1關斷，向輸入端IN施加其振幅在高電平輸入電位VINH與低電平輸入電位VINL之間的輸入信號。此時，因為開關SW1變?yōu)殛P斷，保存蓄積在電容C1內(nèi)的電荷，電容C1兩端的電壓保持恒定。從而，在向輸入端IN施加了高電平輸入電位VINH的情況下，電容C1兩端的電壓VDD-VINH-|VTHP|與此值相加，得到P型MOSFET11的柵電位為VDD-|VTHP|，柵·源間電壓VGS＝-|VTHP|，從而能可靠地使P型MOSFET11關斷，沒有漏泄電流。由此，在輸出端OUT輸出地電位VGND。再有，設定工作在P型MOSFET14變得完全關斷之前(即，流過P型MOSFET14的電流完全變?yōu)榱阒?無需進行。即使只有微少電流流過P型MOSFET14，只要電容C1在通常工作中被充分地充電至可恰當?shù)匦Ｕ斎胄盘柕某潭?即，只要P型MOSFET14基本上被關斷)，即使在該時刻結束設定工作，在實際工作方面也沒有問題。
另一方面，在向輸入端IN施加了低電平輸入電位VINL的情況下，P型MOSFET11的柵電位低于向輸入端IN施加了高電平輸入電位VINH時，得到VGS＝-|VTHP|-(VINH-VINL)，從而，VGS＜-|VTHP|，P型MOSFET11成為導通狀態(tài)，輸出端OUT的電位大致為高電平電源電位VDD。再有，在電容C1相對于P型MOSFET11的柵電容不是充分大的情況下，輸入電壓(VINH、VINL)被電容C1和柵電容分壓，就沒有充分的電壓施加在P型MOSFET11的柵上。因而，電容C1的大小希望在考慮到連接電容C1的P型MOSFET11等的晶體管的柵電容后確定。例如，希望假定電容C1為P型MOSFET11的柵電容的5倍以上的大小。
這樣，在上述的實施例中，即使在高電平輸入電位VINH低于作為第1電源電位的高電平電源電位VDD的情況下，對連接在構成倒相電路12的P型MOSFET11的柵與輸入端IN之間的電容C1在設定工作中通過具有與P型MOSFET11大致相同的閾值電壓并且被連接成二極管的設定工作用P型MOSFET14預先充電至恰當?shù)碾妷?，從而能使P型MOSFET11可靠地關斷。按照本發(fā)明，由于無需另行設置升壓裝置，故對成本削減及裝置的小型化作出貢獻。另外，即使在向玻璃基板上形成了的數(shù)字電路輸入來自IC的信號的情況下，也不用升壓電路，可直接向數(shù)字電路輸入信號。再有，在上述實施例中，即使在高電平輸入電位VINH等于或大于高電平電源電位VDD的情況下，在設定工作中正因為沒有對電容C1充電，故通常工作變?yōu)檎Ｊ强赡艿摹?br> 在將這樣的多個數(shù)字電路10用于例如液晶顯示器或有機EL顯示器的驅(qū)動裝置的情況下，往往包含構成各倒相電路12的多個P型MOSFET11，例如因雜質(zhì)濃度或溝道部分的結晶狀態(tài)等不同致使這些閾值電壓產(chǎn)生分散性。但是，按照本發(fā)明，通過使與各P型MOSFET11對應的校正電路13中所包含的被連接成二極管的P型MOSFET14的閾值電壓與構成倒相電路12的P型MOSFET11大致相同，可對校正電路13中所包含的DC電平變換用電容C1充電，以供給與對應的P型MOSFET11的閾值電壓一致的恰當?shù)碾妷骸＿@樣，假定構成倒相電路12的P型MOSFET11與設定工作用P型MOSFET14的閾值電壓大致相同，在實際的半導體電路中，可通過將這些MOSFET11、14相互接近地設置，使之不產(chǎn)生雜質(zhì)濃度差等來實現(xiàn)。另外，在包含通過激光照射使溝道部分結晶的制造工序的情況下，如果利用相同脈沖的激光束點使P型MOSFET11和P型MOSFET14的溝道部分結晶，則由于可使閾值電壓成為更接近的值，從而是所希望的。再有，為了使大致相等的閾值電壓容易實現(xiàn)，最好使P型MOSFET11、14的溝道長度L及溝道寬度W等尺寸大致相同，但如果閾值電壓大致相同，則也可以使P型MOSFET11與P型MOSFET14的尺寸不同。例如，為了抑制布局面積，可減小P型MOSFET14的溝道長度L及/或溝道寬度W?；蛘撸部稍龃驪型MOSFET14的溝道寬度W，使之能在較短時間內(nèi)進行設定工作。
另外，在上述實施例中，由于在通常工作中與連接成二極管的P型MOSFET14串聯(lián)連接了的開關SW1成為關斷狀態(tài)，故在設定工作中蓄積在校正電路13的電容C1內(nèi)的電荷被保存，不擔心在通常工作中電容C1對數(shù)字電路10的動態(tài)特性產(chǎn)生惡劣影響(即，使工作速度降低)。直接地說，因為電容C1與P型MOSFET11的柵與漏或源之間所形成的寄生電容串聯(lián)連接，使總電容降低，故可對動態(tài)特性的提高作出貢獻。設定工作只要在蓄積在電容C1內(nèi)的電荷漏泄，無法確保正常的工作之前進行即可，從而，由于也沒有必要頻繁地進行設定工作，故伴隨設定工作的功耗也僅用少許即可。在與本數(shù)字電路10的輸入側連接的電路中，由于可降低工作電壓(電源電壓或信號電壓)，從這一點看，也對抑制功耗作出貢獻。
圖4是表示包含使用了1個P型MOSFET作為開關電路的電平移位電路的基于本發(fā)明的數(shù)字電路的另一實施例的電路圖。在本圖中，對與圖2相同的部分標以相同的符號而省略其詳細的說明。圖3的數(shù)字電路20具有與圖2所示的數(shù)字電路大致相同的結構，但P型MOSFET11的漏與作為低電平電源電位VSS的地電位VGND連接，其源經(jīng)電阻R1與高電平電源電位VDD連接，輸出端OUT被連接在P型MOSFET11的源與電阻之間的節(jié)點N3上，由此形成電平移位電路21作為開關電路，在這一點上兩圖的數(shù)字電路是不同的。其說明予以省略，但在本實施例中，通過進行與上述實施例同樣的設定工作，預先對電容C1恰當?shù)爻潆姡谕ǔ９ぷ髦惺筆型MOSFET11可靠地通/斷而沒有誤動作是可能的。在本例中，如果向輸入端IN施加高電平輸入電位VINH，則P型MOSFET11關斷，在輸出端OUT輸出高電平電源電位VDD，如果施加低電平輸入電位VINL，則P型MOSFET11導通，在輸出端OUT輸出低電平電源電位VSS。這樣，可考慮根據(jù)晶體管的通/斷狀態(tài)對輸出端OUT供給不同的信號那樣的各種各樣狀態(tài)的開關電路，但要理解，為了可靠地進行開關電路中所包含的晶體管的通/斷，將本發(fā)明應用于這些電路是可能的。
圖5是表示基于本發(fā)明的數(shù)字電路的又一實施例，將本發(fā)明應用于CMOS倒相電路的例子的電路圖。該數(shù)字電路30具有CMOS倒相電路31作為開關電路。CMOS倒相電路31與以往一樣，具有串聯(lián)連接在作為電源電位的高電平電源電位VDD與低電平電源電位VSS之間的、閾值電壓為VTHP的P型MOSFET32和閾值電壓為VTHN的N型MOSFET33。P型MOSFET32的源與高電平電源電位VDD連接，N型MOSFET33的源與低電平電源電位VSS(在本例中，為地電位VGND)連接。兩MOSFET32、33的漏互相連接，其連接點(節(jié)點)N4與輸出端OUT連接。另外，這些MOSFET32、33的柵共同連接在施加其振幅在高電平輸入電位VINH與低電平輸入電位VINL之間的輸入信號的輸入端IN上。
基于本發(fā)明，校正電路34被連接在P型MOSFET32的柵與輸入端IN之間。該校正電路34與圖2所示的實施例的校正電路13一樣，具有被連接在P型MOSFET32的柵與輸入端IN之間的電容C2、具有與P型MOSFET32相同的導電類型并且具有大致相同的閾值電壓VTHP的設定工作用的P型MOSFET35和開關SW2。P型MOSFET35的漏被連接在電容C2與P型MOSFET32的柵之間的節(jié)點N5上，其源經(jīng)開關SW2與高電平電源電位VDD連接。此外，P型MOSFET35的柵與漏連接，形成二極管連接。再有，開關SW2與圖2的情況一樣，只要與P型MOSFET35串聯(lián)連接即可。
另外，校正電路36被連接在N型MOSFET33的柵與輸入端IN之間。該校正電路36具有被連接在N型MOSFET33的柵與輸入端IN之間的電容C3、具有與N型MOSFET33相同的導電類型并且具有大致相同的閾值電壓VTHN的設定工作用的N型MOSFET37和開關SW3。N型MOSFET37的漏被連接在電容C3與N型MOSFET33的柵之間的節(jié)點N6上，其源經(jīng)開關SW3與低電平電源電位VSS連接。此外，N型MOSFET37的柵與漏連接，形成二極管連接。再有，開關SW3被設置在N型MOSFET37與節(jié)點N6之間即可。
以下參照圖6說明如此構成了的數(shù)字電路30的工作。再有，為了說明，假定施加于輸入端IN的輸入信號的高電平輸入電位VINH比從VDD減去P型MOSFET32的閾值電壓的絕對值|VTHP|后的差值低，低電平輸入電位VINL比將N型MOSFET33的閾值電壓的絕對值|VTHN|與低電平電源電位VSS(VGND)相加后的值高。
如圖6a所示，在使開關SW2導通、使開關SW3關斷的狀態(tài)下，如果向輸入端IN施加高電平輸入電位VINH，則在箭頭所示的方向，通過連接成二極管的P型MOSFET35流過電流，與P型MOSFET32的柵連接的電容C2被充電，當電容C2兩端的電壓變?yōu)閂DD-VINH-|VTHP|時，P型MOSFET35關斷，電流停止(P溝道設定工作)。接著，如圖6b所示，在使開關SW2關斷、使開關SW3導通的狀態(tài)下，如果向輸入端IN施加低電平輸入電位VINL，則在箭頭所示的方向，通過連接成二極管的N型MOSFET37流過電流，與N型MOSFET33的柵連接的電容C3被充電，當電容C3兩端的電壓變?yōu)閂SS-VINL+|VTHN|時，N型MOSFET37關斷，電流停止(N溝道設定工作)。
這樣，在設定工作中，在恰當?shù)貙﹄娙軨2、C3充電后，在通常工作中，使開關SW2、SW3一并關斷，向輸入端IN施加其振幅在高電平輸入電位VINH與低電平輸入電位VINL之間的脈沖輸入信號。此時，因為開關SW2、SW3變?yōu)殛P斷，保存蓄積在電容C2、C3內(nèi)的電荷，電容C2、C3兩端的電壓保持恒定。在向輸入端IN施加了高電平輸入電位VINH的情況下，得到P型MOSFET32的柵電位為VDD-|VTHP|，柵·源間電壓VGS＝-|VTHP|，從而能可靠地使P型MOSFET32關斷。此時，由于N型MOSFET33成為導通狀態(tài)，在輸出端OUT輸出低電平電源電位VSS(地電位VGND)。另一方面，在向輸入端IN施加了低電平輸入電位VINL的情況下，得到N型MOSFET33的柵電位為VSS+|VTHN|，柵·源間電壓VGS＝|VTHN|，從而能使N型MOSFET33關斷。此時，由于P型MOSFET32成為導通狀態(tài)，在輸出端OUT輸出高電平電源電位VDD。再有，設定工作即使不在P型MOSFET35、N型MOSFET37變得完全關斷之前進行，在流過這些MOSFET35、37的電流變得充分地小的時刻(即，在MOSFET35、37基本上關斷了的時刻)結束亦可。另外，在上述實施例中，在P型MOSFET35的設定工作后再進行N型MOSFET37的設定工作，但不限定于此順序，不言而喻，先進行N型MOSFET137的設定工作亦可。
這樣，即使在將本發(fā)明應用于構成CMOS倒相電路31的一對P型MOSFET32和N型MOSFET33的情況，在高電平輸入電位VINH比高電平電源電位VDD低，低電平輸入電位VINL比低電平電源電位VSS高的情況下，對連接在P型MOSFET32和N型MOSFET33的柵與輸入端IN之間的電容C2、C3充電至與在設定工作中MOSFET32、33閾值電壓和輸入電位VINH、VINL與電源電位VDD、VSS之差一致的恰當?shù)碾妷海芸煽康厥筆型和N型MOSFET32、33通/斷，實現(xiàn)正確的電路工作。
圖7是表示分別用P型MOSFET38、N型MOSFET39實現(xiàn)了圖5所示的開關SW2、SW3的數(shù)字電路30的電路圖。再有，在本圖中，對與圖5相同的部分標以相同的符號。P型MOSFET38的柵和N型MOSFET39的柵分別與P溝道控制信號線40、N溝道控制信號線41連接。在P溝道設定工作中，通過使這些控制信號線40、41的電位與例如低電平電源電位VSS相等并將低電平電源電位VSS加到P型MOSFET38和N型MOSFET39的柵上，在使P型MOSFET38成為導通狀態(tài)的同時使N型MOSFET39成為關斷狀態(tài)，進而將高電平輸入電位VINH加到輸入端IN上。在N溝道設定工作中，使控制信號線40、41的電位與例如高電平電源電位VDD相等并將高電平電源電位加到P型MOSFET38和N型MOSFET39的柵上，在使P型MOSFET38成為關斷狀態(tài)的同時使N型MOSFET39成為導通狀態(tài)，將低電平輸入電位VINH加到輸入端IN上。通過這些設定工作，如參照圖6a、6b所作的說明那樣，恰當?shù)剡M行電荷對電容C2、C3的蓄積。在通常工作中，使P溝道控制信號線40的電位與高電平電源電位VDD相等，使N溝道控制信號線41的電位與低電平電源電位VSS，使P型MOSFET38和N型MOSFET39兩者皆為關斷狀態(tài)。
再有，如圖7中作為放大圖所示，電容C2、C3可用在1個或多個MOSFET的柵與源和/或漏之間所形成的電容形成。再有，在連接作為電容用的MOSFET時，可在已充電時使MOSFET導通那樣的(即形成溝道那樣的)方向連接。例如，在用1個P型MOSFET連結的電容C2時，可將柵側端子與輸入端IN連接，將源/漏側端子與P型MOSFET32的柵連接。另外，作為電容用的MOSFET的導電類型無論是N型還是P型，哪一種均可，但希望是閾值電壓接近于0的一方。
在上述數(shù)字電路30中，雖然作為在設定工作前電容C2、C3上未蓄積電荷的情況進行了說明，但往往例如通過噪聲等在電容C2、C3上蓄積電荷。通過這樣的電荷，在設定工作之前，例如在要對電容C2、C3以圖6b所示的極性充電至過大的情況下，在設定工作中即使使開關SW2、SW3導通，也不會使連接成二極管的MOSFET35、37導通，蓄積在電容C2、C3上的電荷(從而，電容C2、C3兩端的電壓)維持不變，往往無法使電容C2、C3兩端的電壓(或MOSFET35、37的柵電位)收斂于恰當?shù)闹怠Ｒ虼?，在如此不希望的電荷蓄積在電容C2、C3上的情況下，希望采取措施將電容C2、C3兩端的電壓設定在恰當?shù)闹怠?br> 圖8是表示圖5所示的數(shù)字電路30的變形實施例的電路圖，在本圖中，對與圖5相同的部分標以相同的符號而省略其詳細的說明。在該數(shù)字電路30a中，與被連接成二極管的P型MOSFET35并聯(lián)且以其正向為與P型MOSFET35的正向相反的方向的方式連接被連接成二極管的另一P型MOSFET42。同樣，與被連接成二極管的N型MOSFET37并聯(lián)且反向連接被連接成二極管的另一N型MOSFET43。由此，例如由于在設定工作前噪聲等的影響，將被連接成二極管的P型和N型MOSFET35、37反向偏置而得到的電荷蓄積在電容C2、C3上的情況下，在設定工作中使開關SW2、SW3導通時可如圖8中箭頭所示那樣流過電流，可使電容C2、C3兩端的電壓收斂在大致恰當?shù)闹?。在被連接成二極管的MOSFET42、43的閾值電壓分別等于MOSFET32、33的閾值電壓VTHP、VTHN的情況下，P型MOSFET32的柵電位(即節(jié)點N5的電位)收斂于VDD+|VTHP|，N型MOSFET33的柵電位(即節(jié)點N6的電位)收斂于VSS+|VTHN|。也可以用二極管等另外的整流元件來代替被連接成二極管的MOSFET42、43。再有，與P型MOSFET35并聯(lián)連接的被連接成二極管的MOSFET42也可以是N型。另外，與N型MOSFET37并聯(lián)連接的被連接成二極管的MOSFET43也可以是P型。
圖9是表示圖5所示的數(shù)字電路30的另一變形實施例的電路圖，在本圖中，對與圖5相同的部分標以相同的符號而省略其詳細的說明。在該數(shù)字電路30b中，分別設置開關SW4、SW5與電容C2、C3并聯(lián)。由此，即使例如由于噪聲等的影響而有不希望的電荷蓄積在電容C2、C3上，在設定工作前可使開關SW4、SW5導通，使電容C2、C3放電。從而，在設定工作中使開關SW2、SW3導通時，被連接成二極管的MOSFET35、37可靠地導通，電容C2、C3被恰當?shù)爻潆姟?br> 圖10是表示圖5所示的數(shù)字電路30的又一變形實施例的電路圖，在本圖中，對與圖5相同的部分標以相同的符號而省略其詳細的說明。在該數(shù)字電路30c中，P型MOSFET32的柵與電容C2之間的節(jié)點N5經(jīng)開關SW6與低電平電源電位VSS連接，N型MOSFET33的柵與電容C3之間的節(jié)點N6經(jīng)開關SW7與高電平電源電位VDD連接。
如圖11a所示，在與P型MOSFET32的柵連接的電容C2的設定工作(P溝道設定工作)之前的初始化工作中，如果使開關SW6導通，則例如通過噪聲等使不需要的電荷滯留在電容C2上，即使以不希望的方式增高P型MOSFET32的柵與電容C2之間的節(jié)點N5的電位，也可使節(jié)點N5的電位大致下降到低電平電源電位VSS。此時，最好使輸入端IN的電位為高電平電源電位，但為低電平電源電位亦可。另外，開關SW2既可以是導通狀態(tài)，又可以是關斷狀態(tài)，但在導通狀態(tài)的情況下，如圖中的虛線箭頭所示，流過電流，由于難以使節(jié)點N5的電位下降至充分低的電位，故更希望是成為關斷狀態(tài)的一方。
同樣，如圖11b所示，在與N型MOSFET33的柵連接的電容C3的設定工作(N溝道設定工作)之前的初始化工作中，如果使開關SW7導通，則例如通過噪聲等使不需要的電荷滯留在電容C3上，即使以不希望的方式降低N型MOSFET33的柵與電容C3之間的節(jié)點N6的電位，也可使節(jié)點N6的電位大致提高到高電平電源電位VDD。此時，最好使輸入端IN的電位為低電平輸入電位，但為高電平輸入電位亦可。另外，開關SW3既可以是導通狀態(tài)，又可以是關斷狀態(tài)，但在導通狀態(tài)的情況下，如圖中的虛線箭頭所示，流過電流，由于難以使節(jié)點N6的電位提高至充分高的電位，故更希望是成為關斷狀態(tài)的一方。
在設定工作中，使開關SW6、SW7關斷，如參照圖6a和圖6b所作的說明那樣，使開關SW2或SW3導通。通過上述那樣的初始化工作，在設定工作之前使節(jié)點N5、N6的電位成為恰當?shù)闹担瑥亩谠O定工作中使開關SW2、SW3導通時，可將被連接成二極管的MOSFET35、37正向偏置，使之可靠地導通，通過這些MOSFET35、37流過電流，對電容C2、C3恰當?shù)爻潆?。再有，在圖10和11的實施例中，在初始化工作中將節(jié)點N5連接到低電平電源電位VSS，將節(jié)點N6連接到高電平電源電位VDD，但在初始化工作后的設定工作中，只要將被連接成二極管的MOSFET35、37正向偏置，使之導通，則與電源電位以外的其它電位連接亦可。但是，如果用電源電位，則可容易地確保這樣的電位，因而是理想的。另外，在上述實施例中，雖然分別進行P溝道初始化工作和N溝道初始化工作，但通過使開關SW6、SW7同時導通，也可一次進行這兩種初始化工作。
圖12是表示作為MOSFET44、45、46、47實現(xiàn)了圖10所示的開關SW2、SW3、SW6、SW7的數(shù)字電路30c的電路圖。MOSFET44是P型MOSFET，其柵與P溝道控制信號線48連接。MOSFET45是N型MOSFET，其柵與N溝道控制信號線49連接。MOSFET46是N型MOSFET，其柵與P溝道初始化信號線50連接。而且，MOSFET47是P型MOSFET，其柵與N溝道初始化信號線51連接。通過恰當?shù)乜刂瓶刂菩盘柧€48、49和初始化信號線50、51的電位，可恰當?shù)厥筂OSFET44～47通斷，使上述那樣的初始化、設定、通常工作得以進行。
圖13是表示圖5所示的數(shù)字電路30的又一變形實施例的電路圖。在本圖中，對與圖5所示的部分相同的部分標以相同的符號而省略其詳細的說明。在該數(shù)字電路30d中，在與電容C2的與P型MOSFET32的柵連接的端子相反一側的端子經(jīng)開關SW8與輸入端IN連接的同時，經(jīng)開關SW9與通常工作中加到輸入端IN的輸入信號的與高電平輸入電位VINH大致相同的電位VH連接。同樣，在與電容C3的與N型MOSFET33的柵連接的端子相反一側的端子經(jīng)開關SW10與輸入端IN連接的同時，經(jīng)開關SW11與通常工作中加到輸入端IN的輸入信號的與低電平輸入電位VINL大致相同的電位VL連接。
在本實施例中，通過使開關SW2、SW3、SW9、SW11導通，使開關SW8、SW10關斷，可同時進行電容C2、C3的設定工作，而且與輸入端IN的電位無關。在通常工作中，使開關SW2、SW3、SW9、SW11關斷，使開關SW8、SW10導通，向輸入端IN施加其振幅在高電平/低電平輸入電位VINH、VINL之間的輸入信號。
可是，可知在CMOS倒相器中，通過將MOSFET與構成倒相器的P型和N型MOSFET串聯(lián)連接，用時鐘信號(或相位與之相反的時鐘補信號等的同步信號)使這些MOSFET通/斷，使倒相器的輸出與時鐘信號等的同步信號同步。將這樣的倒相器稱為鐘控倒相器。將本發(fā)明應用于在鐘控倒相器中與構成CMOS倒相器的P型和N型MOSFET串聯(lián)連接了的時鐘信號同步用MOSFET是可能的，在圖14上示出了這樣的實施例。
圖14所示的鐘控倒相電路(數(shù)字電路)60具有構成CMOS倒相器的P型和N型MOSFET61、62，這些MOSFET61、62的柵與輸入端IN連接，輸出端OUT與共同的漏連接。另外，P型MOSFET61的源經(jīng)時鐘同步用的P型MOSFET63與高電平電源電位VDD連接，N型MOSFET62的源經(jīng)時鐘同步用的N型MOSFET64與低電平電源電位VSS(在本例中為地電位VGND)連接。P型MOSFET63的柵與供給時鐘補信號的時鐘補信號線65連接，N型MOSFET64的柵與供給時鐘信號的時鐘信號線66連接。假定時鐘信號和時鐘補信號的振幅在低于高電平電源電位VDD的高電平電位VCH與高于低電平電源電位VSS的低電平電位VCL之間。再有，在本實施例中假定施加到輸入端IN的輸入信號的振幅在高電平電源電位VDD與低電平電源電位VSS之間，但在輸入信號的振幅小的情況下，與上述實施例一樣，對構成倒相器的MOSFET61、62設置校正電路是可能的。再有，P型MOSFET61可以連接在P型MOSFET63與電源電位VDD之間，或者N型MOSFET62可以連接在N型MOSFET64與電源電位VSS之間。
基于本發(fā)明，校正電路67被連接在P型MOSFET63的柵與時鐘補信號線65之間。該校正電路67具有被連接在P型MOSFET63的柵與時鐘補信號線65之間的電容C4、其閾值電壓與P型MOSFET63大致相同的被連接成二極管的P型MOSFET68和SW12，P型MOSFET68的漏被連接在電容C4與P型MOSFET63的柵之間的節(jié)點N7上，其源經(jīng)開關SW12與高電平電源電位VDD連接。
同樣，校正電路69被連接在N型MOSFET64的柵與時鐘信號線66之間。該校正電路69具有被連接在N型MOSFET64的柵與時鐘信號線66之間的電容C5、其閾值電壓與N型MOSFET64大致相同的被連接成二極管的N型MOSFET70和SW13，N型MOSFET70的漏被連接在電容C5與N型MOSFET64的柵之間的節(jié)點N8上，其源經(jīng)開關SW13與低電平電源電位VSS連接。
再有，在本實施例中，時鐘信號、時鐘補信號在從成為對象的MOSFET63、64看的情況下，可以說是本發(fā)明中的輸入信號。另外，可以說由P型MOSFET63和校正電路67或者由N型MOSFET64和校正電路69形成本發(fā)明的數(shù)字電路，此時，可將P型MOSFET63和N型MOSFET64的漏視作輸出端。
在設定工作中，首先，在使開關SW12和開關SW13一起導通的狀態(tài)下，施加高電平電位VCH作為時鐘補信號(此時，時鐘信號為低電平電位VCL)。由于高電平電位VCH低于高電平電源電位VDD，被連接成二極管的P型MOSFET68處于正向偏置，成為導通狀態(tài)，流過電流，對電容C4充電。電流一直流過，直至為使P型MOSFET68關斷而電容C4兩端的電壓變得充分大為止。另外，此時，由于施加高于低電平電源電位VSS的低電平電位VCL作為時鐘信號，故被連接成二極管的N型MOSFET70處于正向偏置而導通，流過電流，對電容C5充電。如果電容C5兩端的電壓變得充分地大，則N型MOSFET70關斷，電流停止。這樣，在本實施例中，可同時進行2個校正電路67、69內(nèi)的電容C4、C5的設定工作。
在通常工作中，使開關SW12、SW13兩者一并關斷，施加時鐘信號、時鐘補信號和輸入信號。此時，由于電容C4、C5被充電至與P型MOSFET63、N型MOSFET64的閾值電壓匹配的適度的電壓，時鐘信號、時鐘補信號被加到恰當?shù)仄玫腜型MOSFET63和N型MOSFET64的柵上，故能可靠地使P型MOSFET63和M型MOSFET64通·斷，進行與輸出信號的時鐘信號的同步。
圖15是表示圖14所示的鐘控倒相電路60的變形實施例的電路圖。在本圖中，對與圖14相同的部分標以相同的符號而省略其詳細的說明。圖15的鐘控倒相電路60a與圖10的實施例一樣，具有將與電容C4、C5對應的MOSFET63、64的柵之間的節(jié)點N7、N8有選擇地與低電平電源電位VSS和高電平電源電位VDD連接用的開關SW14、SW15。由此，在設定工作之前，通過使開關SW14、SW15導通，可將校正用電容C4、C5初始化，即使因噪聲等而使不希望的電荷蓄積在電容C4、C5上，MOSFET68、70也不會由此受到惡劣影響。
圖16是表示圖14所示的基于本發(fā)明的鐘控倒相電路60的另一變形實施例的電路圖。在本圖中，對與圖14相同的部分標以相同的符號而省略其詳細的說明。圖16的鐘控倒相電路60b與圖13的實施例一樣，在與電容C4的與P型MOSFET63的柵連接的端子相反一側的端子經(jīng)開關SW16與5連接的同時，經(jīng)開關SW17連接到與時鐘補信號的高電平電位VCH大致相同的電位VH′上。同樣，在與電容C5的與N型MOSFET64的柵連接的端子相反一側的端子經(jīng)開關SW18與時鐘信號線66連接的同時，經(jīng)開關SW19連接到與時鐘信號的低電平電位VCL大致相同的電位VL′上。
在本實施例中，通過使開關SW12、SW13、SW17、SW19為導通，使開關SW16、SW18為關斷的狀態(tài)，可同時進行電容C4、C5的設定工作，而且與時鐘信號或時鐘補信號的電位無關。在通常工作中，在使開關SW12、SW13、SW17、SW19關斷，使開關SW16、SW18導通的狀態(tài)下，在時鐘信號和時鐘補信號通過電容C4、C5加到P型MOSFET63、N型MOSFET64的柵上的同時，向輸入端IN施加其振幅在高電平輸入電位VINH與低電平輸入電位VINL之間的輸入信號。
圖17示意地表示例如在液晶顯示器及有機EL顯示器等中所使用的有源矩陣裝置的驅(qū)動電路的主要部分，同時表示驅(qū)動電路的移位寄存器中的典型的單位電路。驅(qū)動電路80具有與時鐘信號和時鐘補信號同步地依次輸出選擇信號用的移位寄存器81、基于來自移位寄存器81的選擇信號以閂鎖視頻信號的第1閂鎖電路82和閂鎖從第1閂鎖電路82傳送來的數(shù)據(jù)的第2閂鎖電路83。移位寄存器81有多個單位電路84，各單位電路84有2個鐘控倒相器85、86和1個倒相器87，例如在時鐘信號為高電平電位VCH時取入輸入信號(此時輸出信號可變化)，在時鐘信號為低電平時以保持輸出信號的方式進行工作。在1個單位電路84和鄰接的單位電路84中，由于時鐘信號與時鐘補信號為反相，故在某單位電路84中在取入輸入信號時，鄰接的單位電路84保持輸出信號，在某單位電路84中在保持輸出信號時，在鄰接的單位電路84中進行輸入信號的取入。這樣的移位寄存器81的結構和工作在本領域中已為人們所熟知。假定施加于移位寄存器81的鐘控倒相器85、86的時鐘信號(或時鐘補信號)的振幅比電源電壓(高電平電源電位VDD-低電平電源電位VSS)小。此時，最好采取使這些鐘控倒相器85、86無誤動作地可靠關斷的措施。通過將本發(fā)明應用于這些鐘控倒相器85、86，可恰當?shù)剡_到這樣的目的而不至降低工作速度。
圖18是表示將本發(fā)明應用于圖17所示的移位寄存器81的單位電路84中的左側的鐘控倒相器85的實施例的電路圖。在本圖中，另一鐘控倒相器86和倒相器87省略了圖示。
圖18的左側的鐘控倒相器85a(與圖17中的左側的單位電路84內(nèi)的鐘控倒相器85相對應)具有為了構成CMOS倒相器而彼此的漏被連接、串聯(lián)連接了的P型MOSFET91和N型MOSFET92，P型MOSFET91經(jīng)時鐘同步用P型MOSFET93與高電平電源電位VDD連接，N型MOSFET92經(jīng)時鐘同步用N型MOSFET94與低電平電源電位VSS(例如VGND)連接。
P型MOSFET93的柵經(jīng)校正電路97與時鐘補信號線95連接，N型MOSFET94的柵經(jīng)校正電路98與時鐘信號線96連接。校正電路97具有被連接在P型MOSFET93的柵與時鐘補信號線95之間的電容C6、其閾值電壓與P型MOSFET93大致相同的被連接成二極管的P型MOSFET99和有選擇地進行設定工作用的作為開關而工作的P型MOSFET100，P型MOSFET99和P型MOSFET100被串聯(lián)連接在電容C6與P型MOSFET93的柵之間的節(jié)點N9與高電平電源電位VDD之間。同樣，校正電路98具有被連接在N型MOSFET94的柵與時鐘信號線96之間的電容C7、其閾值電壓與N型MOSFET94大致相同的被連接成二極管的N型MOSFET101和有選擇地進行設定工作用的作為開關而工作的N型MOSFET102，N型MOSFET101和N型MOSFET102被串聯(lián)連接在電容C7與N型MOSFET94的柵之間的節(jié)點N10與低電平電源電位VSS之間。P型MOSFET100的柵經(jīng)倒相器103與第1控制信號線104連接，N型MOSFET102的柵直接與第1控制信號線104連接。
此外，電容C6與P型MOSFET93的柵之間的節(jié)點N9經(jīng)N型MOSFET106與低電平電源電位VSS連接，電容C7與N型MOSFET94的柵之間的節(jié)點N10經(jīng)P型MOSFET107與高電平電源電位VDD連接，通過有選擇地使N型MOSFET106和P型MOSFET107通斷，可將電容C6、C7初始化。N型MOSFET106的柵直接與初始化信號線108連接，P型MOSFET10的柵經(jīng)倒相器109與初始化信號線108連接，向這些MOSFET106、107的柵輸入極性相反的信號。
圖18的右側的鐘控倒相器85b(與圖17中的右側的單位電路84內(nèi)的鐘控倒相器85相對應)具有與左側的鐘控倒相器85a相同的結構，但其不同點在于P型MOSFET93的柵經(jīng)電容C6與時鐘信號線96連接，N型MOSFET94的柵經(jīng)電容C7與時鐘補信號線95連接，P型MOSFET100和N型MOSFET102的柵與第2控制信號線105連接。再有，在圖18中，雖然僅示出2個鐘控倒相器85a、85b，但要理解，在實際電路中，它們被交互配置多個。
圖19的時序圖示出了如此構成了的移位寄存器81的鐘控倒相器85a、85b的初始化、設定工作和通常工作中的各部的合適的信號(電位)變化。
在初始化工作中，在時鐘信號線96的電位為高電平，時鐘補信號線95的電位為低電平，而且第1控制信號線104和第2控制信號線105的電位為低電平的狀態(tài)下，初始化信號線108的電位為高電平。由此，各鐘控倒相器85a、85b的N型MOSFET106和P型MOSFET107成為導通狀態(tài)，進行校正電路97、98內(nèi)的電容C6、C7的初始化。如果初始化信號線108的電位成為低電平，則初始化工作結束，再有，在本實施例中，由于初始化工作對左側和右側鐘控倒相器85a、85b同時進行，故在初始化工作中，在一個(在本例中為右側)鐘控倒相器85b中，在向與P型MOSFET93的柵連接的電容C6施加高電平電位VCH的同時，可向與N型MOSFET94的柵連接的電容C7施加低電平電位VCL，但在另一(在本例中為左側)鐘控倒相器85a中，向與P型MOSFET93的柵連接的電容C6施加低電平電位VCL，向與N型MOSFET94的柵連接的電容C7施加高電平電位VCH。
設定工作由對圖18的左側的鐘控倒相器85a的電容C6、C7進行電荷蓄積的第1設定工作和對圖18的右側的鐘控倒相器85b的電容C6、C7進行電荷蓄積的第2設定工作構成。在第1設定工作中，在階段I，第1控制信號線104和時鐘補信號線95的電位為高電平，第2控制信號線105和時鐘信號線96的電位為低電平。由此，在左側的鐘控倒相器85a中，P型MOSFET100和N型MOSFET102成為導通，進行電容C6、C7的設定工作，電容C6、C7被恰當?shù)爻潆姟Ｔ谟覀鹊溺娍氐瓜嗥?5b中，由于P型MOSFET100和N型MOSFET102為關斷狀態(tài)，故不進行設定工作。在階段II，由于第1控制信號線104的電位為低電平，MOSFET100和102成為關斷，故左側的鐘控倒相器85a中的設定工作結束。
接著，在第2設定工作中，在階段I，在第2控制信號線105和時鐘信號線96的電位為高電平的同時，時鐘補信號線95的電位為低電平。由此，右側的鐘控倒相器85b的P型MOSFET100和N型MOSFET102成為導通，進行電容C6、C7的設定工作。在階段II中，第2控制信號線105的電位為低電平，右側的鐘控倒相器85b中的設定工作結束。而且，在通常工作中，在第1和第2控制信號線104、105的電位保持為低電平，保存了蓄積于各鐘控倒相器85a、85b的電容C6、C7內(nèi)的電荷的狀態(tài)下，對時鐘信號線和時鐘補信號線95、96供給時鐘信號。
圖20是表示圖18所示的包含鐘控倒相器85a、85b的移位寄存器81的變形實施例的電路圖。在本圖中，對與圖18相同的部位標出了相同的符號。在圖20的實施例中，與圖18的實施例的不同點在于除了初始化信號線108(稱為第1初始化信號線)外，還設置第2初始化信號線108a，右側的鐘控倒相器85b的初始化用MOSFET106、107的柵與第2初始化信號線108a連接，獨立地進行左側的鐘控倒相器85a與右側的鐘控倒相器85b中的初始化工作。
圖21是表示圖20的實施例中的初始化、設定工作和通常工作中的各部的合適信號(電位)變化的時序圖。如圖所示，在本實施例中，在向圖20的左側的鐘控倒相器85a的電容C6、C7進行電荷的蓄積的第1設定工作前進行第1初始化工作，在向右側的鐘控倒相器85b的電容C6、C7進行電荷的蓄積的第2設定工作前進行第2初始化工作。
在第1初始化工作中，在時鐘信號線96的電位為低電平，時鐘補信號線95的電位為高電平，而且第1控制信號線104和第2控制信號線105的電位為低電平的狀態(tài)下，第1初始化信號線108的電位為高電平。由此，鐘控倒相器85a的N型MOSFET106和P型MOSFET107成為導通狀態(tài)，進行校正電路97、98內(nèi)的電容C6、C7的初始化。由于參照圖19說明了第1設定工作，故在此處省略其說明。
在第2初始化工作中，在時鐘信號線96的電位為高電平，時鐘補信號線95的電位為低電平，而且第1控制信號線104和第2控制信號線105的電位為低電平的狀態(tài)下，第2初始化信號線108a的電位為高電平。由此，鐘控倒相器85b的N型MOSFET106和P型MOSFET107成為導通狀態(tài)，進行校正電路97、98內(nèi)的電容C6、C7的初始化。由于參照圖19說明了第2設定工作，故在此處省略其說明。
在上述實施例中，由于初始化工作被分為第1初始化工作和第2初始化工作這兩者，故在各初始化工作中，可恰當?shù)乜刂茣r鐘信號線96和時鐘補信號線95的電位，對與P型MOSFET93的柵連接的電容C6施加高電平電位VCH，對與N型MOSFET94的柵連接的電容C7施加低電平電位VCL。
圖22是表示圖18所示的鐘控倒相器85a(85b)的另一實施例的電路圖。在本圖中，對與圖18相同的部分標以相同的符號而省略其詳細的說明。在該鐘控倒相器85c中，在與電容C6的與P型MOSFET93的柵連接的端子相反一側的端子經(jīng)P型MOSFET110與時鐘補信號線95連接的同時，經(jīng)P型MOSFET111與時鐘補信號的與高電平電位VCH大致相同的電位VH’連接。同樣，在與電容C7的與N型MOSFET94的柵連接的端子相反一側的端子經(jīng)N型MOSFET112與時鐘信號線96連接的同時，經(jīng)N型MOSFET113與時鐘信號的與低電平電位VCL大致相同的電位VL’連接。MOSFET100、111和112的柵經(jīng)倒相器114與控制信號線115連接，MOSFET102、110和113的柵直接與控制信號線115連接。由此，如果控制信號線115的電位為高電平，則MOSFET100、111、102和113為導通狀態(tài)，MOSFET110、112為關斷狀態(tài)，進行向電容C6和C7的電荷的蓄積(設定工作)。另一方面，在控制信號線115的電位為低電平的情況下，MOSFET100、111、102和113為關斷狀態(tài)，MOSFET110、112為導通狀態(tài)，時鐘補信號和時鐘信號經(jīng)充了電的電容C6、C7被供給P型MOSFET93和N型MOSFET94的柵。這樣，圖22的實施例可以說是用MOSFET100、102、110～113實現(xiàn)了圖16所示的鐘控倒相電路60b的開關SW12、SW13、SW16～SW19的實施例。再有，本實施例沒有圖18所示那樣的電容C6、C7初始化用的MOSFET106、107，但如有需要也可以設置，這是不言而喻的。
圖23是表示圖17所示的第1閂鎖電路82中的典型的單位電路的電路圖。該單位電路120有2個倒相器121、122和2個鐘控倒相器123、124，響應于來自移位寄存器81的選擇信號，起閂鎖數(shù)字化了的視頻信號的作用。在視頻信號的高電平電位低于高電平電源電位VDD的情況和/或視頻信號的低電平電位高于低電平電源電位VSS的情況下，可將本發(fā)明應用于被供給視頻信號作為輸入信號的鐘控倒相器123。
圖24是表示將本發(fā)明應用于圖23所示的第1閂鎖電路32的鐘控倒相器123的實施例的電路圖。在圖22中，雖然示出了將校正電路用于時鐘信號同步用MOSFET的鐘控倒相器85c，但在圖24中，卻示出了將校正電路用于被輸入輸入信號的MOSFET的鐘控倒相器。該鐘控倒相器123具有為了構成CMOS倒相器其漏均與輸出端OUT連接、串聯(lián)連接了的P型MOSFET131和N型MOSFET132，這些MOSFET131、132的柵均與被輸入視頻信號作為輸入信號輸入端IN連接。P型MOSFET131的源經(jīng)P型MOSFET133與高電平電源電位VDD連接，N型MOSFET132的源經(jīng)N型MOSFET134與低電平電源電位VSS(在本例中為VGND)連接。雖然對P型MOSFET133和N型MOSFET134的柵輸入來自移位寄存器的選擇信號，但由于在P型MOSFET133的柵處設置倒相器135，故被輸入到這些MOSFET133、134的信號的極性變得相反。
在P型MOSFET131和N型MOSFET132的柵與輸入端IN之間分別連接校正電路136、137。校正電路136具有被連接在P型MOSFET131的柵與輸入端IN之間的電容C8、其閾值電壓與P型MOSFET131大致相同的被連接成二極管的P型MOSFET138和有選擇地進行設定工作用的起開關作用的P型MOSFET139，P型MOSFET138和P型MOSFET139被串聯(lián)連接在電容C8與P型MOSFET131的柵之間的節(jié)點N11與高電平電源電位VDD之間。同樣，校正電路137具有被連接在N型MOSFET132的柵與輸入端IN之間的電容C9、其閾值電壓與N型MOSFET132大致相同的被連接成二極管的N型MOSFET140和有選擇地進行設定工作用的起開關作用的N型MOSFET141，N型MOSFET140和N型MOSFET141被串聯(lián)連接在電容C9與N型MOSFET132的柵之間的節(jié)點N12與低電平電源電位VSS之間。在本實施例中，P型MOSFET139的柵與P溝道控制信號線142連接，N型MOSFET141的柵與N溝道控制信號線143連接，但如圖16、圖22所示，在P型MOSFET和N型MOSFET中平行地進行設定工作的情況下，與圖18所示的實施例一樣，通過在P型MOSFET139的柵和N型MOSFET141的柵中的某一個柵處設置倒相器，也可以只用共同的1條控制信號線。
此外，電容C8與P型MOSFET131的柵之間的節(jié)點N11經(jīng)N型MOSFET144與低電平電源電位VSS連接，電容C9與N型MOSFET132的柵之間的節(jié)點N12經(jīng)P型MOSFET145與高電平電源電位VDD連接。N型MOSFET144直接與初始化信號線146連接，P型MOSFET145的柵經(jīng)倒相器147與初始化信號線146連接，對這些MOSFET144、145的柵輸入相位相反的信號。再有，如圖12所示，也可分別配置初始化信號線。
圖25的時序圖示出了如此構成了的閂鎖電路的鐘控倒相器123的初始化、設定工作和通常工作中的各部的合適信號(電位)變化。如圖所示，按初始化工作、N溝道設定工作(電容C9的設定工作)、P溝道設定工作(電容C8的設定工作)和通常工作的順序執(zhí)行，N溝道設定工作和P溝道設定工作各自由2個階段構成。不言而喻，即使變換N溝道設定工作和P溝道設定工作的順序亦可。
在初始化工作中，在輸入信號(視頻信號)、選擇信號、N溝道控制信號(143)為低電平，P溝道控制信號(142)為高電平的狀態(tài)下，初始化信號(146)為高電平。由于P溝道控制信號為高電平，N溝道控制信號為低電平，故P型MOSFET139和N型MOSFET141為關斷狀態(tài)。如果初始化信號為高電平，則MOSFET144、145導通，進行電容C8、C9的初始化(即，節(jié)點N11的電位下降至低電平電源電位VSS，節(jié)點N12的電位上升至高電平電源電位VDD)。如果初始化信號為低電平，則初始化工作結束。
在向與N溝道MOSFET132的柵連接的電容C9進行電荷的蓄積的N溝道設定工作中，在階段I，視頻信號(IN)仍為低電平，N溝道控制信號(143)為高電平。由此，N型MOSFET141導通，電流從輸入端IN流向低電平電源電位VSS，進行電容C9的充電。N溝道控制信號對于電容C9兩端的電壓成為適當?shù)闹?、N型MOSFET141成為關斷狀態(tài)有充分的時間保持高電平。在階段II，N溝道控制信號變?yōu)榈碗娖剑琋溝道設定工作結束。
在向與P溝道MOSFET131的柵連接的電容C8進行電荷的蓄積的P溝道設定工作中，在階段I，在視頻信號(IN)為高電平的同時，P溝道控制信號(142)為低電平。由此，P型MOSFET139導通，電流從高電平電源電位VDD流向輸入端IN，進行電容C8的充電。在P溝道控制信號對于電容C8兩端的電壓成為適當?shù)闹?、P型MOSFET139成為關斷狀態(tài)有充分的時間保持低電平后，在階段II，返回到高電平。而且，如果視頻信號為低電平，則通常工作可以開始。如圖所示，在通常工作中，在P溝道控制信號為高電平，N溝道控制信號為低電平的狀態(tài)下，施加視頻信號和選擇信號。這樣，具有如圖5、圖7那樣電容與輸入端直接連結的類型和如圖13、圖16那樣電容經(jīng)開關連結的類型。通過將這2種類型組合在一起，可構成各種各樣的電路。而且，可針對各電路的結構，適當?shù)刈兏O定工作的時序。
在基于上述本發(fā)明的各種實施例中，在進行了校正電路中所包含的電容的設定工作后，由于被連接在電容與電源電位(VDD或VSS)之間的開關成為關斷狀態(tài)，在原理上保存了蓄積于電容內(nèi)的電荷，但實際上由于有微少的漏泄電流，最好以恰當?shù)拈g隔進行設定工作。例如，在將本發(fā)明應用于液晶顯示器的有源矩陣電路的移位寄存器中的晶體管的情況下，在所輸入的視頻信號的回掃期間，由于移位寄存器不工作，故在該期間可進行設定工作(參照圖26a)。
另外，已知在1幀期間內(nèi)，通過有選擇地組合多個不同的發(fā)光期間E1、E2、E3、...，使各像素的處于1幀內(nèi)的發(fā)光狀態(tài)的總的期間變化而得到灰度的時間灰度方式的顯示器(例如，在4位的情況下，假設最小的發(fā)光期間為E1時，通過假設E2＝2×E1、E3＝4×E1、E4＝8×E1，將E1～E4組合在一起，可得到16級灰度)。在這樣的時間灰度方式的顯示器中，例如就各像素進行了表示對發(fā)光期間E3是否進行發(fā)光的信息向存儲器寫入后，像在開始對發(fā)光期間E4的同樣的寫入之前的期間及在結束了表示對發(fā)光期間E4是否進行發(fā)光的信息向存儲器寫入后那樣，存在驅(qū)動電路不工作的期間(參照圖26b)。在這樣的驅(qū)動電路的停止期間，進行上述校正電路的設定工作也是可能的。再有，設定工作無需對全部的校正電路同時進行，也可對每個校正電路按不同的時序進行。另外，在圖17及圖18所示那樣的移位寄存器中，信號依次移動并傳送。從而，應用數(shù)級前的信號也可進行本級的校正電路的設定工作。
本發(fā)明也可用于NAND電路、NOR電路及傳輸門等那樣的邏輯電路。圖27例如是將本發(fā)明應用于構成NAND電路的晶體管的實施例的電路圖，圖28是將本發(fā)明應用于構成NOR電路的晶體管的實施例的電路圖。
圖27所示的數(shù)字電路150具有2個并聯(lián)連接了的P型MOSFET151、152和2個串聯(lián)連接了的N型MOSFET153、154，利用這4個MOSFET151～154形成NAND電路。如要詳細敘述，則是P型MOSFET151和N型MOSFET153的柵與第1輸入端IN1連接，P型MOSFET152和N型MOSFET154的柵與第2輸入端IN2連接。另外，P型MOSFET151、152的源均與高電平電源電位VDD連接，其漏在均與N型MOSFET154的漏連接的同時，也與輸出端OUT連接。N型MOSFET154的源與N型MOSFET153的漏連接，N型MOSFET153的源與低電平電源電位VSS(在本例中，為地電位VGND)連接。這樣的NAND電路在本領域內(nèi)為人們所熟知。
基于本發(fā)明，對MOSFET151～154分別設置校正電路155～158。與上述實施例一樣，各校正電路155～158具有被連接在對應的MOSFET的柵上的電容、有與對應的MOSFET相同的極性并且大致相同的閾值電壓的被連接成二極管的MOSFET和與被連接成二極管的MOSFET串聯(lián)連接的開關。這樣的校正電路155～158的工作和作用效果由于與對上述實施例所作的說明相同，故省略其說明。
圖28所示的數(shù)字電路具有2個串聯(lián)連接了的P型MOSFET161、162和2個并聯(lián)連接了的N型MOSFET163、164，利用這4個MOSFET161～164形成NOR電路。如要詳細敘述，則是P型MOSFET161和N型MOSFET163的柵與第1輸入端IN1連接，P型MOSFET162和N型MOSFET164的柵與第2輸入端IN2連接。另外，P型MOSFET161的源與高電平電源電位VDD連接，其漏與P型MOSFET162的源連接。P型MOSFET162的漏在與N型MOSFET163、164的漏連接的同時，也與輸出端OUT連接。而且，N型MOSFET163、164的源均與低電平電源電位VSS(在本例中，為地電位VGND)連接。這樣的NOR電路在本領域內(nèi)為人們所熟知。
基于本發(fā)明，對MOSFET161～164分別設置校正電路165～168。與上述實施例一樣，各校正電路165～168具有被連接在對應的MOSFET的柵上的電容、有與對應的MOSFET相同的極性并且大致相同的閾值電壓的被連接成二極管的MOSFET和與被連接成二極管的MOSFET串聯(lián)連接的開關。這樣的校正電路165～168的工作和作用效果由于與對上述實施例所作的說明相同，故省略其說明。
在上述情況中，在輸入信號的振幅小于電源電壓(高電平電源電位與低電平電源電位之差)的情況下，雖然也就具有能可靠地使晶體管通斷的、使用了晶體管的開關電路的數(shù)字電路的優(yōu)選實施例進行了說明，但上述實施例通過恰當?shù)刈兏O定工作，在電源電壓相對于晶體管的閾值電壓的絕對值不充分大的情況下，也可與希望提高晶體管的工作速度的情況相對應。在圖29中，示出了可進行那樣的設定工作的數(shù)字電路的另一變形實施例。再有，在本實施例中，對與圖5的實施例相同的部位標以相同的符號而省略其詳細的說明。
在圖29的數(shù)字電路(倒相電路)30e中，P型MOSFET32的柵與電容C2之間的節(jié)點N5經(jīng)開關SW20與低電平電位VL″連接，N型MOSFET33的柵與電容C3之間的節(jié)點N6經(jīng)開關SW21與高電平電位VH″連接。低電平電位VL″可等于低電平電源電位VSS。另外，高電平電位VH″例如可等于高電平電源電位VDD，但此時數(shù)字電路30e變得與數(shù)字電路30c相同。
以下說明如此構成的數(shù)字電路30e的設定和通常工作。此處，假定低電平輸入電位VINL等于低電平電源電位VSS(在本例中，為VGND)，高電平輸入電位VINH等于高電平電源電位VDD。
如圖30a所示，在對電容C2的第1設定工作中，在開關SW2、SW3和SW21為關斷的狀態(tài)下，如果使SW20導通，向輸入端IN施加高電平輸入電位VINH，則在圖的箭頭方向流過電流，電容C2在輸入端IN側為高、P型MOSFET32的柵側為低的方向被充電。接著，如圖30b所示，在第2設定工作中，在仍然向輸入端IN施加了高電平輸入電位VINH時，如果使開關SW20關斷、使開關SW2導通，則電容C2放電，在圖中如箭頭所示流過電流，在電容C2兩端的電壓等于P型MOSFET35的閾值電壓VTHP時電流停止。再有，在第1設定工作中，也可使開關SW2導通。另外，低電平電位VL″只要是在第1設定工作中能以大于P型MOSFET35的(即P型MOSFET32的)閾值電壓VTHP的電壓對電容C2充電那樣的值即可，可以不一定等于VSS。也可將第1設定工作稱為初始化工作。
同樣，如圖31a所示，在對電容C3的第1設定工作中，在開關SW2、SW3和SW20為關斷的狀態(tài)下，如果使SW21導通，向輸入端IN施加低電平輸入電位VINL，則在圖的箭頭方向流過電流，電容C3在輸入端IN側為低、N型MOSFET33的柵側為高的方向被充電。接著，在第2設定工作中，在仍然向輸入端IN施加了低電平輸入電位VINL時，如果使開關SW21關斷、使開關SW3導通，則電容C3放電，在圖31b中如箭頭所示流過電流，在電容C3兩端的電壓等于P型MOSFET37的閾值電壓VTHN時電流停止。再有，在第1設定工作中，也可使開關SW3導通。另外，高電平電位VL″只要是在第1設定工作中能以大于N型MOSFET37的(即N型MOSFET33的)閾值電壓VTHN的電壓對電容C3充電那樣的值即可，可以不一定等于VDD。
這樣，在對電容C2、C3充電后，在通常工作中，使開關SW2、SW3、SW20和SW21關斷，向輸入端IN施加其振幅在高電平輸入電位VINH與低電平輸入電位VINL之間的輸入信號。在施加了高電平輸入電位VINH時，如圖32a所示，P型MOSFET32的柵電位為VINH-|VTHP|＝VDD-|VTHP|，從而，P型MOSFET32的柵·源間電壓VGS＝-|VTHP|，P型MOSFET32關斷。另一方面，N型MOSFET33的柵電位為VINH+|VTHN|＝VDD+|VTHN|，從而，從N型MOSFET33的柵·源間電壓VGS減去了VTHN后的差值電壓等于VDD，可確保N型MOSFET33中流過大電流、使之高速導通所需的充分的電壓。
同樣地，在向輸入端IN施加了低電平輸入電位VINL時，如圖32b所示，N型MOSFET33的柵電位為VINL+|VTHN|＝VGND+|VTHN|，從而，N型MOSFET33的柵·源間電壓VGS＝|VTHN|，N型MOSFET33關斷。另一方面，P型MOSFET32的柵電位為VINL-|VTHP|＝VGND-|VTHP|，從而，從P型MOSFET32的柵·源間電壓VGS減去了VTHP后的差值電壓等于-VDD，可確保P型MOSFET32中流過大電流、使之高速導通所需的充分的電壓(絕對值)。
這樣，在參照圖29～圖32說明過的實施例中，在設定工作中，為了提高對應的MOSFET32、33的導通工作速度而校正輸入信號的DC電平，以此對校正電路的電容C2、C3充電是可能的。從而，可減小電源電壓以謀求降低功耗，而不降低電路的工作速度。再有，在上述說明中，雖然假定了低電平輸入電位VINL等于低電平電源電位VSS(在本例中，為VGND)，高電平輸入電位VINH等于高電平電源電位VDD，但本發(fā)明卻不限定于此。在上述電路中，一般來說，設定工作后的電容C2的電壓的絕對值為|VTHP|-(VDD-VINH)，設定工作后的電容C3的電壓的絕對值為|VTHN|-(VINL-VSS)，可以理解為，在關斷狀態(tài)下，無論是P型MOSFET32、N型MOSFET33中的任何一個在VGS＝閾值電壓的極限狀態(tài)下均關斷，在導通狀態(tài)下，|VGS|＝|閾值電壓|+VINH-VINL。
在圖29的數(shù)字電路30e中，改變施加于輸入端IN的輸入信號的電位，分別進行了與P型MOSFET32的柵連接的電容C2和與N型MOSFET33的柵連接的電容C3的設定工作，但最好同時進行這兩者。圖33示出了這樣的數(shù)字電路。再有，在本實施例中，應用了圖13所示的數(shù)字電路30d，在本圖中，對與圖13和圖29所示的部位相同的部位標以相同的符號而省略其詳細的說明。
在圖33的數(shù)字電路30f中，在與電容C2的與P型MOSFET32的柵連接的端子相反一側的端子經(jīng)開關SW8與輸入端IN連接的同時，經(jīng)開關SW9與高電平電源電位VDD連接。同樣，在與電容C3的與N型MOSFET33的柵連接的端子相反一側的端子經(jīng)開關SW10與輸入端IN連接的同時，經(jīng)開關SW11與低電平電源電位VSS連接。
以下說明如此構成的數(shù)字電路30f的設定和通常工作。此處，也與對數(shù)字電路30e的工作所作的說明同樣地，假定低電平輸入電位VINL等于低電平電源電位VSS(在本例中，為VGND)，高電平輸入電位VINH等于高電平電源電位VDD。
如圖34a所示，在第1設定工作中，使開關SW2、SW3、SW8和SW10關斷，使開關SW9、SW11、SW20導通。于是，電流在圖的箭頭方向流過，電容C2在輸入端IN側為高、P型MOSFET32的柵側為低的方向被充電，電容C3在輸入端IN側為低、N型MOSFET33的柵側為高的方向被充電。也可將第1設定工作稱為初始化工作。
如圖34b所示，在第2設定工作中，使開關SW2、SW3、SW9和SW11導通，使開關SW8、SW10、SW20和SW21關斷。由此，電容C2、C3放電，電流在圖中用箭頭所示的方向流過，在電容C2兩端的電壓等于P型MOSFET35的閾值電壓、電容C3兩端的電壓等于N型MOSFET37的閾值電壓時各自的電流停止。
在電容C2、C3的設定結束后，在通常工作中，如圖35所示，使開關SW2、SW3、SW9、SW11、SW20和SW21關斷，使開關SW8和SW10導通，向輸入端IN施加輸入信號。此時的MOSFET32、33中的工作由于與圖32a、圖32b中所作的說明相同，故在此處省略其說明。再有，在本實施例中，由于假定低電平輸入電位VINL等于低電平電源電位VSS，高電平輸入電位VINH等于高電平電源電位VDD，故假定電容C2、C3分別經(jīng)SW9、SW11與高電平電源電位VDD、低電平電源電位VSS連接，若非如此，則電容C2、C3可分別經(jīng)SW9、SW11與大致等于高電平輸入電位VINH的電位、大致等于低電平輸入電位VINL的電位連接。
以上，基于實施例詳細說明了本發(fā)明，但這些實施例始終是例示性的，本發(fā)明不受這些實施例限定。不用說，如為專業(yè)人員，則在不背離由權利要求的范圍確定的本發(fā)明的技術思想的前提下，可進行各種變形或變更。
例如，在上述實施例中，假定低電平電源電位VSS為地電位VGND，假定高電平電源電位VDD為高于VGND的電位，但例如像假定高電平電源電位VDD為地電位VGND假定低電平電源電位VSS為低于地電位VGND的電位那樣，假定為其它的電位亦可。另外，在上述實施例中，作為晶體管雖然對MOSFET作了說明，但使用雙極晶體管及其它類型的FET等另外的晶體管也是可以的。晶體管也可以是用任何結構、材料、制造方法制作的產(chǎn)品。既可以用通常的單晶基板，又可以用SOI(絕緣體上的硅)基板。另外，既可以是使用了無定形硅或多晶硅等的薄膜晶體管(TFT)，又可以是使用了有機半導體的晶體管，還可以是使用了碳納米管的晶體管。另外，晶體管也可以在玻璃基板、石英基板、塑料基板或其它的基板上形成。
如以上說明過的那樣，基于本發(fā)明的數(shù)字電路具有有供給電源電位的MOSFET等的第1晶體管的開關電路；以及連接在施加輸入信號的輸入端與第1晶體管的控制端子(柵)之間的校正電路，該校正電路具有a)連接在第1晶體管的控制端子與輸入端之間的電容；以及b)在通常工作之前的設定工作中，用于設定蓄積于電容內(nèi)的電荷使得電容兩端的電壓為規(guī)定的值的確定導電路徑用的至少1個開關，在通常工作中，設定至少1個開關的狀態(tài)，以保存電容兩端的電壓。由此，在輸入電位電平與電源電位電平有差異(例如，高電平輸入電位低于高電平電源電位)、如沒有校正電路則開關電路工作不正常的情況下，或者，電源電壓相對于晶體管的閾值電壓不充分大(例如電源電壓為3.3V，晶體管的閾值電壓為3V)、晶體管難以進行高速工作的情況下，通過在設定工作中恰當?shù)卦O定電容兩端的電壓，在通常工作中使該設定了的電壓(或電荷)得以保持，可恰當?shù)匦Ｕ斎胄盘柕腄C電平，實現(xiàn)恰當?shù)碾娐饭ぷ?。在通常工作中，由于保持了電容的電荷，故不擔心電容對?shù)字電路的動態(tài)特性產(chǎn)生惡劣影響(即，使工作速度降低)。直捷地說，由于電容與晶體管的寄生電容串聯(lián)連接，使總電容減少，故對動態(tài)特性的提高作出貢獻。此外，由于無需頻繁地進行設定工作，故伴隨設定工作的功耗僅為少許即可。理想情況是，為了使電容的電壓可反映對應的晶體管的閾值電壓，校正電路具有設置在電容與第1晶體管的控制端子之間的節(jié)點與電源電位之間的、其閾值電壓與第1晶體管大致相同的被連接成二極管的第2晶體管和與被連接成二極管的第2晶體管串聯(lián)連接的開關。
作為可應用本發(fā)明的電子裝置，可舉出臺式、床頭或壁掛式顯示器、攝像機、數(shù)碼相機、護目鏡式顯示器(頭戴顯示器)、導航系統(tǒng)、音響再生裝置(汽車音響、聲音合成等)、筆記本式個人計算機、游戲機、便攜式信息終端(便攜式計算機、移動電話、便攜式游戲機或電子書籍等)、配備了記錄媒體的圖像再生裝置(具體地說，配備了能使記錄于數(shù)字通用盤(DVD)等的記錄媒體中的影像或靜止圖像再生并顯示這些圖像的顯示器的裝置)等。這些電子裝置的具體例子示于圖38a～圖38h。
圖38a是臺式、床頭或壁掛式顯示器，包含機殼13001、支撐臺13002、顯示部13003、揚聲器部13004、視頻輸入端子13005等。本發(fā)明可用于構成顯示部13003的電路。這樣的顯示器可用作個人計算機用、TV廣播接收用、廣告顯示用等任意的信息顯示用顯示裝置。
圖38b是數(shù)碼相機，包含主體13101、顯示部13102、顯像部13103、操作鍵13104、外部連接端口13105、快門13106等。本發(fā)明可用于構成顯示部13102的電路。
圖38c是筆記本式個人計算機，包含主體13201、機殼13202、顯示部13203、鍵盤13204、外部連接端口13205、指示鼠標13206等。本發(fā)明可用于構成顯示部13203的電路。
圖38d是便攜式計算機，包含主體13301、顯示部13302、開關13303、操作鍵13304、紅外線端口13305等。本發(fā)明可用于構成顯示部13302的電路。
圖38e是配備了記錄媒體的便攜式圖像再生裝置(具體地說，是DVD再生裝置)，包含主體13401、機殼13402、第1顯示部13403、第2顯示部13404、記錄媒體(DVD等)讀入部13405、操作鍵13406、揚聲器部13407等。第1顯示部13403主要顯示圖像信息，第2顯示部B13404主要顯示文字信息，而本發(fā)明可用于構成第1和第2顯示部13403、13404的電路。再有，家庭用游戲機等也被包含在配備了記錄媒體的圖像再生裝置中。
圖38f是護目鏡式顯示器(頭戴顯示器)，包含主體13501、顯示部13502、鍵盤13204、臂部13503等。本發(fā)明可用于構成顯示部13502的電路。
圖38g是攝像機，包含主體13601、顯示部13602、機殼13603、外部連接端口13604、遙控接收部13605、顯像部13606、電池13607、聲音輸入部13608、操作鍵13609等。本發(fā)明可用于構成顯示部13602的電路。
圖38h是移動電話，包含主體13701、機殼13702、顯示部13703、聲音輸入部13704、聲音輸出部13705、操作鍵13706、外部連接端口13707、天線13708等。本發(fā)明可用于構成顯示部13703的電路。
上述那樣的電子裝置的顯示部例如可以是在各像素中使用了LED或有機EL等發(fā)光元件的自發(fā)光型，或者，也可以是像液晶顯示器那樣使用了背光等另外的光源的類型，但在自發(fā)光型的情況下，可以是無需背光、比液晶顯示器薄的顯示部。
另外，上述電子裝置多顯示通過因特網(wǎng)或CATV(電纜電視)等的電子通信線路而交換的信息，特別是顯示動態(tài)圖像信息的機會正日益增多。在顯示部為自發(fā)光型的情況下，由于有機EL等的發(fā)光材料的響應速度比液晶快得多，故很適合于這樣的動態(tài)圖像顯示。在未來，如果發(fā)光材料的發(fā)光亮度增高，則也可用于用透鏡等放大投影包含所輸出的圖像信息的正面式或背面式的投影儀。
在自發(fā)光型的顯示部中，由于發(fā)光的部分消耗電力，故希望以竭力減少發(fā)光部分的方式來顯示信息。從而，便攜式信息終端，特別是在移動電話或音響再生裝置之類的以文字信息為主的顯示部是自發(fā)光型的情況下，希望以非發(fā)光部分為背景、用發(fā)光部分形成文字信息的方式進行驅(qū)動。
如上所述，本發(fā)明的應用范圍極廣，可用于所有領域的電子裝置。
權利要求
1.一種數(shù)字電路，具有連接在輸入端與輸出端之間的開關電路，上述開關電路具備第1端子、第2端子和控制端子，包含可通過改變上述控制端子對上述第1端子的電位來控制通/斷的第1晶體管，對上述第1晶體管的上述第1端子，至少在通常工作中施加第1電源電位，上述第1晶體管的通/斷狀態(tài)可對上述輸出端上的信號產(chǎn)生影響，其特征在于在通常工作中，振幅在用于關斷上述第1晶體管的第1輸入電位與用于接通上述第1晶體管的第2輸入電位之間的輸入信號被施加于上述輸入端，該數(shù)字電路具有連接在上述輸入端與上述第1晶體管的上述控制端子之間的校正電路，上述校正電路具有一個端子與上述輸入端連接，另一端子與上述第1晶體管的上述控制端子連接的電容；以及在上述通常工作之前的設定工作中，用于確定將蓄積在上述電容中的電荷設定成使電容兩端的電壓達到規(guī)定的值用的導電路徑的至少1個開關，在上述通常工作中，上述至少1個開關的狀態(tài)被設定成保存上述電容兩端的電壓。
2.如權利要求1所述的數(shù)字電路，其特征在于上述校正電路具備第1端子、第2端子和控制端子，還具有第2晶體管，可通過改變上述控制端子對上述第1端子的電位來控制通/斷，具有與上述第1晶體管相同的導電類型并且具有大致相同的閾值電壓，該第2晶體管的上述第1端子與上述第1電源電位連接，該第2晶體管的上述第2端子與上述控制端子相互連接并且被連接在上述電容與上述第1晶體管的上述控制端子之間的節(jié)點上，上述至少1個開關包含與上述第2晶體管串聯(lián)連接的第1開關，在上述通常工作中，上述第1開關是關斷的。
3.如權利要求2所述的數(shù)字電路，其特征在于在上述設定工作中，在上述第1開關為導通的狀態(tài)下，在上述第2晶體管關斷之前向上述電容的上述一個端子施加大致等于上述第1輸入電位的電位。
4.如權利要求3所述的數(shù)字電路，其特征在于將整流元件與上述第2晶體管并聯(lián)連接，而且使其正向成為與上述第2晶體管的正向相反的方向。
5.如權利要求4所述的數(shù)字電路，其特征在于上述整流元件由與上述第2晶體管相同導電類型的被連接成二極管的晶體管構成。
6.如權利要求3所述的數(shù)字電路，其特征在于上述電容與上述第1晶體管的上述控制端子之間的上述節(jié)點經(jīng)轉(zhuǎn)換開關與不同于上述第1電源電位的另一電位連接，在上述設定工作之前通過使上述轉(zhuǎn)換開關導通，可使上述節(jié)點的電位成為規(guī)定的電位，上述規(guī)定的電位是下述這樣的電位，即，使上述節(jié)點的電位成為上述規(guī)定的電位后，在使上述轉(zhuǎn)換開關關斷的狀態(tài)下所進行的上述設定工作中，在使上述第1開關導通時利用上述第1電源電位與上述規(guī)定的電位的電位差使上述第2晶體管導通。
7.如權利要求6所述的數(shù)字電路，其特征在于上述另一電位是與上述第1電源電位不同的第2電源電位。
8.如權利要求3至7的任一項中所述的數(shù)字電路，其特征在于上述電容的上述一個端子在經(jīng)第2開關與上述輸入端連接的同時，經(jīng)第3開關與大致等于上述第1輸入電位的電位連接，在上述通常工作中，上述第2開關是導通，上述第1和第3開關是關斷的，在上述設定工作中，上述第2開關是關斷，上述第1和第3開關是導通的。
9.如權利要求2所述的數(shù)字電路，其特征在于上述電容與上述第1晶體管的上述控制端子之間的上述節(jié)點經(jīng)第2開關與規(guī)定的電位連接，上述設定工作包含第1設定工作和第2設定工作，在上述第1設定工作中，在使上述第2開關導通的同時，向上述輸入端施加上述第1輸入電位，對上述電容充電，在上述第2設定工作中，通過向上述輸入端施加上述第1輸入電位的同時使上述第2開關關斷并且使上述第1開關導通，從而通過上述第2晶體管使上述電容放電，上述規(guī)定的電位是下述這樣的電位，即，在上述第2設定工作中使上述第1開關導通時使上述第2晶體管導通。
10.如權利要求9所述的數(shù)字電路，其特征在于上述規(guī)定的電位是與上述第1電源電位不同的第2電源電位。
11.如權利要求10所述的數(shù)字電路，其特征在于上述第1輸入電位等于上述第1電源電位，上述第2輸入電位等于上述第2電源電位。
12.如權利要求9至11的任一項中所述的數(shù)字電路，其特征在于上述電容的上述一個端子在經(jīng)第3開關與上述輸入端連接的同時，經(jīng)第4開關與大致等于上述第1輸入電位的電位連接，在上述通常工作中，上述第3開關是導通，上述第1、第2和第4開關是關斷的，在上述第1設定工作中，上述第2和第4開關是導通，上述第3開關是關斷的，在上述第2設定工作中，上述第2和第3開關是關斷，上述第1和第4開關是導通的。
13.如權利要求1所述的數(shù)字電路，其特征在于上述開關電路是倒相電路。
14.如權利要求1所述的數(shù)字電路，其特征在于上述開關電路是CMOS倒相電路，上述第1晶體管是MOSFET。
15.如權利要求1所述的數(shù)字電路，其特征在于上述開關電路是鐘控倒相電路。
16.如權利要求15所述的數(shù)字電路，其特征在于上述第1晶體管是與構成倒相器的晶體管串聯(lián)連接的時鐘信號同步用晶體管。
17.如權利要求1所述的數(shù)字電路，其特征在于上述至少1個開關由半導體元件構成。
18.如權利要求1所述的數(shù)字電路，其特征在于轉(zhuǎn)換開關與上述電容并聯(lián)連接。
19.如權利要求1所述的數(shù)字電路，其特征在于有多個上述第1晶體管，上述多個第1晶體管包含極性不同的晶體管。
20.一種電子裝置，其特征在于具有權利要求1所述的數(shù)字電路。
21.如權利要求20所述的電子裝置，其特征在于上述電子裝置具備顯示部，上述數(shù)字電路被用于上述顯示部。
22.如權利要求20所述的電子裝置，其特征在于上述校正電路具備第1端子、第2端子和控制端子，還具有第2晶體管，可通過改變上述控制端子對上述第1端子的電位來控制通/斷，具有與上述第1晶體管相同的導電類型并且具有大致相同的閾值電壓，該第2晶體管的上述第1端子與上述第1電源電位連接，該第2晶體管的上述第2端子與上述控制端子相互連接并且被連接在上述電容與上述第1晶體管的上述控制端子之間的節(jié)點上，上述至少1個開關包含與上述第2晶體管串聯(lián)連接的第1開關，在上述通常工作中，上述第1開關是關斷的。
23.如權利要求22所述的電子裝置，其特征在于在上述設定工作中，在上述第1開關為導通的狀態(tài)下，在上述第2晶體管關斷之前向上述電容的上述一個端子施加大致等于上述第1輸入電位的電位。
24.如權利要求23所述的電子裝置，其特征在于將整流元件與上述第2晶體管并聯(lián)連接，而且使其正向成為與上述第2晶體管的正向相反的方向。
25.如權利要求24所述的電子裝置，其特征在于上述整流元件由與上述第2晶體管相同導電類型的被連接成二極管的晶體管構成。
26.如權利要求20所述的電子裝置，其特征在于上述開關電路是倒相電路。
27.如權利要求20所述的電子裝置，其特征在于上述開關電路是CMOS倒相電路，上述第1晶體管是MOSFET。
28.如權利要求21所述的電子裝置，其特征在于上述電子裝置是從臺式、床頭或壁掛式顯示器、攝像機、數(shù)碼相機、護目鏡式顯示器、導航系統(tǒng)、音響再生裝置、筆記本式個人計算機、游戲機、便攜式信息終端、配備了記錄媒體的圖像再生裝置中選出的電子裝置。
全文摘要
本發(fā)明的課題是，提供一種數(shù)字電路，它具有有被供給電源電位(VDD、VSS)的第1晶體管(32、33)的開關電路(31)；以及連接在被施加輸入信號的輸入端(IN)與第1晶體管的控制端子(柵)之間的校正電路(34、36)，并具有連接在上述控制端子與輸入端之間的電容(C2、C3)；被設置在該電容與上述控制端子之間的節(jié)點(N5、N6)與電源電位之間的、與第1晶體管有大致相同的閾值的被連接成二極管的第2晶體管(35、37)；以及與第2晶體管串聯(lián)連接的開關(SW2、SW3)。
文檔編號H03K19/017GK1732622SQ20038010764
公開日2006年2月8日 申請日期2003年12月18日 優(yōu)先權日2002年12月25日
發(fā)明者木村肇 申請人:株式會社半導體能源研究所