專利名稱：在死區(qū)補(bǔ)償時間間隔支持時鐘信號更新的鎖相環(huán)集成電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路裝置，更具體地說，涉及在產(chǎn)生周期信號時利用鑒相器的集成電路裝置。
背景技術(shù)：
鎖相環(huán)(PLL)集成電路經(jīng)常應(yīng)用于產(chǎn)生在集成電路基片上的高精度內(nèi)部時鐘信號。如圖1所示，一種傳統(tǒng)的PLL集成電路10可以包括鑒相器12、充電泵(charge pump)14、環(huán)路濾波器16、壓控振蕩器(VCO)18、時鐘解碼器和緩沖器20、以及分頻器22。鑒相器12可以設(shè)定為響應(yīng)于一參考時鐘信號(CKREF)和一反饋時鐘信號(CKVCO)產(chǎn)生UP和DOWN控制信號。特別地，鑒相器12可以設(shè)定為比較時鐘信號的相位，并當(dāng)反饋時鐘信號CKVCO滯后或超前于參考時鐘信號CKREF時產(chǎn)生一有效的UP信號或一有效的DOWN信號。如可以由本領(lǐng)域技術(shù)人員所理解，參考時鐘信號(CKREF)可以為由集成電路芯片接收的外部時鐘信號(沒有示出)的緩沖形式。充電泵14可以有效地將數(shù)字解碼的UP和DOWN控制信號轉(zhuǎn)換為模擬輸出(POUT)，該輸出為流入環(huán)路濾波器16的源電流和流出環(huán)路濾波器16的反向電流。環(huán)路濾波器16被描述為產(chǎn)生控制電壓(Vcontrol)，該電壓作為至VCO 18的輸入。VCO 18可以產(chǎn)生多個輸出，這些輸出被提供給時鐘解碼器和緩沖器20。時鐘解碼器和緩沖器20的一個輸出(表示為時鐘信號1)可以作為至分頻器22的輸入，該分頻器產(chǎn)生反饋時鐘信號CKVCO。一有效UP信號操作以增加Vcontrol的值，該值加速VCO 18并使得反饋時鐘信號CKVCO趕上參考時鐘信號CKREF。另一方面，一有效的DOWN信號減慢VCO 18并消除反饋時鐘信號CKVCO的相位超前。圖1所示PLL 10的這些和其他方面在Jan M.Rabaey的課本第9.5.2部分中充分地進(jìn)行了闡述，該書名為Digital Intergrated CircuitsA Design Perspective，Prentice-Hall，ISBN0-13-178609-1，第540-542頁。
圖2示出了具有上拉(pull-up)和下拉(pull-down)兩部分的傳統(tǒng)的充電泵14。上拉部分包括一與電阻R1串聯(lián)的NMOS下拉晶體管N1。PMOS晶體管P1和P2提供上拉電流鏡像。NMOS下拉晶體管N1響應(yīng)于UP控制信號。當(dāng)UP控制信號是有效邏輯1電平時，NMOS下拉晶體管N1導(dǎo)通并下拉PMOS晶體管P1的柵極和漏極。反饋信號線NMOS_ON也從高-低轉(zhuǎn)換。這樣導(dǎo)致PMOS晶體管P1和P2均導(dǎo)通并提供源電流(ISOURCE)到充電泵14的輸出端子(POUT)。下拉部分包括與電阻R2串聯(lián)的PMOS上拉晶體管P3。NMOS晶體管N2和N3提供下拉電流鏡像。PMOS上拉晶體管P3的柵極連接到倒相器I1的一輸出上，該倒相器接收DOWN控制信號。當(dāng)DOWN控制信號為有效的邏輯1電平時，PMOS上拉晶體管P3導(dǎo)通并上拉NMOS晶體管N2的漏極和柵極。反饋信號線PMOS_ON也從低電平轉(zhuǎn)換為高電平。這樣導(dǎo)致NMOS晶體管N2和N3導(dǎo)通并從輸出端子POUT上撤銷反向電流(Isink)。當(dāng)控制信號UP和DOWN均為有效的邏輯1電平時，上拉和下拉部分同時有效。充電泵的上拉和下拉部分達(dá)到平衡以使Isource等于Isink且沒有凈電流提供到或撤銷自輸出端子POUT。一種類似的充電泵在名為“具有增強(qiáng)相位誤差補(bǔ)償電路的數(shù)字鎖相環(huán)設(shè)備”(Digital Phase-Locked Loop ApparatusWith Enhanced Phase Error Compensating Circuit)的Rhu的U.S.專利No.6,430,244的圖4中示出，其內(nèi)容結(jié)合于此作為參考。
圖3A示出一種利用延時裝置D1的傳統(tǒng)的鑒相器12，以提供死區(qū)補(bǔ)償時間間隔，在此間隔期間UP和DOWN控制信號均臨時有效。在重疊時間間隔期間保持UP和DOWN控制信號為有效電平防止了死區(qū)的出現(xiàn)，當(dāng)參考時鐘信號CKREF的相位和反饋時鐘信號CKVCO的相位被精確對準(zhǔn)以致于任何有效的UP控制信號的產(chǎn)生將立即被任何有效的DOWN控制信號的產(chǎn)生所取消，反之亦然。如在Prescar的美國專利No.4322,643和Herrmann et al的美國專利No.6,192,094，以及X.Zhang所作的題為“analysis and verification onside effect of anti-backlash desay in phase-frequency detector”的文章，微波理論和技術(shù)協(xié)會(MTT-S)摘要，IEEE國際微波論壇六月8-13(2003)pp.17-20中所描述的，也可以把延時裝置D1稱為“反后沖(anti-backlash)”延時單元。鑒相器12被描述為包括一對D型觸發(fā)器(DFF1和DFF2)、一與非門DN1、一倒相器12以及一延時裝置D1。D型觸發(fā)器與參考和反饋時鐘信號CKREF和CKVCO同步。參考時鐘信號CKREF的上升沿將使DEF1的實(shí)輸出Q1轉(zhuǎn)換為高電平，反饋時鐘信號CKVCO的上升沿將使DFF2的實(shí)輸出轉(zhuǎn)換為高電平。為了避免死區(qū)工作，每當(dāng)參考時鐘信號CKREF的上升沿被記錄(由DFF1)同時DOWN控制信號有效時，或每當(dāng)反饋時鐘信號CKVCO的上升沿被記錄(由DFF2)同時UP控制信號有效時，UP和DOWN控制信號有效。設(shè)置UP和DOWN控制信號為邏輯1電平將使與非門ND1的輸出從高-低轉(zhuǎn)換并使倒相器12的輸出從低-高轉(zhuǎn)換。倒相器12的輸出的從低-高的轉(zhuǎn)換被延遲裝置D1延遲一個等于T1的固定時間量。在某些情況下，延遲T1可以是大約5納秒。在倒相器I2的輸出響應(yīng)于有效UP和DOWN控制信號從低-高轉(zhuǎn)換之后的某一時間，在延遲裝置D1的輸出的復(fù)位信號RST將從低-高轉(zhuǎn)換。當(dāng)有效時，復(fù)位信號RST工作以復(fù)位觸發(fā)器DFF1和DFF2(Q1＝Q2＝0)。一旦復(fù)位，UP和DOWN控制信號將轉(zhuǎn)換到無效電平，并且圖2的充電泵14的輸出POUT將處于高阻抗?fàn)顟B(tài)?，F(xiàn)在將參照圖3B-3C更為詳細(xì)地描述圖3A的鑒相器12的操作。
在圖3B中，參考時鐘信號CKREF的第一上升沿使得在DFF1的實(shí)輸出(true output)的UP控制信號從低-高轉(zhuǎn)換。隨之，反饋時鐘信號CKVCO的第一上升沿使得在DFF2的實(shí)輸出的DOWN控制信號從低-高轉(zhuǎn)換。有效UP和DOWN控制信號的這種初始重疊使得延遲裝置D1的輸入轉(zhuǎn)換至高電平。然后，在等于大約T1(或者如果忽略與所述邏輯元件ND1和I2相關(guān)的延遲則等于T1)的時間期間之后，復(fù)位信號RST從低-高轉(zhuǎn)換。這個時間期間T1表示死區(qū)補(bǔ)償時間間隔的持續(xù)時間，在此持續(xù)時間期間，控制信號UP和DOWN都保持在有效電平，以防止當(dāng)CKREF和CKVCO的相位被精密地對準(zhǔn)時的死區(qū)操作。響應(yīng)于復(fù)位信號RST的從低-高的過渡，實(shí)輸出Q1和Q2被從高-低轉(zhuǎn)換，然后倒相器I2的輸出從高-低轉(zhuǎn)換。在等于T1的時間間隔之后，在倒相器I2的輸出的從高-低的過渡被反映在復(fù)位信號RST的從高-低的過渡。不幸地，有效UP和DOWN控制信號(即實(shí)輸出Q1和Q2)重疊大約T1的持續(xù)時間使得圖3A的鑒相器12在重疊時間間隔錯過了輸入?yún)⒖紩r鐘信號CKREF的上升沿。這種錯過的邊緣在圖3B中被突出。如本領(lǐng)域技術(shù)人員將理解的，這種識別輸入?yún)⒖紩r鐘信號CKREF的上升沿的故障可以引起增益反轉(zhuǎn)和鑒相器12的鎖定時間的減少。當(dāng)鑒相器12輸出錯誤的控制信號并使得參考時鐘信號CKREF和反饋時鐘信號CKVCO之間的相位差增加而不是減少時，發(fā)生增益反轉(zhuǎn)。這在圖3B中由在反饋時鐘信號CKVCO的第一和第二上升沿之間延伸的時間間隔期間無法保持有效UP控制信號而反映。因此，當(dāng)獲得反饋時鐘信號CKVCO的第二上升沿時，DOWN控制信號變得有效(由此使得增益反轉(zhuǎn))，同時UP控制信號保持無效(當(dāng)它響應(yīng)于錯過的時鐘信號更新應(yīng)該已經(jīng)為有效時)。
這種增益反轉(zhuǎn)問題也可能出現(xiàn)在死區(qū)補(bǔ)償時間間隔之外。特別地，圖3C說明了在當(dāng)復(fù)位信號RST為高并且實(shí)輸出Q1和Q2保持低時的間隔期間，可能怎樣錯過時鐘信號更新。因此，如圖3C所示，具有大約2T1持續(xù)時間的時間間隔表示在圖3A的鑒相器內(nèi)不可能更新時鐘信號的間隔。

發(fā)明內(nèi)容
根據(jù)本發(fā)明第一實(shí)施例的鎖相環(huán)(PLL)集成電路包括一鑒相器，其被配置以在死區(qū)補(bǔ)償時間間隔期間產(chǎn)生處于有效電平的重疊UP和DOWN控制信號。為了防止增益反轉(zhuǎn)事件的出現(xiàn)，提供一種在死區(qū)補(bǔ)償時間間隔期間支持到所述鑒相器的參考時鐘信號和反饋時鐘信號更新的控制電路。所述PLL集成電路還包括一充電泵，所述充電泵被配置以接收由所述鑒相器所產(chǎn)生的UP和DOWN控制信號。在某些實(shí)施例中，所述控制電路包括一傳感器，所述傳感器被電性耦合到所述充電泵。這種傳感器被配置以響應(yīng)于由所述充電泵檢測重疊UP和DOWN控制信號的接收，產(chǎn)生死區(qū)終止信號(END)。在可替換的實(shí)施例中，所述傳感器還可以被配置以響應(yīng)于在所述鑒相器的輸出所檢測到的重疊UP和DOWN控制信號的產(chǎn)生，產(chǎn)生死區(qū)終止信號。
根據(jù)本發(fā)明另一實(shí)施例的PLL集成電路包括一充電泵，其響應(yīng)于UP和DOWN控制信號；以及一鑒相器，其被配置以在死區(qū)補(bǔ)償時間間隔期間產(chǎn)生處于有效電平的UP和DOWN控制信號。所述鑒相器包括一控制電路，所述控制電路在死區(qū)補(bǔ)償時間間隔期間支持到所述鑒相器的參考時鐘信號和/或反饋時鐘信號更新。所述控制電路包括一裝置，該裝置響應(yīng)于所述參考時鐘信號和所述反饋時鐘信號，用于產(chǎn)生一具有前沿(leading edge)的復(fù)位信號，所述前沿觸發(fā)死區(qū)補(bǔ)償時間間隔的開始，并產(chǎn)生具有前沿的復(fù)位信號的延遲的版本，所述前沿觸發(fā)死區(qū)補(bǔ)償時間間隔的終止。
根據(jù)本發(fā)明的另一實(shí)施例提供一種PLL集成電路，該P(yáng)LL集成電路包括一充電泵，具有被配置以分別接收UP和DOWN控制信號的第一和第二輸入端子，以及具有被配置以產(chǎn)生第一和第二反饋信號(例如NMOS_ON和PMOS_ON)的第一和第二控制端子。這些反饋信號指示什么時候所述UP和DOWN控制信號是有效的。提供一鑒相器。所述鑒相器被配置以利用一控制電路在死區(qū)補(bǔ)償時間間隔期間產(chǎn)生處于有效電平的UP和DOWN控制信號，所述控制信號響應(yīng)于由所述充電泵所產(chǎn)生的第一和第二反饋信號。所述控制電路被配置以在死區(qū)補(bǔ)償時間間隔期間支持到所述鑒相器的參考時鐘信號和/或反饋時鐘信號的更新。


圖1是傳統(tǒng)的鎖相環(huán)的方框圖。
圖2是可以用在圖1的鎖相環(huán)中的傳統(tǒng)充電泵的電子示意圖。
圖3A是可以用在圖1的鎖相環(huán)中的傳統(tǒng)鑒相器的電子示意圖。
圖3B是說明在第一定時狀態(tài)下圖3A的鑒相器的操作的時序圖。
圖3C是說明在第二定時狀態(tài)下圖3A的鑒相器的操作的時序圖。
圖4A是根據(jù)本發(fā)明第一實(shí)施例的鑒相器的電子示意圖。
圖4B是說明圖4A的鑒相器的操作和在死區(qū)補(bǔ)償時間間隔期間時鐘信號更新的接收的時序圖。
圖5是根據(jù)本發(fā)明第二實(shí)施例的鑒相器的電子示意圖。
圖6是根據(jù)本發(fā)明第三實(shí)施例的鑒相器的電子示意圖。
具體實(shí)施例方式
通過借助附圖在下文中將更為詳細(xì)地描述本發(fā)明，其中給出了本發(fā)明的優(yōu)選實(shí)施例。然而，本發(fā)明能夠通過多種不同的實(shí)施例實(shí)現(xiàn)，并不局限于這里討論的實(shí)施例；相反，提供這些實(shí)施例以便本公開將徹底和全面，并且將完全向本領(lǐng)域技術(shù)人員傳達(dá)本發(fā)明的范圍。貫穿實(shí)施例使用相同的參考數(shù)字表示同樣的元件，并且信號線及其上的信號可以由相同的字符表示。信號可以被同步和/或進(jìn)行微小的布爾運(yùn)算(例如，反轉(zhuǎn))，而不考慮不同信號。信號名的后綴B(或前綴符號“/”)也可以表示例如互補(bǔ)數(shù)據(jù)(complementary data)或信息信號或有效低控制信號。
現(xiàn)在參考圖4A，根據(jù)本發(fā)明第一實(shí)施例的鑒相器40包括識別一對時鐘信號的前沿的接收的輸入級。這些時鐘信號被說明為參考時鐘信號CKREF和反饋時鐘信號CKVCO。也可以提供其它時鐘信號。這個輸入級被說明為包括第一D型觸發(fā)器，由DFF1和DFF2表示。響應(yīng)于參考時鐘信號CKREF的從低-高邊沿，第一觸發(fā)器DFF1的實(shí)輸出Q1被鎖存為高。響應(yīng)于反饋時鐘信號CKVCO的從低-高邊沿，第二觸發(fā)器DFF2的實(shí)輸出Q2被鎖存為高。觸發(fā)器的實(shí)輸出Q1和Q2被耦合到控制電路42，所述控制電路42提供死區(qū)補(bǔ)償和消除增益反轉(zhuǎn)行為的增強(qiáng)死區(qū)操作?，F(xiàn)在將描述這個控制電路42的一實(shí)施例。倒相器13產(chǎn)生一互補(bǔ)信號(complementary signal)Q1B，該互補(bǔ)信號Q1B被提供作為與非門ND2和或非門NR1的輸入。倒相器14產(chǎn)生一互補(bǔ)信號Q2B，該互補(bǔ)信號Q2B被提供作為與非門ND3和或非門NR1的輸入。當(dāng)實(shí)輸出Q1和Q2都被設(shè)置為高電平時，或非門NR1的“復(fù)位”輸出RST從低-高轉(zhuǎn)換，并工作以便自動復(fù)位觸發(fā)器DFF1和DFF2。因此，當(dāng)Q2已經(jīng)為高時Q1從低-高的轉(zhuǎn)換或者當(dāng)Q1已經(jīng)為高時Q2從低-高的轉(zhuǎn)換將導(dǎo)致觸發(fā)器DFF1和DFF2的幾乎立刻的復(fù)位，這意味著或非門NR1的輸出產(chǎn)生相對短持續(xù)時間的邏輯1脈沖。一旦復(fù)位，第一觸發(fā)器DFF1將能夠識別參考時鐘信號CKREF的任何隨后的前沿。同樣，一旦復(fù)位，第二觸發(fā)器DFF2將能夠識別反饋時鐘信號CKVCO的任何隨后的前沿。這種“立即”復(fù)位特性(其將參照圖4B的時序圖更為詳細(xì)地進(jìn)行描述)使得控制電路42能夠在死區(qū)補(bǔ)償時間間隔支持到鑒相器40的參考時鐘信號CKREF和反饋時鐘信號CKVCO更新。通過在死區(qū)補(bǔ)償時間間隔期間支持時鐘信號更新，可以消除關(guān)于圖3A-3B如上所述類型的增益反轉(zhuǎn)行為。
將互補(bǔ)信號Q1B設(shè)置為低使得與非門ND2的輸出能夠轉(zhuǎn)換成高并能夠產(chǎn)生有效UP控制信號。同樣，將互補(bǔ)信號Q2B設(shè)置為低使得與非門ND3的輸出能夠轉(zhuǎn)換成高并產(chǎn)生有效DOWN控制信號。盡管該“立即”復(fù)位特性，這些控制信號在死區(qū)補(bǔ)償時間間隔期間保持有效。特別地，由倒相器15和16所提供的一鎖存器工作，以便在響應(yīng)于Q1＝Q2＝1的條件復(fù)位信號線RST被轉(zhuǎn)換成高(然后為低)之后，保持死區(qū)補(bǔ)償時間間隔。當(dāng)復(fù)位信號線RST從低-高過渡時，由倒相器15和16所定義的鎖存器的輸出節(jié)點(diǎn)X被NMOS晶體管N4下拉至低(并保持為低)。因此，盡管響應(yīng)于復(fù)位信號線RST的從低-高的過渡，觸發(fā)器的實(shí)輸出Q1和Q2被復(fù)位至邏輯0電平，但復(fù)位脈沖RST的前沿使得與非門ND2和ND3繼續(xù)產(chǎn)生處于有效電平的重疊UP和DOWN的控制信號。復(fù)位信號線RST的從低-高的過渡被延遲裝置D2(延遲＝T2)延遲。在復(fù)位信號RST從低-高轉(zhuǎn)換然后從高-低轉(zhuǎn)換之后，延遲裝置D2的輸出產(chǎn)生邏輯1脈沖(示為信號END)一預(yù)定時間。從復(fù)位信號RST的上升沿到END信號的上升沿的時間間隔持續(xù)時間表示死區(qū)補(bǔ)償時間間隔的有效持續(xù)時間。當(dāng)END信號從低-高轉(zhuǎn)換，NMOS晶體管N5接通并且輸出節(jié)點(diǎn)X從低-高轉(zhuǎn)換(XB從高-低轉(zhuǎn)換)，并且死區(qū)補(bǔ)償時間間隔被終止。一旦死區(qū)補(bǔ)償時間間隔被終止，控制信號UP將反映第一觸發(fā)器的實(shí)輸出Q1的值，并且控制信號DOWN將反映第二觸發(fā)器的實(shí)輸出Q2的值。
圖4A的鑒相器40通過只要死區(qū)補(bǔ)償時間間隔已經(jīng)開始則提供觸發(fā)器DFF1和DFF2的立即復(fù)位來消除增益反轉(zhuǎn)事件。這通過圖4B的時序圖來進(jìn)一步說明，圖4B示出了信號CKREF、CKVCO、Q1、Q2、RST、X、END、UP和DOWN。在圖4B中，輸出信號X(來自由圖4A中的倒相器15和16定義的鎖存器的輸出節(jié)點(diǎn)X)的從高-低和從低-高的過渡識別出了死區(qū)補(bǔ)償時間間隔的開始和終止。在這個時間間隔期間，參考時鐘信號CKREF(或反饋時鐘信號CKVCO)的任何上升沿將由第一觸發(fā)器DFF1(或第二觸發(fā)器DFF2)識別，這意味著時鐘信號更新將由鑒相器40接收。如上關(guān)于圖4A所述，當(dāng)滿足如下條件時Q1＝Q2＝1，復(fù)位脈沖RST被觸發(fā)，并且END脈沖相對于復(fù)位脈沖RST被延遲等于T2的量，即死區(qū)補(bǔ)償時間間隔的有效持續(xù)時間。響應(yīng)于復(fù)位脈沖RST的上升沿，輸出節(jié)點(diǎn)X被下拉至低并保持低直到產(chǎn)生各結(jié)束脈沖END的上升沿。在死區(qū)補(bǔ)償時間間隔(當(dāng)X＝0)期間，UP和DOWN控制信號都有效，并且不受Q1和Q2的值的變化(即DFF1和DFF2的復(fù)位)所影響。
圖5圖解了根據(jù)本發(fā)明第二實(shí)施例的鑒相器50。這個鑒相器50與圖4A的鑒相器類似，然而，結(jié)束脈沖END是一由延遲裝置D3所產(chǎn)生的更為寬的脈沖。如所示的，控制電路52包括倒相器17和與非門ND4，它們共同執(zhí)行邏輯“與”運(yùn)算。延遲裝置D3、倒相器17和與非門ND4共同形成傳感器54，響應(yīng)于在鑒相器50的輸出所檢測到的重疊UP和DOWN控制信號的出現(xiàn)，產(chǎn)生END脈沖。這里，END脈沖代表指定死區(qū)補(bǔ)償時間間隔的終止的信號。基于傳感器54的這種結(jié)構(gòu)，當(dāng)滿足如下條件時UP＝DOWN＝1，倒相器17的輸出從低-高轉(zhuǎn)換(并保持高)。END脈沖的前沿使得NMOS晶體管N5接通并且節(jié)點(diǎn)XB轉(zhuǎn)換至低。節(jié)點(diǎn)X的輸出也轉(zhuǎn)換至高，以便信號線Q1B和Q2B的電平可以在鑒相器50的輸出UP和DOWN被反映(以反相的形式)。另外，鑒相器50的操作等于由圖4A-4B示出的鑒相器40的操作。在圖6中，根據(jù)本發(fā)明第三實(shí)施例的鑒相器60具有一不需要延遲裝置的控制電路62。取而代之，提供一傳感器64，以監(jiān)控由充電泵14(例如參見圖2)所產(chǎn)生的反饋信號(NMOS_ON和PMOS_ON)。這個傳感器64包括一倒相器18、一與非門ND4、和一倒相器17。當(dāng)響應(yīng)于有效UP和DOWN控制信號，反饋信號NMOS_ON被轉(zhuǎn)換至低并且反饋信號PMOS_ON被轉(zhuǎn)換至高時，END信號將從低-高轉(zhuǎn)換，并且鎖存器的輸出節(jié)點(diǎn)X將被轉(zhuǎn)換并保持高。因此，每個死區(qū)補(bǔ)償時間間隔的終止可以由充電泵14內(nèi)的內(nèi)部操作所控制。這種內(nèi)部操作提供一延遲固有量，該延遲固有量支持足夠長的時間間隔以防止死區(qū)操作。
在附圖和說明書中，公開了本發(fā)明的典型優(yōu)選實(shí)施例，盡管使用了特定術(shù)語，它們僅僅被用在一般的和描述性的意義，而不是為了限定的目的，本發(fā)明的范圍由所附權(quán)利要求書所給出。
權(quán)利要求
1.一種鎖相環(huán)集成電路，包括一鑒相器，其被構(gòu)造以便利用在死區(qū)補(bǔ)償時間間隔期間支持至所述鑒相器的參考時鐘信號和/或反饋時鐘信號更新的控制電路，在死區(qū)補(bǔ)償時間間隔期間產(chǎn)生處于有效電平的重疊UP和DOWN控制信號。
2.如權(quán)利要求1所述的鎖相環(huán)集成電路，還包括一充電泵，被配置以接收由所述鑒相器所產(chǎn)生的UP和DOWN控制信號。
3.如權(quán)利要求2所述的鎖相環(huán)集成電路，其中所述控制電路包括一傳感器，其被電性耦合到所述充電泵，并被配置以便響應(yīng)于檢測到由所述充電泵接收重疊的UP和DOWN控制信號而產(chǎn)生死區(qū)終止信號。
4.如權(quán)利要求1所述的鎖相環(huán)集成電路，其中所述控制電路包括一傳感器，其被配置以便響應(yīng)于在所述鑒相器的輸出檢測到重疊UP和DOWN控制信號的產(chǎn)生，而產(chǎn)生死區(qū)終止信號。
5.如權(quán)利要求4所述的鎖相環(huán)集成電路，其中所述傳感器包括一延遲元件，其被配置以隔開相對于表示死區(qū)補(bǔ)償時間間隔的開始的復(fù)位信號前沿的死區(qū)終止信號前沿。
6.一種鎖相環(huán)集成電路，包括一鑒相器，響應(yīng)于第一和第二時鐘信號，所述鑒相器被配置以便利用在死區(qū)補(bǔ)償時間間隔期間支持第一時鐘信號和/或第二反饋時鐘信號更新的控制電路，在死區(qū)補(bǔ)償時間間隔期間產(chǎn)生處于有效電平的第一和第二輸出信號。
7.如權(quán)利要求6所述的鎖相環(huán)集成電路，還包括一充電泵，被配置以便接收由鑒相器所產(chǎn)生的第一和第二輸出信號。
8.如權(quán)利要求7所述的鎖相環(huán)集成電路，其中所述控制電路包括一傳感器，其被電性耦合到所述充電泵，并被配置以便響應(yīng)于檢測到由所述充電泵接收重疊第一和第二輸出信號而產(chǎn)生死區(qū)終止信號。
9.一種鎖相環(huán)集成電路，包括一充電泵，響應(yīng)于UP和DOWN控制信號；以及一鑒相器，被配置以便利用在死區(qū)補(bǔ)償時間間隔期間支持至所述鑒相器的參考時鐘信號和/或反饋時鐘信號更新的控制電路，在死區(qū)補(bǔ)償時間間隔期間產(chǎn)生處于有效電平的UP和DOWN控制信號，所述控制電路包括一裝置，所述裝置響應(yīng)于參考時鐘信號和反饋時鐘信號，用于產(chǎn)生具有觸發(fā)死區(qū)補(bǔ)償時間間隔的開始的前沿的復(fù)位信號，以及產(chǎn)生具有觸發(fā)死區(qū)補(bǔ)償時間間隔的前沿的復(fù)位信號的延遲的版本。
10.一種鎖相環(huán)集成電路，包括一充電泵，具有第一和第二輸入端子，它們被配置以分別接收UP和DOWN控制信號；以及一鑒相器，其被配置以利用一控制電路而在死區(qū)補(bǔ)償時間間隔期間產(chǎn)生處于有效電平的UP和DOWN控制信號，所述控制電路響應(yīng)于至少一個由所述充電泵所產(chǎn)生的信號，并被配置以在死區(qū)補(bǔ)償時間間隔期間支持至所述鑒相器的參考時鐘信號和/或反饋時鐘信號更新。
11.如權(quán)利要求10所述的鎖相環(huán)集成電路，其中所述鑒相器包括一傳感器，其被配置以接收由所述充電泵所產(chǎn)生的至少一個信號。
12.如權(quán)利要求11所述的鎖相環(huán)集成電路，其上所述鑒相器包括至少一個邏輯裝置，其被配置以產(chǎn)生一觸發(fā)死區(qū)補(bǔ)償時間間隔的開始的復(fù)位信號的前沿；和一鎖存電路，響應(yīng)于所述復(fù)位信號。
13.如權(quán)利要求12所述的鎖相環(huán)集成電路，其中所述鎖存電路耦合到所述傳感器的輸出。
14.一種鎖相環(huán)集成電路，包括一鑒相器，其被配置以在死區(qū)補(bǔ)償時間間隔期間產(chǎn)生處于有效電平的UP和DOWN控制信號，并進(jìn)一步被配置以在所述死區(qū)補(bǔ)償時間間隔期間支持至所述鑒相器的第一時鐘信號和第二時鐘信號更新，所述鑒相器包括具有時鐘輸入的第一觸發(fā)器，其被配置以接收所述第一時鐘信號；具有時鐘輸入的第二觸發(fā)器，其被配置以接收所述第二時鐘信號；以及一控制電路，其電性耦合到所述第一觸發(fā)器和所述第二觸發(fā)器的輸出，所述控制電路具有至少一個邏輯門，被配置以在死區(qū)補(bǔ)償時間間隔的開始產(chǎn)生一到所述第一和第二觸發(fā)器的復(fù)位信號的前沿。
15.如權(quán)利要求14所述的鎖相環(huán)集成電路，其中所述控制電路包括一鎖存電路，其響應(yīng)于所述復(fù)位信號，所述鎖存電路具有一輸出，該輸出在所述死區(qū)補(bǔ)償時間間隔期間保持在第一邏輯狀態(tài)，以及當(dāng)不出現(xiàn)死區(qū)補(bǔ)償時保持在第二邏輯狀態(tài)。
16.如權(quán)利要求15所述的鎖相環(huán)集成電路，還包括一充電泵，響應(yīng)于所述UP和DOWN控制信號；并且其中所述控制電路包括一傳感器，其響應(yīng)于至少一個由所述充電泵所產(chǎn)生的信號。
17.一種鎖相環(huán)集成電路，包括一充電泵，具有第一和第二輸入端子，它們被配置以分別接收UP和DOWN控制信號，并且具有第一和第二控制端子，它們被配置以分別產(chǎn)生第一和第二反饋信號，所述第一和第二反饋信號指示什么時候所述UP和DOWN控制信號是有效的；以及一鑒相器，其被配置，以利用響應(yīng)于由所述充電泵所產(chǎn)生的第一和第二反饋信號的控制電路，在死區(qū)補(bǔ)償時間間隔期間產(chǎn)生處于有效電平的所述UP和DOWN控制信號，并被配置以支持在所述死區(qū)補(bǔ)償時間間隔期間到所述鑒相器的參考時鐘信號和/或反饋時鐘信號更新。
全文摘要
一種PLL集成電路，包括一具有第一和第二輸入端子的充電泵，它們被配置以分別接收UP和DOWN控制信號。還提供一鑒相器。所述鑒相器被配置以利用響應(yīng)于至少一個由所述充電泵所產(chǎn)生的信號的控制電路，在死區(qū)補(bǔ)償時間間隔期間產(chǎn)生處于有效電平的所述UP和DOWN控制信號。所述控制電路進(jìn)一步被配置以在所述死區(qū)補(bǔ)償時間間隔期間支持到所述鑒相器的參考時鐘信號和/或反饋時鐘信號更新。
文檔編號H03L7/06GK1531205SQ20031012435
公開日2004年9月22日 申請日期2003年12月30日 優(yōu)先權(quán)日2003年3月13日
發(fā)明者李根碩 申請人:三星電子株式會社