專利名稱：偏移校準(zhǔn)系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及用于具有不相關(guān)于2的冪的全標(biāo)度范圍(full scalerange)的集成模數(shù)轉(zhuǎn)換器(ADC)和數(shù)模轉(zhuǎn)換器(DAC)的偏移校準(zhǔn)系統(tǒng)。
背景技術(shù)：
模數(shù)轉(zhuǎn)換器(ADC)通常有明顯的偏移誤差。也就是，對(duì)于0輸入，將不會(huì)有0輸出。該差異就是偏移。為了補(bǔ)償偏移，可以通過(guò)引入0輸入到ADC以確定偏移，然后在正常運(yùn)算期間從ADC的輸出中減去該偏移以消除誤差，從而校準(zhǔn)ADC。
數(shù)模轉(zhuǎn)換器(ADC)通常也有明顯的偏移誤差。當(dāng)在電路中與校準(zhǔn)的ADC一起使用時(shí)，可以校準(zhǔn)DAC以便補(bǔ)償其偏移。DAC的輸入被設(shè)置為0；其模擬輸出表示偏移誤差，并且被饋送到ADC的輸入端。于是，校準(zhǔn)的ADC的輸出表示DAC的偏移誤差。在正常運(yùn)算期間，從輸入代碼中減去使用ADC測(cè)量的DAC偏移。此解決方法已工作良好。然而，當(dāng)ADC和DAC的最低有效位(LSB)沒(méi)有對(duì)應(yīng)同一電壓時(shí)，必須通過(guò)LSB電壓比調(diào)整使用ADC測(cè)量的DAC的偏移誤差，以便獲得正確的DAC偏移校正。當(dāng)ADC和DAC的全標(biāo)度范圍等于或者相關(guān)于2的冪時(shí)，可以通過(guò)左移或右移ADC輸出(以二進(jìn)制數(shù)表示)來(lái)執(zhí)行調(diào)整。左移ADC輸出等效于將值乘以2的冪。右移ADC輸出等效于將值除以2的冪。當(dāng)全標(biāo)度范圍不相關(guān)于2的冪時(shí)，可以通過(guò)乘法和除法完成調(diào)整。然而，非2的冪的數(shù)的乘法和除法需要相當(dāng)大的數(shù)字電路。

發(fā)明內(nèi)容
因此，本發(fā)明的目的在于提供一種改進(jìn)偏移校準(zhǔn)系統(tǒng)。
本發(fā)明的目的還在于提供一種這樣的改進(jìn)偏移校準(zhǔn)系統(tǒng)，其用于具有不相關(guān)于2的冪的全標(biāo)度范圍的模數(shù)轉(zhuǎn)換器和數(shù)模轉(zhuǎn)換器。
本發(fā)明的目的還在于提供一種這樣的改進(jìn)偏移校準(zhǔn)系統(tǒng)，其在不使用除以非2的冪的數(shù)的除法的情況下，適應(yīng)不同的范圍。
本發(fā)明的目的還在于提供一種這樣的改進(jìn)偏移校準(zhǔn)系統(tǒng)，其在不使用乘以非2的冪的數(shù)字的乘法的情況下，適應(yīng)不同的范圍。
本發(fā)明的目的還在于提供一種這樣的改進(jìn)偏移校準(zhǔn)系統(tǒng)，其主要使用普通運(yùn)算所需的電路，例如用于實(shí)現(xiàn)增量求和(delta-sigma)ADC的抽取器(decimator)的累加器，完成其校準(zhǔn)功能。
本發(fā)明源于這樣的認(rèn)識(shí)，即，通過(guò)累加預(yù)定數(shù)量的經(jīng)偏移補(bǔ)償?shù)哪?shù)輸出值，并以ADC LSB電壓與DAC LSB電壓的比值，將它們除以預(yù)選擇的2的冪，能夠獲得避免被非2的冪的數(shù)相乘或除、用于具有不同范圍的集成模數(shù)轉(zhuǎn)換器和數(shù)模轉(zhuǎn)換器的簡(jiǎn)單、有效的偏移校準(zhǔn)系統(tǒng)。
本發(fā)明提供一種偏移校準(zhǔn)系統(tǒng)，包括具有第一全標(biāo)度范圍的模數(shù)轉(zhuǎn)換器，該模數(shù)轉(zhuǎn)換器具有第一偏移補(bǔ)償電路；以及具有第二全標(biāo)度范圍的數(shù)模轉(zhuǎn)換器，該數(shù)模轉(zhuǎn)換器具有第二偏移補(bǔ)償電路。在校準(zhǔn)數(shù)模轉(zhuǎn)換器期間，數(shù)模轉(zhuǎn)換器將其輸出連接到模數(shù)轉(zhuǎn)換器的輸入。范圍調(diào)整電路累加預(yù)定數(shù)量的模數(shù)輸出值，并以對(duì)應(yīng)于模數(shù)轉(zhuǎn)換器最低有效位電壓的電壓與對(duì)應(yīng)于數(shù)模轉(zhuǎn)換器最低有效位電壓的電壓的比值，將所累加的數(shù)值除以預(yù)先選擇的2的冪。
在優(yōu)選實(shí)施例中，范圍調(diào)整電路可以包括累加器電路，用于累加預(yù)定數(shù)量的模數(shù)輸出值。累加器電路可以包括控制電路，用以確定要累加的模數(shù)輸出值的數(shù)量。累加器電路可以包括寄存器和用于選擇寄存器的級(jí)的裝置，該級(jí)表示所累加的值除以預(yù)先選擇的2的冪所得的商?？梢栽谛?zhǔn)數(shù)模轉(zhuǎn)換器之前，校準(zhǔn)模數(shù)轉(zhuǎn)換器。在正常運(yùn)算期間，累加器電路可以作為數(shù)字濾波器操作。


對(duì)于本領(lǐng)域的技術(shù)人員，從以下優(yōu)選實(shí)施例和附圖的描述中，可以發(fā)現(xiàn)本發(fā)明的其他目的、特征和優(yōu)點(diǎn)，其中圖1是根據(jù)本發(fā)明的偏移校準(zhǔn)系統(tǒng)的示意模塊圖；圖2，3和4是與圖1相似的視圖，分別示出了用于模數(shù)轉(zhuǎn)換器校準(zhǔn)，用于數(shù)模轉(zhuǎn)換器校準(zhǔn)，以及用于正常操作中的信號(hào)路徑；而圖5是根據(jù)本發(fā)明的圖1的范圍調(diào)整電路的一個(gè)構(gòu)造的示意圖。
具體實(shí)施例方式
圖1中示出了根據(jù)本發(fā)明的偏移校準(zhǔn)系統(tǒng)10，用于當(dāng)數(shù)模轉(zhuǎn)換器(ADC)和模數(shù)轉(zhuǎn)換器(DAC)全標(biāo)度范圍非相關(guān)于2的冪時(shí)，校準(zhǔn)數(shù)模轉(zhuǎn)換器(DAC)12和模數(shù)轉(zhuǎn)換器(ADC)14。復(fù)用器16提供了ADC 14的輸入，ADC 14的輸入可以從DAC 12的輸出17，正常模擬輸入20，或者0輸入22(用于偏移校準(zhǔn))中選擇得到。ADC 14的輸出端是ADC偏移補(bǔ)償電路24，其包括加法器26，加法器26接收來(lái)自ADC 14的輸出以及來(lái)自復(fù)用器28的輸出。使用寄存器30存儲(chǔ)由偏移補(bǔ)償電路24確定的ADC偏移。寄存器30提供ADC偏移給復(fù)用器28的一個(gè)輸入；復(fù)用器28的另一個(gè)輸入29是用于校準(zhǔn)模式的0代碼。根據(jù)本發(fā)明的范圍調(diào)整電路32互連于加法器26的數(shù)字輸出以及與DAC 12相關(guān)的DAC偏移補(bǔ)償電路34的輸入之間。偏移補(bǔ)償電路34還包括加法器36和用于存儲(chǔ)DAC偏移的寄存器38。加法器36接收來(lái)自寄存器38的一個(gè)輸入，其另一個(gè)輸入是線路35上的數(shù)字輸入。加法器36提供一個(gè)輸入給復(fù)用器40；復(fù)用器40的另一個(gè)輸入是用于校準(zhǔn)的0輸入。復(fù)用器40的輸出被送到DAC 12的輸入端。
在正常運(yùn)算開(kāi)始前，并且在DAC校準(zhǔn)之前，如圖2所示，通過(guò)從線路22提供0輸入給其差分輸入端，對(duì)ADC 14進(jìn)行校準(zhǔn)。在ADC 14的輸出端，任何不為0的信號(hào)通過(guò)加法器26被饋送到范圍調(diào)整電路32。選擇線路29上到復(fù)用器28的0輸入，使得0被輸入到加法器26的負(fù)輸入端。于是，加法器26的輸出代表了ADC的偏移。加法器26的輸出通過(guò)范圍調(diào)整電路32被送到偏移補(bǔ)償電路24。在ADC偏移寄存器30中儲(chǔ)存的值是由ADC 14產(chǎn)生的偏移誤差。在正常運(yùn)算期間，ADC偏移寄存器30中儲(chǔ)存的值將通過(guò)復(fù)用器28被導(dǎo)入加法器26，在加法器26中，將從ADC 14的輸出中減去此值，以消除偏移誤差。在圖2中的ADC校準(zhǔn)期間，DAC電路不被激活。
在圖3的DAC 12校準(zhǔn)期間，在線路42上通過(guò)復(fù)用器40的0輸入被送到DAC 12。DAC 12的輸出(其理想情況下是0，但通常是有一些偏移誤差的值)在線路18上通過(guò)復(fù)用器16被送到ADC 14的輸入端?，F(xiàn)在通過(guò)減去ADC偏移寄存器30中的、通過(guò)復(fù)用器28被送到加法器26的值，對(duì)ADC 14的輸出進(jìn)行偏移補(bǔ)償。輸出27通過(guò)范圍調(diào)整電路32被送到DAC 12的偏移補(bǔ)償電路34。這里無(wú)論是否發(fā)生何偏移，其將被存儲(chǔ)進(jìn)DAC偏移寄存器38，并在將來(lái)會(huì)被提供給加法器36，以便從數(shù)字輸入中減去此值，以補(bǔ)償DAC 12的偏移。
在圖4示出的正常運(yùn)算中，線路20上到復(fù)用器16的模擬輸入被送到ADC 14。通過(guò)偏移補(bǔ)償電路24補(bǔ)償來(lái)自ADC 14的輸出。這通過(guò)存儲(chǔ)在寄存器30中的、經(jīng)復(fù)用器28到加法器26的ADC偏移來(lái)實(shí)現(xiàn)，在加法器26中，從ADC 14的輸出中減去該ADC偏移以消除ADC偏移誤差。對(duì)于提供給偏移補(bǔ)償電路34的數(shù)字輸入35，加法器36從線路35上的數(shù)字輸入信號(hào)中減去寄存器38中所存儲(chǔ)的DAC偏移，并對(duì)通過(guò)復(fù)用器40送到DAC 12的信號(hào)提供預(yù)校正，因此補(bǔ)償了DAC的偏移誤差，并且線路17上的輸出沒(méi)有偏移誤差。
根據(jù)本發(fā)明，使用范圍調(diào)整電路32引入必要的因素，使得即使DAC 12和ADC 14具有不相關(guān)于2的冪的全標(biāo)度范圍，也可以精確地完成偏移補(bǔ)償。
圖5中更具體示出了范圍調(diào)整電路32，其包括具有累加器寄存器50和加法器52的累加器48。在正常運(yùn)算中，累加器48和累加器寄存器50起到濾波器的作用?？刂齐娐?4確定將在寄存器50中累加多少來(lái)自ADC 14的輸出值。輸出線路70和72是用于選擇寄存器的級(jí)的裝置，所述級(jí)表示所累加的數(shù)值除以預(yù)選擇的2的冪所得的商。例如，如果DAC12具有±1伏的輸出范圍，而ADC 14具有±1.2伏的范圍，明顯地，兩者范圍不相匹配，這將影響DAC偏移誤差補(bǔ)償?shù)臏?zhǔn)確性。因此，為了在不使用與非相關(guān)于2的冪的數(shù)進(jìn)行的顯式乘法或除法的情況下對(duì)此進(jìn)行調(diào)整，將通過(guò)使用加法器52在寄存器50中累加來(lái)自ADC 14的若干相繼輸出值，其中加法器52在線路27上接收通過(guò)加法器26來(lái)自ADC 14的輸入，以及在線路56上來(lái)自寄存器50的輸入。要被累加的值的數(shù)量被指定為M。在此實(shí)例中M=ADCrange/2ADACrange/2D(2n)----(1)]]>在其中，ADCrange是ADC全標(biāo)度范圍，A是ADC的分辨率(位的數(shù)量)，DACrange是DAC全標(biāo)度范圍，D是DAC的分辨率(位的數(shù)量)，而2n表示為方便使用而預(yù)選擇的2的冪。
因此，對(duì)于8位ADC，8位DAC，并且n＝4M=1.2volts/1281.0volts/128*(16)=19.2----(2)]]>將19.2舍入為19，則要在寄存器50中累加的來(lái)自ADC 14的輸出值的數(shù)量是19。通過(guò)增加所累加的值的數(shù)量，可以改善精確度。但如此會(huì)引入累加附加值的延遲。在ADC偏移校準(zhǔn)期間，在寄存器50中累加16個(gè)值，寄存器50是12位寄存器。忽略0至3位，而4至11位表示ADC偏移。當(dāng)執(zhí)行ADC偏移校準(zhǔn)時(shí)，在寄存器50中累加19個(gè)值。忽略0至3位，而4至11位表示DAC偏移。通過(guò)累加周期，即19和16之間的差補(bǔ)償全標(biāo)度范圍，即1.2伏和1伏之間的差。ADC范圍與DAC范圍的比值近似地等于或可以幾乎精確地等于ADC的累加數(shù)量M與2n所表示的數(shù)的比值?？刂齐娐?4確定寄存器50中所累加的輸出值的數(shù)量。在此實(shí)例中，指定ADC周期為16，指定DAC周期為19。
ADC 14是增量求和(delta-sigma)ADC，其包括調(diào)制器和數(shù)字濾波器。數(shù)字濾波器的實(shí)現(xiàn)需要累加器。實(shí)現(xiàn)用于數(shù)字濾波器的累加器所使用的電路也被于實(shí)現(xiàn)范圍調(diào)整電路。
盡管已在某些附圖中示出了本發(fā)明的特定特征，然而只是為了方便的原因，沒(méi)在其他附圖中示出，根據(jù)本發(fā)明，可以將每個(gè)特征與任何或所有其他特征相結(jié)合。這里所使用的字“包含”，“包括”，“具有”和“帶有”，要被廣義地解釋和理解，并且不限于任何物理的互連。此外，在申請(qǐng)中所公開(kāi)的任何實(shí)施例不認(rèn)為是全部的可能實(shí)施例。
本領(lǐng)域的技術(shù)人員會(huì)想到其它實(shí)施例，這些實(shí)施例在下述權(quán)利要求范圍內(nèi)
權(quán)利要求
1.一種偏移校準(zhǔn)系統(tǒng)，包括具有第一全標(biāo)度范圍的模數(shù)轉(zhuǎn)換器，其具有第一偏移補(bǔ)償電路；具有第二全標(biāo)度范圍的數(shù)模轉(zhuǎn)換器，其具有第二偏移補(bǔ)償電路；在所述數(shù)模轉(zhuǎn)換器的偏移校準(zhǔn)期間，所述數(shù)模轉(zhuǎn)換器將其輸出連接到所述模數(shù)轉(zhuǎn)換器的輸入；以及范圍調(diào)整電路，用于累加預(yù)定數(shù)量的模數(shù)輸出值，并以對(duì)應(yīng)于模數(shù)轉(zhuǎn)換器最低有效位電壓的電壓與對(duì)應(yīng)于數(shù)模轉(zhuǎn)換器最低有效位電壓的電壓的比值，將所累加的數(shù)值除以預(yù)先選擇的2的冪。
2.如權(quán)利要求1所述的偏移校準(zhǔn)系統(tǒng)，其中所述范圍調(diào)整電路包括累加器電路，用于容納所述預(yù)定數(shù)量的模數(shù)輸出值。
3.如權(quán)利要求2所述的偏移校準(zhǔn)系統(tǒng)，其中所述累加器電路包括控制電路，用于確定要累加的模數(shù)輸出值的數(shù)量。
4.如權(quán)利要求2所述的偏移校準(zhǔn)系統(tǒng)，其中所述累加器電路包括寄存器和用于選擇寄存器的級(jí)的裝置，所述寄存器的級(jí)表示所累加的值除以所述預(yù)選擇的2的冪所得的商。
全文摘要
一種偏移校準(zhǔn)系統(tǒng)，包括具有第一全標(biāo)度范圍的模數(shù)轉(zhuǎn)換器，其具有第一偏移補(bǔ)償電路；具有第二全標(biāo)度范圍的數(shù)模轉(zhuǎn)換器，其具有第二偏移補(bǔ)償電路；在所述數(shù)模轉(zhuǎn)換器的偏移校準(zhǔn)期間，所述數(shù)模轉(zhuǎn)換器將其輸出連接到所述模數(shù)轉(zhuǎn)換器的輸入；以及范圍調(diào)整電路，用于累加預(yù)定數(shù)量的模數(shù)輸出值，并以對(duì)應(yīng)于模數(shù)轉(zhuǎn)換器最低有效位電壓的電壓與對(duì)應(yīng)于數(shù)模轉(zhuǎn)換器最低有效位電壓的電壓的比值，將所累加的數(shù)值除以預(yù)先選擇的2的冪。
文檔編號(hào)H03M1/02GK1663127SQ03814719
公開(kāi)日2005年8月31日 申請(qǐng)日期2003年4月17日 優(yōu)先權(quán)日2002年5月28日
發(fā)明者杰弗里·C·杰羅, 小托馬斯·J·巴伯, 小保羅·F·弗格森, 澤維爾·S·奧里 申請(qǐng)人:阿納洛格裝置公司