專(zhuān)利名稱(chēng)：數(shù)模轉(zhuǎn)換的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及數(shù)模轉(zhuǎn)換，特別是利用開(kāi)關(guān)電流源的數(shù)模轉(zhuǎn)換電路。
實(shí)現(xiàn)數(shù)模轉(zhuǎn)換的一種方法是利用受數(shù)字輸入數(shù)據(jù)控制的開(kāi)關(guān)電流源產(chǎn)生模擬輸出信號(hào)。輸出信號(hào)的質(zhì)量決定于基本電流源和開(kāi)關(guān)系統(tǒng)的質(zhì)量。盡管電流源的質(zhì)量對(duì)于現(xiàn)有應(yīng)用通常是令人滿(mǎn)意的，但是開(kāi)關(guān)系統(tǒng)并不完美，非理想因素將產(chǎn)生噪聲和模擬輸出信號(hào)的畸變。這些非理想因素包括脈沖不對(duì)稱(chēng)、開(kāi)關(guān)電荷注入、開(kāi)關(guān)電容電流和短路電流。
脈沖不對(duì)稱(chēng)對(duì)模擬輸出信號(hào)的畸變有特別顯著的影響。它的出現(xiàn)是因?yàn)殡娏鏖_(kāi)關(guān)輸出信號(hào)的上升和下降沿不是理想的方波形，而是具有有限的坡度，因而開(kāi)關(guān)動(dòng)作不是瞬時(shí)的。同樣，上升和下降沿不必具有相同的斜面梯度，因而傳遞到開(kāi)關(guān)輸出端的總電荷隨著信號(hào)中的輸入數(shù)據(jù)序列變化，這將導(dǎo)致非線(xiàn)性。另外，特別是利用MOS晶體管實(shí)現(xiàn)該電路時(shí)，在一個(gè)開(kāi)關(guān)方向注入輸出通道的電荷量與在另一開(kāi)關(guān)方向從輸出通道拉出的電荷量相比是不同的。這就是眾所周知的開(kāi)關(guān)電荷注入現(xiàn)象。在數(shù)模轉(zhuǎn)換應(yīng)用中，該現(xiàn)象將導(dǎo)致處理通道的非線(xiàn)性，進(jìn)而影響輸出信號(hào)的質(zhì)量。
對(duì)非線(xiàn)性特別敏感的系統(tǒng)是例如過(guò)采樣噪聲整形A/D或D/A轉(zhuǎn)換器。這類(lèi)轉(zhuǎn)換器將其量化噪聲移出感興趣的頻帶。處理通道中的非線(xiàn)性將使該量化噪聲折回感興趣的頻帶，由此損害信號(hào)質(zhì)量。
傳遞到電流開(kāi)關(guān)輸出端的總電荷獨(dú)立于開(kāi)關(guān)的上升和下降時(shí)間，因?yàn)槊總€(gè)脈沖具有相同的起始和終止條件，因而傳遞可以非常線(xiàn)性。
然而，對(duì)于利用RTZ編碼的給定電流，傳遞到輸出端的總電荷較少，輸出信號(hào)的信噪比(SNR)較差。另外，RTZ系統(tǒng)對(duì)時(shí)鐘抖動(dòng)更加敏感，因?yàn)榇嬖诟嗟倪呇孛總€(gè)脈沖都具有一個(gè)上升沿和一個(gè)下降沿。同樣，RTZ編碼具有更高的頻率，為了獲得滿(mǎn)意的性能必須將其濾除。
已經(jīng)提出了利用將原始信號(hào)分離成兩個(gè)RTZ序列的雙RTZ方法改進(jìn)傳統(tǒng)RTZ編碼技術(shù)，其中的一個(gè)信號(hào)序列通常稍微時(shí)移半個(gè)時(shí)鐘周期，兩個(gè)序列然后疊加在一起重構(gòu)原始信號(hào)。因而，輸出信號(hào)沒(méi)有過(guò)多的邊沿，也就沒(méi)有額外的高頻成份。
然而在該雙RTZ方法中，必須為每個(gè)比特元電路提供兩個(gè)開(kāi)關(guān)和兩個(gè)電流源，電路尺寸是傳統(tǒng)RTZ電路的兩倍，消耗的功率也是其兩倍。這使得雙RTZ方法不適用于大量生產(chǎn)的消費(fèi)產(chǎn)品。
本發(fā)明的目的是提供一種改進(jìn)的、至少能夠避免上述系統(tǒng)，特別是眾所周知的雙RTZ方法的某些缺點(diǎn)的數(shù)模轉(zhuǎn)換器。
根據(jù)本發(fā)明，提供了-數(shù)模轉(zhuǎn)換電路單元；-電流源；-連接到電流源的第一數(shù)據(jù)開(kāi)關(guān)；-連接到電流源的第二數(shù)據(jù)開(kāi)關(guān)；-連接在電流源和第一數(shù)據(jù)開(kāi)關(guān)之間的第一相位開(kāi)關(guān)；-連接在電流源和第二數(shù)據(jù)開(kāi)關(guān)之間的第二相位開(kāi)關(guān)；-按照建立前斷開(kāi)(Break Before Make)的交替順序在第一和第二相位開(kāi)關(guān)之間切換，按照斷開(kāi)前建立(Make Before Break)的順序在第一和第二數(shù)據(jù)開(kāi)關(guān)之間切換的控制器。
優(yōu)選的是相位開(kāi)關(guān)由MOS晶體管制作。根據(jù)優(yōu)選實(shí)施方案，數(shù)據(jù)開(kāi)關(guān)包含MOS晶體管。
每個(gè)數(shù)據(jù)開(kāi)關(guān)可以包含源極/發(fā)射極互連在一起、漏極分別連接到第一和第二輸出線(xiàn)的第一和第二晶體管。
優(yōu)選地，再次為每個(gè)數(shù)據(jù)開(kāi)關(guān)提供了其源極/發(fā)射極連接到第一和第二晶體管、漏極/集電極連接到第三輸出線(xiàn)的第三晶體管。每個(gè)晶體管的柵極/基極連接到數(shù)字?jǐn)?shù)據(jù)輸入端。
為了更好地理解本發(fā)明，也為了示出其是如何起作用的，請(qǐng)參考附圖，其中

圖1是眾所周知的利用雙歸零(RTZ)技術(shù)的數(shù)模轉(zhuǎn)換電路的電路圖；圖2是圖1所示眾知電路的時(shí)序圖；圖3是根據(jù)本發(fā)明的數(shù)模轉(zhuǎn)換電路的電路圖；圖4是圖3所示電路的時(shí)序圖。
在圖1所示的眾知電路中，提供了兩個(gè)分別產(chǎn)生電流I1和I2的電流源CS1和CS2。根據(jù)輸入數(shù)據(jù)的相位和狀態(tài)，通過(guò)兩個(gè)數(shù)據(jù)開(kāi)關(guān)S1和S2將電流I1和I2提供給兩個(gè)運(yùn)算放大器(opamps)中的一個(gè)或另一個(gè)。兩個(gè)開(kāi)關(guān)S1和S2中的每一個(gè)都具有源極相互連接在一起的三個(gè)MOSFET晶體管。因而，第一開(kāi)關(guān)S1包含晶體管T1A、T1B和T1C，第二開(kāi)關(guān)S2包含晶體管T2A、T2B和T2C。
圖2是圖1電路的信號(hào)時(shí)序圖。數(shù)據(jù)信號(hào)在第一行由邏輯1和邏輯0構(gòu)成的序列和線(xiàn)1A表示在第一行中。
時(shí)鐘脈沖表示在第二行中。將時(shí)鐘的頻率加倍并將其相位移動(dòng)半個(gè)時(shí)鐘脈沖可以形成兩個(gè)反相的時(shí)鐘脈沖φ1和φ2，這兩個(gè)脈沖分別應(yīng)用于晶體管T1C和T2C的柵極，這樣這些晶體管將交替地在時(shí)鐘脈沖的半個(gè)周期內(nèi)導(dǎo)通。這兩個(gè)脈沖由1C和2C表示。
在時(shí)鐘脈沖的第一相位φ1中，柵極信號(hào)直接應(yīng)用于晶體管T1A的柵極，并在反相后應(yīng)用于晶體管T1B的柵極。在時(shí)鐘脈沖的第二相位φ2中，數(shù)據(jù)信號(hào)直接提供給晶體管T2A的柵極，并在反相后提供給晶體管T2B的柵極。
在時(shí)鐘的第一相位φ1中，因?yàn)榫w管T1A導(dǎo)通，所以來(lái)自第一電流源S1的電流I1導(dǎo)向第一運(yùn)算放大器OA1。在第一相位末端，電流I1導(dǎo)向晶體管T1C并轉(zhuǎn)向Vref。在相位φ2，電流I2通過(guò)導(dǎo)通的晶體管T2B也導(dǎo)向運(yùn)算放大器OA1。當(dāng)?shù)诙辔沪?結(jié)束時(shí)，電流I2導(dǎo)向晶體管T2C進(jìn)而轉(zhuǎn)向節(jié)點(diǎn)Vref。
在時(shí)鐘的各個(gè)相位，傳遞的電流是相同的，因此在整個(gè)時(shí)鐘周期總電流基本保持恒定。輸出電流Iout+由歸零(RTZ)電流脈沖1A和延遲的RTZ電流脈沖2A之和構(gòu)成，所以復(fù)合總和沒(méi)有符號(hào)間干擾的問(wèn)題。根據(jù)線(xiàn)性疊加原理，這是眾所周知的。
圖1電路中的開(kāi)關(guān)功能按照斷開(kāi)前建立MBB順序工作中，以便確?？偰芴峁┮粭l從電流源到一個(gè)輸出端的通路。這種方法的缺點(diǎn)是重疊的短暫時(shí)刻，即當(dāng)兩個(gè)開(kāi)關(guān)都閉合并在兩個(gè)運(yùn)算放大器的輸入端之間存在短路時(shí)，存在短路電流干擾。運(yùn)算放大器放大該短路電流并將其轉(zhuǎn)換成輸出端的電壓，進(jìn)而形成決定于數(shù)據(jù)信號(hào)的誤差信號(hào)，由此導(dǎo)致非線(xiàn)性和畸變的輸出信號(hào)。
電流開(kāi)關(guān)S1和S2的輸出連接到兩個(gè)利用反饋電阻，典型值為1.8k，工作在單終結(jié)I-V變換器的運(yùn)算放大器OA1和OA2。運(yùn)算放大器OA1和OA2優(yōu)選地具有低噪聲、低畸變特性。
圖3示出本發(fā)明的電路，只利用一個(gè)電流源CS。在圖3中，來(lái)自電流源CS的電流I通過(guò)兩相開(kāi)關(guān)Phi1和Phi2在兩個(gè)數(shù)據(jù)開(kāi)關(guān)S1和S2之間切換。
相位開(kāi)關(guān)Phi1和Phi2按照斷開(kāi)前建立MBB順序工作。因而，如圖4中的時(shí)序圖清楚示出的，每個(gè)開(kāi)關(guān)都在另外一個(gè)關(guān)斷之前導(dǎo)通。因此，Phi1脈沖的前沿領(lǐng)先于Phi2脈沖的后沿，反之亦然。以這種方式，Phi1和Phi2脈沖構(gòu)成了重疊的時(shí)鐘脈沖。數(shù)據(jù)開(kāi)關(guān)S1和S2是這樣安排的，每個(gè)開(kāi)關(guān)只在沒(méi)有電流流過(guò)其中的半個(gè)周期內(nèi)改變其狀態(tài)。因而第一數(shù)據(jù)開(kāi)關(guān)S1只有在第一相位開(kāi)關(guān)Phi1斷開(kāi)、第二相位開(kāi)關(guān)Phi2導(dǎo)通時(shí)改變其狀態(tài)。同樣，第二數(shù)據(jù)開(kāi)關(guān)S2只有在第一相位開(kāi)關(guān)Phi1導(dǎo)通、第二相位開(kāi)關(guān)Phi2斷開(kāi)時(shí)改變其狀態(tài)。這清楚地示于圖3，其中清楚的是提供給晶體管D1+、D1-和D1d的脈沖的上升和下降沿全部在第一相位開(kāi)關(guān)Phi1脈沖處于穩(wěn)態(tài)0(沒(méi)有電流流過(guò)其中)、第二相位開(kāi)關(guān)Phi2脈沖處于穩(wěn)態(tài)1時(shí)下降。同樣應(yīng)用于晶體管D2+、D2-和D2d的脈沖的上升和下降沿全部在第二相位開(kāi)關(guān)Phi2脈沖處于穩(wěn)態(tài)0(沒(méi)有電流流過(guò)其中)、第一相位開(kāi)關(guān)Phi1脈沖處于穩(wěn)態(tài)1時(shí)下降。也就是說(shuō)晶體管D1+、D1-、D1d、D2+、D2-和D2d的上升和下降沿都不會(huì)在相位開(kāi)關(guān)Phi1或Phi2脈沖的任何上升或下降沿處下降。
現(xiàn)轉(zhuǎn)向更加詳細(xì)的圖4，時(shí)序中的第一件事出現(xiàn)在時(shí)刻T1，當(dāng)?shù)谝幌辔婚_(kāi)關(guān)Phi1開(kāi)始由0切換到1。因?yàn)橄辔婚_(kāi)關(guān)按照MBB順序工作，所以第二相位開(kāi)關(guān)Phi2直到時(shí)刻T2才會(huì)啟動(dòng)，此時(shí)第一相位開(kāi)關(guān)Phi1信號(hào)完成其上升沿并處于邏輯值為1的平穩(wěn)狀態(tài)。在其穩(wěn)定狀態(tài)，第二相位開(kāi)關(guān)Phi2信號(hào)開(kāi)始下降并在時(shí)刻T3完成到邏輯0的切換。在第一個(gè)示出的時(shí)鐘脈沖過(guò)程中，當(dāng)?shù)谝幌辔婚_(kāi)關(guān)Phi1信號(hào)為邏輯1、而第一數(shù)據(jù)開(kāi)關(guān)(S1)中的第一和第二晶體管D1+和D1-都關(guān)斷(邏輯0)時(shí)，電流通過(guò)第三晶體管D1d傾瀉到輸出端Outdump，所以該線(xiàn)為高。
在時(shí)刻T4，相位開(kāi)關(guān)Phi1和Phi2再次開(kāi)始隨著來(lái)自持續(xù)時(shí)間由時(shí)刻T4到時(shí)刻T5的第二相位開(kāi)關(guān)Phi2的信號(hào)的上升沿以及來(lái)自持續(xù)時(shí)間由時(shí)刻T5到時(shí)刻T6的第一相位開(kāi)關(guān)Phi1的信號(hào)的下降沿變化?，F(xiàn)在，第二相位開(kāi)關(guān)Phi2導(dǎo)通，而晶體管D2+和D2-斷開(kāi)(邏輯0)，這樣來(lái)自電流源CS的電流I經(jīng)過(guò)晶體管D2d導(dǎo)向Out dump端，使該線(xiàn)變?yōu)楦摺?br> 從時(shí)刻T7到T8，晶體管D1d斷開(kāi)，從時(shí)刻T8到T9，晶體管D1+導(dǎo)通。這種開(kāi)關(guān)按照建立前斷開(kāi)(BBM)順序進(jìn)行，并且只在穩(wěn)態(tài)時(shí)鐘周期發(fā)生，即當(dāng)?shù)谝幌辔婚_(kāi)關(guān)Phi1的信號(hào)為0而第二相位開(kāi)關(guān)Phi2的信號(hào)為1時(shí)不做任何開(kāi)關(guān)。
在時(shí)刻T10，下一個(gè)時(shí)鐘周期以第一相位開(kāi)關(guān)Phi1導(dǎo)通開(kāi)始。在斷開(kāi)前建立(MBB)順序中，第二相位開(kāi)關(guān)Phi2斷開(kāi)，并在時(shí)刻T10和時(shí)刻T11之間發(fā)生兩個(gè)相位開(kāi)關(guān)Phi1和Phi2之間的切換。當(dāng)?shù)谝幌辔婚_(kāi)關(guān)Phi1導(dǎo)通時(shí)，它將電流I拉向第一數(shù)據(jù)開(kāi)關(guān)1。此時(shí)，晶體管D1d斷開(kāi)，晶體管D1+導(dǎo)通，所以電流I導(dǎo)向Out plus線(xiàn)，該線(xiàn)在時(shí)刻T10和時(shí)刻T11之間為高，同時(shí)Out dump線(xiàn)為低。
在時(shí)刻T12，在下一時(shí)鐘周期，第二數(shù)據(jù)開(kāi)關(guān)2再次按照斷開(kāi)前建立(MBB)順序?qū)ňw管D2+、斷開(kāi)晶體管D2-，該過(guò)程發(fā)生在時(shí)刻T12和時(shí)刻T13之間。
在時(shí)刻T14，時(shí)鐘周期再次改變，第二相位開(kāi)關(guān)Phi2剛好在第一相位開(kāi)關(guān)Phi1斷開(kāi)之前導(dǎo)通。該轉(zhuǎn)換在時(shí)刻T15完成。
圖4頂部的數(shù)字表示輸入數(shù)據(jù)信號(hào)的邏輯狀態(tài)，圖中示出了如何表示輸出信號(hào)Out plus和Out min，因?yàn)檫壿?由Out plus和Outmin同時(shí)為低表示，邏輯1由Out plus為高表示，邏輯1由Out min為高表示。
利用該電路和開(kāi)關(guān)方案可以允許輸出端從傾卸狀態(tài)切換到期望的狀態(tài)，也可以切換回傾卸狀態(tài)，所以切換次數(shù)對(duì)于任何數(shù)據(jù)流都是一樣的，保持了系統(tǒng)的線(xiàn)性。
因此，當(dāng)將兩個(gè)獨(dú)立的、相互偏移半個(gè)時(shí)鐘周期的歸零(RTZ)序列輸入兩個(gè)數(shù)據(jù)開(kāi)關(guān)時(shí)，輸出就是兩個(gè)的和并且?guī)缀跏峭耆€(xiàn)性的。
與眾知的現(xiàn)有電路相比，利用根據(jù)本發(fā)明的單元構(gòu)造的數(shù)模轉(zhuǎn)換電路需要的芯片面積和功率更小，因?yàn)樗皇鞘褂靡粋€(gè)電流源，但是它可以成功地防止輸出端之間的短路誤差電流，解決了脈沖不對(duì)稱(chēng)導(dǎo)致的問(wèn)題和避免了開(kāi)關(guān)電荷注入的影響，提供了更好的線(xiàn)性度和更好的輸出信號(hào)質(zhì)量。
權(quán)利要求
1.數(shù)模轉(zhuǎn)換電路單元，包括-電流源(CS)；-連接到電流源(CS)的第一數(shù)據(jù)開(kāi)關(guān)(S1)；-連接到電流源(CS)的第二數(shù)據(jù)開(kāi)關(guān)(S2)；-連接在電流源(CS)和第一數(shù)據(jù)開(kāi)關(guān)(S1)之間的第一相位開(kāi)關(guān)(Phi1)；-連接在電流源(CS)和第二數(shù)據(jù)開(kāi)關(guān)(S2)之間的第二相位開(kāi)關(guān)(Phi2)；-按照建立前斷開(kāi)BBM的交替順序在第一(Phi1)和第二(Phi2)相位開(kāi)關(guān)之間切換，按照建立前斷開(kāi)MBB的順序在第一(S1)和第二(S2)數(shù)據(jù)開(kāi)關(guān)之間切換的控制器。
2.根據(jù)權(quán)利要求1所述的數(shù)模轉(zhuǎn)換電路單元，其中相位開(kāi)關(guān)(Phi1和Phi2)由MOS晶體管制成。
3.根據(jù)權(quán)利要求1或2所述的數(shù)模轉(zhuǎn)換電路單元，其中數(shù)據(jù)開(kāi)關(guān)(S1和S2)由MOS晶體管制成。
4.根據(jù)權(quán)利要求1、2或3中任何一個(gè)所述的單元，其中數(shù)據(jù)開(kāi)關(guān)(S1和S2)包含源極/發(fā)射極連接在一起、漏極集電極分別連接到第一(Outputs)和第二(Out min)輸出線(xiàn)的第一(D1+和D2+)和第二(D1-和D2-)晶體管。
5.根據(jù)權(quán)利要求4所述的單元，其中優(yōu)選地為每個(gè)數(shù)據(jù)開(kāi)關(guān)(S1，S2)提供第三晶體管(D1d，D2d)，其中第三晶體管(D1d，D2d)中的每一個(gè)的源極/發(fā)射極分別連接到第一(D1+和D2+)和第二晶體管(D1-和D2-)，其漏極/集電極連接到第三輸出線(xiàn)(Outdump)。
6.根據(jù)權(quán)利要求4或5所述的單元，其中每個(gè)晶體管的柵極/基極連接到數(shù)字?jǐn)?shù)據(jù)輸入端。
全文摘要
數(shù)模轉(zhuǎn)換電路單元包括電流源(CS)；連接到電流源(CS)的第一數(shù)據(jù)開(kāi)關(guān)(S1)；連接到電流源(CS)的第二數(shù)據(jù)開(kāi)關(guān)(S2)；連接在電流源(CS)和第一數(shù)據(jù)開(kāi)關(guān)(S1)之間的第一相位開(kāi)關(guān)(Phi1)；連接在電流源(CS)和第二數(shù)據(jù)開(kāi)關(guān)(S2)之間的第二相位開(kāi)關(guān)(Phi2)；按照建立前斷開(kāi)BBM的交替順序在第一(Phi1)和第二(Phi2)相位開(kāi)關(guān)之間切換，按照斷開(kāi)前建立MBB的順序在第一(S1)和第二(S2)數(shù)據(jù)開(kāi)關(guān)之間切換的控制器。與眾知的現(xiàn)有電路相比，利用根據(jù)本發(fā)明的單元構(gòu)造的數(shù)模轉(zhuǎn)換電路需要的芯片面積和功率更小，因?yàn)樗皇鞘褂靡粋€(gè)電流源，但是它可以成功地防止輸出端之間的短路誤差電流，解決了脈沖不對(duì)稱(chēng)導(dǎo)致的問(wèn)題和避免了開(kāi)關(guān)電荷注入的影響，提供了更好的線(xiàn)性度和更好的輸出信號(hào)質(zhì)量。
文檔編號(hào)H03M1/74GK1647387SQ03809139
公開(kāi)日2005年7月27日 申請(qǐng)日期2003年3月19日 優(yōu)先權(quán)日2002年4月25日
發(fā)明者J·R·維斯特拉 申請(qǐng)人:皇家飛利浦電子股份有限公司