專利名稱：組合式交織器級(jí)解交織器及去組合式交織器之渦輪譯碼器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明系相關(guān)于實(shí)行一數(shù)據(jù)流之交織以及解交織，以作為一所選擇模態(tài)之一函數(shù)的電路，并且，系相關(guān)于具有如此之電路的渦輪譯碼器。本發(fā)明系亦相關(guān)于用于實(shí)行交織以及解交織程序的方法，以及用于渦輪譯碼已經(jīng)利用一渦輪碼而進(jìn)行頻道編碼(channel-coded)的一數(shù)據(jù)流的方法。
在通訊系統(tǒng)中，舉例而言，行動(dòng)無(wú)線系統(tǒng)中，待傳輸信號(hào)系會(huì)于一數(shù)據(jù)源編碼器(source coder)中經(jīng)過(guò)前端處理之后，進(jìn)行頻道編碼以及交織，此兩種方法則可以提供具有一定量強(qiáng)健性(robustness)的該待傳輸信號(hào)，而在頻道編碼的例子中，有效的錯(cuò)誤保護(hù)乃是藉由謹(jǐn)慎地將冗余導(dǎo)入該帶傳輸信號(hào)中而加以產(chǎn)生，因?yàn)樵诮豢棽挥绊懙皆谠摯齻鬏斝盘?hào)中及時(shí)受到干擾之?dāng)?shù)據(jù)的情形下，該交織系會(huì)造成將會(huì)導(dǎo)致群組位錯(cuò)誤(group bit errors)(所謂的群組位，grouperrors)的頻道干擾，因此也造成較可容忍的個(gè)別位錯(cuò)誤。
待傳輸之該數(shù)據(jù)流的該交織(其系于傳輸器中加以實(shí)行)系以數(shù)據(jù)區(qū)塊的形式而加以實(shí)行，也就是說(shuō)，在每一個(gè)區(qū)決中的該等數(shù)據(jù)位系藉由收發(fā)器端之交織器、并使用相同交織規(guī)則而加以排列，至于會(huì)讓該等數(shù)據(jù)位改變回其原先序列的逆轉(zhuǎn)轉(zhuǎn)換則是藉由一解交織器、并使用逆轉(zhuǎn)解交織規(guī)則而在接收器中加以實(shí)行。
傳統(tǒng)平行連結(jié)之二進(jìn)元、遞歸符碼系稱之為所謂的渦輪碼。渦輪碼系將額外的冗余結(jié)合至該待傳輸數(shù)據(jù)流的該交織，特別地是，當(dāng)大量的數(shù)據(jù)區(qū)塊要進(jìn)行傳輸時(shí)，渦輪則是代表錯(cuò)誤保護(hù)編碼的一強(qiáng)力形式。
UMTS(Universal Mobile Telecommunications System，通用行動(dòng)電信系統(tǒng))標(biāo)準(zhǔn)系提供作為使用于頻道編碼之一渦輪碼之用，而該交織以及解交織規(guī)則系于該UMTS標(biāo)準(zhǔn)中被載明為該(可變)區(qū)塊長(zhǎng)度，介于40至5114位之間，的一函數(shù)，并且，該交織規(guī)則的計(jì)算(也就是說(shuō)，用于該數(shù)據(jù)區(qū)塊之位排列的地址)系載明于Technicalspecification 3GPP TS 25.212 V3.5.0的第4....3.1.節(jié)至第4.2.3.2.3.3.節(jié)之中。
文件U.S.5,659,850系敘述一種實(shí)行如在IS95標(biāo)準(zhǔn)中所定義之交織規(guī)則的交織器。該交織器系具有一數(shù)據(jù)存儲(chǔ)器，以用于儲(chǔ)存待交織的數(shù)據(jù)、一連續(xù)地址計(jì)數(shù)器、以及一地址交換器，其中，該連續(xù)地址計(jì)數(shù)器系會(huì)產(chǎn)生用于該數(shù)據(jù)存儲(chǔ)器之加載的地址，而同時(shí)該地址交會(huì)器則會(huì)依照所載明的交織規(guī)則而產(chǎn)生用于該數(shù)據(jù)存儲(chǔ)器之讀取的地址。
習(xí)知的解交織器系一般而言具有與一交織器相同的結(jié)構(gòu)，解交織系藉由讀取來(lái)自該數(shù)據(jù)存儲(chǔ)器、并使用逆轉(zhuǎn)解交織規(guī)則而加以實(shí)行。
在一些電路中系皆需要交織器以及交織器兩者，類似于此之一個(gè)非常重要之具代表性的電路型態(tài)系為一渦輪譯碼器，其系被用于無(wú)線接收器之中，以用于再次的自已接收的數(shù)據(jù)流中移除在該渦輪編碼程序期間所增加之該冗余。
但是，一已渦輪編碼之?dāng)?shù)據(jù)流的譯碼系需要一在計(jì)算上相對(duì)而言較大量的努力，該高程度之計(jì)算努力系一方面是由于渦輪譯碼乃是以使用一交互式方法為基礎(chǔ)的事實(shí)所造成的結(jié)果，而在該方法中，該個(gè)別數(shù)據(jù)項(xiàng)系必須重復(fù)地進(jìn)行譯碼，再者，作為用于該渦輪碼之生產(chǎn)的固有交織程序的結(jié)論，一交織程序以及一解交織程序系必須在每一個(gè)例子中實(shí)行于每一個(gè)互動(dòng)回路之中。
因此，習(xí)知的渦輪譯碼器系包含一交織器以及一解交織器。該交織器以及該解交織器系彼此獨(dú)立地加以執(zhí)行，也就是說(shuō)，該交織器以及該解交織器兩者系皆被分配至一大小為K*Q的RAM區(qū)域，其中，K系為區(qū)塊長(zhǎng)度，而Q則為待交織以及解交織之?dāng)?shù)據(jù)的字符長(zhǎng)度(所謂的軟字符)，在此例子中，該交織器系以該交織規(guī)則作為基礎(chǔ)而操作，并且，該解交織器則是以該(逆轉(zhuǎn))解交織規(guī)則作為基礎(chǔ)而操作。
若是該區(qū)決長(zhǎng)度K之改變發(fā)生時(shí)、或是該渦輪譯碼器處于一系統(tǒng)開(kāi)始期間的起始期間時(shí)，該交織規(guī)則系必須首先依照該UMTS規(guī)格而進(jìn)行計(jì)算，而此規(guī)則乃是以一坐標(biāo)轉(zhuǎn)換矩陣(coordinate transformationmatrix)的形式而在該UMST標(biāo)準(zhǔn)中加以定義，至于相關(guān)于此規(guī)則之該解交織規(guī)則是接著藉由該坐標(biāo)轉(zhuǎn)換矩陣之逆轉(zhuǎn)而加以獲得。
本發(fā)明系以載明讓交織以及解交織兩者皆可加以實(shí)行之電路的目的作為基礎(chǔ)，并且，其系涉及低程度的執(zhí)行復(fù)雜度，再者，本發(fā)明更進(jìn)一步的目標(biāo)則是在于詳細(xì)載明可以以較少之的努力而實(shí)行的交織以及解交織方法。根據(jù)本發(fā)明之電路以及根據(jù)本發(fā)明之方法的一個(gè)特別的目標(biāo)是，降低在一渦輪譯碼器中使用的執(zhí)行復(fù)雜度。
本發(fā)明作為基礎(chǔ)的目的系可藉由獨(dú)立權(quán)利要求的特征而加以達(dá)成，而本發(fā)明較具優(yōu)勢(shì)的發(fā)展以及改進(jìn)則是詳細(xì)載明于附屬權(quán)利要求之中。
根據(jù)權(quán)利要求第一項(xiàng)，一第一電路型態(tài)系包括用于暫時(shí)地儲(chǔ)存在一數(shù)據(jù)流中之?dāng)?shù)據(jù)的一數(shù)據(jù)存儲(chǔ)器，再者，該電路更包括一第一地址產(chǎn)生器，其系會(huì)產(chǎn)生用于尋址該數(shù)據(jù)存儲(chǔ)器的一序列的接續(xù)地址，以及一第二地址產(chǎn)生器(AG)，其系會(huì)產(chǎn)生代表用于尋址該數(shù)據(jù)存儲(chǔ)器之交織規(guī)則的一地址序列，并且，一第一邏輯裝置系會(huì)造成該數(shù)據(jù)存儲(chǔ)器在用于一讀取程序之交織模態(tài)中、以及在用于一寫(xiě)入程序之解交織模態(tài)中，藉由該第二地址產(chǎn)生器(AG)而進(jìn)行尋址，并且在用于一寫(xiě)入程序之交織模態(tài)中、以及在用于一讀取程序之解交織模態(tài)中，藉由該第一地址產(chǎn)生器(AG’)而進(jìn)行尋址。
根據(jù)本發(fā)明之該組合式交織以及解交織電路所具有的優(yōu)點(diǎn)是，其系僅需要一個(gè)內(nèi)存區(qū)域，以用于實(shí)行兩個(gè)操作模態(tài)(交織/解交織)，而一更進(jìn)一步的重要優(yōu)點(diǎn)則是，相同的地址序列(由該第二地址產(chǎn)生器所產(chǎn)生者)系可以用于該交織程序以及用于該解交織程序兩者之中，并不需要將此“交織地址序列”轉(zhuǎn)變成為對(duì)應(yīng)的“解交織地址序列”。
根據(jù)本發(fā)明第二方面觀點(diǎn)的電路(權(quán)利要求第二項(xiàng))系于結(jié)構(gòu)上對(duì)應(yīng)于根據(jù)權(quán)利要求第一項(xiàng)之電路，但是，該第二邏輯裝置的功能系不同于該第一邏輯裝置的功能。其主要的不同點(diǎn)在于，為了在根據(jù)本發(fā)明之第二方面觀點(diǎn)之電路的一交織程序期間加載該數(shù)據(jù)存儲(chǔ)器，該地址序列系由該第二地址產(chǎn)生所使用，并且，此系因此必須在此階段為可獲得，但在根據(jù)本發(fā)明之第一方面觀點(diǎn)的電路中并不需要如此。除此之外，根據(jù)本發(fā)明之第二方面觀點(diǎn)之該電路系同樣的具有已經(jīng)提及的優(yōu)點(diǎn)。
原則上，該第一地址產(chǎn)生器、該第二地址產(chǎn)生器、以及該第一及/或第二邏輯裝置系可以為硬件、或是軟件的形式，“為軟件的形式”系表示，一程序系于機(jī)械模態(tài)(machine mode)中加以實(shí)行，以計(jì)算分別的結(jié)果(地址序列以及邏輯數(shù)值)，相較于此，一硬件執(zhí)行則包括不處理機(jī)械模態(tài)的邏輯以及算術(shù)組件。根據(jù)本發(fā)明之該電路的一特別具有優(yōu)勢(shì)的改進(jìn)之特征系在于，該第一及/或第二邏輯裝置系包括一XOR閘極，其輸入端系被連接至用于該數(shù)據(jù)存儲(chǔ)器之寫(xiě)入/讀取信號(hào)，并且，系被連接至表示該模態(tài)的一模態(tài)信號(hào)，再者，該第一及/或第二邏輯裝置系亦包括一多任務(wù)器，其控制輸入端系被連接至該XOR閘極之輸出端，并且，其多任務(wù)器輸入端系被連接至該第一以及被連接至該第二位產(chǎn)生器。此系可以造成該邏輯裝置之簡(jiǎn)單硬件執(zhí)行的結(jié)果。
本發(fā)明系亦相關(guān)于一渦輪譯碼器，其系包括一頻道譯碼器以及根據(jù)前述權(quán)利要求其中之一所述之用于交織以及解交織一數(shù)據(jù)流的一電路。此電路系使得已經(jīng)在渦輪譯碼期間實(shí)行的交織以及解交織程序可以藉由僅一共同數(shù)據(jù)存儲(chǔ)器、并且不需要計(jì)算逆轉(zhuǎn)交織以及解交織規(guī)則即可加以實(shí)行。
根據(jù)本發(fā)明之該渦輪譯碼器的一特別具有優(yōu)勢(shì)的實(shí)施例之特征在于，此渦輪譯碼器系包括根據(jù)權(quán)利要求第一項(xiàng)所述之用于交織以及解交織一數(shù)據(jù)流的一電路。至于為什么具有根據(jù)權(quán)利要求第一項(xiàng)之用于交織以及解交織之一電路的一渦輪譯碼器會(huì)較具有根據(jù)權(quán)利要求第二項(xiàng)之用于交織以及解交織之一電路的渦輪譯碼器具有特殊優(yōu)勢(shì)的原因是，一方面，用于該UMTS標(biāo)準(zhǔn)之該交織程序的計(jì)算系關(guān)連于一相對(duì)而言較高程度的計(jì)算復(fù)雜度，并且，另一方面，在通過(guò)該渦輪譯碼回路的第一執(zhí)行期間，該交織程序系會(huì)在該解交織程序之前舉行，而這些特征則使得該交織步驟的起始(也就是說(shuō)，在該第二地址產(chǎn)生器中的地址計(jì)算)與該第一譯碼程序平行，因此，使得可以達(dá)成可觀的時(shí)間節(jié)省(該頻道譯碼器不需要等待在該第二地址產(chǎn)生器中該地址計(jì)算的完成)。再者，此實(shí)施例的更進(jìn)一步優(yōu)點(diǎn)是，由于用于計(jì)算該交織程序的算法系載明于該UMTS標(biāo)準(zhǔn)中，因此其系可以以一已知的方式進(jìn)行計(jì)算(雖然無(wú)可否認(rèn)地會(huì)牽涉到大量的計(jì)算努力)，相對(duì)的，直接計(jì)算用于該UMTS標(biāo)準(zhǔn)的該解交織程序(在不事先計(jì)算該交織程序的情形下)將會(huì)關(guān)連于更進(jìn)一步的考慮以及困難度。
根據(jù)本發(fā)明之該渦輪譯碼器的一更進(jìn)一步改進(jìn)之特征在于，該渦輪譯碼器系加以設(shè)計(jì)為以滑動(dòng)窗口技術(shù)(sliding window technique)作為基礎(chǔ)而實(shí)行解，并且，作為可利用之可重新寫(xiě)入內(nèi)存區(qū)域，系包括在該用于交織以及解交織之電路(IDL1、IDL2)中唯一的該共同數(shù)據(jù)存儲(chǔ)器，以及一緩沖儲(chǔ)存內(nèi)存(B1)，以用于暫時(shí)儲(chǔ)存已經(jīng)自內(nèi)存尺寸匹配于滑動(dòng)窗口之長(zhǎng)度的該數(shù)據(jù)存儲(chǔ)器中讀取出來(lái)之已交織或已解交織資料。然而，由于該緩沖儲(chǔ)存內(nèi)存之內(nèi)存尺寸系可以被設(shè)計(jì)為較該用于交織以及解交織之電路的該共同內(nèi)存的內(nèi)存尺寸小上許多，因此，相較于習(xí)知之具有用于交織器以及解交織器之分開(kāi)內(nèi)存區(qū)域的解決方案，此系造成所有的內(nèi)存需求僅為實(shí)際上的一半。
本發(fā)明將接下來(lái)的內(nèi)容中利用示范性實(shí)施例并且以圖式做為參考而有更詳盡的解釋，其中第1圖其系顯示一交織器之概略圖例說(shuō)明；第2圖其系顯示一交織器之一第一架構(gòu)；第3圖其系顯示一交織器之一第二架構(gòu)；第4圖其系顯示一解交織器之概略圖例說(shuō)明；第5圖其系顯示一解交織器之一第一架構(gòu)；第6圖其系顯示一解交織器之一第二架構(gòu)；第7圖其系顯示根據(jù)本發(fā)明之一組合式交織器以及解交織器的一第一示范性實(shí)施例；第8圖其系顯示根據(jù)本發(fā)明之一組合式交織器以及解交織器的一第二示范性實(shí)施例；第9圖其系顯示用于一渦輪碼之生產(chǎn)的一已知渦輪編碼器的一方塊圖；第10圖其系顯示用于一已渦輪編碼數(shù)據(jù)流之譯碼的一已知渦輪譯碼器的一方塊圖；第11圖其系顯示根據(jù)本發(fā)明之具有一內(nèi)部組合式交織器以及解交織器之一渦輪譯碼器的一架構(gòu)的一圖例說(shuō)明；第12圖其系顯示在第11圖中所圖例說(shuō)明之架構(gòu)的時(shí)序圖，以用于解釋當(dāng)使用一個(gè)緩沖儲(chǔ)存內(nèi)存時(shí)的滑動(dòng)窗口技術(shù)(sliding windowtechnique)；以及第13圖其系顯示在第11圖中所圖例說(shuō)明之架構(gòu)的時(shí)序圖，以用于解釋當(dāng)使用兩個(gè)緩沖儲(chǔ)存內(nèi)存時(shí)的滑動(dòng)窗口技術(shù)(sliding windowtechnique)。
第1圖系圖例說(shuō)明交織的一般原則。一交織器IL系會(huì)接收一未交織的一數(shù)據(jù)序列X＝{x0，x1，x2，...，xK-1}、辨識(shí)該個(gè)別的數(shù)據(jù)項(xiàng)xi，其中i＝0.1，...，K-1、以及發(fā)射一已交織之?dāng)?shù)據(jù)序列Y＝{y0，y1，y2，...，yk-1}，其中K系代表該序列長(zhǎng)度，而其系為該交織程序的基礎(chǔ)，并且，系于接下來(lái)的內(nèi)容中被稱為區(qū)決長(zhǎng)度，再者，既然該交織系在區(qū)塊中加以實(shí)行，因此，該交織器IL系亦被稱之為一區(qū)塊交器。第1圖即是顯示K＝8的一個(gè)例子，從其中系可清楚的顯示出，該交織即為在該輸入數(shù)據(jù)序列X中之時(shí)間序列的一重組，而該重組實(shí)行時(shí)作為基礎(chǔ)的規(guī)則系可以直接的從該已交織資料序列Y加以讀取。
此規(guī)則系可以表示為一函數(shù)α(i)，其中，α(i)系代表在該輸入數(shù)據(jù)流中之時(shí)間階段指數(shù)(time step index)，而根據(jù)此，位于在該輸出資料流中之該時(shí)間階段指數(shù)i的一數(shù)據(jù)項(xiàng)xα(i)系應(yīng)該為相關(guān)的，這表示，該規(guī)則α(i)系如下“將在該輸入數(shù)據(jù)流中用于該時(shí)間階段指數(shù)α(i)之該數(shù)據(jù)項(xiàng)映像(map)至在該輸出數(shù)據(jù)流中的該時(shí)間階段指數(shù)i之上x(chóng)α(i)yi”第2圖系顯示根據(jù)第1圖之該交織器IL的一執(zhí)行范例。該交織器IL系包括一數(shù)據(jù)存儲(chǔ)器RAM、一雙向多任務(wù)器MUX、以及一地址產(chǎn)生器AG，而該地址產(chǎn)生器AG系會(huì)執(zhí)行該交織規(guī)則α(i)。
該交織器IL系具有一第一輸入端1，一讀取/寫(xiě)入信號(hào)rw系施加于其上，一第二輸入端2用于接收一地址信號(hào)i，其系對(duì)應(yīng)于在該輸入數(shù)據(jù)序列X中之該時(shí)間階段指數(shù)i，并且，系可以，舉例而言，藉由一計(jì)數(shù)器而加以產(chǎn)生，至于該輸入數(shù)據(jù)序列X則是施加至一第三輸入端3。
接著，該讀取/寫(xiě)入信號(hào)rw系通過(guò)而到達(dá)在該數(shù)據(jù)存儲(chǔ)器RAM中的讀取/寫(xiě)入切換R/W，以及，更甚者，到達(dá)該多任務(wù)器MUX的控制輸入端。其系可以假設(shè)該等數(shù)值rw＝0(寫(xiě)入)以及rw＝1(讀取)，則該地址信號(hào)I會(huì)被施加至該地址產(chǎn)生器AG的輸入端，以及施加至該多任務(wù)器MUX之關(guān)連于該數(shù)值rw＝0的輸入端。來(lái)自該地址產(chǎn)生器AG之輸出信號(hào)系通過(guò)而到達(dá)該多任務(wù)器MUX的其它輸入端(rw＝1)，該多任務(wù)器MUX之輸出端則是連接至該數(shù)據(jù)存儲(chǔ)器RAM之一地址輸入端A。
該數(shù)據(jù)存儲(chǔ)器RAM系亦具有一寫(xiě)入數(shù)據(jù)輸入端WD以及一讀取數(shù)據(jù)輸入端RD，而該寫(xiě)入數(shù)據(jù)輸入端WD系被供以經(jīng)由該輸入端3所接收之該數(shù)據(jù)序列X，并且，該寫(xiě)入數(shù)據(jù)輸出端RD系會(huì)經(jīng)由該交織器IL之一輸出端4而發(fā)射該已交織的資料序列Y。
第2圖之下半部系顯示該交織器IL之操作方法
在一第一步驟中，長(zhǎng)度之該數(shù)據(jù)序列X系被寫(xiě)入該數(shù)據(jù)存儲(chǔ)器RAM之中(rw＝0，i＝0，1，2，...，K-1)，而施加至該地址輸入端A之寫(xiě)入尋址則直接對(duì)應(yīng)于該輸入時(shí)間階段指數(shù)i。
在一第二步驟中，隨著函數(shù)α(i)被用于尋址該數(shù)據(jù)存儲(chǔ)器RAM，數(shù)據(jù)系自該數(shù)據(jù)存儲(chǔ)器RAM中進(jìn)行讀取(rw＝1，i＝0，1，2，...，K-1)，α(i)系代表在該數(shù)據(jù)存儲(chǔ)器RAM中之地址，而自此，一數(shù)據(jù)項(xiàng)系可被拿取，并且可為了該輸出時(shí)間階段指數(shù)i而被發(fā)射。
該尋址程序，其已于第2圖中進(jìn)行解釋，系被稱之為未交織，因?yàn)槠湎刀ㄏ蛴谠撐唇豢棓?shù)據(jù)序列X之該時(shí)間階段指數(shù)。第3圖則是圖例說(shuō)明一交織器IL’的另一種架構(gòu)，而此架構(gòu)與在第2圖中所舉例說(shuō)明之配置的不同之處系在于，會(huì)實(shí)行逆轉(zhuǎn)函數(shù)α-1(i)的一地址產(chǎn)生器AG’系被連接至該多任務(wù)器MUX之關(guān)連于該數(shù)值rw＝0的輸入端。而于此例子之中，“已交織的內(nèi)部尋址”的措辭系會(huì)加以使用，因?yàn)榇讼刀ㄏ蛴谠撘呀豢棓?shù)據(jù)序列Y的該時(shí)間階段指數(shù)之上，這表示，該地址產(chǎn)生程序系藉由用于寫(xiě)入程序(rw＝0)但不用于讀取程序rw＝1(正如在第2圖中所顯示的該交織器IL的例子中一樣)的該地址產(chǎn)生器AG’而加以實(shí)行。
在第2圖以及第3圖中，wr-addr代表寫(xiě)入地址，而rd-addr則代表用于內(nèi)存定位的讀取地址，對(duì)在第2圖中所圖例說(shuō)明的該架構(gòu)而言，wr-addr＝i(寫(xiě)入程序)以及rd-addr＝α(i)(讀取程序)，而對(duì)在第3圖中所圖例說(shuō)明的該架構(gòu)而言，wr-addr＝α-1(i)(寫(xiě)入程序)以及rd-addr＝i(讀取程序)。
關(guān)于邏輯輸入/輸出行為，該兩個(gè)交織器IL以及IL’是相同的。
第4圖系顯示一解交織器DIL的原則。于輸入側(cè)，該解交織器DIL系會(huì)接收該已交織序列Y，并且，在輸出側(cè)，其則會(huì)發(fā)射該原先的、已解交織的數(shù)據(jù)序列X，換言之，該解交織器DIL系再次地逆轉(zhuǎn)該資料流藉由該交織器IL，IL’所實(shí)行的該重組。
既然該解交織系為交織的逆轉(zhuǎn)程序，因此，該解交織器DIL(請(qǐng)參閱第5圖)系可以以在第2圖中所圖例說(shuō)明之該交織器IL的架構(gòu)作為基礎(chǔ)而進(jìn)行建構(gòu)，唯一不同是，當(dāng)讀取該數(shù)據(jù)時(shí)，該逆轉(zhuǎn)地址函數(shù)α-1(i)系必須加以實(shí)行，以用以取代α(i)。如第6圖所圖例說(shuō)明的該解交織器DIL’，則類似于此，是以在第3圖中所圖例說(shuō)明之該交織器IL’的架構(gòu)作為基礎(chǔ)而加以形成，在此，該函數(shù)α(i)系用來(lái)取代用于寫(xiě)入該數(shù)據(jù)的該函數(shù)α-1(i)。而該等解交織器DIL以及DIL’就其邏輯輸入/輸出行為而言，系為相同的(雖然其并非功能上相同)。
第7圖系顯示根據(jù)本發(fā)明之一組合式交織器以及解交織器的一第一較佳實(shí)施例，其中，相同的功能性組件系以與先前圖式相同的參考符號(hào)而進(jìn)行標(biāo)示。根據(jù)本發(fā)明之該交織器以及解交織器IDL1與第2圖所示之該交織器IL首先的不同點(diǎn)在于，具有一另一輸入端5以及一XOR閘極XOR，該輸入端5系被連接至該XOR閘極XOR的一個(gè)輸入端，以及，該XOR閘極XOR的另一輸入端系被連接至該輸入端1，并且，該XOR閘極XOR的輸出端系會(huì)控制該多任務(wù)器MUX。再者，一更進(jìn)一步的不同點(diǎn)在于，相較于在第2圖中所示的該交織器IL，該等多任務(wù)器輸入端系相互交換，也就是說(shuō)，該地址產(chǎn)生器AG系被連接至該多任務(wù)器輸入端“”，并且，指數(shù)計(jì)數(shù)器(未顯示)系被連接至該多任務(wù)器輸入端“1”。
一模態(tài)信號(hào)il/dil系經(jīng)由該輸入端5而進(jìn)行施加，并且，系代表交織(il/dil＝1)或是解交織(il/dil＝0)是否應(yīng)該加以實(shí)行，而此關(guān)連于該XOR閘極的模態(tài)信號(hào)il/dil系造成在對(duì)應(yīng)于第2圖中所示之該交織器IL之該交織模態(tài)中操作(請(qǐng)參閱第7圖下半部)、以及以與第6圖中所示之該解交織器DIL’對(duì)應(yīng)的方式而在該解交織模態(tài)中操作(請(qǐng)參閱第7圖上半部)的該組合式交織器以及解交織器IDL1，換句話說(shuō)，該組合式交織器以及解交織器IDL1系在兩模態(tài)il/dil＝0，1中，利用該尋址產(chǎn)生器AG而實(shí)行定向于該序列X之一未交織的尋址程序，因此，在該組合式交織器以及解交織器IDL1中，系僅需要該一個(gè)(地址映像)函數(shù)α(i)，再者，兩個(gè)操作模態(tài)系皆使用相同的記憶區(qū)域RAM。
根據(jù)本發(fā)明之一組合式交織器以及解交織器的一第二示范性實(shí)施例，系顯示于第8圖中，其結(jié)構(gòu)系對(duì)應(yīng)于第7圖中所顯示之該組合式交織器以及接交織器的該建構(gòu)，但是，其中，具有該映像函數(shù)α-1(i)的該地址產(chǎn)生器AG’系被用于取代具有該映像函數(shù)α(i)的該地址產(chǎn)生器AG，并且，其中，該多任務(wù)器MUX之該等輸入端系相互交換。圖例說(shuō)明于第8圖中之該交織器以及解交織器IDL2系會(huì)實(shí)行在兩種模態(tài)中皆連結(jié)至該序列Y的已交織尋址。
該兩個(gè)組合式交織器以及解交織器IDL1以及IDL2(除了額外的輸入端5以及該XOR閘極XOR之外)所具有共同的特征系為，其復(fù)雜度系僅相等于一單一交織器(或解交織器)的復(fù)雜度，再者，其系具有相同的邏輯輸入/輸出行為，IDL1以及IDL2兩者系僅需要一單一端口的(single-ported)記憶區(qū)域RAM。
而為了幫助對(duì)于一渦輪譯碼器的了解，一渦輪編碼器TCOD的已知設(shè)計(jì)將首先進(jìn)行解釋，舉例而言，以第9圖做為參考。
在此，所舉例說(shuō)明之該渦輪編碼器TCOD系具有一渦輪交織器T_IL，二相同的、遞歸的、系統(tǒng)的回旋編碼器RSC1以及RSC2，二可選擇的定標(biāo)裝置(punoturing moans)PKT1以及PKT2，以及一多任務(wù)器MUXC，輸入信號(hào)系為待編碼的一位序列U，并且，其系，舉例而言，可以是一已數(shù)據(jù)源編碼的語(yǔ)音或視訊信號(hào)。
該渦輪編碼器TCOD系會(huì)藉由對(duì)該輸入序列U進(jìn)行多任務(wù)操作而產(chǎn)生一信號(hào)C1以及一信號(hào)C2的一數(shù)字輸出信號(hào)，其中，該信號(hào)C1系已藉由RSC1而加以編碼、并且藉由PKT1而加以定標(biāo)，以及該信號(hào)C2系已藉由T_IL而加以交織、藉由RSC2而加以編碼、并且藉由PKT2而加以定標(biāo)。
在該UMTS標(biāo)準(zhǔn)中，該區(qū)塊長(zhǎng)度K系為可變的，并且，系介于40至5114個(gè)位之間，在該標(biāo)準(zhǔn)中的每一個(gè)數(shù)據(jù)區(qū)決長(zhǎng)度K之一特殊交織規(guī)則系加以載明，并且，該渦輪交器T_IL系以此作為基礎(chǔ)而加以操作。
接著，該已錯(cuò)誤保護(hù)編碼之?dāng)?shù)據(jù)信號(hào)D系以一些合適的方式而加以調(diào)變至一載波(carrier)，并且，系經(jīng)由一傳輸頻道而進(jìn)行傳輸。
一已渦輪編碼之已接收信號(hào)在一接收器中的解，系將于接下來(lái)的內(nèi)容中以在第10圖中所圖例說(shuō)明之已知渦輪譯碼器TDEC做為參考而加以解釋。
該渦輪譯碼器TDEC系包括一第一以及一第二解多任務(wù)器DMUX1以及DMUX2，一第一以及一第二習(xí)知譯碼器DEC1以及DEC2、一渦輪交織器IL1、一第一以及一第二渦輪解交織器DIL1以及DIL2，以及決定邏輯(臨界值決定標(biāo)識(shí)(threshold value docision marker))TL。
在該接收器中，一解調(diào)變器(未顯示)系會(huì)產(chǎn)生一已等化的資料序列 ，其系為在該接收中重組之該已編碼數(shù)據(jù)序列D。
在第10圖所舉例說(shuō)明之用于操作該渦輪譯碼器TDEC的方法系將于接下來(lái)的內(nèi)容中簡(jiǎn)短地進(jìn)行解釋。
該第一解多任務(wù)器DMUX1系會(huì)將該已等化數(shù)據(jù)信號(hào) 分開(kāi)為該已等化系統(tǒng)數(shù)據(jù)信號(hào)(該輸入信號(hào)U之重組版本)以及一已等化冗余信號(hào) 而后者則再藉由(作為在該渦輪編碼器中TCOD所使用之該多任務(wù)以及定標(biāo)規(guī)則的一函數(shù)之)該第二解多任務(wù)器DMUX2而被分開(kāi)為該兩個(gè)已等化冗余信號(hào)組件 以及 (其系為該等冗余信號(hào)組件C1以及C2的重組版本)。
該兩個(gè)習(xí)知譯碼器DEC1以及DCE2，舉例而言，系可以為MAP符號(hào)評(píng)估器，該第一習(xí)知譯碼器DEC1系使用該等數(shù)據(jù)信號(hào)以及 與一回饋信號(hào)Z(所謂的外來(lái)信息)，以計(jì)算為L(zhǎng)LRs(log likelihood ratios，對(duì)數(shù)近似值比)形式的第一對(duì)數(shù)可靠度數(shù)據(jù)Λ1。
該第一可靠度數(shù)據(jù)Λ1，其系亦包括在該數(shù)據(jù)信號(hào)中的該系統(tǒng)數(shù)據(jù)，且系藉由該渦輪交織器IL1而進(jìn)行交織，并且，該已交織可靠度資料Λ1I系被供給至該第二習(xí)知譯碼器DEC2，操作該等渦輪交織器T_IL以及IL1的方法是相同的(，但是，T_IL系交織一比特流，而IL1則是交織具有大于1之字符長(zhǎng)度的一數(shù)據(jù)流)，該第二習(xí)知譯碼器DEC2系會(huì)使用該已交織可靠度數(shù)據(jù)Λ1I以及該已重組冗余信號(hào)組件數(shù)據(jù) 來(lái)計(jì)算一已交織回饋信號(hào)ZI以及已交織第二對(duì)數(shù)可靠度數(shù)據(jù)Λ2I，相同的，以LLRs的形式。
該已交織回饋信號(hào)ZI系藉由該第一渦輪解交織器DIL1而進(jìn)行解交織，并且，因而造成該回饋信號(hào)Z。
所舉例說(shuō)明的遞歸回路系會(huì)重復(fù)地通過(guò)，而每一個(gè)通過(guò)系皆是以來(lái)自相同數(shù)據(jù)區(qū)塊的數(shù)據(jù)作為基礎(chǔ)，兩個(gè)解 步驟系會(huì)(在DEC1以及DEC2中)于每一個(gè)通過(guò)中被實(shí)行，至于獲得自最終通過(guò)的該已交織第二可靠度數(shù)據(jù)Λ2I則是藉由該第二解交織器DIL2而進(jìn)行解交織，并且，系作為已解交織可靠度數(shù)據(jù)Λ2而通過(guò)到達(dá)該決定邏輯TL。
接著，該決定邏輯TL系會(huì)決定一二進(jìn)元數(shù)據(jù)信號(hào)E(U)，而其系為用于在該輸入信號(hào)U中之位的一序列的已評(píng)估數(shù)值。
而在一數(shù)據(jù)區(qū)塊的該渦輪譯碼、以及適當(dāng)順序之已評(píng)估數(shù)值E(U)的發(fā)射之后，系會(huì)進(jìn)行下一個(gè)數(shù)據(jù)區(qū)塊的渦輪譯碼。
正如可由，舉例而言，在第10圖中所示之該渦輪譯碼器TDEC而獲得證實(shí)一樣，渦輪解 系包括在每一個(gè)穿越該回路之通過(guò)中的一渦輪交織程序(IL1)以及一渦輪解交織程序(DIL1)，而在一渦輪譯碼器的該習(xí)知執(zhí)行中，兩個(gè)獨(dú)立電路(交織器以及解交織器)系為了此目的而加以使用，再者，兩個(gè)尺寸對(duì)應(yīng)于一數(shù)據(jù)區(qū)塊之尺寸的數(shù)據(jù)存儲(chǔ)器系加以使用，并且，同時(shí)亦需要產(chǎn)生器來(lái)產(chǎn)生該交織規(guī)則以及該逆轉(zhuǎn)的交織規(guī)則。
第11圖系顯示根據(jù)本發(fā)明之一渦輪譯碼器之一示范性實(shí)施例的架構(gòu)(在第10圖中，該輸入側(cè)之該信號(hào)分開(kāi)系藉由在第11圖中之該解多任務(wù)器DMUX1以及DMUX2而加以達(dá)成)。
該電路系包括一渦輪譯碼器核心TD_K，其系會(huì)實(shí)行習(xí)知的譯碼，并因此會(huì)實(shí)行在第10圖中該兩個(gè)電路方塊DEC1以及DCE2的工作，而該渦輪譯碼器核心TD_K系被連接至一第一控制單元CON1，并且，系使得數(shù)據(jù)可經(jīng)由一雙向數(shù)據(jù)鏈路11而相互交換(特別是該數(shù)據(jù)序列(、 ))，其中，該第一控制單元CON1系經(jīng)由一控制連接10，而實(shí)行該渦輪譯碼器核心TD_K的序列控制。
再者，該電路系包括一第二控制單元CON2、兩個(gè)多任務(wù)器MUX0以及MUX1、該組合式交織器以及解交織器IDL1、以及一緩沖儲(chǔ)存內(nèi)存B1。
該第一控制單元CON1系經(jīng)由一控制連接12而被連接至該第一多任務(wù)器MUX0的控制輸入端，該多任務(wù)器MUX0的該等輸入端系受到來(lái)自該渦輪譯碼器核心TD_K之兩個(gè)輸出端32以及33的回饋，其中，該第一輸出端32系會(huì)發(fā)射該第一(未交織)可靠度數(shù)據(jù)Λ1以及該(已交織)外來(lái)數(shù)據(jù)ZI，但由于Λ1以及ZI兩者總是會(huì)形成一接續(xù)譯碼程序的輸入數(shù)據(jù)，因此，其于接下來(lái)的內(nèi)容中，依照標(biāo)準(zhǔn)的術(shù)語(yǔ)，系皆被稱為(新的)先驗(yàn)信息(a priori information)，至于該第二輸出端33則系會(huì)發(fā)射該第二(已交織)可靠度數(shù)據(jù)Λ2I，此在接下來(lái)的內(nèi)容中，系被稱為(已交織)LLRs。
該第二控制單元CON2系會(huì)監(jiān)視以及控制該組合式交織器以及解交織器DIL1，該第二多任務(wù)器MUX1，以及該緩沖儲(chǔ)存內(nèi)存B1，所以，為了這個(gè)目的，其系經(jīng)由控制連接13(讀取一寫(xiě)入切換)以及14(模態(tài)信號(hào))而被連接至該組合式交織器以及解交織器DIL1的該等輸入端1以及5，再者，為了活化該緩沖儲(chǔ)存內(nèi)存B1，一信號(hào)en_B1系可以經(jīng)由一控制連接15而進(jìn)行施加，而同時(shí)，一控制連接16則是會(huì)通過(guò)而到達(dá)該第二多任務(wù)器MUX1的該控制輸入端。
在該第二控制單元CON2以及該組合式交織器以及解交織器DIL1之間來(lái)回的一數(shù)據(jù)鏈路17系饋送至該組合式交織器以及解交織器DIL1的該地址輸入2。
在該第二控制單元CON2以及該組合式交織器以及解交織器DIL1之間的雙向數(shù)據(jù)交換系經(jīng)由一數(shù)據(jù)鏈路18而成為可能，而該兩個(gè)控制單元CON1以及CON2則是經(jīng)由雙向數(shù)據(jù)鏈路19以及20而被連結(jié)至一總線結(jié)構(gòu)BU，接著，該總線結(jié)構(gòu)BU則系經(jīng)由具有一處理器(未顯示)的一雙向數(shù)據(jù)鏈路21而相互交換。
應(yīng)該要注意的是，該組合式交織器以及解交織器DIL1系亦可以在該輸入端3以及該寫(xiě)入數(shù)據(jù)輸入端WD之間具有一小型緩沖器PB(管線緩沖器，虛線所顯示者)，而其系會(huì)補(bǔ)償在管線處理期間的管線延遲，在此例子中，其尺寸系會(huì)對(duì)應(yīng)于管線級(jí)數(shù)的數(shù)值。
在第11圖中所舉例說(shuō)明之架構(gòu)系利用滑動(dòng)窗口技術(shù)而被用于交互式的渦輪解。該滑動(dòng)窗口技術(shù)就其本身而言系為已知，并且，舉例而言，系敘述于德國(guó)專利申請(qǐng)DE 100 01 856 A1以及文章“Savingmemory in turbo-decoders using the Max-Log-MAP algorithm”byF.Raouafi，et al.，IEE(Institution of Electrical Engineers)，pages 14/1-14/4之中。此兩份文件系于此文章中藉由在本應(yīng)用之揭示內(nèi)容中做為參考而被包含在內(nèi)。
該滑動(dòng)窗口技術(shù)系以下列作為基礎(chǔ)在該渦輪譯碼器核心TD_K中的該符號(hào)評(píng)估程序期間，一向前遞歸程序以及一項(xiàng)后遞歸程序系必須加以實(shí)行，以計(jì)算該先驗(yàn)信息以及該LLRs，并且，至少獲得自該向前遞歸程序的結(jié)果數(shù)據(jù)系必須進(jìn)行緩沖儲(chǔ)存內(nèi)存，以使得其可以于之后與獲得自該向后遞歸程序的結(jié)果數(shù)據(jù)進(jìn)行結(jié)合，進(jìn)而產(chǎn)生該先驗(yàn)信息(以及該LLRs)，但若是不使用該滑動(dòng)窗口技術(shù)的話，則兩個(gè)遞歸程序系皆必須于整個(gè)區(qū)塊長(zhǎng)度K期間加以執(zhí)行，結(jié)果是，對(duì)應(yīng)于K*Q的一內(nèi)存要求是有需要的，其中，Q系代表該待儲(chǔ)存數(shù)據(jù)的字符長(zhǎng)度。
該滑動(dòng)窗口技術(shù)系包括在一特殊窗口范圍內(nèi)，一個(gè)區(qū)段接著一個(gè)區(qū)段加以實(shí)行的遞歸執(zhí)行(recursion runs)，在此例子中，該窗口的位置系在整個(gè)區(qū)塊長(zhǎng)度K期間一階段一階段的進(jìn)行位移。
藉由該滑動(dòng)窗口技術(shù)，該緩沖儲(chǔ)存內(nèi)存B1的尺寸則僅需要為WS*Q，其中WS代表該向前以及向后遞歸處理之重迭區(qū)域的長(zhǎng)度(其通常系相等于該向前遞歸處理的長(zhǎng)度)，特別地是，在大數(shù)據(jù)區(qū)塊的例子中，WS系可以選擇為小于K數(shù)級(jí)的強(qiáng)度。
在第11圖中所舉例說(shuō)明之架構(gòu)的操作方法系將于接下來(lái)的內(nèi)容中加以解釋-首先該處理器(未顯示)系會(huì)經(jīng)由該總線結(jié)構(gòu)BU而將所有所需的參數(shù)以及數(shù)據(jù)傳送至該等控制單元CON1以及CON2，對(duì)該渦輪譯碼器核心TD_K而言，此系尤其包括該輸入數(shù)據(jù)、 該組合式交織器以及解交織器IDL1系必須能夠使用適合的信息，以實(shí)行為該區(qū)塊長(zhǎng)度K所設(shè)想之該交織以及解交織程序，而為了這個(gè)目的，其系可以在該處理器中計(jì)算該函數(shù)α(i)，并且將此傳送至該地址產(chǎn)生器AG(在此例子中，該地址產(chǎn)生器AG系為一表內(nèi)存的形式)，或者是，僅有讓該地址產(chǎn)生器AG作為基礎(chǔ)以在硬件中自動(dòng)計(jì)算該函數(shù)α(i)的參數(shù)被發(fā)送信號(hào)至該地址產(chǎn)生器AG。
-該渦輪譯碼器核心TD_K并不會(huì)等待該組合式交織器以及解交織器IDL1的起始，而是會(huì)立即開(kāi)始譯碼該輸入數(shù)據(jù)，因此，該渦輪譯碼器核心TD_K之第一計(jì)算執(zhí)行以及該組合式交織器以及解交織器IDL1之該起始系會(huì)在相同的時(shí)間舉行，不過(guò)，由于在該第一交互式回路(沒(méi)有信息為可利用)中，來(lái)自該第二多任務(wù)器MUX1、并經(jīng)由一輸入端而被供給至該渦輪譯碼器核心TD_K的該“舊的”先驗(yàn)信息(也就是說(shuō)，該外來(lái)信息Z，請(qǐng)參閱第10圖)系為常數(shù)，并且，也由于該渦輪譯碼器核心TD_K所產(chǎn)生之該新的先驗(yàn)信息系可以被直接寫(xiě)入用于該組合式交織器以及解交織器IDL1的該數(shù)據(jù)存儲(chǔ)器RAM之中，因此，此同時(shí)操作系為可能，再者，由于以該函數(shù)α(i)作為基礎(chǔ)的該地址計(jì)算系并不被要求要等待到達(dá)該單一端口數(shù)據(jù)存儲(chǔ)器RAM的該數(shù)據(jù)(請(qǐng)參閱第7圖)，所以后者系為可能。
應(yīng)該要注意的是，若是該交織器以及解交織器IDL2被用以取代該交織器以及解交織器IDL1時(shí)，則此優(yōu)勢(shì)即無(wú)法達(dá)成。
-結(jié)束該渦輪譯碼器核心TD_K的該第一計(jì)算執(zhí)行，并且，該組合式交織器以及解交織器IDL1之該起始系于一特殊時(shí)間完成。
--現(xiàn)在，該第二計(jì)算執(zhí)行系開(kāi)始(并且對(duì)應(yīng)至在第10圖中DEC2所達(dá)成之計(jì)算)。為了此目的，該渦輪譯碼器核心TD_K系經(jīng)由該組合式交織器以及解交織器IDL1之該輸入端4以及該第二多任務(wù)器MUX1來(lái)要求經(jīng)由該輸入端30而被供給至該渦輪譯碼器核心TD_K的已交織(舊的)先驗(yàn)信息(Λ1I)，(該組合式交織器以及解交織器IDL1系為了此目的而經(jīng)由該等信號(hào)現(xiàn)13以及14進(jìn)行驅(qū)動(dòng)，其中，rw＝1以及il/dil＝1，)現(xiàn)在，當(dāng)使用該滑動(dòng)窗口技術(shù)時(shí)，則新的已交織先驗(yàn)信息(此系為該已交織外來(lái)信息ZI)的該計(jì)算系以可被再細(xì)分為四階段的“規(guī)律”程序作為基礎(chǔ)而加以實(shí)行。
1.用于WS時(shí)間階段之該等向前矩陣系進(jìn)行計(jì)算，而為了完成此計(jì)算，該渦輪譯碼器核心TD_K系需要已交織先驗(yàn)信息的WS時(shí)間項(xiàng)目，其系藉由α(i)，i＝0，...，WS-1而被產(chǎn)生于該組合式交織器以及接交織器IDL1的該輸出端4，再者，為了更進(jìn)一步的使用，這些WS數(shù)值系會(huì)暫時(shí)地被儲(chǔ)存在該緩沖儲(chǔ)存內(nèi)存B1之中。
2.接著，用于X時(shí)間階段的該等向后矩陣亦進(jìn)行計(jì)算(X系取決于所特殊選擇的渦輪譯碼器演法)，為了這個(gè)目的，該渦輪譯碼器核心TD_K系需要X已交織先驗(yàn)信息項(xiàng)目，其乃是經(jīng)由該組合式交織器以及接交織器IDL1的該輸出端4且藉由α(i)，i＝X-1，...，WS-1，而進(jìn)行讀取，再者，藉由i＝WS-1，...，0之間同樣需要的該已交織先驗(yàn)信息則是獲得自該緩沖儲(chǔ)存內(nèi)存B1(，其中，該多任務(wù)器MUX1經(jīng)由該控制連接16的適當(dāng)切換系為了此目的而加以實(shí)行)。
3.然后，該新的先驗(yàn)信息系于該向前以及向后遞歸程序之重迭區(qū)段區(qū)域中“實(shí)時(shí)的(on-the-fly)”進(jìn)行計(jì)算，在此計(jì)算的過(guò)程中，該舊的先驗(yàn)信息系讀取自該緩沖儲(chǔ)存內(nèi)存B1，并且，該渦輪譯碼器核心TD_K則會(huì)(以一確定的處理等待時(shí)間而)產(chǎn)生新的已交織先驗(yàn)信息，由于對(duì)該數(shù)據(jù)存儲(chǔ)器RAM的該讀取存取系已經(jīng)在此時(shí)結(jié)束，所以，此新的已交織先驗(yàn)信息系可以在不需要任何經(jīng)由該組合式交織器以及解交織器IDL1之該輸入端3的緩沖儲(chǔ)存的情形下(也就是說(shuō)，“實(shí)時(shí)的(on-the-fly)”)，藉由α(i)，i＝19，...，0而直接被寫(xiě)入到該數(shù)據(jù)存儲(chǔ)器RAM之中。在這個(gè)時(shí)候，該驅(qū)動(dòng)系經(jīng)由該信號(hào)連接13而尋址該寫(xiě)入模態(tài)(rw＝0)，該解交織模態(tài)il/dil＝0則是經(jīng)由該信號(hào)連接14而加以選擇，并且，該解交織程序系同樣是“實(shí)時(shí)的(on-the-fly)”加以實(shí)行。
4.該滑動(dòng)窗口(也就是說(shuō)，該向前以及向后遞歸程序的間隔限制)系向右位移經(jīng)過(guò)WS時(shí)間階段，并且，該程序系自步驟1再次的開(kāi)始。該等步驟1-4系不斷繼續(xù)，直到到達(dá)該區(qū)塊末端為止，若該區(qū)塊長(zhǎng)度K并非窗口尺寸的倍數(shù)時(shí)，則該最終計(jì)算步驟系必須適當(dāng)?shù)丶右赃m應(yīng)。
該第一渦輪交互式回路(請(qǐng)參閱第10圖)系在實(shí)行完(對(duì)應(yīng)于剛剛敘述的步驟1-4)該第二計(jì)算執(zhí)行之后結(jié)束，該渦輪譯碼器算法的該第二渦輪交互式回路系伴隨著該渦輪譯碼器核心TD_K的第三計(jì)算執(zhí)行而開(kāi)始，此計(jì)算執(zhí)行系同樣的在上述的該四個(gè)步驟中加以實(shí)行，但是，現(xiàn)在卻是使用α(i)以用于尋址而非直接的使用i。
-如上述之該第二以及該第三計(jì)算執(zhí)行系接著進(jìn)行重復(fù)，直到達(dá)到一交互式限制(舉例而言，一預(yù)定數(shù)量的渦輪交互式回路)為止，在最后的渦輪交互式回路中的最后計(jì)算執(zhí)行期間，所讀取的是來(lái)自該渦輪交互式回路的該已交織LLRs，而不是該已交織先驗(yàn)信息(其系對(duì)應(yīng)于ZI)，而為了這個(gè)目的，該第一多任務(wù)器MUX1系經(jīng)由該控制連接12而進(jìn)行切換，該已交織LLRs系于該組合式交織器以及解交織器IDL1中的最后時(shí)間進(jìn)行解交織，并且，系經(jīng)由該等數(shù)據(jù)鏈路18，20以及總線結(jié)構(gòu)BU、且藉由該處理器(未顯示)而被讀取為(對(duì)應(yīng)至之Λ2之)已解交織可靠度信息。
第12圖系圖例說(shuō)明以一個(gè)例子作為基礎(chǔ)的該滑動(dòng)窗口技術(shù)。該圖例說(shuō)明系顯示對(duì)于該數(shù)據(jù)存儲(chǔ)器RAM(RAM RD)之讀取存取、該緩沖儲(chǔ)存內(nèi)存B1之內(nèi)容(B1)、經(jīng)由該渦輪譯碼器核心TD_K而對(duì)舊的先驗(yàn)信息的供給(aprilold)、來(lái)自該渦輪譯碼器核心TD_K之新的先驗(yàn)信息的輸出(aprilnew)、以及該讀取/寫(xiě)入信號(hào)(rw)。該例子系相關(guān)于WS＝20以及X＝40的情況。
在步驟S1中，該等時(shí)間階段1-19的該等向前矩陣系讀取自該數(shù)據(jù)存儲(chǔ)器RAM、儲(chǔ)存于1之中、以及于同時(shí)間進(jìn)入該渦輪譯碼器核心TD_K，在步驟S2(該等向后矩陣之計(jì)算)中，該等時(shí)間階段39-20之該先驗(yàn)信息系首先讀取自該數(shù)據(jù)存儲(chǔ)器RAM，并且，其作為數(shù)據(jù)aprilold而通過(guò)到達(dá)該渦輪譯碼器核心TD_K，接著，該等時(shí)間階段19-0的剩余先驗(yàn)信息則是讀取自該第一緩沖儲(chǔ)存內(nèi)存B1，并且，系同樣的作為數(shù)據(jù)aprilold而通過(guò)到達(dá)該渦輪譯碼器核心TD_K(S2.2)，在第三步驟S3中，該新的先驗(yàn)信息aprilnew系與該步驟S2.2同時(shí)而進(jìn)行計(jì)算，由于該已計(jì)算先驗(yàn)信息aprilnew系于同時(shí)間被寫(xiě)入至該數(shù)據(jù)存儲(chǔ)器RAM，因此，其系必須事先被切換至該讀取模態(tài)，正如由參考符號(hào)40所標(biāo)示者，而第四步驟S4則是包括該窗口W1滑動(dòng)至位置W2，在此之后，步驟S1-S4系加以重復(fù)。
回到第11圖，一個(gè)不同點(diǎn)是，除了該緩沖儲(chǔ)存內(nèi)存B1之外，系亦提供一另一緩沖儲(chǔ)存內(nèi)存B2，而對(duì)應(yīng)的數(shù)據(jù)連接以及另外需要的一另一多任務(wù)器MUX2，與活化信號(hào)en_B2則系藉由第11圖中之虛線而加以舉例說(shuō)明，在該多任務(wù)器MUX2之輸出側(cè)上可獲得之該先驗(yàn)信息系標(biāo)示為apri12old，并且，其系經(jīng)由一另一輸入端31而通道而到達(dá)該渦輪譯碼器核心TD_K。
第13圖系顯示對(duì)應(yīng)于第12圖之具有兩個(gè)緩沖儲(chǔ)存內(nèi)存B1以及B2之架構(gòu)的圖例說(shuō)明。在此例子中，該圖例說(shuō)明系額外地顯示該第二緩沖儲(chǔ)存內(nèi)存B2(B2)的該內(nèi)存內(nèi)容，以及來(lái)自該第二緩沖儲(chǔ)存內(nèi)存B2之舊的先驗(yàn)信息apri12old到達(dá)至該該渦輪譯碼器核心TD_K之供給，該第一緩沖儲(chǔ)存內(nèi)存1系首先在第一步驟S1中進(jìn)行充填，而在步驟S2.1中，該第二緩沖儲(chǔ)存內(nèi)存B2系以該等時(shí)間階段39-30的該先驗(yàn)信息而進(jìn)行填滿，至于步驟S2.2至S3則是相同于在第12圖中所舉例說(shuō)明之該等步驟S2.2至S3。
在步驟S4中，到達(dá)下一個(gè)滑動(dòng)窗口W2的轉(zhuǎn)移則會(huì)造成該等時(shí)間階段20-39之該先驗(yàn)信息系已經(jīng)于該第二緩沖儲(chǔ)存內(nèi)存B2中為可獲得，該步驟1系被省略，僅有該等步驟S2.1、S2.2、以及S2.3需要在該滑動(dòng)窗口W2中加以實(shí)行，同理，這些系同樣的使用于所有其它的滑動(dòng)窗口W3、W4....。
本發(fā)明的主要優(yōu)點(diǎn)系總結(jié)如下-所有該先驗(yàn)信息以及LLRs之交織以及解交織兩者系皆可以僅利用“實(shí)時(shí)的(on-the-fly)”一單一的單一埠數(shù)據(jù)存儲(chǔ)器RAM而加以實(shí)行。
-僅有該交織函數(shù)α(i)(或者，二者擇一地，該逆轉(zhuǎn)解交織函數(shù)α-1(i))必須加以執(zhí)行，而非兩個(gè)函數(shù)都要執(zhí)行，此則實(shí)際上節(jié)省了芯片上50％的內(nèi)存面積。
-當(dāng)該組合式交織器以及解交織器IDL1于執(zhí)行時(shí)，IDL1之起始系不需要額外的等待時(shí)間，因?yàn)樵摐u輪譯碼器核心TD_K即使在IDL1之該起始期間，亦可以開(kāi)始其工作。
-該組合式交織器以及解交織器IDL1之該執(zhí)行所產(chǎn)生的另一優(yōu)點(diǎn)是，該處理器系總是可以讀取未交織形式的LLRs，無(wú)關(guān)于該最后交互式步驟。
權(quán)利要求
1.一種利用實(shí)行一數(shù)據(jù)流之交織以及解交織而作為一已選擇模態(tài)之一函數(shù)的電路，其系包括-一數(shù)據(jù)存儲(chǔ)器(RAM)，其系用于暫時(shí)地儲(chǔ)存在該數(shù)據(jù)流中之?dāng)?shù)據(jù)；-一第一地址產(chǎn)生器，其系會(huì)產(chǎn)生用于尋址該數(shù)據(jù)存儲(chǔ)器(RAM)的一序列的接續(xù)地址；-一第二地址產(chǎn)生器(AG)，其系會(huì)產(chǎn)生代表用于尋址該數(shù)據(jù)存儲(chǔ)器(RAM)之交織規(guī)則(α(i))的一地址序列；以及-一第一邏輯裝置(XOR、MUX)，其系造成該數(shù)據(jù)存儲(chǔ)器在用于一讀取程序之交織模態(tài)中、以及在用于一寫(xiě)入程序之解交織模態(tài)中，藉由該第二地址產(chǎn)生器(AG)而進(jìn)行尋址，以及用于一寫(xiě)入程序之交織模態(tài)中、以及在用于一讀取程序之解交織模態(tài)中，藉由該第一地址產(chǎn)生器而進(jìn)行尋址。
2.一種利用實(shí)行一數(shù)據(jù)流之交織以及解交織而作為一已選擇模態(tài)之一函數(shù)的電路，其系包括-一數(shù)據(jù)存儲(chǔ)器(RAM)，其系用于暫時(shí)地儲(chǔ)存在該數(shù)據(jù)流中之?dāng)?shù)據(jù)；-一第一地址產(chǎn)生器，其系會(huì)產(chǎn)生用于尋址該數(shù)據(jù)存儲(chǔ)器的一序列的接續(xù)地址；-一第二地址產(chǎn)生器(AG’)，其系會(huì)產(chǎn)生代表用于該數(shù)據(jù)存儲(chǔ)器(RAM)之逆轉(zhuǎn)交織規(guī)則(α-1(i))的一地址序列；以及-一第二邏輯裝置(MUX、XOR)，其系造成該數(shù)據(jù)存儲(chǔ)器在用于一寫(xiě)入程序之交織模態(tài)中、以及在用于一讀取程序之解交織模態(tài)中，藉由該第二地址產(chǎn)生器(AG’)而進(jìn)行尋址，并且在用于一讀取程序之交織模態(tài)中、以及在用于一寫(xiě)入程序之解交織模態(tài)中，藉由該第一地址產(chǎn)生器而進(jìn)行尋址。
3.根據(jù)權(quán)利要求第1或第2項(xiàng)所述之電路，其特征在于，該邏輯裝置(MUX，XOR)系包括-一XOR閘極(XOR)，其輸入端系被連接至用于該數(shù)據(jù)存儲(chǔ)器(RAM)之寫(xiě)入/讀取信號(hào)，并且，系被連接至表示該模態(tài)的一模態(tài)信號(hào)；以及-一多任務(wù)器(MUX)，其控制輸入端系被連接至該XOR閘極(XOR)之輸出端，并且，其多任務(wù)器輸入端系被連接至該第一以及被連接至該第二地址產(chǎn)生器。
4.根據(jù)前述權(quán)利要求其中之一所述之電路，其特征在于，該數(shù)據(jù)存儲(chǔ)器系為一單一埠(single port)數(shù)據(jù)存儲(chǔ)器。
5.一種渦輪譯碼器，其系具有一頻道譯碼器(TD-K)以及根據(jù)前述權(quán)利要求其中之一所述之用于交織以及解交織一數(shù)據(jù)流的一電路(IDL1，IDL2)。
6.根據(jù)權(quán)利要求第5項(xiàng)所述之渦輪譯碼器，其特征系為，根據(jù)權(quán)利要求第1項(xiàng)所述之用于交織以及解交織一數(shù)據(jù)流的一電路(IDL1)。
7.根據(jù)權(quán)利要求第5或第6項(xiàng)所述之渦輪譯碼器，其特征在于，-該渦輪譯碼器系加以設(shè)計(jì)為以滑動(dòng)窗口技術(shù)(sliding windowtechnique)作為基礎(chǔ)而實(shí)行解，并且，作為可利用之可重新寫(xiě)入內(nèi)存區(qū)域，系包括-該共同數(shù)據(jù)存儲(chǔ)器(RAM)，其系位于該用于交織以及解交織之該電路(IDL1、IDL2)之中；以及-一緩沖儲(chǔ)存內(nèi)存(B1)，其系用于暫時(shí)儲(chǔ)存已經(jīng)自內(nèi)存尺寸匹配于滑動(dòng)窗口之長(zhǎng)度(WS)的該數(shù)據(jù)存儲(chǔ)器(RAM)中讀取出來(lái)的已交織或已解交織資料。
8.根據(jù)權(quán)利要求第5項(xiàng)所述之渦輪譯碼器，其特征在于，-該可利用之可重新寫(xiě)入內(nèi)存區(qū)域系更進(jìn)一步包括一另一緩沖儲(chǔ)存內(nèi)存(B2)，以用于暫時(shí)儲(chǔ)存已經(jīng)自內(nèi)存尺寸匹配于滑動(dòng)窗口之長(zhǎng)度(WS)的該數(shù)據(jù)存儲(chǔ)器(RAM)中讀取出來(lái)的已交織或已解交織資料。
9.一種利用代表一數(shù)據(jù)記體(RAM)之交織規(guī)則(α(i))的一地址序列而于一數(shù)據(jù)流上實(shí)行交織以及解交織程序的方法，其系包括下列步驟-一交織程序，其系藉由該數(shù)據(jù)流利用一接續(xù)地址而被寫(xiě)入該數(shù)據(jù)存儲(chǔ)器(RAM)之中、并且藉由代表該交織規(guī)則(α(i))之該地址序列進(jìn)行讀取而加以實(shí)行；以及-一解交織程序，其系藉由將一數(shù)據(jù)流利用代表該交織規(guī)則(α(i))之該地址序列而寫(xiě)入該相同之?dāng)?shù)據(jù)存儲(chǔ)器(RAM)之中、并且利用一接續(xù)地址對(duì)該數(shù)據(jù)存儲(chǔ)器(RAM)進(jìn)行讀取而加以實(shí)行。
10.一種利用代表一數(shù)據(jù)記體(RAM)之逆轉(zhuǎn)交織規(guī)則(α-1(i))的一地址序列而于一數(shù)據(jù)流上實(shí)行交織以及解交織程序的方法，其包括下列步驟-一交織程序，其系藉由該數(shù)據(jù)流利用代表該逆轉(zhuǎn)交織規(guī)則(α-1(i))之該地址序列而被寫(xiě)入于該數(shù)據(jù)存儲(chǔ)器(RAM)之中、并且利用一接續(xù)地址對(duì)該數(shù)據(jù)存儲(chǔ)器(RAM)進(jìn)行讀取而加以實(shí)行；以及-一解交織程序，其系藉由將一數(shù)據(jù)流利用一接續(xù)地址而寫(xiě)入該相同之?dāng)?shù)據(jù)存儲(chǔ)器(RAM)之中、并且利用代表該逆轉(zhuǎn)交織規(guī)則(α-1(i))之該地址序列對(duì)該數(shù)據(jù)存儲(chǔ)器(RAM)進(jìn)行讀取而加以實(shí)行。
11.一種利用一渦輪碼而對(duì)已頻道編碼之一數(shù)據(jù)流進(jìn)行渦輪編碼的方法，其系具有在一遞歸回路(recursion loop)中實(shí)行的下列步驟(a)一第一頻道譯碼程序，其系利用用于計(jì)算可靠度信息的外來(lái)信息而加以實(shí)行；(b)該可靠度信息系進(jìn)行交織，以計(jì)算已交織可靠度信息；(c)一第二頻道譯碼程序，其系利用該已交織可靠度信息而加以實(shí)行，以計(jì)算已交織外來(lái)信息；以及(d)該已交織外來(lái)信息系進(jìn)行解交織，以計(jì)算該外來(lái)信息，特征在于，該等交織以及解交織步驟(b)以及(c)系利用根據(jù)權(quán)利要求第8或第9項(xiàng)之方法而加以實(shí)行。
12.根據(jù)權(quán)利要求第11項(xiàng)所述之方法，其特征在于包括下列步驟-代表用于該數(shù)據(jù)存儲(chǔ)器(RAM)之該交織規(guī)則(α(i))的該地址序列系產(chǎn)生于該第一頻道譯碼程序期間；以及-該等交織以及解交織程序(步驟(b)以及(c))系利用根據(jù)權(quán)利要求第8項(xiàng)之方法而加以實(shí)行。
13.根據(jù)權(quán)利要求第9至第12項(xiàng)其中之一所述之方法，其特征在于，-該渦輪譯碼程序系利用滑動(dòng)窗口技術(shù)(sliding windowtechnique)而加以實(shí)行。
全文摘要
一組合式交織器以及解交織器電路(IDL1)，系具有一第一數(shù)據(jù)存儲(chǔ)器(RAM)，以用于暫時(shí)地儲(chǔ)存待交織以及解交織的數(shù)據(jù)，一第一地址產(chǎn)生器系會(huì)產(chǎn)生一序列的接續(xù)地址，以及一第二地址產(chǎn)生器(AG)則會(huì)產(chǎn)生代表交織規(guī)則(α(i))的一地址序列，一第一邏輯裝置(XOR、MUX)則會(huì)造成該數(shù)據(jù)存儲(chǔ)器在用于一讀取程序之交織模態(tài)中、以及在用于一寫(xiě)入程序之解交織模態(tài)中，藉由該第二地址產(chǎn)生器(AG)而進(jìn)行尋址。
文檔編號(hào)H03M13/27GK1633750SQ03804063
公開(kāi)日2005年6月29日 申請(qǐng)日期2003年1月20日 優(yōu)先權(quán)日2002年2月18日
發(fā)明者J·伯克曼恩, T·赫恩德 申請(qǐng)人:因芬尼昂技術(shù)股份公司