專利名稱：電流開(kāi)關(guān)電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明一般涉及采用反相器的電流開(kāi)關(guān)電路，該反相器由形成Si-CMOS的p溝道MOS晶體管和n溝道MOS晶體管，或，Si-BJT(bipolarjunction transistor雙極結(jié)型晶體管)中使用的pnp雙極型晶體管和npn雙極型晶體管構(gòu)成，例如，CML(current mode logic電流型邏輯)模式的選擇電路中使用的進(jìn)行輸出數(shù)據(jù)切換的電流開(kāi)關(guān)電路，具體地說(shuō)，涉及即使是使用的電源電壓比構(gòu)成晶體管的擊穿電壓大時(shí)，也可以確保向各晶體管施加的電壓在擊穿電壓以下的電流開(kāi)關(guān)電路。
由晶體管的微細(xì)化引起的高速化伴隨著元件擊穿電壓的下降。迄今為止，為了確保電路的可靠性，通常通過(guò)調(diào)節(jié)器等將電路的電源電壓從各個(gè)系統(tǒng)規(guī)定的電源電壓降到元件擊穿電壓以下。但是，象差動(dòng)電路一樣，開(kāi)關(guān)晶體管和電流源晶體管形成縱向?qū)臃e結(jié)構(gòu)的電路中，要求接近擊穿電壓的輸出振幅時(shí)，電路的電源電壓不得不設(shè)定為比元件擊穿電壓高。
這種狀況下，組合使用差動(dòng)電路和電流開(kāi)關(guān)電路時(shí)，響應(yīng)反相器的輸入信號(hào)，確實(shí)會(huì)向p溝道MOS晶體管(以下稱為「PMOS晶體管」)或pnp雙極型晶體管，以及n溝道MOS晶體管(以下稱為「nMOS晶體管」)或npn雙極型晶體管的其中之一施加擊穿電壓以上的電壓，結(jié)果導(dǎo)致元件毀壞的問(wèn)題。
采用CMOS的傳統(tǒng)電流開(kāi)關(guān)電路的構(gòu)成的示例如

圖17所示。圖17的傳統(tǒng)的電流開(kāi)關(guān)電路包括具有正電壓Vdd的正電源1，具有負(fù)電壓Vss的負(fù)電源2，信號(hào)輸入端子IN，信號(hào)輸出端子OUT1和OUT2，向信號(hào)輸出端子OUT1供給輸出電流的nMOS晶體管Q1、Q2及Q10，具有電阻R1、決定流過(guò)nMOS晶體管Q2的漏極電流的電阻元件11。傳統(tǒng)的電流開(kāi)關(guān)電路還包括構(gòu)成CMOS反相器的pMOS晶體管Q3和nMOS晶體管Q4，向信號(hào)輸出端子OUT2供給輸出電流的nMOS晶體管Q5及Q13，具有電阻R2、決定流過(guò)nMOS晶體管Q5的漏極電流的電阻元件12。
圖17的傳統(tǒng)的電流開(kāi)關(guān)電路中，例如，假如正電源1接地，另一方面，對(duì)于晶體管Q1～Q5的閾值電壓Vth(例如，Vth＞0)，向負(fù)電源2供給滿足(|Vss|＞2×Vth)關(guān)系的負(fù)電壓Vss。首先，例如，考慮信號(hào)輸入端子IN通過(guò)接受正電壓Vdd而成為H電平的情況。此時(shí)，由于晶體管Q1和Q2的柵極·源極間電壓Vgs1和Vgs2比閾值電壓Vth大，因而晶體管Q1和Q2變成導(dǎo)通，都流過(guò)漏極電流Id2。漏極電流Id2由電阻元件11的電阻R1和電阻元件11的兩端的電壓決定。
響應(yīng)漏極電流Id2而發(fā)生的晶體管Q2的柵極電壓Vg2(≠Vss)施加到晶體管Q10的柵極端子，響應(yīng)柵極·源極間電壓，流過(guò)漏極電流Id10。晶體管Q10的漏極電壓若偏置于飽和區(qū)，則漏極電流Id10可以由晶體管Q2的柵極寬Wq2對(duì)晶體管Q10的柵極寬Wq10之比(Wq2/Wq10)大致決定，獲得(Id10＝Id2×(Wq10/Wq2))的關(guān)系。漏極電流Id10流入電流輸出端子OUT1。
信號(hào)輸入端子IN還與構(gòu)成CMOS反相器的pMOS晶體管Q3和nMOS晶體管Q4的柵極端子連接。由于信號(hào)輸入端子IN具有正電壓Vdd，因而pMOS晶體管Q3的柵極·源極間電壓Vgs3比閾值電壓Vth小，從而，pMOS晶體管Q3變成截止，另一方面，由于nMOS晶體管Q4的柵極·源極間電壓Vgs4比閾值電壓Vth大，因而nMOS晶體管Q4變成導(dǎo)通，漏極電壓下降到Vss。
這樣，由于CMOS反相器的輸出，即，pMOS晶體管Q3的漏極端子和nMpS晶體管Q4的漏極端子的結(jié)點(diǎn)具有電壓Vss，因而電阻元件12和晶體管Q5沒(méi)有電流流過(guò)，從而，晶體管Q5的柵極電壓Vg5也具有電壓Vss。由于該晶體管Q5的柵極電壓Vg5(＝Vss)施加到晶體管Q13的柵極電壓，晶體管Q13的柵極·源極間電壓Vg13變成比閾值電壓Vth小，因而晶體管Q13中沒(méi)有漏極電流流過(guò)。從而，電流輸出端子OUT2沒(méi)有電流流出。
接著，例如，考慮信號(hào)輸入端子IN通過(guò)接受負(fù)電壓Vss而為L(zhǎng)電平的情況。此時(shí)，由于晶體管Q1及Q2和電阻元件11中沒(méi)有電流流過(guò)，因而輸出端子OUT1沒(méi)有電流流出。由于信號(hào)輸入端子IN具有負(fù)電壓Vss，因而pMOS晶體管Q3的柵極·源極間電壓Vgs3變成比閾值電壓Vth大，從而pMOS晶體管Q3導(dǎo)通，另一方面，由于nMOS晶體管Q4的柵極·源極間電壓Vgs4變成比閾值電壓Vth小，因而nMOS晶體管Q4變成截止，漏極電壓上升到Vdd。從而，CMOS反相器的輸出具有正電壓Vdd。
這樣，在電阻元件12的兩端施加電壓，漏極電流Id5流過(guò)晶體管Q5。漏極電流Id5由電阻元件12的電阻R2和電阻元件12的兩端的電壓決定。響應(yīng)漏極電流Id5而發(fā)生的晶體管Q5的柵極電壓Vg5供給晶體管Q13的柵極端子，響應(yīng)晶體管Q13的柵極·源極間電壓Vgs13(＝Vg5-Vss)發(fā)生的漏極電流Id13從輸出端子OUT2流入。
通過(guò)設(shè)定電阻元件11的電阻R1和電阻元件12的電阻R2滿足(Id2＝Id5)的關(guān)系，根據(jù)輸入信號(hào)，無(wú)論將電流輸出端子切換成OUT1和OUT2的任何一個(gè)，也可以將流入選擇的輸出端子的電流切換成大致相等的量。這樣，電流開(kāi)關(guān)電路通過(guò)將輸入電壓設(shè)定成H電平或L電平，由于可以切換電流使之流過(guò)晶體管Q2和Q5之一，因而可以切換輸出端子OUT1和OUT2的輸出電流。
圖18是表示采用圖17的傳統(tǒng)電流開(kāi)關(guān)電路的選擇電路的一例。圖18的傳統(tǒng)的選擇電路具有nMOS晶體管Q8和Q9，它們的源極端子彼此連接以構(gòu)成差動(dòng)對(duì)。nMOS晶體管Q10的漏極端子與nMOS晶體管Q8和Q9的差動(dòng)對(duì)的源極端子的結(jié)點(diǎn)連接，作為根據(jù)輸入nMOS晶體管Q10的柵極端子的施加電壓來(lái)確定流過(guò)差動(dòng)對(duì)的電流的電流源用nMOS晶體管。nMOS晶體管Q10的柵極電壓由nMOS晶體管Q2的柵極端子供給。
傳統(tǒng)的選擇電路還具有nMOS晶體管Q11和Q12，它們的源極端子彼此連接以構(gòu)成差動(dòng)對(duì)。nMOS晶體管Q13的漏極端子與nMOS晶體管Q11和Q12的差動(dòng)對(duì)的源極端子的結(jié)點(diǎn)連接，作為根據(jù)輸入nMOS晶體管Q13的柵極端子的施加電壓來(lái)確定流過(guò)差動(dòng)對(duì)的電流的電流源用nMOS晶體管。nMOS晶體管Q13的柵極電壓由nMOS晶體管Q5的柵極端子供給。傳統(tǒng)的選擇電路還具有負(fù)載電阻值為R8、在晶體管Q8和Q11的漏極端子和正電源1之間連接的電阻元件18，以及負(fù)載電阻值為R9、在晶體管Q9和Q12的漏極端子和正電源1之間連接的電阻元件19。
另外，傳統(tǒng)的選擇電路還具有選擇電路的數(shù)據(jù)輸入端子DA1，與數(shù)據(jù)輸入端子DA1互補(bǔ)的數(shù)據(jù)輸入端子DA2，另一個(gè)數(shù)據(jù)輸入端子DA3，與數(shù)據(jù)輸入端子DA3互補(bǔ)的數(shù)據(jù)輸入端子DA4，選擇電路的信號(hào)輸出端子O1，與信號(hào)輸出端子O1互補(bǔ)的信號(hào)輸出端子O2。
信號(hào)輸入端子IN接受例如正電壓Vdd而成為H電平時(shí)，晶體管Q2的柵極電壓Vg2(≠Vss)施加到晶體管Q10的柵極端子，響應(yīng)柵極·源極間電壓而流過(guò)漏極電流Id10。若晶體管Q10的漏極電壓偏置到飽和區(qū)，則漏極電流Id10可由晶體管Q2的柵極寬Wq2與晶體管Q10的柵極寬Wq10之比(Wq2/Wq10)大致確定，獲得(Id10＝Id2×(Wq10/Wq2))的關(guān)系。
根據(jù)輸入數(shù)據(jù)輸入端子DA1和DA2的彼此互補(bǔ)的信號(hào)電壓，漏極電流Id10被切換成流過(guò)晶體管Q8和Q9其中之一，通過(guò)流過(guò)與漏極端子連接的電阻元件18或19，向輸出端子O1或O2輸出電壓信號(hào)(輸出電壓＝負(fù)載電阻R8或R9×Id10)。另一方面，由于晶體管Q5的柵極電壓Vg5(＝Vss)施加到晶體管Q13的柵極，因而晶體管Q13的柵極·源極間電壓Vg13變成比閾值電壓Vth小，從而晶體管Q13中沒(méi)有漏極電流流過(guò)。從而，數(shù)據(jù)輸入端子DA3和DA4中無(wú)論輸入任何信號(hào)，都沒(méi)有電流經(jīng)由晶體管Q11和Q12流過(guò)電阻元件18和19，輸入數(shù)據(jù)輸入端子DA3和DA4的輸入信號(hào)不會(huì)對(duì)從信號(hào)輸出端子O1和O2取出的信號(hào)有任何的影響。
相反，信號(hào)輸入端子IN通過(guò)接受例如負(fù)電壓Vss而為L(zhǎng)電平時(shí)，晶體管Q10的柵極電壓變成Vss，晶體管Q13的柵極電壓變成Vg3(≠Vss)，使得電流流過(guò)晶體管Q13一側(cè)，因而，從信號(hào)輸出端子O1和O2取出的信號(hào)僅僅取決于輸入數(shù)據(jù)輸入端子DA3和DA4的輸入信號(hào)，而不會(huì)受到輸入數(shù)據(jù)輸入端子DA1和DA2的輸入信號(hào)的任何影響。這樣，圖18的選擇電路通過(guò)將輸入電流開(kāi)關(guān)電路的輸入電壓設(shè)定成H電平或L電平，可以切換電流流過(guò)晶體管Q10和Q13其中之一，可選擇使用數(shù)據(jù)輸入端子DA1和DA2的輸入信號(hào)或使用數(shù)據(jù)輸入端子DA3和DA4的輸入信號(hào)。
考慮圖18所示選擇電路的可靠性時(shí)，電源電壓(＝Vdd-Vss)通常設(shè)定為元件擊穿電壓以下。這里，漏極·源極間擊穿電壓BVds與柵極·漏極間擊穿電壓BVgd和柵極·源極間擊穿電壓BVgs大致相等。例如，MOS晶體管的柵極長(zhǎng)為2.5μm時(shí)，元件擊穿電壓為2.5V，電源電壓設(shè)定在2.5V以下，MOS晶體管的柵極長(zhǎng)為1.8μm時(shí)，元件擊穿電壓為1.8V，電源電壓設(shè)定在1.8V以下。
至此，為了改善電路的高速響應(yīng)特性，雖然通過(guò)精密化改進(jìn)了元件的高速響應(yīng)，但是同時(shí)犧牲了元件擊穿電壓。另一方面，電路的輸出振幅與元件擊穿電壓無(wú)關(guān)，要求有一定的電平。近來(lái)，隨著元件的更高速響應(yīng)化的要求，不得不將元件擊穿電壓降低到與電路所要求的輸出振幅同等的電平。
如果要從圖18的選擇電路中信號(hào)輸出端子O1和O2獲得可與元件擊穿電壓匹敵的盡可能大的輸出振幅，則晶體管Q8、Q9、Q11和Q12漏極·源極間必須施加與元件擊穿電壓同等程度的偏置電壓。此時(shí)，電源電壓(＝Vdd-Vss)必須設(shè)定成元件擊穿電壓與晶體管Q10和Q13的漏極·源極間電壓(工作于飽和區(qū)所必要的電壓)之和。
此時(shí)，電流開(kāi)關(guān)電路內(nèi)的CMOS反相器的pMOS晶體管Q3和nMOS晶體管Q4的元件擊穿電壓會(huì)產(chǎn)生問(wèn)題。信號(hào)輸入端子IN通過(guò)接受例如正電壓Vdd而為H電平時(shí)，由于晶體管Q3和Q4的漏極電壓變成Vss，晶體管Q3的漏極·源極間及柵極·漏極間和晶體管Q4的柵極·源極間及柵極·漏極間施加了元件擊穿電壓以上的偏置電壓，導(dǎo)致元件的破壞。
信號(hào)輸入端子IN接受例如負(fù)電壓Vss而成為L(zhǎng)電平時(shí)，由于晶體管Q3和Q4的漏極電壓變成Vdd，因而晶體管Q3的柵極·源極間及柵極·漏極間和晶體管Q4的漏極·源極間及柵極·漏極間施加了元件擊穿電壓以上的偏置電壓，因而仍然會(huì)導(dǎo)致元件的破壞。
本發(fā)明是為了解決傳統(tǒng)技術(shù)的上述問(wèn)題點(diǎn)而提出的，其目的在于提供即使使用比各元件的擊穿電壓大的電源電壓，也可以保證各元件的施加電壓在擊穿電壓以下的電流開(kāi)關(guān)電路。
響應(yīng)輸入信號(hào)，上述互補(bǔ)型電路將上述電流鏡像電路切換成第1狀態(tài)或第2狀態(tài)，第1狀態(tài)是指通過(guò)傳送第1電流鏡像電流，令上述電流鏡像電路的一方有效，同時(shí)令上述電流鏡像電路的另一方無(wú)效的狀態(tài)；第2狀態(tài)是指令上述電流鏡像電路的上述一方無(wú)效，同時(shí)通過(guò)傳送第2電流鏡像電流，令上述電流鏡像電路的上述另一方有效的狀態(tài)，上述第1電流鏡像電流和上述第2電流鏡像電流中至少一個(gè)作為上述電平移動(dòng)電流流過(guò)上述電平移動(dòng)電路。
本發(fā)明的第二方面的電流開(kāi)關(guān)電路將上述電平移動(dòng)電路連接于上述第1電源和上述互補(bǔ)型電路之間，同時(shí)上述第1電流鏡像電流和上述第2電流鏡像電流分別作為第1電平移動(dòng)電流和第2電平移動(dòng)電流流過(guò)上述電平移動(dòng)電路。
本發(fā)明的第三方面的電流開(kāi)關(guān)電路將上述電平移動(dòng)電路連接于上述第1電源和上述互補(bǔ)型電路之間，同時(shí)上述第1電流鏡像電流和上述第2電流鏡像電流的一方作為第1電平移動(dòng)電流和第2電平移動(dòng)電流的一方流過(guò)上述電平移動(dòng)電路，還設(shè)置了傳送上述第1電平移動(dòng)電流和上述第2電平移動(dòng)電流的另一方的電流通路。
本發(fā)明的第四方面的電流開(kāi)關(guān)電路將上述電平移動(dòng)電路連接于上述第2電源和上述互補(bǔ)型電路之間，同時(shí)上述第1電流鏡像電流和上述第2電流鏡像電流分別作為第1電平移動(dòng)電流和第2電平移動(dòng)電流流過(guò)上述電平移動(dòng)電路，在接受上述輸入信號(hào)的輸入端子的附近還設(shè)置了確保規(guī)定的偏置的偏置電路。
本發(fā)明的第五方面的電流開(kāi)關(guān)電路，由CMOS反相器形成上述互補(bǔ)型電路。
圖1是本發(fā)明的實(shí)施例1的電流開(kāi)關(guān)電路的電路圖。
圖2是本發(fā)明的實(shí)施例2的電流開(kāi)關(guān)電路的電路圖。
圖3是本發(fā)明的實(shí)施例3的電流開(kāi)關(guān)電路的電路圖。
圖4是本發(fā)明的實(shí)施例4的電流開(kāi)關(guān)電路的電路圖。
圖5是本發(fā)明的實(shí)施例5的電流開(kāi)關(guān)電路的電路圖。
圖6是本發(fā)明的實(shí)施例6的電流開(kāi)關(guān)電路的電路圖。
圖7是本發(fā)明的實(shí)施例7的電流開(kāi)關(guān)電路的電路圖。
圖8是本發(fā)明的實(shí)施例8的電流開(kāi)關(guān)電路的電路圖。
圖9是本發(fā)明的實(shí)施例9的電流開(kāi)關(guān)電路的電路圖。
圖10是本發(fā)明的實(shí)施例10的電流開(kāi)關(guān)電路的電路圖。
圖12是本發(fā)明的實(shí)施例12的電流開(kāi)關(guān)電路的電路圖。
圖13是本發(fā)明的實(shí)施例13的電流開(kāi)關(guān)電路的電路圖。
圖14是本發(fā)明的實(shí)施例14的電流開(kāi)關(guān)電路的電路圖。
圖15是本發(fā)明的實(shí)施例15的電流開(kāi)關(guān)電路的電路圖。
圖16是本發(fā)明的實(shí)施例16的電流開(kāi)關(guān)電路的電路圖。
圖17是傳統(tǒng)的電流開(kāi)關(guān)電路的電路圖。
圖18是應(yīng)用圖17的傳統(tǒng)的電流開(kāi)關(guān)電路的選擇電路的電路圖。
符號(hào)說(shuō)明1正電源，2負(fù)電源，11電阻元件，12電阻元件，13電阻元件，14電阻元件，15電阻元件，16電阻元件，17電阻元件，20CMOS反相器，21二極管，30互補(bǔ)型電路，31nMOS晶體管，51npn雙極型晶體管。
實(shí)施例1圖1表示本發(fā)明的實(shí)施例1的電流開(kāi)關(guān)電路。該電流開(kāi)關(guān)電路與圖17的傳統(tǒng)的電流開(kāi)關(guān)電路一樣，包括具有正電壓Vdd的正電源1，具有負(fù)電壓Vss的負(fù)電源2，信號(hào)輸入端子IN，信號(hào)輸出端子OUT1和OUT2，將輸出電流供給信號(hào)輸出端子OUT1的nMOS晶體管Q1、Q2和Q10，具有電阻R1、決定流過(guò)nMOS晶體管Q2的第1電流(漏極電流)I1的電阻元件11，構(gòu)成CMOS反相器20的pMOS晶體管Q3和nMOS晶體管Q4，將輸出電流供給信號(hào)輸出端子OUT2的nMOS晶體管Q5及Q13，具有電阻R2、決定流過(guò)nMOS晶體管Q5的第2電流(漏極電流)I2的電阻元件12。
電流開(kāi)關(guān)電路還包括具有電阻R3、連接于正電源1和pMOS晶體管Q3之間的電阻元件13。電阻元件13作為向CMOS反相器20施加規(guī)定的電壓降的電平移動(dòng)電路工作，使施加于CMOS反相器20的電壓在擊穿電壓以下。
該電流開(kāi)關(guān)電路中，具有電阻元件11和nMOS晶體管Q2及Q10的第1電流鏡像電路和具有電阻元件12和nMOS晶體管Q5及Q13的第2電流鏡像電路形成一對(duì)電流鏡像電路。
作為互補(bǔ)型電路工作的CMOS反相器20響應(yīng)信號(hào)輸入端子IN的輸入信號(hào)，將電流鏡像電路切換成第1狀態(tài)或第2狀態(tài)，第1狀態(tài)是指通過(guò)傳送第1電流I1，令第1電流鏡像電路有效，同時(shí)令第2電流鏡像電路無(wú)效的狀態(tài)；第2狀態(tài)是指通過(guò)傳送第2電流I2，令第1電流鏡像電路無(wú)效，同時(shí)令第2電流鏡像電路有效的狀態(tài)。另外，流過(guò)第1電流鏡像電路的第1電流I1和流過(guò)第2電流鏡像電路的第2電流I2分別作為第1電平移動(dòng)電流和第2電平移動(dòng)電流，流過(guò)電阻R3。
電流開(kāi)關(guān)電路中，例如，假定正電源1接地，另一方面，向負(fù)電源2供給負(fù)電壓Vss，其對(duì)于晶體管Q1～Q5的閾值電壓Vth(例如，Vth＞0)滿足(|Vss|＞2×Vth)的關(guān)系。信號(hào)輸入端子IN通過(guò)接受例如正電壓Vdd而為H電平時(shí)，由于電流鏡像電路設(shè)定成上述第1狀態(tài)，晶體管Q1和Q2的各個(gè)柵極·源極間電壓Vgs1和Vgs2變成比晶體管Q1～Q5的閾值電壓Vth大，因而晶體管Q1和Q2導(dǎo)通。結(jié)果，第1電流I1流過(guò)晶體管Q1和Q2。
由于第1電流I1經(jīng)由電阻元件13流過(guò)晶體管Q1和Q2，來(lái)自晶體管Q1的漏極電壓的正電源1的正電壓Vdd的電壓降等于第1電流I1和電阻R3的積。另一方面，CMOS反相器20的輸出電壓是負(fù)電壓Vss，因而晶體管Q5變成截止，從而，第2電流I2不流過(guò)晶體管Q5。
相反，信號(hào)輸入端子IN通過(guò)接受例如負(fù)電壓Vss而為L(zhǎng)電平時(shí)，由于電流鏡像電路設(shè)定成上述第2狀態(tài)，晶體管Q2變成截止，因而第1電流I1不流過(guò)晶體管Q2。另一方面，由于CMOS反相器20的輸出電壓上升到正電壓Vdd，晶體管Q5變成導(dǎo)通，因而第2電流I2流過(guò)晶體管Q5。若設(shè)定電阻R1和R2使第1電流I1和第2電流I2相等，則電阻元件13的電平移動(dòng)量可保持一定，與信號(hào)輸入端子IN的輸入信號(hào)無(wú)關(guān)。
另外，若選擇電阻R3，使得電源電壓(＝Vdd-Vss)減去電阻13的電平移動(dòng)量(第1電流I1和電阻R3的積或第2電流I2和電阻R3的積)后的差在元件擊穿電壓，即晶體管Q3和Q4的漏極·源極間擊穿電壓BVds和晶體管Q1的柵極·漏極間擊穿電壓BVgd以下，且第1電流I1和電阻R3的積或第2電流I2和電阻R3的積在元件擊穿電壓，即晶體管Q1、Q3和Q4的柵極·漏極間擊穿電壓BVgd以下，則晶體管Q1、Q3和Q4總是在元件擊穿電壓以下的偏置狀態(tài)下動(dòng)作。結(jié)果，不會(huì)破壞晶體管Q1、Q3和Q4，最大可使用相當(dāng)于元件擊穿電壓的2倍的電源電壓。
該實(shí)施例中，即使使用晶體管Q1、Q3和Q4的擊穿電壓以上的電源電壓，晶體管Q1、Q3和Q4也可保證總是在擊穿電壓以下的偏置狀態(tài)下動(dòng)作。
實(shí)施例2圖2表示本發(fā)明的實(shí)施例2的電流開(kāi)關(guān)電路。實(shí)施例1的電流開(kāi)關(guān)電路中，信號(hào)輸入端子IN為H電平時(shí)，電阻元件11的兩端的電壓變成小于元件擊穿電壓減去閾值電壓Vth的2倍后的差。元件擊穿電壓若小，則電阻元件11的兩端的電位差接近零，用電阻元件R1決定第1電流I1變得很困難。
因而，該實(shí)施例中，取代nMOS晶體管Q1，在信號(hào)輸入端子IN和電阻元件11之間插入具有電阻R4的電阻元件14。通過(guò)將晶體管Q1置換成電阻元件14，由于第1電流鏡像電路從電阻元件R3分離，流過(guò)導(dǎo)通狀態(tài)的晶體管Q2的電流Id2不同于流過(guò)電阻元件13的第1電流I1。從而，電流Id2對(duì)電阻元件13中的電壓降沒(méi)有貢獻(xiàn)。因而，為了傳送第1電流I1，設(shè)置了由具有電阻R5的電阻元件15和nMOS晶體管Q6組成的電流通路。電流開(kāi)關(guān)電路的其他構(gòu)成與圖10電流開(kāi)關(guān)電路一樣。
從而，信號(hào)輸入端子IN通過(guò)接受例如正電壓Vdd而為H電平時(shí)，流過(guò)晶體管Q2的電流Id2由電阻R1和R4的串聯(lián)電阻和該串聯(lián)電阻的兩端的電壓決定，與實(shí)施例1相比，由于該串聯(lián)電阻的兩端電壓變大了一個(gè)閾值電壓左右，因而設(shè)定流過(guò)晶體管Q2的電流Id2變得容易。
信號(hào)輸入端子IN通過(guò)接受例如正電壓Vdd而為H電平時(shí)，由于晶體管Q6的柵極端子與電阻元件11和電阻元件14的結(jié)點(diǎn)連接，晶體管Q6的柵極·源極間電壓變成閾值電壓以上，因而第1電流I1流過(guò)晶體管Q6。相反，信號(hào)輸入端子IN通過(guò)接受例如負(fù)電壓Vss而為L(zhǎng)電平時(shí)，晶體管Q2和Q6變成截止，晶體管Q5變成導(dǎo)通，因而與實(shí)施例1一樣，第2電流I2流過(guò)晶體管Q5。
通過(guò)優(yōu)化電阻R5，可以設(shè)定第1電流I1和第2電流I2相等。電阻元件14具有保證CMOS反相器20的輸入，即晶體管Q3和Q4的柵極端子的電壓不上升到Vdd的功能。
該實(shí)施例中，若設(shè)定電阻元件14的電壓降和電阻元件13的電壓降相等，使得實(shí)施例1所述的第1電流I1和電阻R3的積或第2電流I2和電阻R3的積在元件擊穿電壓以下，則可以無(wú)視選擇電阻R3的制約條件。
這樣，該實(shí)施例中，與實(shí)施例1比較，設(shè)定流過(guò)晶體管Q2的電流Id2變得容易，同時(shí)，即使是使用晶體管Q3和Q4的擊穿電壓以上的任何電源電壓，也不會(huì)破壞晶體管Q3和Q4。
另外，該實(shí)施例中，即使使用晶體管Q3和Q4的擊穿電壓以上的電源電壓，晶體管Q3和Q4也可保證總是在擊穿電壓以下的偏置狀態(tài)下動(dòng)作。
而且，該實(shí)施例中，與信號(hào)輸入端子IN的輸入信號(hào)無(wú)關(guān)，可以用電阻元件13獲得期望的電壓降。
實(shí)施例3圖3表示本發(fā)明的實(shí)施例3的電流開(kāi)關(guān)電路。該電流開(kāi)關(guān)電路中，電阻元件13插入負(fù)電源2和晶體管Q4之間。具有電阻R6的電阻元件16和具有電阻R7的電阻元件17的串聯(lián)電路作為保證晶體管Q10柵極電壓的偏置電路工作，使得晶體管Q10柵極·漏極間電壓Vgd1與信號(hào)輸入端子IN的輸入信號(hào)無(wú)關(guān)，變成在元件擊穿電壓以下。未設(shè)置該偏置電路時(shí)，若晶體管Q1的柵極端子設(shè)定為Vss，則晶體管Q1的柵極·漏極間電壓Vgd1當(dāng)然會(huì)變成晶體管Q1的擊穿電壓BVgd以上，破壞晶體管Q1。
電流開(kāi)關(guān)電路的其他構(gòu)成與圖1的電流開(kāi)關(guān)電路一樣。電阻元件16的電平移動(dòng)量Vr6在晶體管Q10擊穿電壓BVgd以下且信號(hào)輸入端子IN通過(guò)接受例如負(fù)電壓Vss而為L(zhǎng)電平時(shí)，設(shè)定電阻元件16的電阻R6和電阻元件17的電阻R7，使電阻元件13的電位差Vr3和電阻元件17的電位差Vr7大致相等。即，設(shè)定電阻元件16的電阻R6和電阻元件17的電阻R7，使之滿足(Vr6＝R6/(R6+R7)·(Vdd-Vss)＜BVgd)和(Vr7R3×12)的關(guān)系。從而，對(duì)于信號(hào)輸入端子IN的任意的信號(hào)輸入，晶體管Q1的柵極·漏極間電壓Vgd1可保證滿足(Vgd1＝Vr6＜BVgd)的關(guān)系且可提高電源電壓。
該實(shí)施例中，即使使用晶體管Q3和Q4的擊穿電壓以上的電源電壓，也可保證晶體管Q3和Q4總是在擊穿電壓以下的偏置狀態(tài)動(dòng)作。
另外，該實(shí)施例中，即使使用晶體管Q3和Q4的擊穿電壓以上的任意電源電壓，也不會(huì)破壞晶體管Q3和Q4。
實(shí)施例4圖4表示本發(fā)明的實(shí)施例4的電流開(kāi)關(guān)電路。該電流開(kāi)關(guān)電路具有將圖3的電流開(kāi)關(guān)電路中晶體管Q1的柵極端子和源極端子短路并刪除晶體管Q1的構(gòu)成。信號(hào)輸入端子IN通過(guò)接受例如正電壓Vdd而為H電平時(shí)，流過(guò)晶體管Q2的第1電流I1由電阻R6及R7和電阻R1的合成電阻和合成電阻的兩端施加的電壓(Vdd-Vss-Vds2)決定，Vds2指晶體管Q2的漏極·源極間電壓。
實(shí)施例3中，即使不能充分確保電阻元件11的兩端間的電壓時(shí)，通過(guò)采用本構(gòu)成，與實(shí)施例3比較，由于合成電阻的兩端的電壓變大了一個(gè)閾值的量，因而設(shè)定流過(guò)晶體管Q2的第1電流I1變得容易。
設(shè)定電阻元件16的電阻R6和電阻元件17的電阻R7，使得當(dāng)信號(hào)輸入端子IN通過(guò)接受例如正電壓Vdd而為H電平時(shí)，通過(guò)電阻R6及R7和電阻R1的合成電阻，期望的第1電流I1可由下式(I1＝(Vdd-Vss-Vds2)/(R1+R6·R7/(R6+R7)))獲得，同時(shí)，信號(hào)輸入端子IN通過(guò)接受例如負(fù)電壓Vss而為L(zhǎng)電平時(shí)，電阻元件16的電平移動(dòng)量Vr6在元件擊穿電壓BVgd以下且電阻元件13的電平移動(dòng)量Vr3和電阻元件17的電平移動(dòng)量Vr7大致相等，即，滿足(Vr6＝R6/(R6+R7)·(Vdd-Vss)＜BVgd)和(Vr7R3×12)的關(guān)系。
該實(shí)施例中，即使使用晶體管Q3和Q4的擊穿電壓以上的電源電壓，晶體管Q3和Q4也可保證總是在擊穿電壓以下的偏置狀態(tài)動(dòng)作。
另外，該實(shí)施例中，即使使用晶體管Q3和Q4的擊穿電壓以上的任意電源電壓，也不會(huì)破壞晶體管Q3和Q4。
實(shí)施例5圖5表示本發(fā)明的實(shí)施例5的電流開(kāi)關(guān)電路。該電流開(kāi)關(guān)電路具有將圖1的電流開(kāi)關(guān)電路中作為電平移動(dòng)電路工作的電阻元件13置換成二極管21的構(gòu)成。二極管21是由，例如nMOS晶體管的源極/漏極電極(n+)和p阱，或，pMOS晶體管的源極/漏極電極(P+)和n阱構(gòu)成的二極管。該電流開(kāi)關(guān)電路中也可獲得與實(shí)施例1一樣的效果。
該電流開(kāi)關(guān)電路的最大允許電源電壓與傳統(tǒng)電路比較，提高了二極管21的電平移動(dòng)量Vdio，例如0.7V。而且，使用大電源電壓時(shí)，通過(guò)串聯(lián)連接多個(gè)二極管21，也可獲得一樣的效果。
該實(shí)施例中，即使使用晶體管Q1、Q3和Q4的擊穿電壓以上的電源電壓，晶體管Q1、Q3和Q4也可保證總是在擊穿電壓以下的偏置狀態(tài)動(dòng)作。
實(shí)施例6圖6表示本發(fā)明的實(shí)施例6的電流開(kāi)關(guān)電路。該電流開(kāi)關(guān)電路具有將圖2的電流開(kāi)關(guān)電路中作為電平移動(dòng)電路工作的電阻元件13置換成二極管21的構(gòu)成。該電流開(kāi)關(guān)電路中也可獲得與實(shí)施例2一樣的效果。
設(shè)定電阻元件14的電阻R4，使得信號(hào)輸入端子IN通過(guò)接受例如正電壓Vdd而為H電平時(shí)的電阻元件14的兩端間的電壓Vr4(＝R4×Id2)與二極管21的電平移動(dòng)量Vdio大致相等。從而，該電流開(kāi)關(guān)電路的最大允許電源電壓與傳統(tǒng)電路比較，提高了二極管21的電平移動(dòng)量Vdio，例如0.7V。
而且，使用大電源電壓時(shí)，通過(guò)串聯(lián)連接多個(gè)二極管21，也可獲得一樣的效果。此時(shí)，設(shè)定電阻元件14的電阻R4，使得輸入信號(hào)端子IN通過(guò)接受例如正電壓Vdd而為H電平時(shí)的電阻元件14的兩端間的電壓Vr4與多個(gè)串聯(lián)連接的二極管21的電平移動(dòng)量Vdiot大致相等。例如，2個(gè)二極管21串聯(lián)連接時(shí)，可獲得(Vdiot＝Vdio×2R4×Id2)的關(guān)系。
該實(shí)施例中，即使使用晶體管Q3和Q4的擊穿電壓以上的電源電壓，晶體管Q3和Q4也可保證總是在擊穿電壓以下的偏置狀態(tài)動(dòng)作。
另外，該實(shí)施例中，與信號(hào)輸入端子IN的輸入信號(hào)無(wú)關(guān)，用二極管21可以獲得期望的電壓降。
而且，該實(shí)施例中，即使使用晶體管Q3和Q4的擊穿電壓以上的任意電源電壓，也不會(huì)破壞晶體管Q3和Q4。
實(shí)施例7圖7表示本發(fā)明的實(shí)施例7的電流開(kāi)關(guān)電路。該電流開(kāi)關(guān)電路具有將圖3的電流開(kāi)關(guān)電路中作為電平移動(dòng)電路工作的電阻元件13置換成二極管21的構(gòu)成。該電流開(kāi)關(guān)電路中也可獲得與實(shí)施例3一樣的效果。設(shè)定電阻元件16的電阻R6和電阻元件17的電阻R7，使得電阻元件16的電平移動(dòng)量Vr6在元件擊穿電壓BVgd以下且輸入信號(hào)端子IN通過(guò)接受例如負(fù)電壓Vss而為L(zhǎng)電平時(shí)的電阻元件17的兩端間的電壓Vr7(＝R7/(R6+R7)(Vdd-Vss))與二極管21的電平移動(dòng)量Vdio大致相等。
從而，該電流開(kāi)關(guān)電路的最大允許電源電壓與傳統(tǒng)電路比較，提高了二極管21的電平移動(dòng)量Vdio，例如0.7V。
而且，使用大電源電壓時(shí)，通過(guò)串聯(lián)連接多個(gè)二極管21也可獲得一樣的效果。此時(shí)，設(shè)定電阻元件17的電阻R7，使得輸入信號(hào)端子IN通過(guò)接受例如負(fù)電壓Vss而為L(zhǎng)電平時(shí)的電阻元件17的兩端間的電壓Vr7與多個(gè)串聯(lián)連接的二極管21的電平移動(dòng)量Vdiot大致相等。例如，2個(gè)二極管21串聯(lián)連接時(shí)，可獲得(Vdiot＝Vdio×2Vr7＝R7/(R6+R7)(Vdd-Vss))的關(guān)系。
該實(shí)施例中，即使使用晶體管Q3和Q4的擊穿電壓以上的電源電壓，晶體管Q3和Q4也可保證總是在擊穿電壓以下的偏置狀態(tài)動(dòng)作。
另外，該實(shí)施例中，即使使用晶體管Q3和Q4的擊穿電壓以上的任意電源電壓，也不會(huì)破壞晶體管Q3和Q4。
實(shí)施例8圖8表示本發(fā)明的實(shí)施例8的電流開(kāi)關(guān)電路。該電流開(kāi)關(guān)電路具有將圖4的電流開(kāi)關(guān)電路中作為電平移動(dòng)電路工作的電阻元件13置換成二極管21的構(gòu)成。該電流開(kāi)關(guān)電路中也可獲得與實(shí)施例4一樣的效果。
設(shè)定電阻元件11的電阻R1、電阻元件16的電阻R6和電阻元件17的電阻R7，使得信號(hào)輸入端子IN通過(guò)接受例如正電壓Vdd而為H電平時(shí)，通過(guò)電阻R6及R7和電阻R1的合成電阻，期望的第1電流11可由下式(11＝(Vdd-Vss-Vds2)/(R1+R6R7/(R6+R7)))獲得，同時(shí)，信號(hào)輸入端子IN通過(guò)接受例如負(fù)電壓Vss而為L(zhǎng)電平時(shí)，電阻16的電平移動(dòng)量Vr6在元件擊穿電壓BVgd以下且電阻17的兩端間的電壓Vr7與二極管21的電平移動(dòng)量Vdio大致相等，即，滿足(Vr6＝R6/(R6+R7)(Vdd-Vss)＜BVgd)和(Vr7Vdio)的關(guān)系。
從而，該電流開(kāi)關(guān)電路的最大允許電源電壓與傳統(tǒng)電路比較，提高了二極管21的電平移動(dòng)量Vdio，例如0.7V。
而且，使用大電源電壓時(shí)，通過(guò)串聯(lián)連接多個(gè)二極管21也可獲得一樣的效果。此時(shí)，設(shè)定電阻元件17的電阻R7，使得輸入信號(hào)端子IN通過(guò)接受例如負(fù)電壓Vss而為L(zhǎng)電平時(shí)的電阻元件17的兩端間的電壓Vr7與多個(gè)串聯(lián)連接的二極管210電平移動(dòng)量Vdiot大致相等。例如，2個(gè)二極管21串聯(lián)連接時(shí)，可獲得(Vdiot＝Vdio×2Vr7＝R7/(R6+R7)(Vdd-Vss))的關(guān)系。
該實(shí)施例中，即使使用晶體管Q3和Q4的擊穿電壓以上的電源電壓，晶體管Q3和Q4也可保證總是在擊穿電壓以下的偏置狀態(tài)動(dòng)作。
另外，該實(shí)施例中，即使使用晶體管Q3和Q4的擊穿電壓以上的任意電源電壓，也不會(huì)破壞晶體管Q3和Q4。
實(shí)施例9圖9表示本發(fā)明的實(shí)施例9的電流開(kāi)關(guān)電路。該電流開(kāi)關(guān)電路具有將圖1的電流開(kāi)關(guān)電路中作為電平移動(dòng)電路工作的電阻元件13置換成柵極端子和漏極端子短路的nMOS晶體管31的構(gòu)成。該電流開(kāi)關(guān)電路中也可獲得與實(shí)施例1一樣的效果。
該電流開(kāi)關(guān)電路的最大允許電源電壓與傳統(tǒng)電路比較，提高了nMOS晶體管31的電平移動(dòng)量(＞閾值電壓)。而且，使用大電源電壓時(shí)，通過(guò)串聯(lián)連接多個(gè)nMOS晶體管31也可獲得一樣的效果。
該實(shí)施例中，即使使用晶體管Q1、Q3和Q4的擊穿電壓以上的電源電壓，晶體管Q1，Q3和Q4也可保證總是在擊穿電壓以下的偏置狀態(tài)動(dòng)作。
實(shí)施例10圖10表示本發(fā)明的實(shí)施例10的電流開(kāi)關(guān)電路。該電流開(kāi)關(guān)電路具有將圖2的電流開(kāi)關(guān)電路中作為電平移動(dòng)電路工作的電阻元件13置換成柵極端子和漏極端子短路的nMOS晶體管31的構(gòu)成。該電流開(kāi)關(guān)電路中也可獲得與實(shí)施例2一樣的效果。設(shè)定電阻元件14的電阻R4，使得信號(hào)輸入端子IN通過(guò)接受例如正電壓Vdd而為H電平時(shí)的電阻元件14的兩端間的電壓與nMOS晶體管31的電平移動(dòng)量大致相等。從而，該電流開(kāi)關(guān)電路的最大允許電源電壓與傳統(tǒng)電路比較，提高了nMOS晶體管31的電平移動(dòng)量(＞閾值電壓)。
而且，使用大電源電壓時(shí)，通過(guò)串聯(lián)連接多個(gè)nMOS晶體管31也可獲得一樣的效果。此時(shí)，設(shè)定電阻元件14的電阻R4，使得信號(hào)輸入端子IN通過(guò)接受例如正電壓Vdd而為H電平時(shí)的電阻元件14的兩端間的電壓與多個(gè)串聯(lián)連接的nMOS晶體管31的電平移動(dòng)量大致相等。
該實(shí)施例中，即使使用晶體管Q3和Q4的擊穿電壓以上的電源電壓，晶體管Q3和Q4也可保證總是在擊穿電壓以下的偏置狀態(tài)動(dòng)作。
另外，該實(shí)施例中，與信號(hào)輸入端子IN的輸入信號(hào)無(wú)關(guān)，用nMOS晶體管31可獲得期望的電壓降。
而且，該實(shí)施例中，即使使用晶體管Q3和Q4的擊穿電壓以上的任意電源電壓，也不會(huì)破壞晶體管Q3和Q4。
實(shí)施例11圖11表示本發(fā)明的實(shí)施例11的電流開(kāi)關(guān)電路。該電流開(kāi)關(guān)電路具有將圖3的電流開(kāi)關(guān)電路中作為電平移動(dòng)電路工作的電阻元件13置換成柵極端子和漏極端子短路的nMOS晶體管31的構(gòu)成。該電流開(kāi)關(guān)電路中也可獲得與實(shí)施例3一樣的效果。
設(shè)定電阻元件16的電阻R6和電阻元件17的電阻R7，使得輸入信號(hào)端子IN通過(guò)接受例如負(fù)電壓Vss而為L(zhǎng)電平時(shí)的電阻元件17的兩端間的電壓與nMOS晶體管31的電平移動(dòng)量大致相等。從而，該電流開(kāi)關(guān)電路的最大允許電源電壓與傳統(tǒng)電路比較，提高了nMOS晶體管31的電平移動(dòng)量(＞閾值電壓)。
而且，使用大電源電壓時(shí)，通過(guò)串聯(lián)連接多個(gè)nMOS晶體管31也可獲得一樣的效果。此時(shí)，設(shè)定電阻元件16的電阻R6和電阻元件17的電阻R7，使得信號(hào)輸入端子IN通過(guò)接受例如負(fù)電壓Vss而為L(zhǎng)電平時(shí)的電阻元件17的兩端間的電壓與多個(gè)串聯(lián)連接的nMOS晶體管31的電平移動(dòng)量大致相等。
該實(shí)施例中，即使使用晶體管Q3和Q4的擊穿電壓以上的電源電壓，晶體管Q3和Q4也可保證總是在擊穿電壓以下的偏置狀態(tài)動(dòng)作。
另外，該實(shí)施例中，即使使用晶體管Q3和Q4的擊穿電壓以上的任意電源電壓，也不會(huì)破壞晶體管Q3和Q4。
實(shí)施例12圖12表示本發(fā)明的實(shí)施例12的電流開(kāi)關(guān)電路。該電流開(kāi)關(guān)電路具有將圖4的電流開(kāi)關(guān)電路中作為電平移動(dòng)電路工作的電阻元件13置換成柵極端子和漏極端子短路的nMOS晶體管31的構(gòu)成。該電流開(kāi)關(guān)電路中也可獲得與實(shí)施例4一樣的效果。
設(shè)定電阻元件11的電阻R1、電阻元件16的電阻R6和電阻元件17的電阻R7，使得輸入信號(hào)端子IN通過(guò)接受例如負(fù)電壓Vss而為L(zhǎng)電平時(shí)的電阻元件17的兩端間的電壓與nMOS晶體管31的電平移動(dòng)量大致相等。從而，該電流開(kāi)關(guān)電路的最大允許電源電壓與傳統(tǒng)電路比較，提高了nMOS晶體管31的電平移動(dòng)量(＞閾值電壓)。
而且，使用大電源電壓時(shí)，通過(guò)串聯(lián)連接多個(gè)nMOS也可獲得一樣的效果。此時(shí)，設(shè)定電阻元件11的電阻R1、電阻元件16的電阻R6和電阻元件17的電阻R7，使得信號(hào)輸入端子IN通過(guò)接受例如負(fù)電壓Vss而為L(zhǎng)電平時(shí)的電阻元件17的兩端間的電壓與多個(gè)串聯(lián)連接的nMOS晶體管31的電平移動(dòng)量大致相等。
該實(shí)施例中，即使使用晶體管Q3和Q4的擊穿電壓以上的電源電壓，晶體管Q3和Q4也可保證總是在擊穿電壓以下的偏置狀態(tài)動(dòng)作。
另外，該實(shí)施例中，即使使用晶體管Q3和Q4的擊穿電壓以上的任意電源電壓，也不會(huì)破壞晶體管Q3和Q4。
實(shí)施例13圖13表示本發(fā)明的實(shí)施例13的電流開(kāi)關(guān)電路。該電流開(kāi)關(guān)電路具有將圖9的電流開(kāi)關(guān)電路中的pMOS晶體管和nMOS晶體管分別置換成pnp雙極型晶體管和npn雙極型晶體管，即，pMOS晶體管Q3置換成pnp雙極型晶體管43，同時(shí)nMOS晶體管31、Q1-Q2、Q4-Q5、Q10分別置換成npn雙極型晶體管51、41-42、44-45、48和49的構(gòu)成。
從而，與圖9的nMOS晶體管31對(duì)應(yīng)的npn雙極型晶體管51作為電平移動(dòng)電路工作，另一方面，與圖9的pMOS晶體管Q3和nMOS晶體管Q4分別對(duì)應(yīng)的pnp雙極型晶體管43和npn雙極型晶體管44形成互補(bǔ)型電路30。該電流開(kāi)關(guān)電路中也可獲得與實(shí)施例9一樣的效果。
該電流開(kāi)關(guān)電路的最大允許電源電壓與傳統(tǒng)電路比較，提高了基極端子和集電極端子短路的npn雙極型晶體管51的電平移動(dòng)量，即，阻擋層電壓，例如0.7V。
而且，使用大電源電壓時(shí)，通過(guò)串聯(lián)連接多個(gè)npn雙極型晶體管51也可獲得一樣的效果。
該實(shí)施例中，即使使用雙極型晶體管41、43和44的擊穿電壓以上的電源電壓，雙極型晶體管41，43和44也可保證總是在擊穿電壓以下的偏置狀態(tài)動(dòng)作。
實(shí)施例14圖14表示本發(fā)明的實(shí)施例14的電流開(kāi)關(guān)電路。與實(shí)施例13一樣，該電流開(kāi)關(guān)電路具有將圖10的電流開(kāi)關(guān)電路中的pMOS晶體管和nMOS晶體管分別置換成pnp雙極型晶體管和npn雙極型晶體管，即，pMOS晶體管Q3置換成pnp雙極型晶體管43，同時(shí)nMOS晶體管31、Q2、Q4-Q6、Q10和Q13分別置換成npn雙極型晶體管51、42、44-46、48和49的構(gòu)成。
從而，與圖10的nMOS晶體管31對(duì)應(yīng)的npn雙極型晶體管51作為電平移動(dòng)電路工作，另一方面，與圖10的pMOS晶體管Q3和nMOS晶體管Q4分別對(duì)應(yīng)的pnp雙極型晶體管43和npn雙極型晶體管44形成互補(bǔ)型電路30。該電流開(kāi)關(guān)電路中也可獲得與實(shí)施例10一樣的效果。
該電流開(kāi)關(guān)電路的最大允許電源電壓與傳統(tǒng)電路比較，提高了基極端子和集電極端子短路的npn雙極型晶體管51的電平移動(dòng)量，即，阻擋層電壓，例如0.7V。
而且，使用大電源電壓時(shí)，通過(guò)串聯(lián)連接多個(gè)npn雙極型晶體管51也可獲得一樣的效果。
該實(shí)施例中，即使使用雙極型晶體管43和44的擊穿電壓以上的電源電壓，雙極型晶體管43和44也可保證總是在擊穿電壓以下的偏置狀態(tài)動(dòng)作。
另外，該實(shí)施例中，與信號(hào)輸入端子IN的輸入信號(hào)無(wú)關(guān)，可以用npn雙極型晶體管51獲得期望的電壓降。
而且，該實(shí)施例中，即使使用雙極型晶體管43和44的擊穿電壓以上的任意電源電壓，也不會(huì)破壞雙極型晶體管43和44。
實(shí)施例15圖15表示本發(fā)明的實(shí)施例15的電流開(kāi)關(guān)電路。與實(shí)施例13一樣，該電流開(kāi)關(guān)電路具有將圖11的電流開(kāi)關(guān)電路中的pMOS晶體管和nMOS晶體管分別置換成pnp雙極型晶體管和npn雙極型晶體管，即，pMOS晶體管Q3置換成pnp雙極型晶體管43，同時(shí)nMOS晶體管31、Q1-Q2、Q4-Q5、Q10和Q13分別置換成npn雙極型晶體管51、41-42、44-45、48和49的構(gòu)成。
從而，與圖11的nMOS晶體管31對(duì)應(yīng)的npn雙極型晶體管51作為電平移動(dòng)電路工作，另一方面，與圖11的pMOS晶體管Q3和nMOS晶體管Q4分別對(duì)應(yīng)的pnp雙極型晶體管43和npn雙極型晶體管44形成互補(bǔ)型電路30。該電流開(kāi)關(guān)電路中也可獲得與實(shí)施例11一樣的效果。
該電流開(kāi)關(guān)電路的最大允許電源電壓與傳統(tǒng)電路比較，提高了基極端子和集電極端子短路的npn雙極型晶體管51的電平移動(dòng)量，即，阻擋層電壓，例如0.7V。
而且，使用大電源電壓時(shí)，通過(guò)串聯(lián)連接多個(gè)npn雙極型晶體管51也可獲得一樣的效果。
該實(shí)施例中，即使少使用雙極型晶體管43和44的擊穿電壓以上的電源電壓，雙極型晶體管43和44也可保證總是在擊穿電壓以下的偏置狀態(tài)動(dòng)作。
另外，該實(shí)施例中，即使使用雙極型晶體管43和44的擊穿電壓以上的任意電源電壓，也不會(huì)破壞雙極型晶體管Q3和Q4。
實(shí)施例16圖16表示本發(fā)明的實(shí)施例16的電流開(kāi)關(guān)電路。與實(shí)施例13一樣，該電流開(kāi)關(guān)電路具有將圖12的電流開(kāi)關(guān)電路中pMOS晶體管和nMOS晶體管分別置換成pnp雙極型晶體管和npn雙極型晶體管，即，pMOS晶體管Q3置換成pnp雙極型晶體管43，同時(shí)nMOS晶體管31、Q2、Q4-Q5、Q10和Q13分別置換成npn雙極型晶體管51、42、44-45、48和49的構(gòu)成。
從而，與圖12的nMOS晶體管31對(duì)應(yīng)的npn雙極型晶體管51作為電平移動(dòng)電路工作，另一方面，與圖12的pMOS晶體管Q3和nMOS晶體管Q4分別對(duì)應(yīng)的pnp雙極型晶體管43和npn雙極型晶體管44形成互補(bǔ)型電路30。該電流開(kāi)關(guān)電路中也可獲得與實(shí)施例12一樣的效果。
該電流開(kāi)關(guān)電路的最大允許電源電壓與傳統(tǒng)電路比較，提高了基極端子和集電極端子短路的npn雙極型晶體管51的電平移動(dòng)量，即，阻擋層電壓，例如0.7V。
而且，使用大電源電壓時(shí)，通過(guò)串聯(lián)連接多個(gè)npn雙極型晶體管51也可獲得一樣的效果。
該實(shí)施例中，即使使用雙極型晶體管43和44的擊穿電壓以上的電源電壓，雙極型晶體管43和44也可保證總是在擊穿電壓以下的偏置狀態(tài)動(dòng)作。
另外，該實(shí)施例中，即使使用雙極型晶體管43和44的擊穿電壓以上的任意電源電壓，也不會(huì)破壞雙極型晶體管Q3和Q4。
如上所述，根據(jù)本發(fā)明第一方面，電流開(kāi)關(guān)電路包括互補(bǔ)型電路，連接于第1電源和電位比上述第1電源低的第2電源之間；一對(duì)電流鏡像電路，與上述互補(bǔ)型電路連接；電平移動(dòng)電路，連接于上述第1電源和上述第2電源的其中之一和上述互補(bǔ)型電路之間，通過(guò)流通的電平移動(dòng)電流向上述互補(bǔ)型電路施加規(guī)定的電壓降，響應(yīng)輸入信號(hào)，上述互補(bǔ)型電路將上述電流鏡像電路切換成第1狀態(tài)或第2狀態(tài)，第1狀態(tài)是指通過(guò)傳送第1電流鏡像電流，令上述電流鏡像電路的一方有效，同時(shí)令上述電流鏡像電路的另一方無(wú)效的狀態(tài)；第2狀態(tài)是指令上述電流鏡像電路的上述一方無(wú)效，同時(shí)通過(guò)傳送第2電流鏡像電流，令上述電流鏡像電路的上述另一方有效的狀態(tài)，上述第1電流鏡像電流和上述第2電流鏡像電流中至少一個(gè)作為上述電平移動(dòng)電流流過(guò)上述電平移動(dòng)電路，因而，即使使用互補(bǔ)型電路的元件的擊穿電壓以上的電源電壓，互補(bǔ)型電路的元件也可保證總是在互補(bǔ)型電路的元件的擊穿電壓以下的偏置狀態(tài)動(dòng)作，同時(shí)，與輸入信號(hào)無(wú)關(guān)，可用電平移動(dòng)電路獲得期望的電壓降，而且，即使使用互補(bǔ)型電路的元件的擊穿電壓以上的任意電源電壓，也不會(huì)破壞互補(bǔ)型電路的元件。
另外，根據(jù)本發(fā)明的第二方面，將上述電平移動(dòng)電路連接于上述第1電源和上述互補(bǔ)型電路之間，同時(shí)上述第1電流鏡像電流和上述第2電流鏡像電流分別作為第1電平移動(dòng)電流和第2電平移動(dòng)電流流過(guò)上述電平移動(dòng)電路，因而，即使使用互補(bǔ)型電路的元件的擊穿電壓以上的電源電壓，互補(bǔ)型電路的元件也可保證總是在互補(bǔ)型電路的元件的擊穿電壓以下的偏置狀態(tài)動(dòng)作。
另外，根據(jù)本發(fā)明的第三方面，將上述電平移動(dòng)電路連接于上述第1電源和上述互補(bǔ)型電路之間，同時(shí)上述第1電流鏡像電流和上述第2電流鏡像電流的一方作為第1電平移動(dòng)電流和第2電平移動(dòng)電流的一方流過(guò)上述電平移動(dòng)電路，還設(shè)置了傳送上述第1電平移動(dòng)電流和上述第2電平移動(dòng)電流的另一方的電流通路，因而，即使使用互補(bǔ)型電路的元件的擊穿電壓以上的電源電壓，互補(bǔ)型電路的元件也可保證總是在互補(bǔ)型電路的元件的擊穿電壓以下的偏置狀態(tài)動(dòng)作，同時(shí)，與輸入信號(hào)無(wú)關(guān)，可用電平移動(dòng)電路獲得期望的電壓降，而且，即使使用互補(bǔ)型電路的元件的擊穿電壓以上的任意電源電壓，也不會(huì)破壞互補(bǔ)型電路的元件。
另外，根據(jù)本發(fā)明的第四方面，將上述電平移動(dòng)電路連接于上述第2電源和上述互補(bǔ)型電路之間，同時(shí)上述第1電流鏡像電流和上述第2電流鏡像電流分別作為第1電平移動(dòng)電流和第2電平移動(dòng)電流流過(guò)上述電平移動(dòng)電路，在接受上述輸入信號(hào)的輸入端子的附近還設(shè)置了確保規(guī)定的偏置的偏置電路，因而，即使使用互補(bǔ)型電路的元件的擊穿電壓以上的電源電壓，互補(bǔ)型電路的元件也可保證總是在互補(bǔ)型電路的元件的擊穿電壓以下的偏置狀態(tài)動(dòng)作，同時(shí)，即使使用互補(bǔ)型電路的元件的擊穿電壓以上的任意電源電壓，也不會(huì)破壞互補(bǔ)型電路的元件。
另外，根據(jù)本發(fā)明的第五方面，上述互補(bǔ)型電路由CMOS反相器形成，因而可實(shí)現(xiàn)電流開(kāi)關(guān)電路的低功率消耗。
權(quán)利要求
1.一種電流開(kāi)關(guān)電路，包括互補(bǔ)型電路，連接于第1電源和電位比上述第1電源低的第2電源之間；一對(duì)電流鏡像電路，與上述互補(bǔ)型電路連接；電平移動(dòng)電路，連接于上述第1電源和上述第2電源的其中之一和上述互補(bǔ)型電路之間，通過(guò)流通的電平移動(dòng)電流向上述互補(bǔ)型電路施加規(guī)定的電壓降，響應(yīng)輸入信號(hào)，上述互補(bǔ)型電路將上述電流鏡像電路切換成第1狀態(tài)或第2狀態(tài)，第1狀態(tài)是指通過(guò)傳送第1電流鏡像電流，令上述電流鏡像電路的一方有效，同時(shí)令上述電流鏡像電路的另一方無(wú)效的狀態(tài)；第2狀態(tài)是指令上述電流鏡像電路的上述一方無(wú)效，同時(shí)通過(guò)傳送第2電流鏡像電流令上述電流鏡像電路的上述另一方有效的狀態(tài)，上述第1電流鏡像電流和上述第2電流鏡像電流中至少一個(gè)作為上述電平移動(dòng)電流流過(guò)上述電平移動(dòng)電路。
2.如權(quán)利要求1所述的電流開(kāi)關(guān)電路，其特征在于，上述電平移動(dòng)電路連接于上述第1電源和上述互補(bǔ)型電路之間，同時(shí)上述第1電流鏡像電流和上述第2電流鏡像電流分別作為第1電平移動(dòng)電流和第2電平移動(dòng)電流流過(guò)上述電平移動(dòng)電路。
3.如權(quán)利要求1所述的電流開(kāi)關(guān)電路，其特征在于，上述電平移動(dòng)電路連接于上述第1電源和上述互補(bǔ)型電路之間，同時(shí)上述第1電流鏡像電流和上述第2電流鏡像電流的一方作為第1電平移動(dòng)電流和第2電平移動(dòng)電流的一方流過(guò)上述電平移動(dòng)電路，還設(shè)置了傳送上述第1電平移動(dòng)電流和上述第2電平移動(dòng)電流的另一方的電流通路。
4.如權(quán)利要求1所述的電流開(kāi)關(guān)電路，其特征在于，上述電平移動(dòng)電路連接于上述第2電源和上述互補(bǔ)型電路之間，同時(shí)上述第1電流鏡像電流和上述第2電流鏡像電流分別作為第1電平移動(dòng)電流和第2電平移動(dòng)電流流過(guò)上述電平移動(dòng)電路，在接受上述輸入信號(hào)的輸入端子的附近還設(shè)置了確保規(guī)定的偏置的偏置電路。
5.如權(quán)利要求1所述的電流開(kāi)關(guān)電路，其特征在于，由CMOS反相器形成上述互補(bǔ)型電路。
全文摘要
提供即使使用比各元件的擊穿電壓大的電源電壓，也可保證各元件的施加電壓在擊穿電壓以下的電流開(kāi)關(guān)電路。電流開(kāi)關(guān)電路包括互補(bǔ)型電路，連接于第1電源和比第1電源低電位的第2電源之間；一對(duì)電流鏡像電路，與互補(bǔ)型電路連接；電平移動(dòng)電路，連接于第1電源和第2電源的其中之一和互補(bǔ)型電路之間，通過(guò)流通的電平移動(dòng)電流向互補(bǔ)型電路施加規(guī)定的電壓降，另外，響應(yīng)輸入信號(hào)，互補(bǔ)型電路將電流鏡像電路切換成一方有效另一方無(wú)效的狀態(tài)，而且，第1和第2電流鏡像電流中至少一個(gè)作為電平移動(dòng)電流流過(guò)電平移動(dòng)電路。
文檔編號(hào)H03K19/0185GK1467914SQ03104179
公開(kāi)日2004年1月14日 申請(qǐng)日期2003年2月13日 優(yōu)先權(quán)日2002年6月6日
發(fā)明者宮下美代, 山本和也, 島田征明, 也, 明 申請(qǐng)人:三菱電機(jī)株式會(huì)社