專利名稱：模數(shù)變換器和產(chǎn)生用于模數(shù)轉(zhuǎn)換器的中間碼的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種將一個(gè)模擬輸入信號變換成一個(gè)數(shù)字二進(jìn)制輸出信號的模數(shù)變換器，這種模數(shù)變換器包括一個(gè)根據(jù)輸入信號與一個(gè)基準(zhǔn)電壓的比較產(chǎn)生一個(gè)測量信號的基準(zhǔn)單元；一個(gè)連接到基準(zhǔn)單元上根據(jù)測量信號產(chǎn)生一個(gè)中間信號的第一邏輯電路；以及一個(gè)連接到第一邏輯電路上根據(jù)中間信號產(chǎn)生數(shù)字二進(jìn)制輸出信號的第二邏輯電路，其中所述測量信號包括第一組比特字中的一個(gè)比特字而所述中間信號包括第二組比特字中的一個(gè)比特字，每個(gè)比特字表示一個(gè)唯一值而在第二組中的兩個(gè)分別屬于兩個(gè)相繼唯一值的比特字只有一個(gè)比特是不同的，其中所述第二組內(nèi)的這些比特字可以排列在一個(gè)矩陣的行內(nèi)，這些行的次序與比特字所表示的唯一值相應(yīng)，而在操作中測量信號的比特字中的每個(gè)比特只加到第一邏輯電路的一個(gè)輸入端口上。
本發(fā)明還涉及產(chǎn)生一種包括一組比特字的碼的方法，這種方法至少包括下列步驟定義一組比特字，每個(gè)比特字含有n個(gè)比特，其中n為大于1的整數(shù)，而每個(gè)比特字表示一個(gè)唯一值；將這些比特字排列成一組節(jié)點(diǎn)，每個(gè)節(jié)點(diǎn)表示一個(gè)比特字。
所述模數(shù)變換器在實(shí)踐中是已知的。在已知的模數(shù)變換器中，基準(zhǔn)單元產(chǎn)生一個(gè)諸如溫度計(jì)式信號之類的測量信號，它包括所述第一組中的一個(gè)比特字。這第一組比特字是一種測量信號碼。對于第一組中的這些比特字，比特字的第一部分包括一系列0而第二部分包括一系列1。第一邏輯電路可以根據(jù)測量信號產(chǎn)生一個(gè)包括第二組中的一個(gè)比特字的中間信號。這第二組比特字是一種中間碼，稱為Gray碼，以此為基礎(chǔ)的中間信號為Gray信號。對于Gray碼，屬于相繼的唯一值的比特字之間只有一個(gè)比特是相互不同的。這達(dá)到了可以使得在測量信號變換成Gray信號時(shí)例如由于測量信號的一個(gè)比特值的不希望有的改變而會(huì)出現(xiàn)的可能差錯(cuò)等于至多唯一值的一個(gè)單位。Gray信號最后由第二邏輯電路變換成數(shù)字二進(jìn)制輸出信號。
這種已知的模數(shù)變換器的一個(gè)缺點(diǎn)是第一邏輯電路具有比較大的邏輯深度(邏輯深度與電路內(nèi)最大的串聯(lián)處理元數(shù)有關(guān))。在這方面，產(chǎn)生Gray碼的最低有效比特的邏輯深度顯著大于產(chǎn)生Gray碼的最高有效比特的邏輯深度。因此，最高有效比特要比最低有效比特早到達(dá)第一邏輯電路的輸出端。這樣，從測量信號碼變換成Gray碼受到等待最低有效比特到達(dá)的時(shí)間的限制。這呈現(xiàn)為對已知的模數(shù)變換器的處理速度的限制。
本發(fā)明的一個(gè)目的是提供一種消除了上述缺點(diǎn)的模數(shù)變換器。按照本發(fā)明為此設(shè)計(jì)的模數(shù)變換器的特征是在所述矩陣的各列內(nèi)的比特改變數(shù)基本上相等。為此，按照本發(fā)明設(shè)計(jì)的模數(shù)變換器中采用了一種以下稱為S碼的中間碼?；赟碼的中間信號以下將稱為S信號。對于按照本發(fā)明設(shè)計(jì)的模數(shù)變換器來說，不同的S碼都是可行的。這些碼可以用按照本發(fā)明設(shè)計(jì)的方法產(chǎn)生，如稍后要詳細(xì)說明的那樣。
按照本發(fā)明設(shè)計(jì)的模數(shù)變換器的第一邏輯電路的邏輯深度小于已知的模數(shù)變換器的第一邏輯電路的邏輯深度。結(jié)果，在按照本發(fā)明設(shè)計(jì)的模數(shù)變換器內(nèi)中間信號可以比采用已知的模數(shù)變換器的情況快傳送到輸出端。此外，按照本發(fā)明設(shè)計(jì)的模數(shù)變換器的第二邏輯電路(用來將S信號變換成二進(jìn)制輸出信號)的邏輯深度不大于已知的模數(shù)變換器的第二邏輯電路(用來將Gray信號變換成二進(jìn)制輸出信號)的邏輯深度。這意味著按照本發(fā)明設(shè)計(jì)的第一邏輯電路的速度增益可以導(dǎo)致一種較快的模數(shù)變換器。結(jié)果，按照本發(fā)明設(shè)計(jì)的模數(shù)變換器可以用比已知的模數(shù)變換器高的頻率對輸入信號采樣。
在很多情況下，第一邏輯電路將包括一系列子電路，每個(gè)子電路產(chǎn)生中間信號的比特字中的一個(gè)比特。由于在矩陣的各列內(nèi)的比特改變數(shù)至少基本上相等，因此這些子電路將至少基本上具有相同的邏輯深度。
按照本發(fā)明設(shè)計(jì)的模數(shù)變換器的一個(gè)優(yōu)選實(shí)施例的特征是數(shù)字二進(jìn)制輸出信號含有n個(gè)比特，其中n＞1，而在所述矩陣的每個(gè)列內(nèi)的比特改變數(shù)至少基本上等于 在這個(gè)優(yōu)選實(shí)施例中的第一邏輯電路的邏輯深度近似等于 在這方面，可以看到一個(gè)將測量信號變換成Gray信號的第一邏輯電路的邏輯深度為n-1。按照本發(fā)明設(shè)計(jì)的模數(shù)變換器的在處理速度較高方面的上述優(yōu)點(diǎn)因此對于越大的n值越突出。
按照本發(fā)明設(shè)計(jì)的這種碼產(chǎn)生方法的特征是它還包括下列步驟構(gòu)成一些節(jié)點(diǎn)間連接，使得只在所關(guān)聯(lián)的比特字只有一個(gè)比特不同的節(jié)點(diǎn)之間構(gòu)成連接；用不同的經(jīng)過這些這樣構(gòu)成的連接的路線依次歷遍節(jié)點(diǎn)，為每個(gè)路線擬定一個(gè)矩陣，使得相繼經(jīng)歷的節(jié)點(diǎn)的比特字安排在矩陣的相繼行內(nèi)；從這些這樣擬定的矩陣中選擇這樣一個(gè)矩陣，在這個(gè)矩陣的各列內(nèi)的比特改變數(shù)至少基本上相等。
所選擇的矩陣的相繼行含有S碼的相繼比特字。這樣得到的S碼可以用來實(shí)現(xiàn)按照本發(fā)明設(shè)計(jì)的模數(shù)變換器。如以上已看到的那樣，比特改變數(shù)于是在矩陣的這些列上至少是基本上均勻分布的。結(jié)果，對于產(chǎn)生這些比特來說，所關(guān)聯(lián)的子電路將都具有基本上相同的邏輯深度。
可取的是，在所述方法中可以用一個(gè)計(jì)算機(jī)來經(jīng)過所構(gòu)成的所述連接歷遍所有的節(jié)點(diǎn)和選擇至少一個(gè)這樣的矩陣，在這個(gè)矩陣的各列內(nèi)的比特改變數(shù)至少基本上相等。
下面將結(jié)合附圖對本發(fā)明進(jìn)行進(jìn)一步說明，在這些附圖中

圖1為按照本發(fā)明設(shè)計(jì)的模數(shù)變換器的配置圖；圖2示出了一個(gè)具有溫度計(jì)式碼列、Gray碼列、S碼列、二進(jìn)制碼列和唯一值列的表，其中S碼列是一個(gè)4列矩陣；圖3為按照現(xiàn)有技術(shù)設(shè)計(jì)的模數(shù)變換器的第一邏輯電路的配置圖；圖4為按照本發(fā)明設(shè)計(jì)的模數(shù)變換器的第一邏輯電路的配置圖；圖5為例示按照本發(fā)明設(shè)計(jì)的產(chǎn)生S碼的方法的示意圖；以及圖6為圖5所例示的方法的另一個(gè)示意圖。
圖1示出了一個(gè)將模擬輸入信號4變換成數(shù)字二進(jìn)制輸出信號6的模數(shù)變換器2。模數(shù)變換器2包括一個(gè)根據(jù)輸入信號4與基準(zhǔn)電壓12的比較產(chǎn)生測量信號10的基準(zhǔn)單元8。測量信號是第一組比特字中的一個(gè)比特字。這第一組比特字也稱為測量信號碼。非常適當(dāng)?shù)囊环N測量信號是所謂的溫度計(jì)式信號。
此外，模數(shù)變換器2還包括一個(gè)接到基準(zhǔn)單元8上根據(jù)測量信號10產(chǎn)生中間信號16的第一邏輯電路14。中間信號16是第二組比特字中的一個(gè)比特字。這第二組比特字稱為中間碼。中間碼中的每個(gè)比特字表示一個(gè)唯一值，兩個(gè)屬于相繼唯一值的比特字只有一個(gè)比特是不同的。上述中間碼可以是下面還要說明的S代碼。模數(shù)變換器2還包括一個(gè)接到第一邏輯電路14上根據(jù)中間信號16產(chǎn)生數(shù)字二進(jìn)制輸出信號的第二邏輯電路18。二進(jìn)制輸出信號6包括第三組比特字中的一個(gè)比特字。這個(gè)第三組比特字通常是二進(jìn)制碼。
圖2所示的表是一個(gè)矩陣，示出了上述這些碼之間的一種可能的關(guān)系。在這個(gè)例子中，數(shù)字二進(jìn)制輸出信號6有四個(gè)比特(n＝4)。這個(gè)表示出了在現(xiàn)有技術(shù)的模數(shù)變換器中測量信號碼、Gray碼和二進(jìn)制碼之間的一種可能關(guān)系。這個(gè)表還示出了在按照本發(fā)明設(shè)計(jì)的模數(shù)變換器2中測量信號碼、S碼和二進(jìn)制碼之間的一種可能關(guān)系。在這個(gè)例子中，中間碼(S碼)包括四個(gè)比特?；蛘?，也可以是中間碼具有多于四個(gè)的比特，以便獲得一定的冗余。
表的第一總列“測量信號碼”示出了測量信號碼的比特字。測量信號碼的每個(gè)比特字由比特T15至T1構(gòu)成。表的第二總列“Gray碼”示出了Gray碼。Gray碼包括一些各有四個(gè)比特G1至G4的比特字。Gray碼經(jīng)常用作已知的模數(shù)變換器內(nèi)的中間碼。表的第三總列“S碼”示出了可以用作按照本發(fā)明設(shè)計(jì)的模數(shù)變換器內(nèi)的中間碼的S碼。表中的第四總列“二進(jìn)制碼”示出了二進(jìn)制碼。這個(gè)二進(jìn)制碼用來再現(xiàn)數(shù)字二進(jìn)制輸出信號6。最后，表中的第五總列(“唯一值”)示出了每種碼的每個(gè)比特字各自相應(yīng)的唯一值。
以下將簡要地說明模數(shù)變換器2的工作情況。
在基準(zhǔn)單元8內(nèi)，模擬輸入信號4與基準(zhǔn)電壓12相比較。為此，基準(zhǔn)單元8包括一系列以本質(zhì)上已知的方式配置的比較器(圖中未示出)，每個(gè)比較器具有一個(gè)第一輸入端和一個(gè)第二輸入端。每個(gè)第一輸入端上加有模擬輸入信號4。每個(gè)第二輸入端上加有一個(gè)從所述基準(zhǔn)電壓得出的唯一電壓。由于對于每個(gè)比較器來說唯一電壓都是不同的，因此就能用這些比較器測量模擬輸入信號4，根據(jù)比較產(chǎn)生一個(gè)數(shù)字測量信號10。在這個(gè)過程中，原則上每個(gè)比較器驅(qū)動(dòng)測量信號中的一個(gè)比特。隨著模擬輸入信號4的增大，測量信號10將含有更多個(gè)1。圖2所示的表中的測量信號10的相繼比特字表明測量信號4的比特字可以進(jìn)一步壓縮。這是通過將溫度計(jì)式信號10變換成一個(gè)4比特的中間信號來實(shí)現(xiàn)的。按照本發(fā)明，這個(gè)4比特的中間信號是一個(gè)S信號(而按照現(xiàn)有技術(shù)例如是一個(gè)Gray信號)。這個(gè)變換由第一邏輯電路14執(zhí)行。
圖3給出了一個(gè)在n＝4的情況下按照現(xiàn)有技術(shù)設(shè)計(jì)的模數(shù)變換器的第一邏輯電路14A的例子。圖3在左側(cè)示出了測量信號的比特字的15個(gè)比特T1至T15(參見圖2所示的表)加到第一邏輯電路的各個(gè)輸入端的情況。第一邏輯電路包括數(shù)字AND門20.1至20.11，每個(gè)門有兩個(gè)輸入端和一個(gè)輸出端。AND門20.1至20.7各有一個(gè)輸入端接有一個(gè)反相器(非元)。這些反相器示意性地以圓圈示出。此外，AND門20.2至20.8和20.11在輸出端各有一個(gè)反相器。圖3與圖2的表一起示出了在第一邏輯電路14A的輸出端輸出的Gray碼的比特G1至G4的情況。于是，G1為Gray碼的最高有效比特，而G4為Gray碼的最低有效比特。
第一邏輯電路14A包括四個(gè)子電路，每個(gè)子電路產(chǎn)生Gray碼的一個(gè)比特。產(chǎn)生G1的第一子電路具有邏輯深度0。邏輯深度由最大的串聯(lián)端口或處理元數(shù)確定。產(chǎn)生G2的第二子電路具有邏輯深度1，產(chǎn)生G3的第三子電路具有邏輯深度2，而產(chǎn)生G4的第四子電路具有邏輯深度3。第一邏輯電路的邏輯深度等于這些子電路的邏輯深度中最大的邏輯深度，在這種情況下等于3(＝n-1)。
圖4示意性地示出了對于n＝4的情況按照本發(fā)明設(shè)計(jì)的模數(shù)變換器2的第一邏輯電路14B。在左側(cè)示出了溫度計(jì)式信號的15個(gè)輸入比特T1至T15，而在右側(cè)示出了S信號的4個(gè)比特S1至S4。第一邏輯電路14B包括數(shù)字AND門22.1至22.12，每個(gè)門有兩個(gè)輸入端和一個(gè)輸出端。AND門22.1至22.8各有一個(gè)輸入端接有一個(gè)反相器(非元)。此外，每個(gè)AND門在輸出端包括一個(gè)反相器。這些反相器示意性地以圓圈示出。
第一邏輯電路14B結(jié)構(gòu)成包括四個(gè)分別產(chǎn)生S信號的四個(gè)相應(yīng)比特的子電路。在這個(gè)例子中，各個(gè)子電路的邏輯深度是相等的。每個(gè)邏輯子電路的邏輯深度為 可以從圖2的表中追溯出在這些子電路上均勻分布邏輯深度的原因。表中“S碼”下的列形成一個(gè)包括四個(gè)列和十六個(gè)行的矩陣。這個(gè)矩陣表明，對于這個(gè)矩陣的各個(gè)列來說，每個(gè)列中一個(gè)比特改變它的值的次數(shù)(＝比特改變數(shù))基本上是相等的(在這種情況下分別為3；4；4；4)。每個(gè)列的比特改變數(shù)近似等于2n/n因此，中間信號的這些比特基本上同時(shí)傳送到第一邏輯電路14B的輸出端。另一個(gè)結(jié)果是第一邏輯電路14B的邏輯深度較小，因此在第一邏輯電路14B的輸出端可以較快得到中間信號16。結(jié)果，按照本發(fā)明設(shè)計(jì)的模數(shù)變換器具有較高的數(shù)據(jù)處理速率，從而能以較高的頻率對輸入信號采樣。
從第一邏輯電路14A、14B可見，測量信號的比特字的每個(gè)比特加到第一邏輯電路的一個(gè)而且只是一個(gè)輸入端上。這個(gè)措施防止了可能導(dǎo)致不必要的錯(cuò)誤變換的情況。一個(gè)作為這種情況的例子是，在一個(gè)比特加到兩個(gè)不同的端口上時(shí)，由于這個(gè)比特的比特值改變，不同的比特字就加到這些端口上。
圖5和6例示了一種產(chǎn)生S碼的方法。S碼可以例如用于按照本發(fā)明設(shè)計(jì)的模數(shù)變換器。在產(chǎn)生S碼時(shí)，首先定義一組比特字，每個(gè)比特字包括n個(gè)比特(n＞1)。在這個(gè)例子中，這組比特字從圖2中的表得出(因此，在這種情況下，n＝4)。圖5示出了一個(gè)兩維的Karnaugh圖，其中在n＝4比特的情況下總共16個(gè)比特字的唯一值(十六進(jìn)制值)細(xì)分為16個(gè)方框或節(jié)點(diǎn)。圖中的每個(gè)節(jié)點(diǎn)有而且只有一個(gè)唯一值。此外，圖中的每個(gè)節(jié)點(diǎn)與四個(gè)相鄰節(jié)點(diǎn)(方框)連接，因此所關(guān)聯(lián)的比特字的二進(jìn)制表示只相差1個(gè)比特(參見圖2的表)。例如圖5示出了出現(xiàn)唯一值0的節(jié)點(diǎn)與出現(xiàn)唯一值4、8、1和2的節(jié)點(diǎn)連接(這個(gè)圖周期性重復(fù)，見虛線所示)。二進(jìn)制表示“0000”(＝0)確實(shí)與表示“0100”(＝4)、“1000”(＝8)、“0001”(＝1)和“0010”(＝2)只有一個(gè)比特是不同的。“0000”(＝0)與其他表示至少有兩個(gè)比特是不同的?，F(xiàn)在可以沿著不同的路線通過圖5中的圖，使得經(jīng)所構(gòu)成的連接相繼歷遍這些節(jié)點(diǎn)。在這方面，重要的是在通過相鄰節(jié)點(diǎn)的分界線時(shí)屬于這相鄰節(jié)點(diǎn)的線性表示只有一個(gè)比特是不同的。圖6中給出了一個(gè)可能的經(jīng)歷這些節(jié)點(diǎn)的方式的例子。對每個(gè)經(jīng)歷這些節(jié)點(diǎn)的路線都構(gòu)成一個(gè)矩陣，將相繼節(jié)點(diǎn)的比特字安排在這個(gè)矩陣的相繼行內(nèi)。然后，可以從所得到的這些矩陣中選擇這樣一個(gè)矩陣，在這個(gè)矩陣的各列內(nèi)的比特改變數(shù)至少基本上相等。這樣就可得到按照本發(fā)明設(shè)計(jì)的S碼。
在按照本發(fā)明設(shè)計(jì)的方法中，可用一個(gè)計(jì)算機(jī)來用每個(gè)經(jīng)過所提供的所述連接的可能路線遍歷所有的節(jié)點(diǎn)和選擇至少一個(gè)這樣的矩陣，在這個(gè)矩陣的各列內(nèi)的比特改變數(shù)至少基本上相等。
以上結(jié)合中間碼為4個(gè)比特的一些實(shí)施例對本發(fā)明作了說明。然而，本發(fā)明可以用類似的方式用于中間碼是具有4個(gè)比特以上的比特字。
權(quán)利要求
1.一種將一個(gè)模擬輸入信號(4)變換成一個(gè)數(shù)字二進(jìn)制輸出信號(6)的模數(shù)變換器(2)，所述模數(shù)變換器包括一個(gè)根據(jù)輸入信號(4)與一個(gè)基準(zhǔn)電壓(12)的比較產(chǎn)生一個(gè)測量信號(10)的基準(zhǔn)單元(8)；一個(gè)連接到基準(zhǔn)單元(8)上根據(jù)測量信號(10)產(chǎn)生一個(gè)中間信號(16)的第一邏輯電路(14)；以及一個(gè)連接到第一邏輯電路(14)上根據(jù)中間信號(16)產(chǎn)生數(shù)字二進(jìn)制輸出信號(6)的第二邏輯電路(18)，其中所述測量信號(10)包括一個(gè)第一組比特字中的一個(gè)比特字而中間信號包括一個(gè)第二組比特字中的一個(gè)比特字，每個(gè)比特字表示一個(gè)唯一值而第二組中的兩個(gè)分別屬于兩個(gè)相繼的唯一值的比特字只有一個(gè)比特是不同的，其中所述第二組中的這些比特字可以排列在一個(gè)矩陣的行內(nèi)，這些行的次序與比特字所表示的唯一值相應(yīng)，而在操作中測量信號(10)的比特字的每個(gè)比特只加到第一邏輯電路(14)的一個(gè)輸入端口上，所述模數(shù)變換器(2)的特征是在由第二組的比特字形成的矩陣的各列內(nèi)的比特改變數(shù)至少基本上相等。
2.一種如在權(quán)利要求1中所提出的模數(shù)變換器，其特征是所述數(shù)字二進(jìn)制輸出信號(6)包括n個(gè)比特，其中n＞1，而所述矩陣的每個(gè)列內(nèi)的比特改變數(shù)至少基本上等于2n/n。
3.一種產(chǎn)生一種包括一組比特字的碼的方法，所述方法至少包括下列步驟定義一組比特字，每個(gè)比特字含有n個(gè)比特，其中n＞1，而每個(gè)比特字表示一個(gè)唯一值；將這些比特字排列成一組節(jié)點(diǎn)，每個(gè)節(jié)點(diǎn)表示一個(gè)比特字，所述方法的特征是它還包括下列步驟構(gòu)成一些節(jié)點(diǎn)間連接，使得只在所關(guān)聯(lián)的比特字只有一個(gè)比特不同的節(jié)點(diǎn)之間構(gòu)成連接；用不同的經(jīng)過這些這樣構(gòu)成的連接的路線依次歷遍節(jié)點(diǎn)，為每個(gè)路線擬定一個(gè)矩陣，使得相繼經(jīng)歷的節(jié)點(diǎn)的比特字安排在矩陣的相繼行內(nèi)；以及從這些這樣擬定的矩陣中選擇這樣一個(gè)矩陣，在這個(gè)矩陣的各列內(nèi)的比特改變數(shù)至少基本上相等。
4.一種如在權(quán)利要求3中所提出的方法，其特征是在執(zhí)行所述方法時(shí)用一個(gè)計(jì)算機(jī)來經(jīng)過所述構(gòu)成的連接歷遍所有節(jié)點(diǎn)和選擇至少一個(gè)這樣的矩陣，在這個(gè)矩陣的各列內(nèi)的比特改變數(shù)至少基本上相等。
全文摘要
本發(fā)明提供了一種將一個(gè)模擬輸入信號(4)變換成一個(gè)數(shù)字二進(jìn)制輸出信號(6)的模數(shù)變換器(2)，這種模數(shù)變換器包括一個(gè)根據(jù)輸入信號與一個(gè)基準(zhǔn)電壓(12)的比較產(chǎn)生一個(gè)溫度計(jì)式信號(10)的基準(zhǔn)單元(8)；一個(gè)接到基準(zhǔn)單元上根據(jù)溫度計(jì)式信號產(chǎn)生一個(gè)中間信號(16)的第一邏輯電路(14)；以及一個(gè)接到第一邏輯電路上根據(jù)中間信號產(chǎn)生數(shù)字二進(jìn)制輸出信號的第二邏輯電路(18)，其中所述溫度計(jì)式信號包括第一組比特字中的一個(gè)比特字而中間信號包括第二組比特字中的一個(gè)比特字，每個(gè)比特字表示一個(gè)唯一數(shù)而第二組中的兩個(gè)分別屬于兩個(gè)相繼的唯一數(shù)的比特字只有一個(gè)比特是不同的，其中所述第二組中的這些比特字可以排列在一個(gè)矩陣的行內(nèi)，這些行的次序與比特字所表示的唯一數(shù)相應(yīng)，在使用中，溫度計(jì)式信號的比特字的每個(gè)比特加到第一邏輯電路的一個(gè)而且只是一個(gè)輸入端口上，而在這個(gè)矩陣的各列內(nèi)的比特改變數(shù)至少基本上相等。此外，本發(fā)明還提供了一種產(chǎn)生用于本發(fā)明的模數(shù)變換器的第二組比特字的方法。
文檔編號H03M1/36GK1605157SQ02825394
公開日2005年4月6日 申請日期2002年12月12日 優(yōu)先權(quán)日2001年12月20日
發(fā)明者P·C·S·肖坦斯 申請人:皇家飛利浦電子股份有限公司