專利名稱：用于多比特∑－△調制器的具有高頻脈動和多閾值產生的多級量化器的低電容、低回掃 ...的制作方法
技術領域：
本發(fā)明通常涉及∑-Δ(SD)調制器，尤其涉及使用于多比特SD調制器中的N級量化器。
背景技術：
使用于模數轉換器(ADC)以及其它應用中的SD調制器在本領域中是熟知的。例如，可以參考S.R.Norsworthy等人的″Delta-Sigma Data Converters(Delta-Sigma數據轉換器)″(IEEE出版社，紐約，1997)以及參考J.G.Proakis等人的″Digital Signal Processing(數字信號處理)″(第三版，Prentice Hall，1996)。SD調制器的一個典型實施例包括一個環(huán)路濾波器、接著是量化器、以及反饋路徑中的一個數字模擬轉換器(DAC)。
在輸出多個比特(多比特)的SD調制器中，用一個多比特量化器來量化環(huán)路濾波器的輸出信號。例如，在四比特SD調制器中，環(huán)路濾波器的輸出被量化為16級?？墒牵炕蔀镹級(例如，16)需要有N-1個或者說15個比較器?？梢岳斫?，使用這么多比較器可能會引起許多問題。例如，比較器的切換操作和/或定時的或動態(tài)的輸出閂鎖操作會導致產生回掃噪聲，從而減少精確度而且還會干擾其它電路比如，其它比較器以及產生使用于多比特量化器中的多個閾值電壓的電路。而且，比較器的輸入電容把最后一個放大器的輸出載入環(huán)路濾波器中，因此增加了它的電流消耗。注意相對大型的輸入晶體管通常使用于多級量化器中以便獲得一個低偏移，這與使用于單比特∑-Δ調制器中的相對簡單的比較器成對比。此外，比較器本身可能會消耗相當數量的電流以及集成電路區(qū)域。還要注意在多比特量化器中，一個連續(xù)時間前置放大器常常被使用來獲得一個低偏移值，這與動態(tài)閂鎖通常會在單比特量化器中得到的一個簡單的低耗用電流成對比。
因此需要提供一個改良的多比特∑-Δ調制器，比如開關電容器(SC)多比特SD調制器以及一個連續(xù)時間多比特SD調制器，其具有一個改良的量化器，這個改良的量化器表現出減少產生回掃噪聲、輸入電容以及功耗。

發(fā)明內容
前述的以及其它的問題被按照這些教義的實施例的方法和設備所克服。
這些教義提供使用在n階∑-Δ調制器(SDM)中的N級量化器的實施例，其中到其它電路中的回掃噪聲的耦合與輸入電容兩者都被減少。通過減少干擾和量化誤差，則回掃噪聲中的減少具有增強SDM的動態(tài)范圍的有益效果。量化器減少的輸入電容減少了功耗，因為環(huán)路濾波器的最后一個放大器的負載減少，并且因此，放大器可以被設計來以減少了的偏置電流進行操作。這些教義的另一個益處是在產生使用于多級量化中所需的多個比較器閾值電壓或電流的電路中回掃噪聲也被減少，從而與對閾值取樣的諸如開關電容器電路這類的傳統方法相比，允許使用更簡單且更低功率的電路。另外，所公開的電路允許以一種簡單的方式附加高頻脈動信號，從而為低輸入信號電平減少不必要音調的產生并且改善了SDM的動態(tài)范圍。
按照這些教義來提供的N級量化器具有一個模擬輸入端子和N-1個數字輸出端子，并且包括耦合到輸入端子的一個抽樣電路，用于提供一個已抽樣輸入信號；至少一個前置放大級，用于把已抽樣電壓輸入信號轉換為一個電流信號并提供一個已放大已抽樣輸入信號；和N-1個比較器級，其每一個都具有一個輸入，耦合到公共前置放大級的輸出。N-1個比較器級的各比較器級操作來把放大的抽樣輸入信號與N-1個基準信號中相關的一個信號進行比較。量化器還包括N-1個閂鎖，其各閂鎖鎖住N-1個比較器之一的輸出狀態(tài)并且使一個輸出耦合到量化器電路的N-1個數字輸出端子之一。使用多個共柵極配置的晶體管來構成N-1個比較器中的各比較器，用于抑制從N-1個閂鎖到所述比較器中的其它比較器以及到量化器電路輸入端子的噪聲反饋。公共前置放大級的使用也用來減少量化器的輸入電容，從而減少環(huán)路濾波器的輸出放大器看到的電容負載，輸出放大器可以是一個積分器。
作為這些教義的目的，因為閂鎖在正反饋的幫助下執(zhí)行從模擬信號表示到數字信號表示的實際轉換，所以輸出閂鎖可以被認為是比較器的積分部分。如此，可以認為在上下文中的比較器由兩個公共柵流緩存器和輸出中的閂鎖形成，其中兩個緩存器一個用于輸入信號而另外一個用于基準信號。
量化器還包括一個高頻脈動信號發(fā)生器，它的一個輸出耦合到公共前置放大級的輸出；和一個輸出N-1個基準信號的閾值信號發(fā)生器?？梢允褂眠B接在正負基準電壓之間的一串串聯耦合的電阻來簡單地構成閾值信號發(fā)生器。
所公開的量化器電路可以被擴展來支持一個具有一連串積分器的∑-Δ調制器拓撲結構，這一連串的積分器具有加權前向求和。在此結構中，所有積分器的輸出首先在加法器中被求和，其輸出然后被饋送給量化器。在所公開的量化器結構中，通過給每一積分器提供一個線性化前置放大器以及通過把這些前置放大器的輸出接線到一起則可以容易地以電流模式實現求和。電流模式高頻脈動信號可以被連接到同樣的這個求和節(jié)點。求和的電流然后被饋送給N-1個比較器級。
前置放大級(組)包括第一差動晶體管對，它把已抽樣輸入電壓信號轉換為第一電流信號。N-1個比較器的各比較器包括一個輸入級，該輸入級被構造來包括第一共柵極配置的晶體管，這些晶體管操作來抑制從N-1個閂鎖到量化器電路的輸入端子的噪聲反饋。因為所有共柵極晶體管可以具有完全相同的尺度并且因為它們全部都具有同一源極與柵極電壓，因此通過這些晶體管的電流相等。因此電流在N-1個比較器級之間被等劃分。各比較器還包括一個閾值輸入級，使用第二差動輸入晶體管對來構成該輸入級，用于把一個相關的基準信號電壓轉換為第二電流；并且還包括第二共柵極配置的晶體管，它操作來抑制從N-1個閂鎖到基準信號發(fā)生器的噪聲反饋。第二電流被耦合通過第二共柵極配置的晶體管并且在比較器的一個輸出節(jié)點處與第一電流信號進行求和。
N級量化器可以形成一個多比特、第n階∑-Δ調制器的一部分。
一種按照這些教義用于操作N級量化器的方法包括如下步驟(a)對一個輸入信號進行抽樣以便提供一個已抽樣輸入電壓信號；(b)把已抽樣輸入電壓信號前置放大并且輸出表示前置放大已抽樣輸入信號的第一電流信號；(c)把一個高頻脈動電流信號加到第一電流信號上以便產生一個高頻脈動的第一電流信號；(d)把高頻脈動的第一電流信號耦合到N-1個比較器級的各比較器級的輸入端子，其中電流在N-1個比較器級之間被等劃分；(e)操作N-1個比較器級的各比較器級來把高頻脈動的第一電流信號與N-1個基準電流信號中相關的一個信號進行比較；和(f)用一個動態(tài)閂鎖鎖住N-1個比較器級的每一個的輸出；其中使用多個共柵極配置的晶體管來構造N-1個比較器的各比較器，所述晶體管用于抑制由閂鎖步驟向所述比較器中的其它比較器以及向N級量化器的輸入端子所產生的噪聲反饋。
當這些教義被擴展為具有一連串積分器的∑-Δ調制器拓撲結構的情況時(其中一連串的積分器具有加權前向求和)，該方法通過如下步驟來操作一個合并的加法器/N級量化器(a)對多個輸入信號抽樣以便提供已抽樣輸入信號；(b)操作多個前置放大器用于前置放大已抽樣輸入電壓信號并輸出表示前置放大已抽樣輸入信號的第一電流信號；(c)通過把前置放大器的輸出連接到一起來對第一電流信號求和；(d)把一個高頻脈動電流信號加到第一電流信號之和上以便產生第一電流信號一個高頻脈動的和；(e)把第一電流信號高頻脈動的和耦合到N-1個比較器級的各比較器級的輸入端子，在此，電流在N-1個比較器級之間被等劃分；(f)操作N-1個比較器級的各比較器級來把高頻脈動的第一電流信號之和與N-1個基準電流信號中相關的一個信號進行比較；和(g)用一個動態(tài)閂鎖鎖住N-1個比較器級的每一個的輸出。在優(yōu)選實施例中，N-1個比較器的各比較器是使用多個共柵極配置的晶體管來構造的，所述晶體管用于抑制由閂鎖步驟向所述比較器中的其它比較器以及向N級量化器輸入端子所產生的噪聲反饋。
把高頻脈動電流信號加到第一電流信號的步驟包括產生具有偽隨機幅度波動的高頻脈動信號的步驟，并且幅度與輸入信號的幅度相反地變化。


在結合附圖閱讀的優(yōu)選實施例的詳細描述中，上面闡明的以及其他關于這些教義的特征將變得更明顯，附圖中圖1A是傳統多比特SDM的簡化框圖，其具有環(huán)路濾波器、N級量化器、DAC和高頻脈動信號發(fā)生器；圖1B說明了一個第n階SD調制器的傳統結構，在此，環(huán)路濾波器包含一連串具有分布反饋(系數為b1到bn)的n個積分器；圖1C示出了一個第n階SD調制器，其中，環(huán)路濾波器包含一連串具有加權前向求和(系數為b1到bn)的N個積分器；圖2的簡化概念上的電路圖示出了圖1A的N級量化器；圖3的簡化概念上的電路圖示出了圖2的N級量化器，增加了輸入信號抽樣以及(可選擇的)分布反饋；圖4的簡化電路圖示出了圖2的N級量化器，增加了和圖3中的輸入信號抽樣，以及一個前置放大器，其對于每個比較器都具有串聯晶體管；圖5的簡化電路圖示出了圖2的N級量化器，增加了和圖3中一樣的輸入信號抽樣，以及用于多個電流輸入比較器的一個公共前置放大器；圖6的局部電路圖示出了圖2的N級量化器，具有和圖3中一樣的輸入信號抽樣、用于多個電流輸入比較器的公共前置放大器、高頻脈動以及產生比較器閾值的一個電阻串；圖7A的完整電路圖是根據圖6實施例的N級量化器，示出了一個比較器結構、公共電路塊以及動態(tài)閂鎖、輸出閂鎖和輸出緩沖器的結構；圖7B示出為圖7B-1、7B-2和7B-3，說明如圖1C所示的SDM電路結構合并的求和與量化的改進。
圖7C示出了圖1C的多比特量化器在設備級的一個實現；圖7D示出了基準電流發(fā)生器的替換實施例，在此，使用單個線性化互導體和多個(例如六個)定標(scaled)的電流反射鏡來構造基準電流發(fā)生器；和圖8和9分別描述了一個可仿效的偽隨機高頻脈動信號和用于產生偽隨機高頻脈動信號的電路。
具體實施例方式
參見圖1A，示出了按照這些教義操作的一種多比特∑-Δ調制器(SDM)10的簡化電路框圖。SDM 10包括用于接收模擬輸入信號的一個輸入節(jié)點和用于輸出多比特(k比特)數字輸出信號的一個輸出節(jié)點。輸入信號被應用到環(huán)路濾波器12，并且從環(huán)路濾波器12的輸出到量化器14。輸入信號還被應用到高頻脈動信號發(fā)生器塊15，高頻脈動信號發(fā)生器塊15包括一個幅度測量塊，幅度測量塊輸出一個幅度控制信號給偽隨機高頻脈動信號產生塊(未示出)。偽隨機高頻脈動信號產生塊的輸出是一個高頻脈動信號，比如一個高頻脈動電流(Idither)，該高頻脈動信號作為第二輸入被應用到量化器14。該結果在量化器14的輸入處加上偽隨機噪聲，即一個高頻脈動信號。以這樣一種方式控制偽隨機噪聲的幅度(Idither)以便與輸入信號的幅度成反比。也就是說，當輸入信號的幅度最大時，高頻脈動信號的幅度最小，反之亦然。高頻脈動信號的使用是首選的，因為它在輸入信號幅度小的時候減少了SDM 10的輸出信號中音調的產生，并從而還增加了SDM 10的動態(tài)范圍。作為一個非限制示例，偽隨機高頻脈動信號產生塊可以包含按照幅度測量塊的輸出來操作的至少一個線性反饋移位寄存器(LFSR)，用于控制形成電流導引DAC的多個晶體管的開關狀態(tài)以及因此的高頻脈動電流信號的幅度(和極性)?？梢詫ο旅鎸⑦M一步詳細描述的圖8和9進行參考，圖8和9分別用于描述一個可仿效的偽隨機高頻脈動信號和用于產生偽隨機高頻脈動信號的電路。
量化器14的輸出被應用到適當的編碼器16并且還被應用到DAC 18，其中編碼器16輸出多比特數字信號，DAC 18形成一個反饋路徑回到環(huán)路濾波器12的第二輸入。
圖2示出了圖1A的N級量化器14的實施例的簡化概念上的電路圖。量化器14接收環(huán)路濾波器12的最后一個放大器(通常是n個積分器的最后一個積分器12A)的輸出。量化器14包含并聯連接的N-1個比較器(comp1到compN-1)，用于接收最后一個積分器12A的輸出。每個比較器1到N-1利用不同的閾值電壓來操作，并且當來自放大器12A的輸入信號的幅度變化時，改變它的輸出狀態(tài)。
圖2的實施例存在許多問題，這些教義一個目的是要克服這些問題。首先，比較器1一直到N-1向放大器12A的輸出呈現出一個大電容負載，即該電容負載等于(N-1)倍的每個比較器的Cin。其次，由于比較器1到N-1每一個的狀態(tài)改變所導致的回掃噪聲干擾了其它比較器的操作，并且還直接反饋到放大器12A的輸出級。
圖3是圖2的N級量化器的簡化概念上的電路圖，但增加了輸入信號抽樣以及(任選的)使用多個DAC 12B的分布反饋，其中輸入信號抽樣被具體化為抽樣開關SWsamp和抽樣電容Cs。在這個實施例中，抽樣開關SWsamp定期閉合以便把在最后一個積分器12A的輸出處出現的信號存儲在抽樣電容Cs之上，并因此用來減少對環(huán)路濾波器12的最后一個積分器12A的回掃噪聲?？墒?，對于Cs，需要相對大的電容值來抑制回掃噪聲，并且此外積分器12A的輸出看到的總電容目前在關閉抽樣開關的時間期間變成等于(N-1)倍的比較器的Cin，加上Cs。
正如可以理解的那樣，圖2或3中沒有一個實施例目前對于使用在多級SDM量化器14中是優(yōu)選的。
圖4示出了圖2的N級量化器的電路圖，增加了由抽樣開關SWsamp和抽樣電容C提供的輸入信號抽樣，就像圖3中的那樣，并且對于每個比較器14B還增加了一個前置放大器14A。用差分對晶體管M1和M2、串聯晶體管M3和M4以及電流源CS1一直到CSN-1來構造前置放大器/比較器。量化器14還包括由閂鎖信號控制的動態(tài)閂鎖14C。動態(tài)閂鎖14C的實施例如圖7C所示。
這個實施例對圖2和3的實施例加以改良，因為它對積分器12A引入較少的回掃噪聲，并且從一個比較器到另一比較器也引入較少的回掃噪聲。此外，前置放大器14A的使用允許對于抽樣電容Cs使用一個較小值的電容，從而減少從最后一個環(huán)路濾波器積分器放大器12A的輸出所看到的總電容負載。
圖5示出了圖2的N級量化器的電路圖，增加了由抽樣開關SWsamp和抽樣電容Cs提供的輸入信號抽樣，就像圖3中的那樣，并且圖5是圖4實施例的一個變體。也就是說，對于每個電流輸入比較器14B只提供有一個公共前置放大器14A。
正如圖4的實施例，這個實施例也對放大器12A引入較少的回掃噪聲，并且從一個比較器到另一比較器也引入較少的回掃噪聲。另外，單個公共的前置放大器14A比N-1個分開的前置放大器提供更小的電容負載給濾波器積分器放大器12A。
圖6示出了圖1A的N級量化器的電路圖，具有如圖3中的輸入信號抽樣、如圖5中的用于多個電流輸入比較器14B的公共前置放大器14A，增加了來自高頻脈動發(fā)生器15中的高頻脈動信號以及一個基準電流發(fā)生器14D，基準電流發(fā)生器14D包含連接在電位Vref+和Vref-之間的一個電阻串14D′，用于產生雙極比較器閾值基準電壓thresh1、thresh2，...，threshN-1。圖6還示出一個閾值輸入(TI)級14E(每個比較器一個)，它把電阻串14D′產生的應用的雙極閾值電壓轉換為一個電流，該電流與從信號輸入塊14B′輸出的電流進行求和。
圖7D示出了產生N-1個基準電流的基準電流發(fā)生器14D的一個替換實施例，其中單個線性化互導體25被用來創(chuàng)建單個基準電流，基準電流被應用到刻度電流反射鏡26并因此以不同的定標因子(例如X1、X3、X5)被鏡像到N-1個比較器14B。在這個實施例中，不需要電阻14D′。
應該注意在N-1個比較器14B的輸入處的所有共柵極晶體管最好具有完全相同的尺度，并且因為它們全部都具有相同的源電壓與柵電壓，所以共柵極配置的晶體管的電流也同樣相等。因此，高頻脈動輸入電流在N-1個比較器級之間被等劃分。
還應該注意，TI級14E的電流源CS’具有Ib/(N-1)的幅度，在此，Ib是來源于前置放大器14A電流源CS的電流的幅度。還要注意，一個比較器14B實際上是從共柵極配置的信號輸入級14B′和相關的共柵極配置的TI級14E中構成的。
這個實施例在信號輸入級14B′和閾值輸入級14E中使用共柵極晶體管，類似地抑制對放大器12A的回掃噪聲引入并且也抑制了回掃噪聲從一個比較器14B耦合到另一比較器，因為它抑制對公共閾值發(fā)生器電路14D的回掃噪聲引入。而且，前置放大器14A的使用允許對于抽樣電容Cs使用一個較小值，從而減少從最后一個環(huán)路濾波器放大器12A的輸出看到的總電容負載。并且，高頻脈動信號只不過是被共同地直接加到所有比較器14B的輸入上。由于串聯晶體管結構的使用，很少有回掃噪聲被引入到使用來產生閾值電壓的電阻串中，使得電阻串14D′的電阻更大，從而減低功耗。
高頻脈動信號的幅度最好與電流源CS的Ib幅度成比例，而與量化級別數以及輸入信號幅度的平方成反比。以這種方式來抑制不希望的音調產生。
圖8是可仿效的偽隨機高頻脈動信號以及它的幅度與例如正弦波輸入信號幅度的關系。
圖9是高頻脈動發(fā)生器15的一個適當實施例的電路圖，正如在此專利申請主題的發(fā)明者于_提交的標題為″Method and Apparatus for ProvidingSignal Dependent Dither Generator for ∑-Δ Modulator(用于為∑-Δ調制器提供信號相關的高頻脈動發(fā)生器的方法和設備)″的共同未決的美國專利申請SN.09/_中所公開的一樣。
如圖9所示的高頻脈動發(fā)生器15實施例使用一個輸入信號平方和差分電路30，以及一連串的電流反射鏡(CM)32，在電流導引DAC 24上提供電流控制從而調制高頻脈動電流的幅度。高頻脈動電路15的輸入信號在Csmp上被抽樣。為了避免回掃噪聲，當SDM 10未抽樣輸入信號的時刻出現由開關S1控制的輸入信號抽樣，也就是，高頻脈動電路的輸入信號的抽樣與SDM抽樣異相。高頻脈動電路的抽樣不需要很精確，因此Csmp的值可以很小。用矩形脈沖產生電路30來產生輸入信號的抽樣幅度的平方。平方功能不需要很精確，因此可以使用由小設備組成的一個簡單結構。矩形脈沖電路的輸出是與輸入信號抽樣幅度的平方成正比的一個電流，加上某個偏移。偏移量不是關鍵的，并且如果期望的話，則可以使用熟知的技術將其最小化。從恒定的預確定電流(IditherMAX)中被Q1減去表示輸入幅度平方的此電流，這樣得到的差動電流被饋送給電流反射鏡32的鏈。電流反射鏡32經由信號Vgs(PMOS)和Vgs(NMOS)被用來控制電流導引DACs 24的電流源電流。如此，電流反射鏡32的一個輸出是電流導向DACs 24的PMOS電流源的信號Vgs(柵源電壓)，而電流反射鏡32的第二輸出是電流導引DACs 24的NMOS電流源的信號Vgs。PMOS和 NMOS FET的柵源電壓形成電流導向DACs 24的電流源，控制該柵源電壓用來控制流過這些FET的電流量，并且使Vgs成為輸入信號幅度的一個函數會控制所得到的高頻脈動電流信號的幅度以便成為輸入信號幅度的一個函數，這是一個期望的結果。
在此實施例中，高頻脈動電流信號的值是偽隨機的，因為它由多個LFSR22A、22B、22C和相關的反饋邏輯23A、23B、23C來控制。高頻脈動電流信號的最大幅度可以假定預確定連續(xù)范圍值內的任意值，因為由平方一減法電路來控制。
LFSR 22A、22B、22C產生一個偽隨機碼。最長的LFSR 20A提供一個輸出，該輸出(偽隨機地)通過直接或是通過反相器驅動器27控制開關S3、S4、S5、S6的狀態(tài)來控制高頻脈動電流的符號(正或負)。第二長的LFSR 22B被分配加權＝2，并且控制兩個PMOS電流源和兩個NMOS電流源的狀態(tài)(開或關)。第三長的LFSR 22B被分配加權＝1，并且控制每一PMOS和NMOS電流源的狀態(tài)。
按照這種方式，在電流導引DAC 24正在被偽隨機地切換入和出以及所得到的高頻脈動電流的符號也正被偽隨機地選擇時，矩形脈沖發(fā)生器和差分邏輯30以及電流反射鏡32操作來以這樣一種方式控制流過電流導引DAC的電流幅度以便在輸入信號的幅度減少時增加電流流量，并且在輸入信號的幅度增加時減少電流流量。結果是產生一個幅度調制的高頻脈動電流信號，它類似白噪聲(參見圖8)，即，理想上是與SDM 10的輸入信號高度不相關的一個高頻脈動信號。
應當指出，圖9中描述的高頻脈動信號發(fā)生器15的特定實施例不被解釋為限制本發(fā)明的實踐，其它實施例也同樣可以被使用。此外，在某些應用中，高頻脈動信號實際上不需要是偽隨機的，并且在某些應用中可能根本不需要使用高頻脈動信號。
現在返回圖6中描述的實施例，應當指出晶體管溝道寬度/長度比(被表示為圖6中的寬高比S1和S2)最好足夠小以便在整個量化范圍上提供線性運算。然而，不需要精確的線性，因為來自兩個類似的差動對中的電流被比較，只有寬高比的匹配很重要。注意前置放大器14A差動晶體管對的寬高比被表示為S1，TI 14E差動晶體管對的寬高比被表示為S2，并且對于每個比較器，接收閾值電壓的差動晶體管對的寬高比具有表示為S1/(N-1)的一個寬高比，即，此寬高比，并且由電流源CS′輸出的電流幅度與量化級的數量(即，與比較器級的數量)成比例。
圖7A是根據圖6實施例的N級量化器14的完整電路圖，它描述了一個比較器14B的結構，以及公共電路塊以及動態(tài)閂鎖14C、輸出(靜態(tài))閂鎖14F和輸出緩沖器14G的結構。
如圖7A所示的電路操作如下。量化器14的輸入信號(環(huán)路濾波器12的最后一個積分器放大器12A的輸出信號)被抽樣開關SWsamp在抽樣電容Cs上抽樣。差動對前置放大器14A把輸入電壓轉換為電流。來自高頻脈動發(fā)生器15中的輸出電流被加到前置放大器14A產生的電流上。所得到的求和電流被饋送給電流緩沖級14B′的N-1個(N級量化)共柵極輸入晶體管的源極端子。這些共柵極晶體管把量化器14的輸入級從第二級的動態(tài)閂鎖14C中隔離開來，從而減少對環(huán)路濾波器12的回掃噪聲。閾值發(fā)生器14D的電阻串14D’(或者圖7D實施例的互導體25和電流反射鏡26)操作以便在正負基準電壓之間產生(N-1)/2等分配的電壓。閾值輸入塊14E的差動晶體管對抽出適當的閾值電壓對并把這些電壓轉換為電流。這些電流被饋送給閾值輸入塊14E的共柵極輸入晶體管的源極端子。這些共柵極晶體管(寬高比S2)用來把基準電流閾值發(fā)生器14D從動態(tài)閂鎖14C中隔離開來，并且因此操作來減少耦合到基準電流閾值發(fā)生器14D中的回掃噪聲。在信號輸入塊14B′的共柵極晶體管漏極端子處出現的電流和在閾值輸入塊14E的共柵極晶體管的漏極端子處出現的電流被求和并且被饋送給動態(tài)閂鎖14C的輸入，它操作來把輸入狀態(tài)鎖住在閂鎖信號的上升沿上。取決于來自環(huán)路濾波器12中的輸入信號的幅度以及高頻脈動電流信號的瞬時幅度，則在信號輸入塊14B′的共柵極晶體管的漏極端子處出現的電流將小于或大于在閾值輸入塊14E的共柵極晶體管的漏極端子處出現的電流，它由閾值發(fā)生器14D產生的閾值電壓的幅度來設置，從而提供比較器功能。閂鎖14F的″與非″門和輸出緩沖器14G的倒相器放大動態(tài)閂鎖14C的輸出。如果期望的話，增加的與非電路可用來提供一個門控功能。
所公開的量化器可以被擴展來支持一個具有一連串積分器12A的∑-Δ調制器結構，該積分器12A具有加權前向求和，如圖1C所示。在此結構中，所有積分器的輸出首先在求和塊13中被求和，其輸出然后被饋送給量化器14。在所公開的量化器結構中，通過給每一積分器提供一個線性化前置放大器14A以及通過把這些前置放大器的輸出接線到一起則可以容易地以電流方式實現求和。電流方式高頻脈動信號可以被連接到同樣的這個求和節(jié)點。此實施例的優(yōu)點是加法器13和量化器14可以被合并，使得實現一個緊密且低功率的結構，并且施加于求和與量化操作上的時間限制被放松。
圖7B示出為圖7B-1、7B-2和7B-3，說明如圖1C所示的SDM電路結構合并的求和與量化的改進。圖7B-1示出環(huán)路濾波器12的積分器12A、系數bn到b1、求和塊13和量化器14。圖7B-2說明了一種方式，按照這種方式，積分器12A的輸出首先被抽樣(以便避免回掃噪聲從量化器14傳播到環(huán)路濾波器12)、在互導體(跨導gmn到gm1對應于系數bn到b1)中轉換成電流，以電流方式被求和13并且在電流方式量化器14中被量化。圖7B-3更詳細地示出多比特量化器14，并且在公共電流求和節(jié)點中增加了高頻脈動信號。
在圖7C中更詳細地描述了這個實施例的塊級結構和操作。所說明的示例是一個多比特量化器14，它是最一般的情況，但是求和與量化的合并同樣很好地應用到單比特調制器?！?Δ環(huán)路濾波器12的每個開關電容器積分器12A的輸出被抽樣為一個簡單的抽樣電容器。例如，在第三階調制器中，有三個積分器12A，因此三個不同的電壓被抽樣。抽樣被用來避免回掃噪聲從量化器14傳播到環(huán)路濾波器12。使用一個線性化差動對14A把每一抽樣電壓被轉換成一個電流抽樣。每個差動對14A具有由它的偏置電流、設備尺度和衰減來設定的跨導，并且可以通過適當使用已知類型的匹配技術來精確地控制轉換系數比(跨導)。因此，可以精確地控制電流抽樣比(精確的絕對值并不是特別關心的)。通過在求和接合點或節(jié)點13處把線性化差動對14A的輸出連接在一起來以電流的方式對電流抽樣進行求和。并且，高頻脈動塊15的輸出電流在公共求和節(jié)點13處被相加。求和電流被饋送給N-1個比較器14B的共柵極輸入晶體管的源極。共柵極配置呈現出低輸入電阻，這使得電流求和更精確。另外，共柵極晶體管14E把輸入級從輸出級的動態(tài)閂鎖14C中隔離開來，并且因此減少回掃噪聲傳播到環(huán)路濾波器12?？梢杂靡粋€電阻串(用電阻或晶體管制成)實現閾值發(fā)生器14D，閾值發(fā)生器14D被用來在正負基準電壓之間產生等分配電壓，該電壓是在多比特量化器中產生閾值電壓時所需要的。線性化差動對14E被用來抽出適當的閾值電壓并把這些電壓轉換為電流。同樣，可以通過適當使用匹配技術來精確地控制轉換系數比(跨導)。因此，這些轉換系數與用于轉換積分器的抽樣輸出電壓的互導體轉換系數有精確的關系。這個精確的關系很重要，不是精確的絕對值。基準電流被饋送給N-1個比較器的共柵極輸入晶體管14B的源極。共柵極晶體管14B把閾值發(fā)生器14D的電阻串從動態(tài)閂鎖14C中隔離開來。并因此減少回掃噪聲到閾值發(fā)生器14D的傳播。來自感測環(huán)路濾波器12的積分器12A輸出的輸入級中的電流以及來自感測基準電流閾值的輸入級中的電流在節(jié)點13A處被求和并被饋送給被閂鎖的再生負載14C之可以用與積分器12A相同的硬件實現反饋DAC 18以便節(jié)省電路區(qū)域和功率。另外，減少噪聲。與如圖3所示具有帶分布反饋的一連串積分器的結構相反，每個積分器12A都需要支持數字模擬轉換，它使得硬件更復雜。在具有帶加權前向求和的一連串積分器的結構中，只有第一個積分器需要支持數字模擬轉換，而其它積分器可以是傳統結構。
基準電流緩存器的加載也減少，因為只在第一個積分器中執(zhí)行數字模擬轉換。通常，基準緩存器的電流消耗與調制器本身的是同一數量級。這些教義減少了整個模擬數字轉換器的區(qū)域和電流消耗。
在積分器12A的電容定標和電流消耗中也實現了改善，因為只有第一個積分器需要支持數字模擬轉換，那么可以更自由地定標其它積分器的電容。
在下一數字模擬轉換之前，求和與量化最好發(fā)生在濾波器相位結束時的一個短時期內。這對積分器12A的穩(wěn)定(settling)、求和塊13的穩(wěn)定以及量化器14的判定時刻提出更苛刻的定時限制。這導致更高的電流消耗?？墒牵趫D1C和7C實施例中的區(qū)域和功率需求、以及求和與量化的速度被改善。例如，當與使用單獨的求和塊和量化器相比時，環(huán)路濾波器中的延遲(電流模式求和緊密且快速)被改善。
一般來說，這些教義所公開的實施例有利減少了回掃噪聲的產生，此外減少了量化器14的輸入電容，從而減少了環(huán)路濾波器12中最后一個放大器的負載。
使用標準集成電路技術可容易實現所公開的這些實施例，它們只需要一個適度量的集成電路區(qū)域，并且它們的功率消耗比較適度。這些實施例還可以被實現在數字開關電容器(SC)或模擬CMOS電路中，并且可以被使用來例如有利于多級量化音頻和接收機模擬數字轉換器。
比如通過提供其它類型的高頻脈動信號發(fā)生器和/或提供不同類型的基準信號發(fā)生器(例如，依賴二極管甚至使用數字模擬轉換器的發(fā)生器)，可以對這些教義進行各種修改。
在說明的實施例中，抽樣和閂鎖頻率是應用特定的，范圍例如可以從幾kHz到大約100MHz。
關于在閉合輸入抽樣開關和閂鎖信號上升沿之間的延遲，應當指出，這些事件可以同時發(fā)生，因為比較器的輸入級和閂鎖連續(xù)地跟蹤輸入信號。如果這些事件同時發(fā)生，則由于抽樣和閂鎖電路的物理分離(和相關的延遲)，所以輸入抽樣開關產生的干擾不會影響閂鎖，反之亦然。如果這些事件未同時發(fā)生，那么一個適當的延遲從抽樣時鐘到閂鎖時鐘可能至少大約為一納秒，因此抽樣時鐘產生的干擾在閂鎖動作發(fā)生之前已經被衰減。
因此，雖然關于本發(fā)明的優(yōu)選實施例已經特別地示出并描述了這些教義，但是本領域技術人員應該理解，可以在形式和細節(jié)上進行各種改變而不偏離本發(fā)明的精神和范圍。
權利要求
1.一種N級量化器電路，該量化器電路具有一個模擬輸入端子和N-1個數字輸出端子，包括一個耦合到所述輸入端子的抽樣電路，用于提供一個已抽樣輸入電壓信號；至少一個前置放大級，用于放大所述已抽樣輸入電壓信號并且提供一個已抽樣輸入電流信號；N-1個比較器級，其每一個都具有一個輸入，該輸入被耦合到所述至少一個前置放大級的輸出，所述N-1個比較器級的各比較器級操作來共享所述電流信號并把所述電流信號與N-1個基準電流信號中相關的一個進行比較；和N-1個閂鎖，其各閂鎖鎖住所述N-1個比較器之一的輸出狀態(tài)并且具有耦合到所述量化器電路的所述N-1個數字輸出端子之一的一個輸出；其中，使用多個共柵極配置的晶體管來構造所述N-1個比較器的各比較器，所述晶體管用于抑制從所述N-1個閂鎖到所述比較器中的其它比較器以及到所述量化器電路的所述輸入端子的噪聲反饋。
2.權利要求1的N級量化器電路，還包括一個高頻脈動信號發(fā)生器，該高頻脈動信號發(fā)生器具有耦合到所述至少一個前置放大級的所述輸出上的一個輸出。
3.權利要求1的N級量化器電路，還包括輸出所述N-1個基準電流信號的一個閾值信號發(fā)生器。
4.權利要求3的N級量化器電路，其中所述閾值信號發(fā)生器由在正負基準電壓之間連接的一串串聯耦合電阻組成。
5.權利要求3的N級量化器電路，其中所述至少一個前置放大級由第一差動晶體管對組成，第一差動晶體管對把所述已抽樣輸入信號轉換為第一電流信號，其中所述N-1個比較器的各比較器包括一個輸入級，該輸入級由第一共柵極配置的晶體管組成，所述晶體管操作來抑制從所述N-1個閂鎖到所述量化器電路的所述輸入端子的噪聲反饋，并且還包括一個閾值輸入級，該閾值輸入級由第二差動輸入晶體管對組成，用于把一個相關的基準信號電壓轉換為第二電流，并且還包括第二共柵極配置的晶體管，操作來抑制從所述N-1個閂鎖到所述基準信號發(fā)生器的噪聲反饋，其中所述第二電流被耦合通過所述第二共柵極配置的晶體管并且在所述比較器的一個輸出節(jié)點處與所述第一電流信號求和。
6.權利要求1的N級量化器電路，其中在所述量化器的所述輸入端子所看到的電容負載由所述前置放大級的輸入電容加所述抽樣電路的電容組成。
7.權利要求1的N級量化器電路，其中所述量化器形成多比特∑-Δ調制器的一部分，并且其中所述量化器的所述輸入端子被耦合到至少一個形成環(huán)路濾波器的一部分的積分器的輸出。
8.權利要求1的N級量化器電路，其中所述至少一個前置放大級由多個前置放大級組成，這些前置放大級具有耦合在一起的輸出并且為已抽樣輸入電流信號提供加權前向求和用于在一個公共輸出節(jié)點處求和。
9.一個多比特∑-Δ調制器，包括一個環(huán)路濾波器，具有用于耦合到一個模擬輸入信號的一個輸入和由具有一個輸出的放大器組成的至少一個積分器；一個N級量化器電路，具有耦合到所述至少一個環(huán)路濾波器放大器的所述輸出上的一個模擬輸入端子和N-1個數字輸出端子，所述量化器還包括耦合到所述輸入端子的一個抽樣電路，用于對所述環(huán)路濾波器放大器的所述輸出進行抽樣來提供一個已抽樣輸入信號；至少一個前置放大級，輸出一個表示所述已抽樣輸入信號的第一電流信號；N-1個比較器級，每一個都具有耦合到第一電流信號的一個輸入，所述N-1個比較器級的各比較器級操作來平等共享所述第一電流信號并且把所述第一電流信號的共享的部分與N-1個基準電流信號中相關的一個進行比較；和N-1個動態(tài)閂鎖，其各閂鎖鎖住所述N-1個比較器之一的輸出狀態(tài)并且具有耦合到所述量化器電路的所述N-1個數字輸出端子之一的一個輸出；其中，使用多個共柵極配置的晶體管來構造所述N-1個比較器的各比較器，所述多個晶體管用于抑制從所述N-1個動態(tài)閂鎖到所述比較器中的其它比較器和所述量化器電路的所述輸入端子的噪聲反饋；和一個偽隨機高頻脈動電流信號發(fā)生器，它具有一個耦合到所述至少一個前置放大級的所述輸出的高頻脈動電流輸出信號，在此，所述高頻脈動電流輸出信號在被共享以及與所述N-1個基準電流信號中所述相關的一個進行比較之前與所述第一電流信號求和。
10.權利要求9的∑-Δ調制器，還包括一個用于產生N-1個基準電壓的閾值信號發(fā)生器，并且其中，所述N-1個比較器的各比較器由一個閾值輸入級組成，所述閾值輸入級包含一個差動輸入晶體管對，用于把所述N-1個基準電壓中相關的一個轉換為所述N-1個基準電流信號之一。
11.權利要求10的∑-Δ調制器，其中所述前置放大級由第一差動晶體管對組成，所述第一差動晶體管對把所述已抽樣輸入信號轉換為所述第一電流信號，其中，所述N-1個比較器的各比較器包括一個輸入級，該輸入級由第一共柵極配置的晶體管組成，所述晶體管操作來抑制從所述N-1閂鎖到所述量化器電路的所述輸入端子的噪聲反饋，并且還包括一個閾值輸入級，該閾值輸入級包含第二差動輸入對，用于把所述N-1個基準電壓中相關的一個轉換為N-1個基準電流信號中所述相關的一個，并且還包括第二共柵極配置的晶體管，它操作來抑制從所述N-1個閂鎖到所述基準信號發(fā)生器的噪聲反饋，其中N-1個基準電流信號的所述相關的一個被耦合通過所述第二共柵極配置的晶體管并在所述比較器的輸出節(jié)點處與所述第一電流信號進行求和。
12.權利要求10的∑-Δ調制器，其中所述閾值信號發(fā)生器由在正負基準電壓之間連接的一串串聯耦合電阻組成。
13.權利要求10的∑-Δ調制器，其中所述閾值信號發(fā)生器包括由饋給多個定標電流反射鏡的互導體，用于輸出多個定標的基準電流。
14.權利要求9的∑-Δ調制器，其中所述至少一個前置放大級由具有加權前向求和的多個前置放大級組成，用于放大所述已抽樣輸入電壓信號并且用于提供放大的已抽樣輸入電流信號以便在一個公共輸出節(jié)點處求和。
15.權利要求9的∑-Δ調制器，其中在所述量化器的所述輸入端子所看到的電容負載由所述前置放大級的輸入電容加上包含所述抽樣電路一部分的電容的電容量所組成。
16.一種用于操作N級量化器的方法，包括如下步驟對一個輸入信號進行抽樣以便提供一個已抽樣輸入電壓信號；對所述已抽樣輸入電壓信號進行前置放大并且輸出表示前置放大的已抽樣輸入信號的第一電流信號；把一個高頻脈動電流信號加到所述第一電流信號上以便產生一個高頻脈動的第一電流信號；把所述高頻脈動的第一電流信號耦合到N-1個比較器級中各比較器的一個輸入端子；在所述N-1個比較器級之中等劃分所述高頻脈動的第一電流信號；操作所述N-1個比較器級的各比較器級來把所述高頻脈動的第一電流信號的被劃分的部分與N-1個基準電流信號中相關的一個信號進行比較；和用一個動態(tài)閂鎖鎖住所述N-1個比較器級的每一個的輸出；其中使用多個共柵極配置的晶體管來構造所述N-1個比較器中的各比較器，所述晶體管用于抑制由所述閂鎖步驟向所述比較器中的其它比較器以及所述N級量化器的輸入端子所產生的噪聲反饋。
17.權利要求16的方法，其中把高頻脈動的電流信號加到所述第一電流信號上的步驟包括產生高頻脈動信號的步驟，該高頻脈動信號具有幅度的偽隨機波動以及與輸入信號幅度相反變化的一個幅度。
18.一種用于操作N級量化器的方法，包括如下步驟對多個輸入信號進行抽樣以便提供多個已抽樣輸入電壓信號；操作多個前置放大器來前置放大已抽樣輸入電壓信號并輸出表示前置放大的已抽樣輸入電壓信號的第一電流信號；通過把前置放大器的輸出連接到一起來對第一電流信號求和；把一個高頻脈動電流信號加到第一電流信號之和上以便產生第一電流信號的高頻脈動的和；把第一電流信號的高頻脈動的和耦合至N-1個比較器級中各比較器級的輸入端子，在此，第一電流信號的高頻脈動的和在N-1個比較器級之間被等劃分；操作N-1個比較器級的各比較器級來把第一電流信號的高頻脈動的和的被劃分部分與N-1個基準電流信號中相關的一個信號進行比較；和用一個動態(tài)閂鎖鎖住N-1個比較器級的每一個的輸出。
19.權利要求18的方法，其中使用多個共柵極配置的晶體管來構造N-1個比較器中的所述各比較器，用于抑制由閂鎖步驟對所述比較器中的其它比較器以及對N級量化器的輸入端子產生的噪聲反饋。
20.權利要求18的方法，其中產生高頻脈動電流信號的步驟包括產生高頻脈動信號的步驟，該高頻脈動信號具有幅度的偽隨機波動以及與輸入信號幅度相反地變化的一個幅度。
全文摘要
一個N級量化器電路，具有一個模擬輸入端子和N－1個數字輸出端子，并且包括耦合到輸入端子的一個抽樣電路，用于提供一個抽樣輸入電壓信號；至少一個前置放大級，用于把抽樣的輸入電壓信號轉換為一個電流信號并提供一個已放大抽樣輸入信號；和N－1個比較器級，其每一個都具有一個輸入，它耦合到至少一個前置放大級輸出上并且平等地共享輸入電流。N－1個比較器級的各比較器級操作來把已放大已抽樣信號與N－1個基準信號中相關的一個信號進行比較。量化器還包括N－1個閂鎖，其各閂鎖鎖住N－1個比較器之一的輸出狀態(tài)并且具有一個耦合到量化器電路的N－1個數字輸出端子之一的輸出。N－1個比較器的各比較器是使用多個共柵極配置的晶體管來構造的，所述晶體管用于抑制從N－1個閂鎖到所述比較器中的其它比較器以及到量化器電路輸入端子的噪聲反饋。在一個實施例中，公共前置放大級的使用也用來減少量化器的輸入電容，從而減少環(huán)路濾波器的輸出放大器看到的電容負載，輸出放大器可以是一個積分器。量化器還包括一個高頻脈動信號發(fā)生器，它的一個輸出耦合到至少一個前置放大級的輸出；和一個輸出N－1個基準信號的閾值信號發(fā)生器。閾值信號發(fā)生器可以簡單地使用連接在正負基準電壓之間的一串串聯耦合的電阻來構成，或者可以使用饋給定標的電流反射鏡的互導體。
文檔編號H03M3/04GK1593009SQ02812278
公開日2005年3月9日 申請日期2002年6月19日 優(yōu)先權日2001年6月21日
發(fā)明者A·魯哈, T·羅特薩萊寧, J·-P·特爾瓦羅托 申請人:諾基亞有限公司