專利名稱：諧振邏輯驅(qū)動(dòng)器電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及電子邏輯驅(qū)動(dòng)器電路。更具體的，本發(fā)明涉及減少電子邏輯電路的功耗和電子邏輯電路內(nèi)部信號(hào)的狀態(tài)調(diào)節(jié)。
電子電路以各種方式消耗功率。特別的，在至電路元件的輸入信號(hào)改變狀態(tài)時(shí)消耗功率。由于寄生電容的充電和放電而產(chǎn)生功耗，所述寄生電容與至電路元件的輸入信號(hào)相關(guān)或與連接這些輸入信號(hào)至信號(hào)驅(qū)動(dòng)器的導(dǎo)線相關(guān)。功耗不在寄生電容自身上發(fā)生，而在信號(hào)驅(qū)動(dòng)器的輸出阻抗上發(fā)生?，F(xiàn)代數(shù)字集成電路(IC)通常驅(qū)動(dòng)大量的具有高電容負(fù)載的離片(off-chip)信號(hào)在相對(duì)的低頻上工作，并從而消耗IC的整體功耗的有效(盡管很小)部分。IC還包括許多諸如時(shí)鐘信號(hào)或地址線的全局在片(global on-chip)信號(hào)，這些信號(hào)橫穿驅(qū)動(dòng)許多內(nèi)部信號(hào)的整個(gè)芯片。這些信號(hào)具有很高的寄生電容，但通常能夠以非常高的速度工作。因此，這樣的信號(hào)會(huì)消耗IC的整體功耗中適度高的部分。因此很希望這樣的一種減少功耗的驅(qū)動(dòng)器電路，其能夠以與傳統(tǒng)的在片驅(qū)動(dòng)器相比較的速度驅(qū)動(dòng)這樣的在片信號(hào)背景技術(shù)參照附圖，為了說(shuō)明的目的，

圖1示出了傳統(tǒng)的CMOSIC反相器驅(qū)動(dòng)器10，其將驅(qū)動(dòng)器輸出信號(hào)VD提供至互聯(lián)12，該互聯(lián)12接著將互聯(lián)輸出信號(hào)VO提供給負(fù)載14。其中，驅(qū)動(dòng)器10被用作在片驅(qū)動(dòng)器，負(fù)載14通常由到形成為同一IC的一部分的其它邏輯器件的輸入組成，互聯(lián)12形成于在片金屬化層。由于它們的小尺寸，在片互聯(lián)通常具有低串聯(lián)電感?；蛘?，在驅(qū)動(dòng)器10被用作離片驅(qū)動(dòng)器的情況，負(fù)載14通常由至安裝在同一印刷電路板(PCB)的其它IC的輸入引腳組成，互聯(lián)12由IC插件內(nèi)部的引線框?qū)Ь€(lead-frame conductor)和蝕刻在PCB上的導(dǎo)線的組合所組成。
反相器驅(qū)動(dòng)器10包括在正向干線電源(voltage rail)VDD和地面干線電源VSS之間的一個(gè)NMOS晶體管M1，該晶體管M1被串連到PMOS晶體管M2。由于通過(guò)將正電壓施加到M1的柵極輸入端使M1導(dǎo)通和通過(guò)將地電位施加到M2的柵極輸入端使M2導(dǎo)通，所以，在穩(wěn)態(tài)條件期間這兩者中通常只有一個(gè)導(dǎo)電。因此，如果輸入信號(hào)VC處于“低”電位(即接近VSS電位)，則驅(qū)動(dòng)器輸出信號(hào)VD被驅(qū)動(dòng)至“高”電位(即接近VDD電位)，反之亦然。在輸入信號(hào)VC在高和低電位之間轉(zhuǎn)換期間，通常有一個(gè)晶體管M1和M2兩者同時(shí)導(dǎo)電的短暫周期。
圖2示出了圖1的電路的簡(jiǎn)化的電子模型。由與輸出電阻R(ON)串聯(lián)的可控開(kāi)關(guān)SW模擬反相器驅(qū)動(dòng)器10的輸出。所述輸出電阻表示處于“導(dǎo)通”狀態(tài)的晶體管M1或M2中任一個(gè)的源-漏電阻。電容器C(IN)模擬晶體管M1和M2的輸入(柵極)電容。由串聯(lián)電阻RI和串聯(lián)電感LI以及分布電容CI模擬互聯(lián)12。分布電容CI通常小于負(fù)載電容CL，從而對(duì)于合理的精確度，可以將分布電容CI考慮作為負(fù)載電容CL的形成部分。
圖3a示出了當(dāng)驅(qū)動(dòng)器10被用作在片驅(qū)動(dòng)器、輸入信號(hào)VP被從“高”驅(qū)動(dòng)到“低”時(shí)圖1的信號(hào)VD和VO通常是如何變化的。在這種情況下，流入負(fù)載CL的電流被驅(qū)動(dòng)器輸出電阻R(ON)有效地限制，從而驅(qū)動(dòng)器輸出信號(hào)VD近似按指數(shù)規(guī)律地從“低”變化至“高”。由于互聯(lián)電感和電阻比較小，導(dǎo)體輸出信號(hào)VO僅被輕微的延遲并且過(guò)沖(overshoot)可以忽略。圖3b示出了當(dāng)驅(qū)動(dòng)器10被用作離片驅(qū)動(dòng)器、輸入信號(hào)VP被從“高”驅(qū)動(dòng)到“低”時(shí)圖1的信號(hào)VD和VO通常是如何變化的。在這種情況下，流入負(fù)載CL的電流被驅(qū)動(dòng)器輸出電阻R(ON)和互聯(lián)電感L1有效地確定。因此，盡管驅(qū)動(dòng)器輸出信號(hào)VD相當(dāng)快的開(kāi)始從“低”至“高”的轉(zhuǎn)換，但是互聯(lián)電感使互聯(lián)輸出信號(hào)VO以具有某種程度過(guò)沖的衰減正弦曲線的方式變化。
在片信號(hào)通常被要求以非常高的速度工作，因此需要低數(shù)值的R(ON)。通過(guò)使驅(qū)動(dòng)器10內(nèi)部的驅(qū)動(dòng)晶體管的溝道寬度相當(dāng)大來(lái)實(shí)現(xiàn)這一要求。這意味著驅(qū)動(dòng)器10的輸入電容C(IN)可以與負(fù)載CL的值的三分之一一樣多。對(duì)于離片驅(qū)動(dòng)器的情形，R(ON)通常在相對(duì)項(xiàng)中被制作得大很多，以限制轉(zhuǎn)換的速度和減少否則將會(huì)由于可感知的互聯(lián)電感而產(chǎn)生的振鈴和過(guò)沖。盡管通常存在一些如圖3b中所示的過(guò)沖。由于希望較大的R(ON)，在驅(qū)動(dòng)器10是離片驅(qū)動(dòng)器時(shí)，對(duì)于給定的負(fù)載電容，驅(qū)動(dòng)器10內(nèi)部的驅(qū)動(dòng)晶體管溝道寬度可以很小。因此在這一情形中驅(qū)動(dòng)器10的輸入電容C(IN)與負(fù)載電容CL相比非常小。在兩種情形中，從電源得到的能量(忽略用于充電和放電C(IN)的)近似等于CV2，其中V是VDD和VSS之間的電位，C是CL的數(shù)字值。當(dāng)輸出從“高”至“低”時(shí)產(chǎn)生相似的波形，但是在這一情形中沒(méi)有從VDD電源中得到功率。因此，當(dāng)以頻率f驅(qū)動(dòng)所述輸出時(shí)從VDD電源的獲得功率是等于fCV2的平均值。這一功率很多被消耗在驅(qū)動(dòng)器輸出電阻R(ON)上。由于唯一的效果將是增加過(guò)沖和振鈴量，所以，不能僅僅通過(guò)使R(ON)的值較小來(lái)減少功耗。
在WO-A-97/09783中，本申請(qǐng)人示出通過(guò)作為能量存儲(chǔ)機(jī)構(gòu)來(lái)治理振鈴可以將功耗，特別是離片驅(qū)動(dòng)器的功耗典型地減少75％，所述振鈴在負(fù)載14經(jīng)由諸如PCB互聯(lián)電感的可感知的電感被驅(qū)動(dòng)時(shí)產(chǎn)生。這可以通過(guò)用如圖4所示的另一個(gè)驅(qū)動(dòng)器18代替驅(qū)動(dòng)器10來(lái)實(shí)現(xiàn)，其中驅(qū)動(dòng)器輸出電壓從“低”經(jīng)過(guò)中間電壓變化至“高”，或相反。至驅(qū)動(dòng)器18的輸入信號(hào)VC將一個(gè)控制電路產(chǎn)生的控制信號(hào)V5、V6和V7分別饋送給NMOS晶體管M3和M4以及PMOS晶體管M5的柵極。這些晶體管M3、M4和M5的漏極都連接至驅(qū)動(dòng)器18的輸出VS。晶體管M3和M5可以將輸出信號(hào)VS分別連接至VSS和VDD，同時(shí)晶體管M4可以將輸出連接至中間電壓VHH。通常，晶體管M4被設(shè)計(jì)為具有比晶體管M3或M5中的任一個(gè)(或者當(dāng)驅(qū)動(dòng)器10被用作離片驅(qū)動(dòng)器時(shí)是圖1中的M1或M2)低的“導(dǎo)通”電阻。輸出信號(hào)VS也經(jīng)由被模擬為電感器LR的PCB互聯(lián)12連接至負(fù)載14。
圖5示出了如果通過(guò)已經(jīng)導(dǎo)通的晶體管M3將信號(hào)VS和VO已經(jīng)在先充電至穩(wěn)態(tài)VSS電位、但是此時(shí)M3處于截止?fàn)顟B(tài)情況下將導(dǎo)致的波形。在時(shí)間t1，晶體管M4長(zhǎng)時(shí)間的導(dǎo)通。驅(qū)動(dòng)器的輸出VS快速移動(dòng)至VHH電位。由于晶體管M4具有很低的“導(dǎo)通”電阻，因此互聯(lián)輸出信號(hào)VO電壓過(guò)沖VHH電位并幾乎到達(dá)電位VDD，并且以下面的等式1.1給定的諧振頻率f(r)正弦的振鈴(ring)。
f(r)=12ΠLC---(1.1)]]>流經(jīng)晶體管M4的電流方向是交變的，并在晶體管M4的兩端產(chǎn)生很小的壓降，從而使驅(qū)動(dòng)器的輸出電壓VS稍稍偏離VHH電位。由于在晶體管M4中和與負(fù)載相關(guān)的各種耗損機(jī)構(gòu)中消耗了少量的功率，振動(dòng)的幅度逐漸的減少。
圖6示出了如何在時(shí)間t2抑制(arrest)圖5描述的正弦振蕩(即在一個(gè)完整振蕩的一半之后)?？梢砸院艿偷墓膩?lái)實(shí)現(xiàn)所需要的互聯(lián)輸出信號(hào)VO的轉(zhuǎn)換。驅(qū)動(dòng)器輸出信號(hào)VS被保持在或接近VHH電位，直至互聯(lián)輸出信號(hào)VO達(dá)到第一最大值。然后通過(guò)使晶體管M4截止和使晶體管M5導(dǎo)通使信號(hào)VS的電位上升至VDD。圖6還示出了響應(yīng)用于低-高和高-低轉(zhuǎn)換的輸入V1所需要的控制信號(hào)V5、V6和V7的順序。驅(qū)動(dòng)器18隨后提供處于兩步上升或下降階梯形式的輸出信號(hào)VS。通過(guò)利用互聯(lián)電感LR和負(fù)載CL之間的諧振，這允許互聯(lián)輸出信號(hào)VO在VS信號(hào)被保持在中間電平的同時(shí)基本上完成每個(gè)導(dǎo)體的輸出變換。這意味著極大地減少了從所述電源獲取的電流。在本說(shuō)明書(shū)中，這一通用的技術(shù)將被稱為電容負(fù)載的“階梯諧振”驅(qū)動(dòng)。
階梯諧振驅(qū)動(dòng)器18對(duì)于驅(qū)動(dòng)離片信號(hào)是有用的，所述離片信號(hào)具有相對(duì)緩慢的上升時(shí)間并具有足以產(chǎn)生諧振的固有串聯(lián)電感。在片信號(hào)通常具有低電感，但是在片電感器(例如螺旋線電感器)可以被明確地提供以供應(yīng)所需的諧振電感。但是，必須以比離片信號(hào)快一個(gè)數(shù)量級(jí)的速度驅(qū)動(dòng)在片信號(hào)。因此，圖4所示晶體管M4中流動(dòng)的峰值電流的幅值驅(qū)動(dòng)在片負(fù)載電容比驅(qū)動(dòng)同樣的離片負(fù)載電容要高出一個(gè)數(shù)量級(jí)，從而晶體管M4的“導(dǎo)通”電阻比達(dá)到諧振上沖的相同電平低一個(gè)數(shù)量級(jí)。當(dāng)然，可以通過(guò)增加溝道寬度來(lái)降低晶體管M4的“導(dǎo)通”電阻，但是瞬間之后，由于其增加的柵極電容需要額外的功耗來(lái)操作或?qū)w管M4進(jìn)行轉(zhuǎn)換，從而整體功耗增加，與希望的減少整體功耗的效果相反。
由于晶體管M4具有相對(duì)用于對(duì)其進(jìn)行“導(dǎo)通”和“截止”轉(zhuǎn)換所用功率太高的“導(dǎo)通”電阻，驅(qū)動(dòng)器18可能不適用于驅(qū)動(dòng)高速在片信號(hào)。這部分地是因?yàn)樵趫D6所示時(shí)間t1和t2之間施加到晶體管M4的最大柵-源電壓只是電源電壓的一半，并且因?yàn)榭刂菩盘?hào)V的上升和下降時(shí)間現(xiàn)在與希望的導(dǎo)體輸出上升/下降時(shí)間相似而且平均柵-源電壓甚至更低。此外，控制電壓V進(jìn)行與輸出的每個(gè)變化相對(duì)應(yīng)的兩個(gè)變換。這進(jìn)一步限制了可被使用而不會(huì)導(dǎo)致額外功耗的晶體管M4的溝道寬度。
因此，希望提供一個(gè)驅(qū)動(dòng)器電路，其具有驅(qū)動(dòng)器18的低功率優(yōu)點(diǎn)，同時(shí)能夠以高速驅(qū)動(dòng)在片信號(hào)。

發(fā)明內(nèi)容
根據(jù)第一方面，本發(fā)明提供一種用于電容負(fù)載的電子驅(qū)動(dòng)器電路，該驅(qū)動(dòng)器電路包括轉(zhuǎn)換器件，用于向或從兩個(gè)主電源電壓轉(zhuǎn)換電流；和兩個(gè)耦合的電感器，被用做存儲(chǔ)從電源得到的能量；其中，耦合的電感器與所述負(fù)載一起形成了LC諧振器，從而存儲(chǔ)在電感器中的能量能夠被傳輸?shù)截?fù)載或從負(fù)載傳輸，以驅(qū)動(dòng)負(fù)載電壓的變化。
將耦合的電感器用作用于存儲(chǔ)能量的系統(tǒng)信息中心庫(kù)減少了驅(qū)動(dòng)器必須從它的電源電壓中提取的能量的數(shù)量。
諧振電感器可以被連接到耦合的電感器之間的公共點(diǎn)。諧振電感器可以補(bǔ)充或取代被驅(qū)動(dòng)的負(fù)載的電感。
在一類實(shí)施例中，耦合的電感器彼此相互串連。例如，耦合的電感器可以串行連接在主電源量端，它是經(jīng)過(guò)所述轉(zhuǎn)換器件連接至所述電源。
或者，它們可以被磁性耦合，而沒(méi)有直接的電的互聯(lián)。
本發(fā)明的實(shí)施例可以適用于用兩個(gè)互補(bǔ)信號(hào)來(lái)驅(qū)動(dòng)兩個(gè)負(fù)載。可以根據(jù)最后一個(gè)段落來(lái)構(gòu)造這樣的實(shí)施例。
電源中的一個(gè)或兩者都是(或包括)干線電源?；蛘撸娫吹囊粋€(gè)或兩者都包括保持在一個(gè)電位的儲(chǔ)存電容器，所述電位在或接近干線電源。
在一個(gè)典型實(shí)施例中，轉(zhuǎn)換器件中的一個(gè)或多個(gè)可以包括MOSFET。在這樣的實(shí)施例中，可以向轉(zhuǎn)換施加全部可允許的柵極驅(qū)動(dòng)電壓，從而減少它們的“導(dǎo)通”電阻。例如，轉(zhuǎn)換器件可以是MOSFET反相器?？蛇x的或附加的，轉(zhuǎn)換器件可以包括一個(gè)或多個(gè)二極管，經(jīng)過(guò)所述二極管能量可以返回到所述電源。
同時(shí)在本發(fā)明的典型實(shí)施例中，負(fù)載可以經(jīng)由一個(gè)或多個(gè)耦合的電感器和一個(gè)或多個(gè)轉(zhuǎn)換器件連接到一個(gè)或兩個(gè)電源，一些實(shí)施例還可以包括一個(gè)包含另外的驅(qū)動(dòng)器件的鉗位電路，該鉗位電路在改變負(fù)載的電壓之間的間隔期間可以將負(fù)載直接連接或鉗位至一個(gè)或另外的主干線電源。
本發(fā)明所使用的驅(qū)動(dòng)器還可以包括被連接從而與耦合的電感器相耦合的能量恢復(fù)電感器。通常，能量恢復(fù)電感器具有比耦合的電感器中的任一個(gè)數(shù)量都多的匝數(shù)。
在本發(fā)明所使用的驅(qū)動(dòng)器電路中，驅(qū)動(dòng)器的輸出可以包括一個(gè)鉗位電路。這使得可以將輸出鉗位至目標(biāo)輸出電壓。
本發(fā)明所使用的驅(qū)動(dòng)器電路通常以用于驅(qū)動(dòng)在集成電路或不在集成電路中的負(fù)載的集成電路來(lái)實(shí)現(xiàn)。
耦合的電感器通常被連接到與所述負(fù)載一起形成的一個(gè)LC諧振器中的所述電感上或構(gòu)成該電感的一部分，最典型的是，耦合的電感器形成LC諧振器的電感的基本組成部分。
本發(fā)明所使用的驅(qū)動(dòng)器還包括被連接從而與耦合的電感器相耦合的能量恢復(fù)電感器。在這樣的實(shí)施例中，能量恢復(fù)電感器通常具有比耦合的電感器中的任一個(gè)數(shù)量多的匝數(shù)。
在有效的配置中，本發(fā)明的電路的所使用的一個(gè)或多個(gè)電感器至少部分的由互聯(lián)組成，例如，將芯片連接至外部器件的互聯(lián)。
本發(fā)明驅(qū)動(dòng)器電路的典型實(shí)施例由第一和第二輸入信號(hào)驅(qū)動(dòng)。輸入信號(hào)的每一個(gè)通?？刂妻D(zhuǎn)換器件中各自的一個(gè)，每個(gè)輸入信號(hào)都具有激活狀態(tài)和非激活狀態(tài)。第二驅(qū)動(dòng)器信號(hào)的波形可以是第一驅(qū)動(dòng)器信號(hào)的波形的時(shí)移函數(shù)?；蛘撸诙?qū)動(dòng)器信號(hào)的波形僅在第一驅(qū)動(dòng)器信號(hào)處于激活狀態(tài)的期間內(nèi)處于非激活狀態(tài)。
通過(guò)利用在至少兩個(gè)耦合的電感器中的EMF(電動(dòng)勢(shì))的相互的電磁感應(yīng)的方法，可以以有效的方式在兩個(gè)電感器之間共享或分離與電源電壓近似相等的所施加的電壓，從而生成產(chǎn)生階梯波形所需要的半電源電壓階梯。這避免了經(jīng)過(guò)轉(zhuǎn)換器件向或從中間電源轉(zhuǎn)換電流的需要，并因此還避免了在“階梯諧振驅(qū)動(dòng)”的現(xiàn)有技術(shù)方法中產(chǎn)生的高電阻損耗。特別是當(dāng)這種轉(zhuǎn)換器件包括具有有限柵-源驅(qū)動(dòng)電壓的MOSFIT時(shí)更是如此，這是因?yàn)槠湓礃O被連接到所述中間電源和其柵極電壓被限制到兩個(gè)主干線電源之間的電壓電平上。
本發(fā)明的實(shí)施例還可以避免產(chǎn)生非常短的使能脈沖的需要，反之則需要在近似對(duì)應(yīng)于所希望的輸出信號(hào)變換時(shí)間使能向或從中間電源的電流流動(dòng)。輸出信號(hào)變換時(shí)間相應(yīng)于一重疊周期，在該重疊周期中，至少兩個(gè)相對(duì)長(zhǎng)持續(xù)時(shí)間的轉(zhuǎn)換使能脈沖僅在輸出信號(hào)變換期間同時(shí)被激活。此外，每個(gè)使能脈沖通常只使得一個(gè)轉(zhuǎn)換對(duì)應(yīng)于每個(gè)輸出變換。當(dāng)希望用快速的上升時(shí)間和低功耗驅(qū)動(dòng)信號(hào)時(shí)，這可以提供相對(duì)于“階梯諧振”驅(qū)動(dòng)器的現(xiàn)有技術(shù)的主要優(yōu)點(diǎn)。本發(fā)明的原理可以應(yīng)用于具有單獨(dú)輸出的單極性驅(qū)動(dòng)器或具有邏輯互補(bǔ)的雙重輸出的互補(bǔ)極性驅(qū)動(dòng)器上。通過(guò)經(jīng)由耦合的電感器而磁性耦合(以適當(dāng)?shù)臉O性)互補(bǔ)信號(hào)，后者還具有這樣的優(yōu)點(diǎn)用高級(jí)的無(wú)源耦合和用由相同的控制輸入信號(hào)啟動(dòng)的信號(hào)和它的互補(bǔ)信號(hào)來(lái)產(chǎn)生信號(hào)和它的邏輯互補(bǔ)，從而允許與使用有源器件產(chǎn)生信號(hào)的邏輯互補(bǔ)相比要低得多的偏斜。
更具體的，設(shè)計(jì)用來(lái)實(shí)施本發(fā)明的單輸出驅(qū)動(dòng)器可以包括階梯波發(fā)生器，其響應(yīng)于一個(gè)或多個(gè)控制輸入產(chǎn)生經(jīng)由諧振電感器而串行連接到輸出負(fù)載的階梯輸出信號(hào)；和可選的輸出鉗位電路，其在存在時(shí)也響應(yīng)于一個(gè)或多個(gè)輸入信號(hào)。通常，負(fù)載基本是電容性的，并且由通過(guò)驅(qū)動(dòng)器驅(qū)動(dòng)的一個(gè)或多個(gè)邏輯門(mén)輸入的寄生輸入電容的結(jié)合所組成。當(dāng)組合的負(fù)載電容實(shí)際的接近于驅(qū)動(dòng)器時(shí)，僅利用電容就經(jīng)?？梢允关?fù)載近似到可諧振的精度。當(dāng)負(fù)載電容遠(yuǎn)離驅(qū)動(dòng)器時(shí)(例如，與經(jīng)由可感知長(zhǎng)度的在片互聯(lián)而連接的離片負(fù)載電容或在片負(fù)載電容相結(jié)合的在片驅(qū)動(dòng)器)，利用與一個(gè)小電阻器串聯(lián)、接下來(lái)又與負(fù)載電容(電容器)串聯(lián)的小電感器，可以將負(fù)載表示為可諧振的精度；電感器代表互聯(lián)的電感，電阻器代表互聯(lián)的電阻。階梯波發(fā)生器電路可以具有與諧振電感器有效串聯(lián)的輸出電感。這減少了諧振電感器所需要的值，并且經(jīng)常能夠被做得足夠大以執(zhí)行與諧振電感器等價(jià)的功能，以致諧振電感器功能被結(jié)合到階梯波發(fā)生器中。因此不需要實(shí)際的諧振電感器。類似的，當(dāng)負(fù)載包括具有小串聯(lián)電感的電容時(shí)，輸出電感器所需要的值可以稍小，以對(duì)此進(jìn)行補(bǔ)償。為了清楚起見(jiàn)，可以通過(guò)負(fù)載僅由電容器代表并且階梯波發(fā)生器具有非常低的輸出電感的例子最簡(jiǎn)單的說(shuō)明驅(qū)動(dòng)器的工作。
在不存在可選鉗位電路的的情況下，單一輸出驅(qū)動(dòng)器如下進(jìn)行工作。假設(shè)負(fù)載和階梯波發(fā)生器都處于低電壓電平(VSS)，但是希望響應(yīng)于一個(gè)或多個(gè)輸入信號(hào)將負(fù)載的電壓變化至高電平VDD。所述階梯波形發(fā)生器的輸出電壓首先非常迅速的移動(dòng)至中間電壓電平，該中間電壓電平具有近似于在VSS和VDD之間的中間電位。諧振電感器的作用最初是將來(lái)自階梯波發(fā)生器的電流限制到電容負(fù)載。隨著電流的產(chǎn)生，負(fù)載的電壓以和由負(fù)載電容和諧振電感器的值確定的諧振頻率相一致的諧振正弦方式開(kāi)始變化。當(dāng)負(fù)載電壓等于中間電壓電平時(shí)，負(fù)載電壓的變化率達(dá)到近似最大值，在這一時(shí)刻由階梯波發(fā)生器提供的能量的大約一半被用來(lái)充電負(fù)載電容。由于不同的電阻和非理想化，一些能量被作為熱量而損耗掉，但是剩下的大部分被存儲(chǔ)在諧振電感器中。階梯輸出電壓近似保持在中間電壓又一個(gè)時(shí)間段，在這一時(shí)間段中存儲(chǔ)在電感器中的能量使得負(fù)載電壓大大的過(guò)沖中間電壓電平并幾乎達(dá)到VDD電平，但是比在傳統(tǒng)反相器驅(qū)動(dòng)器中花費(fèi)低得多的能量。在近似最大過(guò)沖的時(shí)刻，響應(yīng)于一個(gè)或多個(gè)控制輸入，階梯波發(fā)生器輸出電壓從中間電壓電平變化至VDD電平，使得負(fù)載電壓完全達(dá)到VDD電平并具有一些小量的過(guò)沖和振鈴。在這一變換的最終階段期間，階梯波發(fā)生器有效的提供額外的能量，該能量補(bǔ)充在變換期間的任何能量隨耗?；蛘?，主要從可選的鉗位電路提供損耗的能量，該鉗位電路響應(yīng)于一個(gè)或多個(gè)輸入信號(hào)，在變換之前經(jīng)由釋放的轉(zhuǎn)換將負(fù)載連接至VSS，并隨后在變換之后經(jīng)由第二轉(zhuǎn)換將負(fù)載重連接至VDD。
根據(jù)第二個(gè)方面，本發(fā)明提供了一種插入了根據(jù)任一前述的要求的驅(qū)動(dòng)器電路的集成電路。
通常，本發(fā)明的實(shí)施例與傳統(tǒng)的反相器驅(qū)動(dòng)器相比可以減少高達(dá)70％的功耗。
根據(jù)另一個(gè)方面，本發(fā)明提供了一種電子驅(qū)動(dòng)器電路，用于在電源電位之間驅(qū)動(dòng)電容負(fù)載，該電子驅(qū)動(dòng)器電路包括a.轉(zhuǎn)換器件，用于向或從兩個(gè)電源轉(zhuǎn)換電流；b.諧振電感；c.兩個(gè)耦合的電感器，用于存儲(chǔ)和/或傳送從電源得到的能量；其中，所述耦合的電感器和諧振電感器形成具有所述負(fù)載的LC諧振器的一部分，以致于存儲(chǔ)的能量可以在電感器和電源之間諧振的轉(zhuǎn)換，以驅(qū)動(dòng)在負(fù)載電壓中的變化。
可以由諧振電感器和/或耦合的電感器提供部分的諧振電感。
附圖簡(jiǎn)述圖1示出了已經(jīng)被討論了的、傳統(tǒng)CMOS IC反相器驅(qū)動(dòng)器；圖2示出了已經(jīng)被討論了的、圖1的電路的簡(jiǎn)化的電模式；圖3a和3b是說(shuō)明已經(jīng)被討論了的、圖1的驅(qū)動(dòng)器中的信號(hào)隨時(shí)間的變化圖；圖4示出了改進(jìn)了的、如已經(jīng)被討論了的已知驅(qū)動(dòng)器；圖5和6是說(shuō)明已經(jīng)被討論了的、圖4的驅(qū)動(dòng)器中的信號(hào)隨時(shí)間的變化圖；圖7是作為本發(fā)明第一實(shí)施例的驅(qū)動(dòng)器的簡(jiǎn)圖；圖8是說(shuō)明圖7的驅(qū)動(dòng)器中的信號(hào)隨時(shí)間的變化圖；圖9是作為本發(fā)明第二實(shí)施例的驅(qū)動(dòng)器的簡(jiǎn)圖；圖10是說(shuō)明圖9的驅(qū)動(dòng)器中的信號(hào)隨時(shí)間的變化圖；圖11是作為本發(fā)明第三實(shí)施例的驅(qū)動(dòng)器的簡(jiǎn)圖；圖12是說(shuō)明圖11的驅(qū)動(dòng)器中的信號(hào)隨時(shí)間的變化圖；圖13是作為本發(fā)明第四實(shí)施例的驅(qū)動(dòng)器的簡(jiǎn)圖；圖14是說(shuō)明圖13的驅(qū)動(dòng)器中的信號(hào)隨時(shí)間的變化圖；圖15是作為本發(fā)明第五實(shí)施例的驅(qū)動(dòng)器的簡(jiǎn)圖；圖16是說(shuō)明圖15的驅(qū)動(dòng)器中的信號(hào)隨時(shí)間的變化圖；圖17是作為本發(fā)明第六實(shí)施例的驅(qū)動(dòng)器的簡(jiǎn)圖；圖18是說(shuō)明圖17的驅(qū)動(dòng)器中的信號(hào)隨時(shí)間的變化圖；圖19是作為本發(fā)明第七實(shí)施例的驅(qū)動(dòng)器的簡(jiǎn)圖；圖20是說(shuō)明圖19的驅(qū)動(dòng)器中的信號(hào)隨時(shí)間的變化圖；圖21是作為本發(fā)明第八實(shí)施例的驅(qū)動(dòng)器的簡(jiǎn)圖；
圖22是說(shuō)明圖21的驅(qū)動(dòng)器中的信號(hào)隨時(shí)間的變化圖；圖23是作為本發(fā)明第九實(shí)施例的驅(qū)動(dòng)器的簡(jiǎn)圖；圖24是說(shuō)明圖23的驅(qū)動(dòng)器中的信號(hào)隨時(shí)間的變化圖；圖25示出了適于在本發(fā)明實(shí)施例中使用的集成電路中的電感器的第一層；圖26示出了適于在本發(fā)明實(shí)施例中使用的集成電路中的電感器的第二層；圖27示出了在本發(fā)明實(shí)施例中如何布置耦合的電感器電路和特別耦合的電感器電路。
具體實(shí)施例方式
首先參照?qǐng)D7描述簡(jiǎn)化的實(shí)施例。為了清楚的說(shuō)明本發(fā)明的原理的目的，這一附圖省略了各種有源轉(zhuǎn)換器件、箝位電路、儲(chǔ)存電容器和二極管(對(duì)于本領(lǐng)域的技術(shù)人員來(lái)說(shuō)都是熟悉的)，這些通常都是本發(fā)明實(shí)際使用所需要，并將在下面被描述。圖7示出了全擺幅(full swing)輸入信號(hào)如何能與純無(wú)源電路結(jié)合使用，所述無(wú)源電路包括耦合的電感器以產(chǎn)生階梯輸出波形的半擺幅階梯(step)。
圖7的電路包括電感器電路24、兩個(gè)獨(dú)立的時(shí)變電源V1和V2、和負(fù)載電容CL。電感器電路24具有兩個(gè)輸入端IN1和IN2以及一個(gè)單獨(dú)的輸出端OUT。時(shí)變電源V1和V2的輸出端分被連接至電感器電路24的輸入端IN1和IN2，并分別提供時(shí)變信號(hào)VP1和VP2。電感器24的輸出端OUT被連接至負(fù)載電容CL的第一端，負(fù)載電容器CL兩端的電壓由VO指示。時(shí)變電源V1和V2的參考端以及負(fù)載電容器CL的第二端都連接到共同的電路接地點(diǎn)。為了有助于理解電感器電路24的操作，將其內(nèi)部的電流考慮為是從輸入端IN1流至輸入端IN2的電流ISELF的第一分量與從輸出端OUT流入的電流IL的第二分量的重疊是有幫助的。電感器電路24包括兩個(gè)串聯(lián)連接的階梯波發(fā)生器電感器LS1和LS2，所述電感器LS1和LS2具有相等的自感并且由具有互耦系數(shù)KS的互感強(qiáng)耦合。為了清楚起見(jiàn)，假設(shè)KS的值接近于1(unity)，相應(yīng)于幾乎100％的互耦。因此，當(dāng)電感器LS1中的電流變化率使其線圈中的自感感應(yīng)出EMF時(shí)，另一電感器LS2的線圈中的互感也感應(yīng)出相等的EMF；反之亦然。如圖7中的極性點(diǎn)所指示的，這些引入的EMF都是附加的并且環(huán)繞對(duì)應(yīng)于圖7中指示的電流ISELF的電路回路加強(qiáng)。電感器LS1和LS2分別串聯(lián)在輸入電壓信號(hào)VP1和VP2之間。(在這一配置中，可以將電感器LS1和LS2的串聯(lián)組合理解為具有中心抽頭的單一電感器或具有中心抽頭的自動(dòng)變壓器。)中心抽頭或連接電感器LS1和LS2的電路節(jié)點(diǎn)將輸入信號(hào)VS供應(yīng)至諧振電感器LR的第一端，所述諧振電感器的另一端將輸出信號(hào)VO提供至負(fù)載電容CL。最初，在時(shí)間t0，VP1和VP2都處于接地電位，如同其他電路節(jié)點(diǎn)，并且沒(méi)有電流流動(dòng)。因此，負(fù)載電容CL完全放電并且VO處于低電壓電平(相對(duì)于接地點(diǎn)的0伏)。
假設(shè)現(xiàn)在希望將負(fù)載電容CL充電至高電壓電平(例如，1伏)。在時(shí)間t1，輸入信號(hào)VP1從0伏轉(zhuǎn)到1伏，而輸出信號(hào)VP2處于0伏。在這一時(shí)間之后，由如圖7所指示的兩個(gè)分離的電流ISELF和IL(后者是諧振電感器LR中的電流)的重疊確定電路的性能。首先，設(shè)想LR和CL都從電感器LS1和LS2斷開(kāi)，后兩者共同起作用，就好象是它們形成了一個(gè)連接在電源V1和V2的輸出端之間的單一電感器，并且電流ISELF在由V1施加的電壓的影響下開(kāi)始形成。由于電感器LS1和LS2串行連接，并進(jìn)一步由互感耦合，則相結(jié)合的LS1和LS2的自感是任一單獨(dú)的LS1和LS2的值的大約4倍。因此，它們的電感相當(dāng)高且ISELF增長(zhǎng)的速率相當(dāng)?shù)?，并且特別的比缺少互耦的情形中要低得多。如圖8所示，ISELF隨時(shí)間線性增長(zhǎng)。、由于LR和CL是斷開(kāi)的，所以，只考慮與它們一起形成分壓器的電感器LS1和LS2的對(duì)稱性、并由此將VS假設(shè)為VP1和VP2之間的中間電位(在這一例子中是0.5伏)就清楚了。
作為電感器LS1和LS2之間非常緊密的互耦的結(jié)果，即使對(duì)稱性被打破時(shí)，通過(guò)將LR和CR的效果考慮為連接，相同的結(jié)論也是適用的，并且電流IL從中心抽頭連接處流出。任何在電感器LS1中感應(yīng)的電壓也在另一個(gè)電感器LS2中感應(yīng)，反之亦然。因此，從VP1的全擺幅變化中產(chǎn)生最初的階梯電壓中的半擺幅階梯。在這一階梯電壓VS的影響下，電流IL開(kāi)始形成，以對(duì)最初由諧振電感器LR限定的輸出電容CL進(jìn)行充電。在這一理想的情況中，電阻的損耗可以忽略，從而以無(wú)衰減諧振正弦曲線的方式形成電壓VO，具有由上面的等式1.1給定的諧振頻率f(r)。當(dāng)VO上升到VS的電平時(shí)(0.5伏)，電流IL達(dá)到最大值。存儲(chǔ)在電感LR中的能量允許電壓VO過(guò)沖VS，并在電流IL再次降至零的時(shí)間t2正弦的達(dá)到1伏的電平。如果VS保持在0.5伏，則VL將再次開(kāi)始正弦地下降并同樣長(zhǎng)時(shí)間的振蕩(在沒(méi)有任何電阻元素的情況下)。但是，在時(shí)間t2，VP2也從0伏轉(zhuǎn)到1伏，并因此VS從0.5伏轉(zhuǎn)到1伏，如所希望的、有效的用充電到1伏的電容CL抑制了振蕩。假設(shè)與VP1在時(shí)間t1的轉(zhuǎn)換相關(guān)的信號(hào)VP2在時(shí)間t2的轉(zhuǎn)換的定時(shí)已被安排為與信號(hào)VO的轉(zhuǎn)換完成、即在信號(hào)VO達(dá)到接近1伏的第一最大電壓的時(shí)間近似一致。
在從t1到t2的時(shí)間周期內(nèi)，以從電源V1和V2到負(fù)載電容CL的方向(盡管重疊的是如圖8所指示的電流ISELF)，由電源V1和V2相等的提供IL(充電CL的電流)。這可能有點(diǎn)違反直覺(jué)，因?yàn)閂2的電位在所有時(shí)間都小于VL。其產(chǎn)生是因?yàn)樵陔姼衅鱈S1中感應(yīng)的0.5伏的EMF具有從V1中減去的極性，而在電感器LS2中感應(yīng)的0.5伏的EMF具有加到電壓V2上的極性，從而允許從V2中“泵出”電流。結(jié)果是在輸出信號(hào)VO的變換期間，由V1提供的全部能量基本上被轉(zhuǎn)換到在負(fù)載電容CL中的存儲(chǔ)能量。剩余的能量被存儲(chǔ)作為在電感器LS1和LS2中產(chǎn)生的剩余持久電流ISELF。通過(guò)使電感LS1和LS2非常高，這一剩余持久電流ISELF的值可以是任意小的而不影響電路的工作(盡管在實(shí)際實(shí)施中，電感器LS1和LS2的串聯(lián)電阻在某些點(diǎn)將變得不可接受的高)。在某些實(shí)施例中，通過(guò)下面圖8中所示的從時(shí)間t3開(kāi)始在時(shí)間t4結(jié)束的、VO的高-低電壓轉(zhuǎn)換，電流ISELF可以恢復(fù)到零。
由V1和V2提供和接收的能量的具體的計(jì)算將顯示與用于傳統(tǒng)反相器驅(qū)動(dòng)器的支出CV2相比，在完整的周期上能量的純(net)零支出，其中，C是CL的值和V等于輸出的峰-峰轉(zhuǎn)換幅度，即1伏。
圖9的電路示出了同一原理如何能被應(yīng)用于驅(qū)動(dòng)具有互補(bǔ)信號(hào)的兩個(gè)相等電容的負(fù)載CL1和CL2。該電路包括經(jīng)由電感器電路19分別連接至負(fù)載電容器CL1和CL2的時(shí)變電源V1和V2。電感器電路19具有輸出端IN1和IN2以及輸出端OUT1和OUT2。電感器電路19將時(shí)變電源V1經(jīng)由從輸入端IN1至輸出端OUT1的第一電流路徑連接至負(fù)載電容器CL1，所述第一電流路徑包括階梯產(chǎn)生的第一互耦電感器LS1和第一諧振電感器LR1的串聯(lián)結(jié)合。電感器電路19類似的將時(shí)變電源V2經(jīng)由類似的從輸入端IN2至輸出端OUT2的第二電流路徑連接至負(fù)載電容器CL2，所述第二電流路徑包括階梯產(chǎn)生的第二互耦電感器LS2和第二諧振電感器LR2的串聯(lián)結(jié)合。電感器LS1和LS2通過(guò)具有互感系數(shù)KS的互感緊密的耦合。為了清楚起見(jiàn)，假設(shè)KS的值接近1，相應(yīng)于幾乎100％的互耦。盡管磁性地耦合，但第一和第二電流路徑是電絕緣的。在圖9中，電源V1和V2各自的輸出電壓分別由VP1和VP2指示，并且負(fù)載電容器CL1和CL2兩端的電壓分別由VO1和VO2指示。最初，與第一電容負(fù)載有關(guān)的輸入和輸出電壓VP1和VO1都處于低電壓，而與第二電容負(fù)載有關(guān)的輸入和輸出電壓VP2和VO2都處于高電壓。當(dāng)在時(shí)間t1，如圖10所示，VP1從低電壓轉(zhuǎn)到高電壓，產(chǎn)生從電源V1流至負(fù)載CL1的近似正弦曲線的電流IL1。由于LS1和LS2之間的緊密耦合，產(chǎn)生放電負(fù)載CL2的近似相等和相反的電流IL2。在時(shí)間t2，當(dāng)CL1和CL2已被分別無(wú)電和放電時(shí)，VP2轉(zhuǎn)到0伏，其以類似于在圖7的信號(hào)輸出驅(qū)動(dòng)器的情形中產(chǎn)生的相似的方式來(lái)制動(dòng)正弦諧振。再一次，假設(shè)信號(hào)VP2在時(shí)間t2的轉(zhuǎn)換與VP1在時(shí)間t1的轉(zhuǎn)換的定時(shí)已被布置為與信號(hào)VO的轉(zhuǎn)換的完成近似一致，在信號(hào)VO達(dá)到接近1伏的第一最大電壓時(shí)。圖10示出了與圖9的電路操作相關(guān)的產(chǎn)生的電壓和電流的波形。特別的，電流IL1和IL2的波形示出了如何分別將它們作為疊加在共模分量電流ICM上的近似的正弦信號(hào)分量電流IS1和IS2。共模分量電流ICM類似于在圖7中所描述的使得正弦電流持續(xù)，其趨向于引起VO1和VO2的持續(xù)的共模振蕩。這一問(wèn)題可以被克服。而且，由于LS1和LS2之間的互耦的效果是增加與在它們中流動(dòng)的任何共模電流相關(guān)的表觀電感，共模電流的幅度大大的減少。需要注意，兩個(gè)互補(bǔ)信號(hào)的轉(zhuǎn)換都是由轉(zhuǎn)到高電壓的VP1的單一事件啟動(dòng)的，因此VO1和VO2之間的時(shí)滯非常小，這是許多申請(qǐng)所希望的。
圖11示出了作為本發(fā)明實(shí)際的單一輸出驅(qū)動(dòng)器實(shí)施例的驅(qū)動(dòng)器26，其輸出被連接至值負(fù)載20。負(fù)載20說(shuō)明了負(fù)載電容實(shí)際的遠(yuǎn)離驅(qū)動(dòng)器26并經(jīng)過(guò)互聯(lián)分別與串聯(lián)電感LL和電阻RL的連接的情況。驅(qū)動(dòng)器26的操作與有關(guān)于圖7的電路的描述類似，主要差異在于信號(hào)VP1和VP2由CMOS反向電路22、23提供，所述反向電路包含所述的MOS晶體管M1、M2、M3和M4。驅(qū)動(dòng)器還包括電感器電路24，該電感器電路包含兩個(gè)階梯波發(fā)生器電感器LS1、LS2和諧振電感器LR。在圖11中用虛線示出了諧振電感器LR，以指示其功能可以通過(guò)將LS1和LS2的耦合因數(shù)從近似100％減少至較低值來(lái)等價(jià)的提供，所述較低值取決于與希望被代替的LR值相關(guān)的LS1和LS2的電感值。耦合因數(shù)越小，LR的有效值越大。因此，LR可以由LS1和LS2的“漏電感”有效的代替。當(dāng)LR由漏電感代替時(shí)，信號(hào)(VS)被置于括弧內(nèi)，用以指示其是一個(gè)概念信號(hào)。
圖12示出了與驅(qū)動(dòng)器26相關(guān)引起的波形，并且所述波形與圖8中所示的那些類似。由于現(xiàn)在從CMOS反相器得到信號(hào)VP1和VP2，兩者在從t1到t2和從t3到t4的輸出轉(zhuǎn)換期間顯示出正弦傾斜(dip)，所述CMOS反相器具有顯而易見(jiàn)的輸出電阻和如圖7中的未理想化的電源。同樣，晶體管之間的正弦電流使得VP1和VP2在時(shí)間t2和t4之后立即被從相關(guān)的干線電源電位輕微地移動(dòng)，并隨著由于在CMOS反相器22、23中的電阻損耗造成的電流的衰減而指數(shù)的接近導(dǎo)軌電位。由于這些損耗，在輸出變換期間，階梯電壓(VS)不是如理想化的要求的在VDD和VSS的正中間。這一事實(shí)以及負(fù)載20具有一些串聯(lián)電阻RL的事實(shí)意味著當(dāng)(VS)在中間電平時(shí)，輸出電壓VO沒(méi)有完全達(dá)到全幅度擺幅，這在如圖12所示的變換的末端引起了一些振鈴。通過(guò)使VS比跟隨VP2更緊密的跟隨VP1可以調(diào)節(jié)電感器LS2和LS1的匝數(shù)比(N2∶N1)，以補(bǔ)償損耗。通過(guò)將匝數(shù)比增加至2∶1，波形被改善為如圖所示。
在圖12中，可以看到由于經(jīng)由CMOS反相器22、23的信號(hào)VP2引起的電流方向總是這樣經(jīng)由VDD和VSS使電流返回至電路電源。因此，反相器23可以用連接至負(fù)載20的二極管代替，如圖13中所示的驅(qū)動(dòng)器28的情況。在這一例子中，負(fù)載20被顯示為由各個(gè)CMOS柵極的組合寄生電容組成，所述CMOS柵極由同一芯片上的信號(hào)VO驅(qū)動(dòng)。除了信號(hào)VP2的電位由與干線電源電壓相關(guān)的二極管的正向壓降確定之外，如圖14所示在這一例子中產(chǎn)生的波形與已經(jīng)描述的驅(qū)動(dòng)器26中的類似。這一配置的特別的優(yōu)點(diǎn)是其只有一個(gè)輸入信號(hào)VP1并且是自定時(shí)的；二極管D1和D2允許內(nèi)部信號(hào)在與VO結(jié)束其變換幾乎相同的時(shí)間自動(dòng)地變換，與驅(qū)動(dòng)器26相比，這簡(jiǎn)化了對(duì)于驅(qū)動(dòng)器28的輸入信號(hào)的提供。再一次，非1(non-unity)匝數(shù)比通常給出更好的輸出波形轉(zhuǎn)到圖15，示出了驅(qū)動(dòng)器40，其包含CMOS反相器32和34、電感器電路24(具有為1的匝數(shù)比)和鉗位電路30。驅(qū)動(dòng)器26與圖11的驅(qū)動(dòng)器26看起來(lái)相似，但是在這一例子中，其被提供有輸入控制信號(hào)VC1和VC2，所述輸入控制信號(hào)用高效的交替定時(shí)順序來(lái)驅(qū)動(dòng)CMOS反相器32、34。
CMOS反相器32包括PMOS晶體管M1和NMOS晶體管M2。這一實(shí)施例的操作是反相器32主要在“上拉(pull-up)”模式中使用。因此，在最小化驅(qū)動(dòng)器40中的電阻損耗方面，主要關(guān)注晶體管M1的“導(dǎo)通”電阻。因此，通過(guò)增加晶體管M1的溝道寬度和減少M(fèi)2的溝道寬度，導(dǎo)致較低的電阻損耗，而不增加驅(qū)動(dòng)器40的輸入電容。類似的，包含PMOS晶體管M3和NMOS晶體管M4的CMOS反相器34主要用在“下拉(pull-down)”模式中使用，并且可以增加晶體管M4的溝道寬度和減少M(fèi)3的溝道寬度?？刂戚斎隫C1和VC2的定序是在輸出變換期間當(dāng)經(jīng)過(guò)反相器32、34的電流最大時(shí)，晶體管M1和M4是導(dǎo)電的反之晶體管M2和M3是不導(dǎo)電的。因此，電阻損耗保持低。反相器32、34驅(qū)動(dòng)輸出信號(hào)VD1、VD2經(jīng)由串聯(lián)的阻塞電容器CD1、CD2分別連接到作為至如前所述的電感器電路24的輸入的信號(hào)VP1、VP2。需要阻塞電容器CD1、CD2來(lái)防止存在于信號(hào)VD1和VD2之間的平均DC電壓引起經(jīng)過(guò)電感器LS1、LS2的ISELF的大的和浪費(fèi)的DC分量。阻塞電容器CD1、CD2的值與負(fù)載電容器CL相比非常大。因此，輸入信號(hào)VP1和VP2是移位的VD1、VD2的DC移位的型式，從而ISELF沒(méi)有DC分量，如圖16所示。
在圖16的時(shí)間t0，VP1和VP2相對(duì)VSS電壓電平對(duì)稱地配置，并因此信號(hào)VS和VO也處于VSS。另外，鉗位電路30將信號(hào)VR(并且，由于LL和RL的值小，所以還有VO)保持在VSS，所述鉗位電路由與NMOS器件M6串聯(lián)的PMOS晶體管M5構(gòu)成。由于VC1是“高”，所以晶體管M6導(dǎo)通，同時(shí)由于VC2也是“高”，所以，晶體管M5截止。在時(shí)間t1，信號(hào)VC1轉(zhuǎn)到“低”并且鉗位電路30釋放信號(hào)VR，同時(shí)使VP1移動(dòng)至“高”(接近電位VDD)并且使階梯電壓VS增加至接近VDD與VSS之間的中間電壓。在時(shí)間t2，信號(hào)VC2轉(zhuǎn)到“低”和信號(hào)VP1轉(zhuǎn)到“高”，以致VP1和VP2相對(duì)VDD電位對(duì)稱的布置。因此，階梯電壓VS也移動(dòng)到VDD電平。信號(hào)VR和VO如前所述的正弦的朝電平VDD移動(dòng)，但是由于電阻損耗將不會(huì)實(shí)際達(dá)到電平VDD。在相同的時(shí)間(t2)，鉗位電路30中的PMOS晶體管M5變?yōu)閷?dǎo)通，并且將信號(hào)VR和VO牽引至電平VDD，從而補(bǔ)充任何損耗的能量。在輸出變換期間，電流ISELF上升，但是如圖所示，在變換之間其由于信號(hào)VP1和VP2之間的電位反向而減少。在時(shí)間t3開(kāi)始的類似的順序引起輸出信號(hào)從“高”至“低”的變換。
在圖17的實(shí)施例中，示出了驅(qū)動(dòng)器42，它以與上述的驅(qū)動(dòng)器40非常相似的方式工作。在這一實(shí)施例中，圖15的DC阻塞電容器CD1、CD2由DC阻塞電容器CDD1、CSS1、CDD2和CSS2代替，以致CMOS反相器32在DC移位的干線電源VSS1和VDD1之間直接轉(zhuǎn)換，并且CMOS反相器34在DC移位的干線電源VSS2和VDD2之間轉(zhuǎn)換。從而，圖17中的輸入信號(hào)VP1和VP2與圖15中的信號(hào)VP1和VP2類似。電路的剩余物以在前面的段落中描述的方式工作。這一實(shí)施例的驅(qū)動(dòng)器42的優(yōu)點(diǎn)是不需要浮動(dòng)電容器，在標(biāo)準(zhǔn)CMOS芯片上制造所述浮動(dòng)電容器是困難的。
圖19示出了驅(qū)動(dòng)器44，它是在前實(shí)施例的驅(qū)動(dòng)器42的變體，其中，晶體管M2和M3由直接連接至干線電源VDD1、VDD2的二極管D1、D2代替。這一布置具有下述優(yōu)點(diǎn)它以在電流ISELF流經(jīng)二極管D1和D2從而產(chǎn)生正向壓降(Vf)來(lái)消耗存儲(chǔ)的能量時(shí)在晶體管之間的一些消耗為代價(jià)來(lái)進(jìn)一步減小輸入電容。在t1和t2之間的輸出轉(zhuǎn)換相位之后，電流LSELF緩慢地減少并接近于零，使信號(hào)VP1和VP2在時(shí)間t2A之后朝VDD電源電平匯聚。在另一方面，驅(qū)動(dòng)器44以與前述的驅(qū)動(dòng)器40和42相同的方式起作用。
圖21的實(shí)施例示出了作為驅(qū)動(dòng)器44的變體的驅(qū)動(dòng)器46，其中，在通過(guò)將電感器LS1和LS2耦合至分離的能量恢復(fù)電感器LE1以多能量有效的方式進(jìn)行每個(gè)變換之后，ISELF減少至零，所述能量恢復(fù)電感器具有比組合的LS1和LS2多得多的匝數(shù)。在輸出轉(zhuǎn)換相位期間，由于高匝數(shù)比，在LE1中感應(yīng)出高壓，其使得信號(hào)VE轉(zhuǎn)到比VSS低得多的電壓。由于二極管D1被反向偏壓，在電感器LE1中沒(méi)有電流。在轉(zhuǎn)換相位之后，二極管D1轉(zhuǎn)向正向偏壓，并且存儲(chǔ)在電感器LS1和LS2中的能量通過(guò)LE1被大量的返回到電源。
圖23示出了具有驅(qū)動(dòng)器48的實(shí)施例，其是本發(fā)明的互補(bǔ)輸出實(shí)施例的示例。驅(qū)動(dòng)器48接收四個(gè)輸入信號(hào)，即VC1和VC2以及它們的補(bǔ)碼/VC1和/VC2，并驅(qū)動(dòng)分別供應(yīng)互補(bǔ)的輸出信號(hào)的兩個(gè)類似的負(fù)載20和21。驅(qū)動(dòng)器48包括轉(zhuǎn)換電路50，還包括在DC移位的干線電源VSS1和VDD1之間轉(zhuǎn)換的CMOS反相器34和35，所述干線電源是分別經(jīng)由DC阻塞電容器CSS和CDD從輸入電源VSS和VDD得到的。CMOS反相器34包括晶體管M1和M7，而CMOS反相器35包括晶體管M2和M8。驅(qū)動(dòng)器48還包括同樣的鉗位電路30和31，所述鉗位電路響應(yīng)于輸入信號(hào)VC1、VC2、/VC1和/VC2能夠?qū)⒅霖?fù)載20和21的輸入鉗位至輸入電源VSS或VDD中的任一個(gè)。負(fù)載20和21經(jīng)由耦合的電感器電路19連接至轉(zhuǎn)換電路50。電感器電路19將CMOS反相器35的輸出經(jīng)由第一電流路徑連接至第一負(fù)載20，所述第一電流路徑包括產(chǎn)生第一互耦電感器LS1和第一諧振電感器LR1的階梯的串聯(lián)組合。電感器電路類似的將CMOS反相器34的輸出經(jīng)由類似的第二電流路徑連接到第二負(fù)載21，所述第二電流路徑包括產(chǎn)生第二互耦電感器LS2和第二諧振電感器LR2的階梯的串聯(lián)組合。電感器LR1和LR2以虛線示出，以指示當(dāng)它們的耦合因數(shù)K小于1時(shí)，它們的功能可以由來(lái)自LS1和LS2的漏電感等價(jià)的提供。參照?qǐng)D23和24，電路如下起作用在時(shí)間t0，通過(guò)晶體管M3經(jīng)由LL1和RL1將VO1鉗位至VSS，并且通過(guò)晶體管M6經(jīng)由LL2和RL2將VO2鉗位至VDD。至CMOS反相器34的輸入信號(hào)VC1是“高”的，并因此其輸出信號(hào)VP1經(jīng)由晶體管M2被連接至偏移電源VSS1。至CMOS反相器35的輸入信號(hào)VC2是“低”的，并因此其輸出信號(hào)VP2經(jīng)由晶體管M1被連接至DC移位的干線電源VDD1。如圖24所示，DC移位的干線電源VSS1和VDD1穩(wěn)定，從而它們保持從輸入電源VSS和VDD的輕微的正偏移。在時(shí)間t1，兩個(gè)鉗位電路30都被釋放，并且晶體管M2變?yōu)閷?dǎo)電同時(shí)晶體管M1保持導(dǎo)電。盡管現(xiàn)在負(fù)載電壓VO1和VSS1電源電壓之間出現(xiàn)幾乎滿電源電壓，但在電感器LS1和LS2之間的互耦的效果是將共享施加的電壓，其中，經(jīng)由晶體管M1、電感器LS1和諧振電感器LR1連接至所述VSS電源電壓。這具有將趨向于對(duì)VO1放電的EMF減少一半的電源電壓的效果，和具有將趨向于向VO1充電的EMF增加相同的量的效果。因此，導(dǎo)致兩個(gè)階梯信號(hào)VS1和VS2，并且經(jīng)由諧振電感LR1和LR2，這兩個(gè)輸出如前面所述的正弦地變化。輸出在變換的末端被相關(guān)的鉗位電路30所鉗位。重要的，兩個(gè)階梯信號(hào)都由同一個(gè)輸入信號(hào)事件啟動(dòng)；VC1轉(zhuǎn)到“高”。在時(shí)間t3，當(dāng)VC2轉(zhuǎn)向“高”時(shí)，啟動(dòng)反向變換。在用于全部變換的電流基本被經(jīng)由晶體管M1或M2轉(zhuǎn)換時(shí)，電路是相當(dāng)有效的，所述晶體管M1和M2兩者都是NMOS器件，其通常具有比同樣尺寸的PMOS器件低的“導(dǎo)通”電阻和輸入電容。
如涉及圖9所描述的，流經(jīng)電感器LS1和LS2的電流可以分別被當(dāng)作疊加在共模分量電流ICM上的近似的正弦信號(hào)分量電流IS1和IS2。在圖9電路的情況中，信號(hào)VP1和VP2在VO1和VO2的所有變換期間都處于低電平，使得幅值ICM在那些變換期間穩(wěn)定的上升。通過(guò)在DC位移的干線電源VSS1和VDD1之間轉(zhuǎn)換VP1和VP2，在轉(zhuǎn)換之間施加了一個(gè)小的正電壓，其效果是使得ICM在變換之間緩慢的減少，從而將ICM值限制到一個(gè)相當(dāng)?shù)偷碾娖健?br> 任何所描述的實(shí)施例的實(shí)際實(shí)施都可以包括形成為螺旋線電感器的在片耦合的電感器和諧振電感器，或者利用相鄰的平行軌道的長(zhǎng)度之間的互耦的簡(jiǎn)單長(zhǎng)度的軌道形成的耦合的電感器。在后者的情況中，電感器成為電路分布網(wǎng)絡(luò)的一部分，在所述電路中驅(qū)動(dòng)器形成一個(gè)部分?？梢栽陔x片組件上同樣的形成電感器組件。
圖25示出了作為可能的在片實(shí)際布局的電感器布局52，所述在片實(shí)際布局用于與圖11中的電感器電路24的匝數(shù)比為1∶1的情形相對(duì)應(yīng)的耦合的電感器，并且其中諧振電感LR由如前面關(guān)于圖11所描述的兩個(gè)耦合的電感器LS1和LS2之間的漏電感等價(jià)的提供。所述布局實(shí)質(zhì)上形成為順序的第一、第二、第三和第四同心八邊形線圈，第一線圈是最外層的第四線圈是最內(nèi)層的。線圈同樣可以是圓形的，但是在芯片制造中通常用八邊形結(jié)構(gòu)來(lái)代替圓形結(jié)構(gòu)，以簡(jiǎn)化平版印刷過(guò)程的要求。電感器布局52由兩個(gè)金屬化層組成，是蝕刻或摹制的上層和下層，以在絕緣的基片上形成寬的八角形導(dǎo)電通路，兩個(gè)金屬化層除了通過(guò)通道連接的地方之外相互絕緣。電感器布局52的第一和第三線圈對(duì)應(yīng)于電感器電路24中的電感器LS1，同時(shí)第二和第四線圈對(duì)應(yīng)于電感器電路24中的電感器LS2。如前面關(guān)于圖7所描述的，電感器電路24中的電流可以被看作是兩個(gè)分量電流ISELF和IL的疊加。由于在電感器布局52的兩個(gè)輸入端之間流動(dòng)的ISELF分量電流，電流流動(dòng)的方向在全部四個(gè)線圈中是相同的，并且在兩個(gè)輸入端之間看到的有效電感非常高。這一情形中的磁場(chǎng)通過(guò)全部四個(gè)線圈得到加強(qiáng)，并且處于一個(gè)趨向于包含全部四個(gè)線圈的非常大的空間范圍。相反，IL(由從電感器布局52的輸出端流出的電流引起的電流分量)使得在每個(gè)相鄰線圈中的電流以相反的方向流動(dòng)。在這一情形中，磁場(chǎng)主要被限制到導(dǎo)致小的漏電感的線圈之間的空間中，其仍然可以等價(jià)的提供電感器電路24的諧振電感LR。
圖26示出了電感器布局54，一種用于與圖9和23中的電感器電路19相對(duì)應(yīng)的耦合的電感器的可能的在片實(shí)際布局，并且其中諧振電感LR1和LR2由如前面關(guān)于圖23所描述的兩個(gè)耦合的電感器LS1和LS2之間的漏電感等價(jià)的提供。電感器布局54構(gòu)造為兩個(gè)金屬化層，如關(guān)于電感器布局52所描述的。所述布局再次由順序的第一、第二、第三和第四同心八邊形線圈組成，第一線圈是最外層的第四線圈是最內(nèi)層的。在這一情形中，第一和第三線圈對(duì)應(yīng)于電感器電路19中的耦合的電感器LS1，而第二和第四線圈對(duì)應(yīng)于電感器電路19中的耦合的電感器LS2。如前面關(guān)于圖9和10所描述的，在電感器電路19的耦合的電感器LS1和LS2中的電流可以被看作是疊加在共模分量電流ICM上的處于相反極性的兩個(gè)信號(hào)分量電流IS1、IS2的疊加。對(duì)于分量電流ICM，電流的流動(dòng)方向在全部四個(gè)線圈中是相同的，并且在輸入端IN1和輸出端OUT1之間看到的有效電感非常高。類似的，在輸入端IN2和輸出端OUT2之間看到的有效電感也非常高。這一情形中的磁場(chǎng)通過(guò)全部四個(gè)線圈得到加強(qiáng)，并且處于一個(gè)趨向于包含全部四個(gè)線圈的非常大的空間范圍。相反，信號(hào)分量電流IS1和IS2使得在每個(gè)相鄰線圈中的電流以相反的方向流動(dòng)。在這一情形中，磁場(chǎng)主要被限制到導(dǎo)致小的漏電感的線圈之間的空間中，其仍然可以等價(jià)的提供電感器電路19的諧振電感LR1和LR2。
圖27示出了耦合的電感器電路，特別是耦合的電感器電路19能夠被布置成服務(wù)于電路互聯(lián)的額外功能。圖27中的電路與圖9中的電路等價(jià)，但是圖9中的耦合的電感器電路19已經(jīng)被圖27中示出的布局56所代替。布局56類似于布局54，但是具有“未纏繞”到線性電感軌道中的線圈。布局56中的第一和第二軌道對(duì)應(yīng)于布局54中的第一“未纏繞”實(shí)例，而布局56中的第三和第四軌道對(duì)應(yīng)于布局54中的第二“未纏繞”實(shí)例。但是可以利用布局54中的單獨(dú)“未纏繞”實(shí)例，并排放置第二或更多實(shí)例，從而與通過(guò)信號(hào)分量電流IS1和IS2看到的電感相比增加通過(guò)共模分量電流ICM看到的有效電感。在圖27的電路的實(shí)際實(shí)施例中，信號(hào)VP1和VP2通常由轉(zhuǎn)換電路(驅(qū)動(dòng)電路)提供。在負(fù)載電容的實(shí)際位置遠(yuǎn)離轉(zhuǎn)換電路的情況下，布局56實(shí)現(xiàn)(在實(shí)際位置之間的)互聯(lián)和耦合的電感器電路的雙重功能。與分離地提供耦合的電感器電路和互聯(lián)功能相比，其主要優(yōu)點(diǎn)是更有效的利用芯片面積和減少電阻損耗。
根據(jù)本發(fā)明設(shè)計(jì)的電路驅(qū)動(dòng)一個(gè)或多個(gè)電容負(fù)載以產(chǎn)生輸出信號(hào)，所述輸出信號(hào)響應(yīng)于一個(gè)或多個(gè)輸入信號(hào)構(gòu)成在高和低電壓電平之間的近似的正弦變換。如前面所討論的，在多數(shù)實(shí)施例中，為了有效的工作，需要相對(duì)于輸出信號(hào)的正弦變換時(shí)間來(lái)校正輸入信號(hào)的相對(duì)定時(shí)。例如，在圖11的電路中并參考圖12，輸入信號(hào)VC2相對(duì)于輸入信號(hào)VC1被延遲了近似等于輸出信號(hào)VO的正弦變換時(shí)間的時(shí)間。在圖12中，輸入信號(hào)VC1在時(shí)間t1進(jìn)行第一變換，輸入信號(hào)VC2在時(shí)間t2進(jìn)行第一變換?？梢砸远嘀胤绞疆a(chǎn)生輸入信號(hào)VC2。例如，可以響應(yīng)于輸出信號(hào)VO的電平來(lái)控制VC2。或者，可以經(jīng)由可調(diào)延遲元件從VC1得到VC2，其中響應(yīng)于輸出信號(hào)VO的一個(gè)或多個(gè)在先的變換的特性來(lái)調(diào)節(jié)所述可調(diào)延遲元件。作為另一個(gè)可選方案，由于輸出信號(hào)VO的正弦變換時(shí)間主要取決于LC時(shí)間常數(shù)，可以從VC1經(jīng)由設(shè)計(jì)用來(lái)再現(xiàn)所需的延遲的LC延遲元件得到VC2。
權(quán)利要求
1.一種電子驅(qū)動(dòng)器電路，用于在兩個(gè)電位之間驅(qū)動(dòng)電容負(fù)載，該驅(qū)動(dòng)器電路包括a.轉(zhuǎn)換器件，用于向或從兩個(gè)電源轉(zhuǎn)換電流；和b.兩個(gè)耦合的電感器，用于存儲(chǔ)從所述電源得到的能量；其中c.耦合的電感器與所述負(fù)載一起形成一個(gè)LC諧振器，以致于存儲(chǔ)在電感器中的能量能夠被傳輸?shù)截?fù)載或從負(fù)載傳輸，從而驅(qū)動(dòng)負(fù)載電壓的變化。
2.根據(jù)權(quán)利要求1的驅(qū)動(dòng)器電路，其中，耦合的電感器彼此相互串聯(lián)的電耦合。
3.根據(jù)權(quán)利要求2的驅(qū)動(dòng)器電路，其中，耦合的電感器串行連接在電源的兩端，是通過(guò)所述轉(zhuǎn)換器件進(jìn)行連接的。
4.根據(jù)權(quán)利要求2或3的驅(qū)動(dòng)器電路，具有連接到耦合的電感器之間的公共點(diǎn)的諧振電感器。
5.根據(jù)權(quán)利要求1的驅(qū)動(dòng)器電路，其中，耦合的電感器是磁性耦合，而不但直接的電互聯(lián)。
6.根據(jù)任一前述的權(quán)利要求的驅(qū)動(dòng)器電路，其中，耦合的電感器連接到與所述負(fù)載一起形成的LC諧振器中的所述電感上或構(gòu)成該電感的一部分。
7.根據(jù)權(quán)利要求6的驅(qū)動(dòng)器電路，其中，耦合的電感器形成LC諧振器的電感的基本部分。
8.根據(jù)任一前述的權(quán)利要求的驅(qū)動(dòng)器電路，用于用互補(bǔ)信號(hào)驅(qū)動(dòng)所述兩個(gè)負(fù)載。
9.根據(jù)任一前述的權(quán)利要求的驅(qū)動(dòng)器電路，其中，電源中的一個(gè)或兩個(gè)是干線電源。
10.根據(jù)權(quán)利要求9的驅(qū)動(dòng)器電路，其中，電源的一個(gè)或兩個(gè)都包括保持在一個(gè)電位的儲(chǔ)存電容器，所述電位在或接近干線電源。
11.根據(jù)權(quán)利要求10的驅(qū)動(dòng)器電路，其中，電源的一個(gè)或兩個(gè)都包括保持在一個(gè)電位的儲(chǔ)存電容器，所述電位在或接近干線電源。
12.根據(jù)權(quán)利要求11的驅(qū)動(dòng)器電路，其中，電源的一個(gè)或兩個(gè)都是由儲(chǔ)存電容器供給的。
13.根據(jù)任一前述的權(quán)利要求的驅(qū)動(dòng)器電路，其中，轉(zhuǎn)換器件中的一個(gè)或多個(gè)是MOSFET。
14.根據(jù)權(quán)利要求13的驅(qū)動(dòng)器電路，其中，轉(zhuǎn)換器件中的一個(gè)或多個(gè)是MOSFET反相器。
15.根據(jù)任一前述的權(quán)利要求的驅(qū)動(dòng)器電路，其中，轉(zhuǎn)換器件中的一個(gè)或多個(gè)包括二極管，經(jīng)過(guò)所述二極管可將能量返回至電源。
16.根據(jù)任一前述權(quán)利要求所述在一個(gè)集成電路中的驅(qū)動(dòng)器電路，用于驅(qū)動(dòng)在所述集成電路或不在所述集成電路中的負(fù)載。
17.根據(jù)任一前述的權(quán)利要求的驅(qū)動(dòng)器電路，還包括被連接從而與耦合的電感器相耦合的能量恢復(fù)電感器。
18.根據(jù)權(quán)利要求17的驅(qū)動(dòng)器電路，其中，能量恢復(fù)電感器具有比耦合的電感器中的任一個(gè)都多的匝數(shù)。
19.根據(jù)任一前述的權(quán)利要求的驅(qū)動(dòng)器電路，其中，耦合的電感器至少部分的是由互聯(lián)組成的。
20.根據(jù)任一前述的權(quán)利要求的驅(qū)動(dòng)器電路，其中，耦合的電感器至少部分是裝配在集成電路中的。
21.根據(jù)任一前述的權(quán)利要求的驅(qū)動(dòng)器電路，還包括一個(gè)鉗位電路，用以將電路的輸出電壓鉗位至目標(biāo)電壓。
22.根據(jù)任一前述的權(quán)利要求的驅(qū)動(dòng)器電路，還包括一個(gè)或多個(gè)DC阻塞電容器，用以防止DC電流持續(xù)流經(jīng)耦合的電感。
23.根據(jù)任一前述的權(quán)利要求的驅(qū)動(dòng)器電路，所述驅(qū)動(dòng)器電路由第一和第二輸入信號(hào)驅(qū)動(dòng)。
24.根據(jù)權(quán)利要求23的驅(qū)動(dòng)器電路，其中，輸入信號(hào)中的每一個(gè)控制轉(zhuǎn)換器件中各自的一個(gè)，每個(gè)輸入信號(hào)具有激活狀態(tài)和非激活狀態(tài)。
25.根據(jù)權(quán)利要求23或24的驅(qū)動(dòng)器電路，其中，第二驅(qū)動(dòng)器信號(hào)的波形是第一驅(qū)動(dòng)器信號(hào)的波形的時(shí)移函數(shù)。
26.根據(jù)權(quán)利要求23或24的驅(qū)動(dòng)器電路，其中，第二驅(qū)動(dòng)器信號(hào)的波形僅在第一驅(qū)動(dòng)器信號(hào)處于激活狀態(tài)的期間內(nèi)處于非激活狀態(tài)。
27.如此處參照附圖所描述的用于實(shí)際電容負(fù)載的電子驅(qū)動(dòng)器電路。
28.一種電子驅(qū)動(dòng)器電路，產(chǎn)生一個(gè)可提供給實(shí)際電容負(fù)載的電路輸出信號(hào)，該電路輸出信號(hào)使電路輸出變換近似在一對(duì)輸出電壓電平之間，所述驅(qū)動(dòng)器電路包括耦合的電感器電路，還包括經(jīng)由單獨(dú)耦合的電感器電路輸出節(jié)點(diǎn)而在兩個(gè)耦合的電感器電路輸出節(jié)點(diǎn)之間串行連接的一對(duì)電感器，所述一對(duì)電感器通過(guò)互感具有耦合極性的進(jìn)行耦合，以致于兩個(gè)耦合電感器的自感關(guān)于在兩個(gè)耦合的電感器輸出節(jié)點(diǎn)之間流動(dòng)的電流被相互的加強(qiáng)，以致當(dāng)耦合的電感器輸入節(jié)點(diǎn)分別近似的保持在兩個(gè)不同的輸出電壓電平的每一個(gè)時(shí)，耦合的電感器形成分壓器，以致耦合的電感器電路輸出節(jié)點(diǎn)保持在兩個(gè)輸出電壓電平之間的中間電壓；所述驅(qū)動(dòng)器電路還包括連接在耦合的電感器電路輸出節(jié)點(diǎn)和電容負(fù)載之間的諧振電感器，與電容負(fù)載相結(jié)合的諧振電感器產(chǎn)生諧振，該諧振使得電路輸出信號(hào)在耦合的電感器電路輸出近似保持在中間電壓電平一段在相應(yīng)的電路輸出變換期間的非零的中間電平保持時(shí)期時(shí)基本完成每個(gè)電路輸出變換，所述相應(yīng)的電路輸出變換是由于耦合的電感器輸入節(jié)點(diǎn)分別近似保持在兩個(gè)不同的輸出電壓電平中的每一個(gè)一段在相應(yīng)的電路輸出變換期間的非零的中間電平保持時(shí)期而引起的。
29.一種電子驅(qū)動(dòng)器電路，產(chǎn)生兩個(gè)可分別提供給兩個(gè)實(shí)際電容負(fù)載的互補(bǔ)的電路輸出信號(hào)，該電路輸出信號(hào)使得相反和同時(shí)發(fā)生的變換近似的在一對(duì)輸出電壓電平之間，每個(gè)電容負(fù)載經(jīng)由分離的諧振電感器分別連接到兩個(gè)耦合的電感器輸出節(jié)點(diǎn)中的一個(gè)，并隨后分別經(jīng)由兩個(gè)互耦的電感器中的一個(gè)分別連接到具有耦合的電感器的耦合極性的兩個(gè)互耦的電感器輸入節(jié)點(diǎn)中的一個(gè)，以至于當(dāng)電流以相同的方向從每個(gè)耦合的電感器輸入流動(dòng)到耦合的電感器輸出節(jié)點(diǎn)時(shí)每個(gè)電感器的自感被相互增強(qiáng)，并以致于近似在輸出電壓電平之間變化的第一耦合的電感器輸入使得相應(yīng)的第一電路輸出同樣地開(kāi)始一個(gè)輸出信號(hào)變換，并且在相應(yīng)的第二耦合電感器輸入信號(hào)保持不變化一段在相應(yīng)的電路輸出變換期間的非零的中間電平保持時(shí)期時(shí)，通過(guò)互耦剩余的第二輸出信號(hào)來(lái)同時(shí)開(kāi)始相反的電路輸出變換，互感在耦合的線圈之間起作用，以將每個(gè)耦合的電感器輸出節(jié)點(diǎn)保持在兩個(gè)輸出電壓電平之間的中間電平一段轉(zhuǎn)換的持續(xù)時(shí)間，每個(gè)與相應(yīng)的電容負(fù)載相結(jié)合的諧振電感器產(chǎn)生諧振，該諧振使得相應(yīng)的電路輸出信號(hào)在耦合的電感器電路輸出近似保持在中間電壓電平時(shí)基本完成每個(gè)電路輸出變換。
30.根據(jù)權(quán)利要求28或29的電子驅(qū)動(dòng)器電路，其中，諧振電感器由漏電感組成。
31.插入根據(jù)任一前述的權(quán)利要求的驅(qū)動(dòng)器電路的集成電路。
32.根據(jù)權(quán)利要求31的集成電路，其中，驅(qū)動(dòng)器電路被配置為驅(qū)動(dòng)與集成電路分離的負(fù)載。
33.一種電子驅(qū)動(dòng)器電路，用于在電源電位之間驅(qū)動(dòng)電容負(fù)載，該電子驅(qū)動(dòng)器電路包括a.轉(zhuǎn)換器件，向或從兩個(gè)電源轉(zhuǎn)換電流；b.諧振電感；c.兩個(gè)耦合的電感器，其工作以存儲(chǔ)和/或傳送從電源得到的能量；其中d.所述耦合的電感器和諧振電感器形成具有負(fù)載的LC諧振器的一部分，以致于存儲(chǔ)的能量可以在電感器和電源之間諧振的交換，以驅(qū)動(dòng)在負(fù)載電壓中的變化。
34.根據(jù)權(quán)利要求33的電子驅(qū)動(dòng)器電路，其中，諧振電感的一部分是由諧振電感器提供的。
35.根據(jù)權(quán)利要求33的電子驅(qū)動(dòng)器電路，其中，諧振電感的一部分是由耦合的電感器提供的。
全文摘要
公開(kāi)了一種電子邏輯驅(qū)動(dòng)器電路，用于在電源電位之間驅(qū)動(dòng)電容負(fù)載，例如用于驅(qū)動(dòng)在片(on chip)或離片(off chip)邏輯電路元件。該驅(qū)動(dòng)器電路包括轉(zhuǎn)換器件，用于向或從兩個(gè)主要電源電壓轉(zhuǎn)換電流；和兩個(gè)耦合的電感器，其工作以存儲(chǔ)從電源得到的能量。在工作時(shí)，耦合的電感器形成具有負(fù)載的LC諧振器，以致于存儲(chǔ)在電感器中的能量能夠被傳輸?shù)截?fù)載或從負(fù)載傳輸，從而驅(qū)動(dòng)負(fù)載電壓中的變化。
文檔編號(hào)H03K17/687GK1516924SQ02812140
公開(kāi)日2004年7月28日 申請(qǐng)日期2002年4月24日 優(yōu)先權(quán)日2001年4月24日
發(fā)明者杰弗里·P·哈維, 杰弗里 P 哈維 申請(qǐng)人:米達(dá)斯格林有限公司