專(zhuān)利名稱(chēng)：鎖相環(huán)電路的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及通訊、導(dǎo)航、全球定位等電子產(chǎn)品中使用鎖相環(huán)的設(shè)備，具體涉及使用含有晶振的鎖相環(huán)電路設(shè)備。
本實(shí)用新型所述的鎖相環(huán)電路，包括輸入時(shí)鐘源、鎖相運(yùn)算單元，還包括主用晶振、備用晶振和處理器；輸入時(shí)鐘源和主、備用晶振的輸出頻率分別作為處理器的三個(gè)輸入端，處理器對(duì)三個(gè)時(shí)鐘的輸出頻率進(jìn)行計(jì)數(shù)，計(jì)算主用晶振和備用晶振的準(zhǔn)確度；主、備用晶振兩端并聯(lián)連接，輸入端與鎖相運(yùn)算單元相連，輸出端受控于處理器的晶振準(zhǔn)確度計(jì)算結(jié)果，當(dāng)主、備用晶振其中一個(gè)失效時(shí)，將另一個(gè)晶振切換進(jìn)鎖相環(huán)工作電路，其輸出作為鎖相環(huán)輸出。
本實(shí)用新型采用晶振準(zhǔn)確度的判別，不需要頻率測(cè)定，就可以判斷晶振是否失效并及時(shí)在晶振失效時(shí)自動(dòng)切換備份，易于實(shí)現(xiàn)，成本低，具有良好的商用價(jià)值。
如

圖1所示傳統(tǒng)的鎖相環(huán)電路，包括輸入時(shí)鐘源11、鎖相運(yùn)算單元12和晶振13；晶振13的輸入端與鎖相運(yùn)算單元12的輸出相連，輸出端作為鎖相環(huán)電路的輸出，輸出端還與輸入時(shí)鐘源11的輸出一起作為鎖相運(yùn)算單元12的輸入。由于該鎖相環(huán)電路只使用一個(gè)晶振13，當(dāng)晶振13失效時(shí)，其輸出頻率可能偏離精度范圍從而導(dǎo)致鎖相環(huán)失步造成網(wǎng)絡(luò)時(shí)鐘不同步，從而導(dǎo)致數(shù)據(jù)傳輸錯(cuò)誤。目前檢查晶振13是否失效一般需要專(zhuān)門(mén)的測(cè)試儀表，無(wú)法保證設(shè)備實(shí)時(shí)正常運(yùn)行。
如圖2所示本實(shí)用新型的鎖相環(huán)電路，包括輸入時(shí)鐘源21、鎖相運(yùn)算單元22、主用晶振23、備用晶振24和處理器25；輸入時(shí)鐘源21和主、備用晶振23、24的輸出頻率分別作為處理器25的三個(gè)輸入端，處理器25對(duì)三個(gè)時(shí)鐘的輸出頻率進(jìn)行計(jì)數(shù)，計(jì)算主用晶振23和備用晶振24的準(zhǔn)確度；主、備用晶振23、24兩端并聯(lián)連接，輸入端與鎖相運(yùn)算單元22相連，輸出端受控于處理器25的晶振準(zhǔn)確度計(jì)算結(jié)果，當(dāng)主、備用晶振23、24其中一個(gè)失效時(shí)，將另一個(gè)晶振切換進(jìn)鎖相環(huán)工作電路，其輸作為鎖相環(huán)輸出。
標(biāo)記輸入時(shí)鐘源21的輸入頻率為fo，主用晶振23輸出的實(shí)際頻率為fa、備用晶振24輸出的實(shí)際頻率為fb，認(rèn)為輸入頻率為更高精度的頻率，則晶振輸出頻率準(zhǔn)確度可表示為Sa=fa-fofo---(1)]]>Sb=fb-fofo---(2)]]>其中Sa、Sb，分別為兩個(gè)晶振的頻率準(zhǔn)確度。
處理器部分在同一時(shí)間段中對(duì)fo、fa、fb三個(gè)頻率輸出進(jìn)行計(jì)數(shù)，記為no、na、nb，由于頻率值與在一段時(shí)間內(nèi)的計(jì)數(shù)值成正比，上述(1)(2)可表示為Sa=na-nono=nan0-1----(3)]]>Sb=nb-nono=nbn0-1---(4)]]>記晶振有效的準(zhǔn)確度要求值為K，根據(jù)(3)、(4)可以得出晶振準(zhǔn)確度有效的判別標(biāo)準(zhǔn)為|nano-1|≤K---(5)]]>|nbno-1|≤K---(6)]]>處理器25計(jì)算兩個(gè)晶振的判別標(biāo)準(zhǔn)，當(dāng)晶振的計(jì)數(shù)值不符合(5)(6)式的要求時(shí)，就認(rèn)為其失效，將其切換出鎖相環(huán)，使用符合標(biāo)準(zhǔn)要求的晶振進(jìn)行工作，實(shí)現(xiàn)系統(tǒng)正常運(yùn)行。
本實(shí)用新型所述的鎖相環(huán)電路還可以使用兩個(gè)鎖相運(yùn)算單元22分別提供給主、備用晶振；或者將處理器25用一個(gè)門(mén)電路代替來(lái)完成所需的邏輯。
權(quán)利要求1.一種鎖相環(huán)電路，包括輸入時(shí)鐘源(21)、鎖相運(yùn)算單元(22)，其特征在于，還包括主用晶振(23)、備用晶振(24)和處理器(25)；輸入時(shí)鐘源(21)和主、備用晶振(23、24)的輸出頻率分別作為處理器(25)的三個(gè)輸入端，處理器(25)對(duì)三個(gè)時(shí)鐘的輸出頻率進(jìn)行計(jì)數(shù)，計(jì)算主用晶振(23)和備用晶振(24)的準(zhǔn)確度；主、備用晶振(23、24)兩端并聯(lián)連接，輸入端與鎖相運(yùn)算單元(22)相連，輸出端受控于處理器(25)的晶振準(zhǔn)確度計(jì)算結(jié)果。
2.如權(quán)利要求1所述的鎖相環(huán)電路，其特征在于，還包括一個(gè)鎖相運(yùn)算單元，主、備用晶振的輸入端分別與兩個(gè)鎖相運(yùn)算單元相連。
3.如權(quán)利要求1所述的鎖相環(huán)電路，其特征在于，用一個(gè)門(mén)電路代替處理器(25)實(shí)現(xiàn)電路需要的邏輯。
專(zhuān)利摘要本實(shí)用新型公開(kāi)了一種通訊、導(dǎo)航、全球定位等電子產(chǎn)品中的鎖相環(huán)電路，通過(guò)在現(xiàn)有的鎖相電路的晶振中并聯(lián)一個(gè)備用晶振，輸入時(shí)鐘源和主、備用晶振的輸出頻率分別作為處理器的三個(gè)輸入端，處理器對(duì)三個(gè)時(shí)鐘的輸出頻率進(jìn)行計(jì)數(shù)，計(jì)算主用晶振和備用晶振的準(zhǔn)確度，判斷兩個(gè)晶振是否失效，如果其中一個(gè)晶振失效，則將沒(méi)有失效的晶振切換到鎖相環(huán)工作電路，其輸出作為鎖相環(huán)輸出。本實(shí)用新型的鎖相環(huán)電路具有晶振失效的判別和備份功能，實(shí)現(xiàn)系統(tǒng)在晶振失效情況下自動(dòng)切換，保證設(shè)備正常運(yùn)行，尤其適用于要求鎖相環(huán)的電路輸出頻率準(zhǔn)確度較高的電子設(shè)備。
文檔編號(hào)H03L7/08GK2582276SQ0226582
公開(kāi)日2003年10月22日 申請(qǐng)日期2002年7月24日 優(yōu)先權(quán)日2002年7月24日
發(fā)明者楊大全, 貝勁松, 潘寧 申請(qǐng)人:深圳市中興通訊股份有限公司