專利名稱：半導(dǎo)體電路和半導(dǎo)體器件的制作方法
專利說明半導(dǎo)體電路和半導(dǎo)體器件 [發(fā)明的技術(shù)領(lǐng)域]本發(fā)明涉及半導(dǎo)體器件和采用它的半導(dǎo)體電路，例如，可適用于由場晶體管和雙極晶體管組合而成的結(jié)構(gòu)或電路。圖21是例示出用作顯示器驅(qū)動器的倒相器的結(jié)構(gòu)的電路圖。PMOS晶體管Q1、Q3交叉耦合。晶體管Q1、Q3的漏極分別經(jīng)NMOS晶體管Q2、Q4與接地線GND連接。電位Vdd(＞0)被施加于晶體管Q1、Q3的源極和背柵極。輸入信號SI和由倒相器INV將輸入信號SI的邏輯反轉(zhuǎn)后的信號分別被施加于晶體管Q4、Q2的柵極。
因此，對應(yīng)于輸入信號SI采取邏輯“H”、“L”，對相互串聯(lián)連接的晶體管Q3、Q4的漏極分別施加大致為0、Vdd的電位。即，晶體管Q1～Q4構(gòu)成倒相器。而且由于晶體管Q1、Q3交叉耦合，所以晶體管Q3、Q4的漏極的電位對于輸入信號SI中攜帶的噪聲是穩(wěn)定的。
如果在上述結(jié)構(gòu)中將電位Vdd設(shè)定為100V以上，用具有數(shù)V的變化幅度的輸入信號SI就能實現(xiàn)以100V以上的變化幅度進(jìn)行輸出的倒相器。但是，為將電位Vdd設(shè)定到如此高的電位，必須提高晶體管Q1、Q3的柵極的耐壓性能。由于這一必要性，對晶體管Q1、Q3，可以采取稱為場晶體管的將柵氧化膜加厚的，一般利用場絕緣膜作柵氧化膜的結(jié)構(gòu)。
圖22是示出對晶體管Q1、Q3兩者皆可采用的場晶體管2 00的結(jié)構(gòu)的剖面圖。在P-型襯底1上形成N-型半導(dǎo)體層2，在兩者之間有選擇地插入N+型半導(dǎo)體層3。在半導(dǎo)體層3的上方(與襯底1相反的一側(cè))，在半導(dǎo)體層2的主表面上有選擇地形成場絕緣膜8，P型半導(dǎo)體層51、52，N型半導(dǎo)體層4。半導(dǎo)體層51、52隔著場絕緣膜8互相相向，電極9隔著場絕緣膜8與半導(dǎo)體層51、52夾持的半導(dǎo)體層2的主表面相向。
在P型半導(dǎo)體層51、52和N型半導(dǎo)體層4的上表面分別形成P+型半導(dǎo)體層13、7和N+型半導(dǎo)體層6。在半導(dǎo)體層13上形成電極14，并形成與半導(dǎo)體層7連接的電極10。電極10也與半導(dǎo)體層6連接，并與作為場晶體管200的背柵極的半導(dǎo)體層2導(dǎo)通。
通過對電極9施加比半導(dǎo)體層2的電位低的電位，可以使與電極9相向的半導(dǎo)體層2的主表面的導(dǎo)電類型反轉(zhuǎn)為P型。因此，通過對半導(dǎo)體層52施加比半導(dǎo)體層51的電位高的電位，即如用箭頭33原理性地示出的那樣，空穴從半導(dǎo)體層52經(jīng)由半導(dǎo)體層2的主表面向半導(dǎo)體層51移動。即，場晶體管200具有作為PMOS晶體管的功能。而且由于夾在電極9與半導(dǎo)體層2的主表面之間的場絕緣膜8的厚度達(dá)到通常的柵絕緣膜的數(shù)十倍，所以能將柵極的耐壓設(shè)定為與源-漏間的耐壓大致相同的程度。但是，場晶體管的以導(dǎo)通電阻與元件面積的乘積表示的有效導(dǎo)通電阻會因采用場絕緣膜作為柵絕緣膜而極為不良。因此，為實現(xiàn)要求大電流輸出的顯示器驅(qū)動器，通常的NMOS晶體管Q5、Q6也是需要的。
對晶體管Q5的漏極供給電位Vdd，使晶體管Q6的源極和背柵極與接地線GND連接。晶體管Q5的柵極與晶體管Q3、Q4的漏極連接在一起，輸入信號SI被施加于晶體管Q6的柵極。晶體管Q5的源極和背柵極與晶體管Q6的漏極連接在一起，由這里提供輸出S0。但是，由于晶體管Q5的柵極耐壓不能夠設(shè)計得像場晶體管那樣高，所以保護(hù)二極管D成為必要。有關(guān)的技術(shù)例如在“60V Field NMOS and PMOStransistor for the multi-voltage system integration，用于多電壓系統(tǒng)集成的60V場NMOS and PMOS晶體管”(Proceedings of 2001International Symposium on Power Semiconductor Devices & ICs，pp259-262)中進(jìn)行了介紹。
本發(fā)明鑒于上述事宜，其目的是提供耐壓高、且能輸出大電流的半導(dǎo)體電路以及在該半導(dǎo)體電路中可以采用的半導(dǎo)體器件。本發(fā)明中的第1方面是一種半導(dǎo)體電路，該半導(dǎo)體電路包括具有源極、漏極、柵極的P型第1場晶體管；具有源極、漏極、柵極的P型第2場晶體管；具有源極、漏極、柵極的N型第1 MOS晶體管；具有源極、漏極、柵極的N型第2 MOS晶體管；以及具有集電極、基極、發(fā)射極的NPN型第1雙極晶體管。并且比施加于上述第1 MOS晶體管的上述源極的電位和施加于上述第2 MOS晶體管的上述源極的電位的任何一個都高的電位被施加于上述第1場晶體管的上述源極、上述第2場晶體管的上述源極、上述第1雙極晶體管的上述集電極，上述第1場晶體管的上述漏極和上述第1 MOS晶體管的上述漏極與上述第2場晶體管的上述柵極連接，上述第2場晶體管的上述漏極與上述第1場晶體管的上述柵極和上述第1雙極晶體管的上述基極連接，在上述第2 MOS晶體管的上述漏極和上述第1雙極晶體管的上述發(fā)射極連接在一起的連接點得到輸出信號，互補(bǔ)的信號分別輸入上述第1 MOS晶體管的上述柵極和上述第2 MOS晶體管的上述柵極。
本發(fā)明中的第2方面是第1方面所述的半導(dǎo)體電路，在該半導(dǎo)體電路中，上述第2場晶體管和第1雙極晶體管構(gòu)成絕緣柵型雙極晶體管。
本發(fā)明中的第3方面是第2方面所述的半導(dǎo)體電路，在該半導(dǎo)體電路中，上述絕緣柵型雙極晶體管包括具有主表面的第1導(dǎo)電類型的第1半導(dǎo)體層；在上述主表面上有選擇地配置的第1場絕緣膜；任何一層都是與上述第1導(dǎo)電類型相反的第2導(dǎo)電類型、在上述主表面上有選擇地配置的、隔著上述第1場絕緣膜互相相向的第2半導(dǎo)體層和第3半導(dǎo)體層；與上述第3半導(dǎo)體層相鄰地，在與上述第2半導(dǎo)體層相反的一側(cè)，在上述主表面上有選擇地配置的上述第1導(dǎo)電類型的第4半導(dǎo)體層；在上述第2半導(dǎo)體層的、與上述第1半導(dǎo)體層相反的一側(cè)有選擇地配置的上述第1導(dǎo)電類型的第5半導(dǎo)體層；在與上述主表面相反的一側(cè)、與上述第2至第4半導(dǎo)體層的任何一個層都相向的上述第1導(dǎo)電類型的第6半導(dǎo)體層；在與上述第6半導(dǎo)體層相反的一側(cè)，在上述第2半導(dǎo)體層上配置的第2場絕緣膜；在與上述第6半導(dǎo)體層相反的一側(cè)，在上述第2半導(dǎo)體層上配置的、與上述第5半導(dǎo)體層一起夾持上述第2場絕緣膜的、為上述第2導(dǎo)電類型的、比上述第2半導(dǎo)體層雜質(zhì)濃度高的第7半導(dǎo)體層；隔著上述第1場絕緣膜與由上述第2半導(dǎo)體層和上述第3半導(dǎo)體層夾持的上述第1半導(dǎo)體層相向的第1電極；以及與上述第3半導(dǎo)體層和上述第4半導(dǎo)體層這兩個層電連接的第2電極。
本發(fā)明中的第4方面是第1和第2的任何一方面所述的半導(dǎo)體電路，該半導(dǎo)體電路還包括連接在上述第1雙極晶體管的上述基極與上述發(fā)射極之間的第1電阻。
本發(fā)明中的第5方面是第3方面所述的半導(dǎo)體電路，該半導(dǎo)體電路還具有與上述第5半導(dǎo)體層和上述第7半導(dǎo)體層接觸的第3電極。
本發(fā)明中的第6方面是第5方面所述的半導(dǎo)體電路，該半導(dǎo)體電路還具有與上述第5半導(dǎo)體層接觸的第4電極，上述第3電極在比上述第4電極離上述第7半導(dǎo)體層更遠(yuǎn)的位置與上述第5半導(dǎo)體層接觸。
本發(fā)明中的第7方面是第1和第2的任何一方面所述的半導(dǎo)體電路，該半導(dǎo)體電路還包括具有源極、漏極、柵極的N型第3 MOS晶體管。而且，與施加于上述第2 MOS晶體管的上述柵極的信號有相同邏輯的信號被施加于上述第3 MOS晶體管的上述柵極，上述第3 MOS晶體管的上述源極與上述第2 MOS晶體管的上述源極連接，上述第3 MOS晶體管的上述漏極與上述第1場晶體管的上述柵極、上述第2場晶體管的上述漏極、上述第1雙極晶體管的上述基極連接在一起。
本發(fā)明中的第8方面是第1和第2的任何一方面所述的半導(dǎo)體電路，該半導(dǎo)體電路還包括具有源極、漏極、柵極的N型第3場晶體管。而且，上述第3場晶體管的上述柵極與上述第1 MOS晶體管的上述漏極和上述第1場晶體管的上述漏極連接在一起，上述第3場晶體管的上述源極與上述第2 MOS晶體管的上述源極連接，上述第3場晶體管的上述漏極與上述第1場晶體管的上述柵極、上述第2場晶體管的上述漏極、上述第1雙極晶體管的上述基極連接在一起。
本發(fā)明中的第9方面是一種半導(dǎo)體電路，該半導(dǎo)體電路包括具有源極、漏極、柵極的P型第1場晶體管；具有源極、漏極、柵極的P型第2場晶體管；具有源極、漏極、柵極的N型第1 MOS晶體管；具有源極、漏極、柵極的N型第2 MOS晶體管；具有集電極、基極、發(fā)射極的NPN型第1雙極晶體管；以及具有集電極、基極、發(fā)射極的PNP型第2雙極晶體管。而且，比施加于上述第1 MOS晶體管的上述源極的電位和施加于上述第2 MOS晶體管的上述源極的電位的任何一個都高的電位被施加于上述第1場晶體管的上述源極、上述第2雙極晶體管的上述發(fā)射極，上述第2場晶體管的上述源極與上述第2雙極晶體管的上述發(fā)射極或上述第2雙極晶體管的上述基極連接，上述第1場晶體管的上述漏極和上述第1 MOS晶體管的上述漏極與上述第2場晶體管的上述柵極連接，上述第2場晶體管的上述漏極與上述第1場晶體管的上述柵極、上述第1雙極晶體管的上述基極、上述第2雙極晶體管的上述集電極連接，上述第1雙極晶體管的上述集電極、上述第2雙極晶體管的上述基極相互連接在一起。
本發(fā)明中的第10方面是第9方面所述的半導(dǎo)體電路，在該半導(dǎo)體電路中，上述第2場晶體管的上述源極與上述第2雙極晶體管的上述發(fā)射極連接，并且還具有連接在上述第2雙極晶體管的上述基極與上述第2雙極晶體管的上述發(fā)射極之間的第1電阻。
本發(fā)明中的第11方面是第9方面所述的半導(dǎo)體電路，該半導(dǎo)體電路還包括具有連接在上述第2雙極晶體管的上述基極與上述發(fā)射極之間的第1和第2電流電極，以及與上述第1場晶體管的上述柵極連接的柵極的第3場晶體管。
本發(fā)明中的第12方面是第11方面所述的半導(dǎo)體電路，在該半導(dǎo)體電路中，上述第3場晶體管還具有與上述第1雙極晶體管的上述集電極連接的背柵極。
本發(fā)明中的第13方面是第12方面所述的半導(dǎo)體電路，在該半導(dǎo)體電路中，上述第2場晶體管的上述源極與上述第2雙極晶體管的上述發(fā)射極連接。
本發(fā)明中的第14方面是第12方面所述的半導(dǎo)體電路，在該半導(dǎo)體電路中，上述第2場晶體管的上述源極與上述第2雙極晶體管的上述基極連接。
本發(fā)明中的第15方面是第9至第14方面的任何一方面所述的半導(dǎo)體電路，在該半導(dǎo)體電路中，上述第2場晶體管還具有與上述第2雙極晶體管的上述基極連接的背柵極。
本發(fā)明中的第16方面是第9至第12方面的任何一方面所述的半導(dǎo)體電路，該半導(dǎo)體電路還包括連接在上述第1雙極晶體管的上述基極與上述發(fā)射極之間的第2電阻。
本發(fā)明中的第17方面是第9和第10方面中的某一方面所述的半導(dǎo)體電路，在該半導(dǎo)體電路中，上述第2場晶體管、上述第1雙極晶體管和上述第2雙極晶體管的集成結(jié)構(gòu)包括具有主表面的第1導(dǎo)電類型的第1半導(dǎo)體層；在上述主表面上有選擇地配置的第1場絕緣膜；任何一層都是與上述第1導(dǎo)電類型相反的第2導(dǎo)電類型、在上述主表面上有選擇地配置的、經(jīng)上述第1場絕緣膜互相相向的第2半導(dǎo)體層和第3半導(dǎo)體層；與上述第3半導(dǎo)體層相鄰地，在與上述第2半導(dǎo)體層相反的一側(cè)，在上述主表面上有選擇地配置的上述第1導(dǎo)電類型的第4半導(dǎo)體層；在上述第2半導(dǎo)體層的、與上述第1半導(dǎo)體層相反的一側(cè)有選擇地配置的上述第1導(dǎo)電類型的第5半導(dǎo)體層；在與上述主表面相反的一側(cè)、與上述第2至第4半導(dǎo)體層的任何一個層都相向的上述第1導(dǎo)電類型的第6半導(dǎo)體層；隔著上述第1場絕緣膜與由上述第2半導(dǎo)體層和上述第3半導(dǎo)體層夾持的上述第1半導(dǎo)體層相向的第1電極；在與上述第6半導(dǎo)體層相反的一側(cè)，在上述第2半導(dǎo)體層上配置的第2場絕緣膜；在與上述第6半導(dǎo)體層相反的一側(cè)，在上述第2半導(dǎo)體層上配置的、與上述第5半導(dǎo)體層一起夾持上述第2場絕緣膜的、為上述第2導(dǎo)電類型的、比上述第2半導(dǎo)體層雜質(zhì)濃度高的第7半導(dǎo)體層；在與上述第6半導(dǎo)體層相反的一側(cè)，在上述第3半導(dǎo)體層上配置的、為上述第2導(dǎo)電類型的、比上述第3半導(dǎo)體層雜質(zhì)濃度高的第8半導(dǎo)體層；在與上述第6半導(dǎo)體層相反的一側(cè)，在上述第4半導(dǎo)體層上配置的、為上述第1導(dǎo)電類型的、比上述第4半導(dǎo)體層雜質(zhì)濃度高的第9半導(dǎo)體層；以及將上述第8半導(dǎo)體層與上述第9半導(dǎo)體層隔離的第3場絕緣膜。
本發(fā)明中的第18方面是第13方面所述的半導(dǎo)體電路，在該半導(dǎo)體電路中，上述第2場晶體管、上述第3場晶體管、上述第1雙極晶體管和上述第2雙極晶體管的集成結(jié)構(gòu)包括具有主表面的第1導(dǎo)電類型的第1半導(dǎo)體層；在上述主表面上有選擇地配置的一對第1場絕緣膜；任何一層都是與上述第1導(dǎo)電類型相反的第2導(dǎo)電類型、在上述主表面上有選擇地配置的、隔著上述一對第1場絕緣膜的兩方互相相向的第2半導(dǎo)體層和第3半導(dǎo)體層；與上述第3半導(dǎo)體層相鄰地，在與上述第2半導(dǎo)體層相反的一側(cè)，在上述主表面上有選擇地配置的上述第1導(dǎo)電類型的第4半導(dǎo)體層；在上述第2半導(dǎo)體層的、與上述第1半導(dǎo)體層相反的一側(cè)有選擇地配置的上述第1導(dǎo)電類型的第5半導(dǎo)體層；在與上述主表面相反的一側(cè)，與上述第2至第4半導(dǎo)體層的任何一個層都相向的上述第1導(dǎo)電類型的第6半導(dǎo)體層；在與上述第6半導(dǎo)體層相反的一側(cè)，在上述第2半導(dǎo)體層上配置的第2場絕緣膜；在與上述第6半導(dǎo)體層相反的一側(cè)，在上述第2半導(dǎo)體層上配置的、與上述第5半導(dǎo)體層一起夾持上述第2場絕緣膜的、為上述第2導(dǎo)電類型的、比上述第2半導(dǎo)體層雜質(zhì)濃度高的第7半導(dǎo)體層；為上述第2導(dǎo)電類型的、在上述主表面上有選擇地配置的、隔著上述一對第1場絕緣膜中的一個與上述第2半導(dǎo)體層相向、隔著上述一對第1場絕緣膜中的另一個與上述第3半導(dǎo)體層相向的第8半導(dǎo)體層；隔著上述一對第1場絕緣膜中的一個與由上述第2半導(dǎo)體層和上述第8半導(dǎo)體層夾持的上述第1半導(dǎo)體層相向的第1電極；隔著上述一對第1場絕緣膜中的另一個與由上述第3半導(dǎo)體層和上述第8半導(dǎo)體層夾持的上述第1半導(dǎo)體層相向的、與上述第7半導(dǎo)體層電連接的第2電極；以及與上述第3半導(dǎo)體層和上述第4半導(dǎo)體層這兩個層電連接的第3電極。
本發(fā)明中的第19方面是一種半導(dǎo)體電路，該半導(dǎo)體電路包括具有源極、漏極、柵極的P型第1場晶體管；具有源極、漏極、柵極的P型第2場晶體管；具有源極、漏極、柵極的N型第1 MOS晶體管；具有源極、漏極、柵極的N型第2 MOS晶體管；以及具有集電極、基極、發(fā)射極的PNP型第1雙極晶體管。而且，比施加于上述第1 MOS晶體管的上述源極的電位和施加于上述第2 MOS晶體管的上述源極的電位的任何一個都高的電位被施加于上述第1場晶體管的上述源極、上述第2場晶體管的上述源極和上述第1雙極晶體管的上述發(fā)射極，上述第1場晶體管的上述漏極和上述第1 MOS晶體管的上述漏極與上述第2場晶體管的上述柵極連接，上述第2場晶體管的上述漏極與上述第1場晶體管的上述柵極和上述第1雙極晶體管的上述集電極連接，上述第2場晶體管的上述源極與上述第1雙極晶體管的上述基極連接。
本發(fā)明中的第20方面是第19方面所述的半導(dǎo)體電路，在該半導(dǎo)體電路中，上述第2場晶體管還具有與上述第1雙極晶體管的上述基極連接的背柵極，該半導(dǎo)體電路還包含具有與上述第1雙極晶體管的上述發(fā)射極連接的源極、與上述第1雙極晶體管的上述集電極連接的漏極、與上述第1雙極晶體管的上述基極連接的背柵極的P型第3場晶體管。
本發(fā)明中的第21方面是第20方面所述的半導(dǎo)體電路，在該半導(dǎo)體電路中，上述第1雙極晶體管、上述第2場晶體管和上述第3場晶體管的集成結(jié)構(gòu)包括具有主表面的第1導(dǎo)電類型的第1半導(dǎo)體層；在上述主表面上有選擇地配置的第1和第2場絕緣膜；任何一層都是與上述第1導(dǎo)電類型相反的第2導(dǎo)電類型、在上述主表面上有選擇地配置的、隔著上述第1場絕緣膜互相相向的第2半導(dǎo)體層和第3半導(dǎo)體層；與上述第3半導(dǎo)體層相鄰地，在與上述第2半導(dǎo)體層相反的一側(cè)，在上述主表面上有選擇地配置的上述第1導(dǎo)電類型的第4半導(dǎo)體層；為上述第2導(dǎo)電類型的、在上述主表面上有選擇地配置的、隔著上述第2場絕緣膜與上述第2半導(dǎo)體層相向的第5半導(dǎo)體層；在與上述主表面相反的一側(cè)，與上述第2至第4半導(dǎo)體層的任何一個層都相向的上述第1導(dǎo)電類型的第6半導(dǎo)體層；隔著上述第1場絕緣膜與由上述第2半導(dǎo)體層和上述第3半導(dǎo)體層夾持的上述第1半導(dǎo)體層相向的第1電極；隔著上述第2場絕緣膜與由上述第2半導(dǎo)體層和上述第5半導(dǎo)體層夾持的上述第1半導(dǎo)體層相向的、與第1電極連接的第2電極；以及與上述第3半導(dǎo)體層和上述第4半導(dǎo)體層這兩個層電連接的第3電極。
本發(fā)明中的第22方面是第14方面所述的半導(dǎo)體電路，在該半導(dǎo)體電路中，上述第2場晶體管、上述第3場晶體管、上述第2雙極晶體管的集成結(jié)構(gòu)包括具有主表面的第1導(dǎo)電類型的第1半導(dǎo)體層；在上述主表面上有選擇地、并且依序配置的第1至第3場絕緣膜；任何一層都是與上述第1導(dǎo)電類型相反的第2導(dǎo)電類型、在上述主表面上有選擇地配置的、隔著上述第1場絕緣膜互相相向的第2半導(dǎo)體層和第3半導(dǎo)體層；與上述第3半導(dǎo)體層相鄰地，在與上述第2半導(dǎo)體層相反的一側(cè)，在上述主表面上有選擇地配置的上述第1導(dǎo)電類型的第4半導(dǎo)體層；任何一層都是上述第2導(dǎo)電類型、在上述主表面上有選擇地配置的、隔著上述第3場絕緣膜互相相向的第5半導(dǎo)體層和第6半導(dǎo)體層；與上述第6半導(dǎo)體層相鄰地，在與上述第5半導(dǎo)體層相反的一側(cè)，在上述主表面上有選擇地配置的上述第1導(dǎo)電類型的第7半導(dǎo)體層；在與上述主表面相反的一側(cè)，與上述第2至第7半導(dǎo)體層的任何一個層都相向的上述第1導(dǎo)電類型的第8半導(dǎo)體層；隔著上述第1場絕緣膜與由上述第2半導(dǎo)體層和上述第3半導(dǎo)體層夾持的上述第1半導(dǎo)體層相向的第1電極；隔著上述第3場絕緣膜與由上述第5半導(dǎo)體層和上述第6半導(dǎo)體層夾持的上述第1半導(dǎo)體層相向的、與上述第2半導(dǎo)體層電連接的第2電極；以及與上述第3半導(dǎo)體層、上述第4半導(dǎo)體層、上述第6半導(dǎo)體層、上述第7半導(dǎo)體層電連接在一起的第3電極。
本發(fā)明中的第23方面是第22方面所述的半導(dǎo)體電路，在該半導(dǎo)體電路中，上述第2場晶體管、上述第3場晶體管、上述第1雙極晶體管和上述第2雙極晶體管的集成結(jié)構(gòu)進(jìn)而包括上述第1至上述第8半導(dǎo)體層；上述第1至第3場絕緣膜；上述第1至第3電極；在上述第1場絕緣膜與上述第2場絕緣膜之間、在與上述第8半導(dǎo)體層相反的一側(cè)，在上述第2半導(dǎo)體層上配置的第4場絕緣膜；以及在上述第4場絕緣膜與上述第2場絕緣膜之間、在上述第2半導(dǎo)體層上配置的第1導(dǎo)電類型的第9半導(dǎo)體層。
本發(fā)明中的第24方面是一種半導(dǎo)體器件，該半導(dǎo)體器件包括具有主表面的第1導(dǎo)電類型的第1半導(dǎo)體層；在上述主表面上有選擇地配置的第1場絕緣膜；任何一層都是與上述第1導(dǎo)電類型相反的第2導(dǎo)電類型、在上述主表面上有選擇地配置的、隔著上述第1場絕緣膜互相相向的第2半導(dǎo)體層和第3半導(dǎo)體層；與上述第3半導(dǎo)體層相鄰地，在與上述第2半導(dǎo)體層相反的一側(cè)，在上述主表面上有選擇地配置的上述第1導(dǎo)電類型的第4半導(dǎo)體層；在上述第2半導(dǎo)體層的、與上述第1半導(dǎo)體層相反的一側(cè)有選擇地配置的上述第1導(dǎo)電類型的第5半導(dǎo)體層；在與上述主表面相反的一側(cè)，與上述第2至第4半導(dǎo)體層的任何一個層都相向的上述第1導(dǎo)電類型的第6半導(dǎo)體層；隔著上述第1場絕緣膜與由上述第2半導(dǎo)體層和上述第3半導(dǎo)體層夾持的上述第1半導(dǎo)體層相向的第1電極；以及與上述第3半導(dǎo)體層和上述第4半導(dǎo)體層這兩個層電連接的第2電極。
本發(fā)明中的第25方面是第24方面所述的半導(dǎo)體器件，該半導(dǎo)體器件還包含在與上述第6半導(dǎo)體層相反的一側(cè)，在上述第2半導(dǎo)體層上配置的第2場絕緣膜，以及在與上述第6半導(dǎo)體層相反的一側(cè)，在上述第2半導(dǎo)體層上配置的、與上述第5半導(dǎo)體層一起夾持上述第2場絕緣膜的、為上述第2導(dǎo)電類型的、比上述第2半導(dǎo)體層雜質(zhì)濃度高的第7半導(dǎo)體層。
本發(fā)明中的第26方面是第25方面所述的半導(dǎo)體器件，該半導(dǎo)體器件還包含與上述第5半導(dǎo)體層和上述第7半導(dǎo)體層的任何一個層都接觸的第3電極。
本發(fā)明中的第27方面是第26方面所述的半導(dǎo)體器件，在該半導(dǎo)體器件中，上述第3電極在離開上述第2場絕緣膜的位置與上述第7半導(dǎo)體層接觸。
本發(fā)明中的第28方面是第26方面所述的半導(dǎo)體器件，該半導(dǎo)體器件還包含與上述第5半導(dǎo)體層連接的第4電極，上述第3電極在比上述第4電極離上述第7半導(dǎo)體層遠(yuǎn)的位置與上述第5半導(dǎo)體層接觸。
本發(fā)明中的第29方面是一種半導(dǎo)體器件，該半導(dǎo)體器件包括具有主表面的第1導(dǎo)電類型的第1半導(dǎo)體層；在上述主表面上有選擇地配置的第1場絕緣膜；任何一層都是與上述第1導(dǎo)電類型相反的第2導(dǎo)電類型、在上述主表面上有選擇地配置的、隔著上述第1場絕緣膜互相相向的第2半導(dǎo)體層和第3半導(dǎo)體層；與上述第3半導(dǎo)體層相鄰地，在與上述第2半導(dǎo)體層相反的一側(cè)，在上述主表面上有選擇地配置的上述第1導(dǎo)電類型的第4半導(dǎo)體層；在上述第2半導(dǎo)體層的、與上述第1半導(dǎo)體層相反的一側(cè)有選擇地配置的上述第1導(dǎo)電類型的第5半導(dǎo)體層；在與上述主表面相反的一側(cè)，與上述第2至第4半導(dǎo)體層的任何一個層都相向的上述第1導(dǎo)電類型的第6半導(dǎo)體層；隔著上述第1場絕緣膜與由上述第2半導(dǎo)體層和上述第3半導(dǎo)體層夾持的上述第1半導(dǎo)體層相向的第1電極；在與上述第6半導(dǎo)體層相反的一側(cè)，在上述第2半導(dǎo)體層上配置的第2場絕緣膜；在與上述第6半導(dǎo)體層相反的一側(cè)，在上述第2半導(dǎo)體層上配置的、與上述第5半導(dǎo)體層一起夾持上述第2場絕緣膜的、為上述第2導(dǎo)電類型的、比上述第2半導(dǎo)體層雜質(zhì)濃度高的第7半導(dǎo)體層；在與上述第6半導(dǎo)體層相反的一側(cè)，在上述第3半導(dǎo)體層上配置的、為上述第2導(dǎo)電類型的、比上述第3半導(dǎo)體層雜質(zhì)濃度高的第8半導(dǎo)體層；在與上述第6半導(dǎo)體層相反的一側(cè)，在上述第4半導(dǎo)體層上配置的、為上述第1導(dǎo)電類型的、比上述第4半導(dǎo)體層雜質(zhì)濃度高的第9半導(dǎo)體層；以及將上述第8半導(dǎo)體層與上述第9半導(dǎo)體層隔離的第3場絕緣膜。
本發(fā)明中的第30方面是一種半導(dǎo)體器件，該半導(dǎo)體器件包括具有主表面的第1導(dǎo)電類型的第1半導(dǎo)體層；在上述主表面上有選擇地配置的一對第1場絕緣膜；任何一層都是與上述第1導(dǎo)電類型相反的第2導(dǎo)電類型、在上述主表面上有選擇地配置的、隔著上述一對第1場絕緣膜的兩方互相相向的第2半導(dǎo)體層和第3半導(dǎo)體層；與上述第3半導(dǎo)體層相鄰地，在與上述第2半導(dǎo)體層相反的一側(cè)，在上述主表面上有選擇地配置的上述第1導(dǎo)電類型的第4半導(dǎo)體層；在上述第2半導(dǎo)體層的、與上述第1半導(dǎo)體層相反的一側(cè)配置的上述第1導(dǎo)電類型的第5半導(dǎo)體層；在與上述主表面相反的一側(cè)，與上述第2至第4半導(dǎo)體層的任何一個層都相向的上述第1導(dǎo)電類型的第6半導(dǎo)體層；在與上述第6半導(dǎo)體層相反的一側(cè)，在上述第2半導(dǎo)體層上配置的第2場絕緣膜；在與上述第6半導(dǎo)體層相反的一側(cè)，在上述第2半導(dǎo)體層上配置的、與上述第5半導(dǎo)體層一起夾著上述第2場絕緣膜的、為上述第2導(dǎo)電類型的、比上述第2半導(dǎo)體層雜質(zhì)濃度高的第7半導(dǎo)體層；為上述第2導(dǎo)電類型的、在上述主表面上有選擇地配置的、隔著上述一對第1場絕緣膜中的一個與上述第2半導(dǎo)體層相向、隔著上述一對第1場絕緣膜中的另一個與上述第3半導(dǎo)體層相向的第8半導(dǎo)體層；隔著上述一對第1場絕緣膜中的一個與由上述第2半導(dǎo)體層和上述第8半導(dǎo)體層夾持的上述第1半導(dǎo)體層相向的第1電極；隔著上述一對第1場絕緣膜中的另一個與由上述第3半導(dǎo)體層和上述第8半導(dǎo)體層夾持的上述第1半導(dǎo)體層相向、與上述第7半導(dǎo)體層電連接的第2電極；以及與上述第3半導(dǎo)體層和上述第4半導(dǎo)體層這兩個層電連接的第3電極。
本發(fā)明中的第31方面是一種半導(dǎo)體器件，該半導(dǎo)體器件包括具有主表面的第1導(dǎo)電類型的第1半導(dǎo)體層；在上述主表面上有選擇地配置的第1和第2場絕緣膜；任何一層都是與上述第1導(dǎo)電類型相反的第2導(dǎo)電類型、在上述主表面上有選擇地配置的、隔著上述第1場絕緣膜互相相向的第2半導(dǎo)體層和第3半導(dǎo)體層；與上述第3半導(dǎo)體層相鄰地，在與上述第2半導(dǎo)體層相反的一側(cè)，在上述主表面上有選擇地配置的上述第1導(dǎo)電類型的第4半導(dǎo)體層；為上述第2導(dǎo)電類型的、在上述主表面上有選擇地配置的、隔著上述第2場絕緣膜與上述第2半導(dǎo)體層相向的第5半導(dǎo)體層；在與上述主表面相反的一側(cè)，與上述第2至第4半導(dǎo)體層的任何一個層都相向的上述第1導(dǎo)電類型的第6半導(dǎo)體層；隔著上述第1場絕緣膜與由上述第2半導(dǎo)體層和上述第3半導(dǎo)體層夾持的上述第1半導(dǎo)體層相向的第1電極；隔著上述第2場絕緣膜與由上述第2半導(dǎo)體層和上述第5半導(dǎo)體層夾持的上述第1半導(dǎo)體層相向的、與上述第1電極連接的第2電極；以及與上述第3半導(dǎo)體層和上述第4半導(dǎo)體層這兩個層電連接的第3電極。
本發(fā)明中的第32方面是一種半導(dǎo)體器件，該半導(dǎo)體器件包括具有主表面的第1導(dǎo)電類型的第1半導(dǎo)體層；在上述主表面上有選擇地、并且依序配置的第1至第3場絕緣膜；任何一層都是與上述第1導(dǎo)電類型相反的第2導(dǎo)電類型、在上述主表面上有選擇地配置的，隔著上述第1場絕緣膜互相相向的第2半導(dǎo)體層和第3半導(dǎo)體層；與上述第3半導(dǎo)體層相鄰地，在與上述第2半導(dǎo)體層相反的一側(cè)，在上述主表面上有選擇地配置的上述第1導(dǎo)電類型的第4半導(dǎo)體層；任何一層都是上述第2導(dǎo)電類型、在上述主表面上有選擇地配置的、隔著上述第3場絕緣膜互相相向的第5半導(dǎo)體層和第6半導(dǎo)體層；與上述第6半導(dǎo)體層相鄰地，在與上述第5半導(dǎo)體層相反的一側(cè)，在上述主表面上有選擇地配置的上述第1導(dǎo)電類型的第7半導(dǎo)體層；在與上述主表面相反的一側(cè)，與上述第2至第7半導(dǎo)體層的任何一個層都相向的上述第1導(dǎo)電類型的第8半導(dǎo)體層；隔著上述第1場絕緣膜與由上述第2半導(dǎo)體層和上述第3半導(dǎo)體層夾持的上述第1半導(dǎo)體層相向的第1電極；隔著上述第3場絕緣膜與由上述第5半導(dǎo)體層和上述第6半導(dǎo)體層夾持的上述第1半導(dǎo)體層相向的、與上述第2半導(dǎo)體層電連接的第2電極；以及與上述第3半導(dǎo)體層、上述第4半導(dǎo)體層、上述第6半導(dǎo)體層、上述第7半導(dǎo)體層電連接在一起的第3電極。
本發(fā)明中的第33方面是第32方面所述的半導(dǎo)體器件，該半導(dǎo)體器件還包括在上述第1場絕緣膜與上述第2場絕緣膜之間、在與上述第8半導(dǎo)體層相反的一側(cè)、在上述第2半導(dǎo)體層上配置的第4場絕緣膜，以及在上述第4場絕緣膜與上述第2場絕緣膜之間、在上述第2半導(dǎo)體層上配置的第1導(dǎo)電類型的第9半導(dǎo)體層。

圖1是例示本發(fā)明實施例1的半導(dǎo)體電路的結(jié)構(gòu)的電路圖。
圖2是例示本發(fā)明實施例1的半導(dǎo)體器件的結(jié)構(gòu)的剖面圖。
圖3是例示本發(fā)明實施例1的半導(dǎo)體器件的結(jié)構(gòu)的剖面圖。
圖4是例示本發(fā)明實施例2的半導(dǎo)體電路的結(jié)構(gòu)的電路圖。
圖5是例示本發(fā)明實施例2的半導(dǎo)體器件的結(jié)構(gòu)的剖面圖。
圖6是例示本發(fā)明實施例2的另一半導(dǎo)體器件的結(jié)構(gòu)的剖面圖。
圖7是例示本發(fā)明實施例2的又一半導(dǎo)體器件的結(jié)構(gòu)的剖面圖。
圖8是例示本發(fā)明實施例3的半導(dǎo)體電路的結(jié)構(gòu)的電路圖。
圖9是例示本發(fā)明實施例4的半導(dǎo)體電路的結(jié)構(gòu)的電路圖。
圖10是例示本發(fā)明實施例5的半導(dǎo)體電路的結(jié)構(gòu)的電路圖。
圖11是例示本發(fā)明實施例5的半導(dǎo)體器件的結(jié)構(gòu)的剖面圖。
圖12是例示本發(fā)明實施例6的半導(dǎo)體電路的結(jié)構(gòu)的電路圖。
圖13是例示本發(fā)明實施例6的另一半導(dǎo)體電路的結(jié)構(gòu)的電路圖。
圖14是例示本發(fā)明實施例6的半導(dǎo)體器件的結(jié)構(gòu)的剖面圖。
圖15是例示本發(fā)明實施例7的半導(dǎo)體電路的結(jié)構(gòu)的電路圖。
圖16是例示本發(fā)明實施例7的半導(dǎo)體器件的結(jié)構(gòu)的剖面圖。
圖17是例示本發(fā)明實施例7的另一半導(dǎo)體電路的結(jié)構(gòu)的電路圖。
圖18是例示本發(fā)明實施例8的半導(dǎo)體電路的結(jié)構(gòu)的電路圖。
圖19是例示本發(fā)明實施例8的半導(dǎo)體器件的結(jié)構(gòu)的剖面圖。
圖20是例示本發(fā)明實施例8的另一半導(dǎo)體器件的結(jié)構(gòu)的剖面圖。
圖21是例示現(xiàn)有技術(shù)的半導(dǎo)體電路的結(jié)構(gòu)的電路圖。
圖22是例示現(xiàn)有技術(shù)的半導(dǎo)體器件的結(jié)構(gòu)的剖面圖。實施例1.
圖1是例示出本發(fā)明的實施例1的半導(dǎo)體電路的結(jié)構(gòu)的電路圖。該半導(dǎo)體電路例如可以應(yīng)用于顯示器驅(qū)動器。輸入信號SI是采用2值邏輯“H”、“L”的變化幅度為數(shù)V左右的信號，例如可采用TTL電平。輸出S0是采用2值邏輯“H”、“L”的變化幅度為Vdd左右的信號，例如，電位Vdd可以設(shè)定為100～300V左右。
PMOS晶體管Q1、Q11是場晶體管，NMOS晶體管Q2、Q4是通常的MOS晶體管。但是，在本發(fā)明中，“MOS晶體管”也包括對柵絕緣膜采用氧化物以外的場絕緣膜的情形。
對晶體管Q1、Q11各自的源極和背柵極，以及NPN晶體管Q12的集電極都施加電位Vdd。晶體管Q2、Q4兩者的源極都與接地線GND連接，施加0電位。晶體管Q1、Q2的漏極與晶體管Q11的柵極連接。晶體管Q11的漏極與晶體管Q1的柵極和晶體管Q12的基極連接。晶體管Q4的漏極和背柵極與晶體管Q12的發(fā)射極連接在一起，在該連接點得到輸出S0。輸入信號SI被施加于晶體管Q4的柵極，由倒相器INV得到的輸入信號SI的反轉(zhuǎn)信號被施加于晶體管Q2的柵極。
與現(xiàn)有技術(shù)一樣，晶體管Q1、Q11交叉耦合。但是，與現(xiàn)有的技術(shù)不同，晶體管Q1的柵極和晶體管Q11的漏極不直接與晶體管Q4的漏極連接，而是與晶體管Q12的基極連接。
因此，在本發(fā)明中，與由晶體管Q1～Q4構(gòu)成的倒相器相比，當(dāng)設(shè)晶體管Q12的電流放大系數(shù)為β，并設(shè)晶體管Q3、Q11的電流驅(qū)動能力相等時，能夠使輸出S0的電流大致為β倍。因此，沒有必要另外設(shè)置NMOS晶體管Q5、Q6，因而也沒有必要設(shè)置保護(hù)二極管D。
晶體管Q11、Q12合在一起可以實現(xiàn)絕緣柵型雙極晶體管(以下稱“IGBT”)101。而且，在這種場合，縱然使晶體管Q11的尺寸與晶體管Q3的大致相同，由于電導(dǎo)率調(diào)制，載流子也增至γ倍，因此，以晶體管Q11、Q12來實現(xiàn)IGBT101能夠得到更大電流的輸出S0。下面首先對與IGBT101類似的半導(dǎo)體器件100的結(jié)構(gòu)進(jìn)行說明，然后再說明IGBT101的結(jié)構(gòu)。
圖2是例示本發(fā)明實施例1的半導(dǎo)體器件100的結(jié)構(gòu)的剖面圖。在導(dǎo)電類型為P-型的襯底1上，形成例如作為阱的導(dǎo)電類型為N-型的半導(dǎo)體層2。在半導(dǎo)體層2的主表面上，有選擇地形成場絕緣膜80、81。在半導(dǎo)體層2的主表面上再有選擇地形成半導(dǎo)體層51、52，它們之中的無論那一個的導(dǎo)電類型都是P型。半導(dǎo)體層51、51隔著場絕緣膜81互相相向。
在半導(dǎo)體層2的主表面上還有選擇地形成導(dǎo)電類型為N型的半導(dǎo)體層4。半導(dǎo)體層4與半導(dǎo)體層52相鄰地，在半導(dǎo)體層51的相反的一側(cè)，在半導(dǎo)體層2的主表面上形成。半導(dǎo)體層4、51、52被在剖面上成對出現(xiàn)的場絕緣膜80夾持。但是，這些場絕緣膜80在未出現(xiàn)于剖面的位置處相互連接，從平面上看也可以圍住半導(dǎo)體層4、51、52。
在與半導(dǎo)體層2相反的一側(cè)，分別在半導(dǎo)體層51上形成導(dǎo)電類型為N+型的半導(dǎo)體層1 2，在半導(dǎo)體層52上形成導(dǎo)電類型為P+型的半導(dǎo)體層7，在半導(dǎo)體層4上形成導(dǎo)電類型為N+型的半導(dǎo)體層6。
在與半導(dǎo)體層2的主表面相反的一側(cè)，形成與半導(dǎo)體層4、51、52的任何一個層都相向的導(dǎo)電類型為N+型的半導(dǎo)體層3。半導(dǎo)體層3例如設(shè)置在襯底1與半導(dǎo)體層2之間，在將半導(dǎo)體層2看作阱時，它可被看作該阱的掩埋層。
電極9隔著場絕緣膜81與半導(dǎo)體層51、52夾持的半導(dǎo)體層2相向。在半導(dǎo)體層12上形成電極11。另外，形成電極10，使其與半導(dǎo)體層6、7雙方接觸。
對電極9施加比半導(dǎo)體層2的電位低的電位能夠使與電極9相向的半導(dǎo)體層2的導(dǎo)電類型反轉(zhuǎn)為P型。因此，通過經(jīng)電極10、11對半導(dǎo)體層52施加比半導(dǎo)體層51的電位高的電位，即如用箭頭33原理性地示出的那樣，空穴從半導(dǎo)體層52經(jīng)由半導(dǎo)體層2向半導(dǎo)體層51移動。
另外，由于經(jīng)電極10、11對半導(dǎo)體層12施加了比半導(dǎo)體層2的電位低的電位，所以能夠從半導(dǎo)體層12向半導(dǎo)體層51注入電子。由于上述載流子的移動，在半導(dǎo)體層51中就產(chǎn)生了電導(dǎo)率調(diào)制，多數(shù)電子如用箭頭32原理性地示出的那樣，經(jīng)由半導(dǎo)體層2、3注入半導(dǎo)體層4。借助于上述工作，電流從電極10流向電極11。因此，半導(dǎo)體器件100具有作為IGBT的功能。而且由于夾在電極9與半導(dǎo)體層2的主表面之間的場絕緣膜81的厚度達(dá)到通常的柵絕緣膜的數(shù)十倍，所以能將柵極耐壓設(shè)定為與源-漏間的耐壓大致相同的程度。
將GBT100變形可以實現(xiàn)IGBT101。圖3是例示出IGBT101的結(jié)構(gòu)的剖面圖。在與半導(dǎo)體層2、3相反的一側(cè)，在半導(dǎo)體層51上形成場絕緣膜82。另外，在與半導(dǎo)體層2、3相反的一側(cè)，并且以與半導(dǎo)體層12一起夾持場絕緣膜82的方式，在半導(dǎo)體層51上形成導(dǎo)電類型為P+型的半導(dǎo)體層13。然后，電極14與半導(dǎo)體層13連接。
將其與圖1所示的IGBT101相比較，晶體管Q11以半導(dǎo)體層51作為漏極，半導(dǎo)體層52作為源極，半導(dǎo)體層2、3、4作為背柵極，電極9作為柵極而構(gòu)成。晶體管Q12以半導(dǎo)體層12作為發(fā)射極，半導(dǎo)體層51作為基極，半導(dǎo)體層2、3作為集電極而構(gòu)成。
電極9、10、11、14對于IGBT101而言分別具有作為柵極電極、發(fā)射極電極和集電極電極，以及作為晶體管Q12的基極電極的功能。以下為簡單計，對電極14也用IGBT的基極電極14來表示。
IGBT101采用了以半導(dǎo)體層12置換用圖22說明的場晶體管200的P+型半導(dǎo)體層13的一部分，并增添了場絕緣膜82的結(jié)構(gòu)。因此，可以避免制造工藝的大量改變，而且也未大幅度地擴(kuò)大元件的面積。另外，IGBT101的電極9、10、11、14中的任何一個都可以設(shè)置在主表面?zhèn)取?br> 通過將按以上方式構(gòu)成的IGBT101的電極9、10、11、14分別與圖1的晶體管Q2的漏極、晶體管Q1的源極、晶體管Q4的漏極、晶體管Q1的柵極連接，可以構(gòu)成圖1的半導(dǎo)體電路。
實施例2.
圖4是例示出本發(fā)明的實施例2的半導(dǎo)體電路的結(jié)構(gòu)的電路圖，它對在實施例1中用圖1例示的電路圖增添了電阻15。該半導(dǎo)體電路例如也可應(yīng)用于顯示器驅(qū)動器。
電阻15具有與晶體管Q11的漏極和晶體管Q12的基極連接在一起的一端，以及與晶體管Q12的發(fā)射極(即IGBT101的集電極)和晶體管Q4的漏極連接在一起的另一端。
在該半導(dǎo)體電路中，晶體管Q12的基極經(jīng)電阻15與晶體管Q4的漏極連接。因此，可以避免當(dāng)輸入信號SI的邏輯為“H”，晶體管Q2、Q11關(guān)斷，晶體管Q1、Q4導(dǎo)通時，晶體管Q12的基極處于浮置狀態(tài)。因此，能夠抑制晶體管Q12的耐壓性能下降。據(jù)此，在將晶體管Q11、Q12合在一起實現(xiàn)IGBT101的場合，能夠抑制IGBT101的耐壓性能下降。
另外，在將晶體管Q11、Q12合在一起實現(xiàn)IGBT101的場合，借助于在電阻15上產(chǎn)生的電壓，限制了由半導(dǎo)體層12、51形成的pn結(jié)的正向偏壓。這產(chǎn)生了使IGBT101的關(guān)斷動作高速化，減少開關(guān)時的能量損耗的效果。
電阻15可以如圖4所示，設(shè)置在IGBT101的外部。若就圖3而言，可以設(shè)置在電極11、14之間。例如，它可以通過對襯底1設(shè)置多晶硅來實現(xiàn)。但是，利用構(gòu)成IGBT的半導(dǎo)體層的擴(kuò)散電阻也能夠在IGBT的內(nèi)部得到電阻。
圖5是例示IGBT102的結(jié)構(gòu)的剖面圖，未圖示的構(gòu)成要素與IGBT101的相同。在IGBT102中，取代16BT101的電極11、14，設(shè)置了兼用這兩者的、與半導(dǎo)體層12、13的任何一個層都接觸的基極電極14a。在半導(dǎo)體層12、13之間存在由半導(dǎo)體層51引起的擴(kuò)散電阻15a，它與圖4的電阻15有相同的功能。
圖6是例示IGBT103的結(jié)構(gòu)的剖面圖，未圖示的構(gòu)成要素與IGBT101的相同。在IGBT103中，也取代IGBT101的電極11、14，設(shè)置了兼用這兩者的、與半導(dǎo)體層12、13的任何一個層都接觸的電極14b。電極14b在離開場絕緣膜82的位置與半導(dǎo)體層13接觸。據(jù)此，在同半導(dǎo)體層13接觸的位置處的電極14b與同半導(dǎo)體層12接觸的位置處的電極14b之間，存在并聯(lián)連接的由半導(dǎo)體層51引起的擴(kuò)散電阻15d和由半導(dǎo)體層13引起的擴(kuò)散電阻15b，此并聯(lián)電阻與圖4的電阻15有相同的功能。但是，由于半導(dǎo)體層13的導(dǎo)電類型為P+型，半導(dǎo)體層51的導(dǎo)電類型為P型，所以與擴(kuò)散電阻15d相比，擴(kuò)散電阻15b起主導(dǎo)作用。
圖7是例示IGBT104的結(jié)構(gòu)的剖面圖，未圖示的構(gòu)成要素與IGBT101的相同。在IGBT104中，取代IGBT101的電極14、11，設(shè)置了與半導(dǎo)體層12、13的任何一個層都接觸的電極14c和與半導(dǎo)體層12接觸的電極11c。電極14c在比電極11c離半導(dǎo)體層13遠(yuǎn)的位置與半導(dǎo)體層12接觸。據(jù)此，在同半導(dǎo)體層13接觸的位置處的電極14c與同半導(dǎo)體層12接觸的位置處的電極14c之間，存在由半導(dǎo)體層12引起的擴(kuò)散電阻15c。而且，在同半導(dǎo)體層13接觸的位置處的電極14c與電極11c之間，以及在同半導(dǎo)體層12接觸的位置處的電極14c與電極11c之間分別存在由半導(dǎo)體層51引起的擴(kuò)散電阻15e和由半導(dǎo)體層51引起的擴(kuò)散電阻15f。據(jù)此，擴(kuò)散電阻15c、15e、15f的合成電阻與圖4的電阻15有相同的功能。但是，由于半導(dǎo)體層12的導(dǎo)電類型為N+型，半導(dǎo)體層51的導(dǎo)電類型為P型，所以與擴(kuò)散電阻15e、15f相比，擴(kuò)散電阻15c起主導(dǎo)作用。
實施例3.
圖8是例示出本發(fā)明的實施例3的半導(dǎo)體電路的結(jié)構(gòu)的電路圖，它對在實施例1中用圖1例示的電路圖增添了NMOS晶體管Q7。該半導(dǎo)體電路例如也可以應(yīng)用于顯示器驅(qū)動器。
晶體管Q7的漏極與晶體管Q1的柵極、晶體管Q11的漏極、晶體管Q12的基極連接在一起，晶體管Q7的源極和背柵極，與晶體管Q4的源極相同，與接地線GND連接，對晶體管Q7的柵極，與晶體管Q4的柵極相同，施加輸入信號SI。
在輸入信號SI為“H”，晶體管Q11關(guān)斷時，由于晶體管Q4、Q7兩者都導(dǎo)通，所以對晶體管Q12的基極和發(fā)射極的任何一個都施加大致為0的電位。因此能夠抑制晶體管Q12的耐壓性能下降。另外，在將晶體管Q11、Q12合在一起實現(xiàn)IGBT101的場合，由半導(dǎo)體層12和半導(dǎo)體層51形成的pn結(jié)的電壓大致為0。這產(chǎn)生了使IGBT101的關(guān)斷動作高速化，減少開關(guān)時的能量損耗的效果。
在輸入信號SI為“L”，晶體管Q11導(dǎo)通時，由于晶體管Q4、Q7兩者都關(guān)斷，所以晶體管Q12的發(fā)射極與基極之間的連接斷開，不對IGBT101的導(dǎo)通電阻產(chǎn)生不良影響。因此，不使圖8所示的電路的有效導(dǎo)通電阻變得不良。
實施例4.
圖9是例示出本發(fā)明的實施例4的半導(dǎo)體電路的結(jié)構(gòu)的電路圖，它對在實施例1中用圖1例示的電路圖增添了NMOS晶體管Q8。該半導(dǎo)體電路例如也可應(yīng)用于顯示器驅(qū)動器。
晶體管Q8的漏極與晶體管Q1的柵極、晶體管Q11的漏極、晶體管Q12的基極連接在一起，晶體管Q8的源極和背柵極，與晶體管Q4的源極相同，與接地線GND連接，晶體管Q8的柵極與晶體管Q1、Q2各自的漏極連接在一起。
由于晶體管Q8的通/斷在與實施例3所示的晶體管Q7的通/斷相同的條件下發(fā)生，所以可以得到與實施例3相同的效果。但是，由于對晶體管Q8的柵極往往施加大致為Vdd的電位，所以對晶體管Q8采用場晶體管。
實施例5.
圖10是例示出本發(fā)明的實施例5的半導(dǎo)體電路的結(jié)構(gòu)的電路圖，它對在實施例2中用圖4例示的電路圖增添了電阻7和PNP晶體管Q13，晶體管Q11的背柵極和源極的連接也發(fā)生了改變。該半導(dǎo)體電路例如也可應(yīng)用于顯示器驅(qū)動器。
在實施例2中與晶體管Q12的集電極連接在一起的晶體管Q11的源極和背柵極，分別與本實施例中的晶體管Q13的發(fā)射極和基極連接。對晶體管Q13的發(fā)射極施加電位Vdd。晶體管Q13的集電極與晶體管Q11的漏極、晶體管Q12的基極、晶體管Q1的柵極以及電阻15的一端連接在一起。而且，電阻17插在晶體管Q13的基極與發(fā)射極之間。其他的連接與實施例2的相同。
在本實施例中，當(dāng)輸入信號SI為“L”時，晶體管Q11、Q12導(dǎo)通。由在電阻17上流過的電流引起的電壓降在晶體管Q13的基極-發(fā)射極之間施加正向偏壓。據(jù)此，產(chǎn)生了由晶體管Q12、Q13引起的晶閘管動作。因而，能夠不影響MOS型晶體管Q11的特性而大致依照施加了正向偏壓的二極管的電流特性得到大的電流作為輸出S0。
另外，電阻17與電阻15對晶體管Q12所起的作用相同，起抑制晶體管Q13的耐壓下降、減少開關(guān)損耗的作用。
晶體管Q11、Q12、Q13合在一起可以實現(xiàn)IGBT105。圖11是例示出IGBT105的結(jié)構(gòu)的剖面圖。與圖3所示的IGBT101的結(jié)構(gòu)相比，呈半導(dǎo)體層7、6被場絕緣膜83所隔離的結(jié)構(gòu)，并且電極10和電極16分別與它們相連接，這一點是特征性方面的區(qū)別。
圖10所示的各晶體管與圖11所示的各半導(dǎo)體層的對應(yīng)關(guān)系如下。晶體管Q11以半導(dǎo)體層51作為漏極、半導(dǎo)體層52作為源極、半導(dǎo)體層2、3、4作為背柵極，電極9作為柵極而構(gòu)成。晶體管Q12以半導(dǎo)體層12作為發(fā)射極(對IGBT105而言為集電極)、半導(dǎo)體層51作為基極、半導(dǎo)體層2、3、4作為集電極(對IGBT105而言為發(fā)射極)而構(gòu)成。晶體管Q13以半導(dǎo)體層52作為發(fā)射極(對IGBT105而言也為發(fā)射極)、半導(dǎo)體層2、3、4作為基極、半導(dǎo)體層51作為集電極而構(gòu)成。電極9、10、11、14分別具有作為IGBT105的柵極電極、發(fā)射極電極、集電極電極、基極電極的功能。另外，電極16具有作為電極的功能。
電極16與具有作為晶體管Q11的背柵極、晶體管Q12的集電極和晶體管Q13的基極的功能的半導(dǎo)體層2、3、4相連接，電極10不直接與半導(dǎo)體層6連接。電阻15連接在電極11、14之間，電阻17連接在電極10、16之間。
當(dāng)因晶體管Q12的導(dǎo)通動作使電子從作為該發(fā)射極的半導(dǎo)體層12流入作為集電極的半導(dǎo)體層4時，電阻17上的電壓降在半導(dǎo)體層4、52之間施加正向偏壓。由此，晶體管Q13進(jìn)行導(dǎo)通動作，發(fā)生上述的晶閘管動作。
實施例6.
圖12是例示出本發(fā)明的實施例6的半導(dǎo)體電路的結(jié)構(gòu)的電路圖，采用了對在實施例5中用圖10例示的電路圖以PMOS晶體管Q14置換電阻17的結(jié)構(gòu)。該半導(dǎo)體電路例如也可應(yīng)用于顯示器驅(qū)動器。
晶體管Q14的源極和背柵極與晶體管Q13的發(fā)射極、晶體管Q11的源極連接在一起，并對其施加電位Vdd。晶體管Q14的漏極與晶體管Q13的基極、晶體管Q11的背柵極、晶體管Q12的集電極連接在一起。晶體管Q14的柵極與晶體管Q11的漏極、晶體管Q13的集電極、晶體管Q12的基極連接在一起。
由于晶體管Q14的通/斷與晶體管Q11的通/斷相對應(yīng)，所以與采用電阻17的實施例5相比，具有晶閘管動作易于啟動的優(yōu)點。
晶體管Q14，與在實施例4中用圖9示出的晶體管Q8一樣，采用了場晶體管。在本實施例中，也與實施例5一樣可以采用IGBT105。另外，也可以用實施例3、4所示的晶體管Q7、Q8置換電阻15。
由于晶體管Q14被連接在晶體管Q13的基極-發(fā)射極之間，所以有二極管內(nèi)建電壓左右的耐壓就足夠了，因而即使晶體管Q14被連接成正向偏置方向，耐壓也不會不足。因此，也可以將晶體管Q14的源極和背柵極兩者皆與晶體管Q13的基極連接，將晶體管Q14的漏極與晶體管Q13的發(fā)射極連接。圖13是示出對圖12所示的半導(dǎo)體電路如上述那樣，對晶體管Q14變換連接方式的半導(dǎo)體電路的結(jié)構(gòu)的電路圖。為方便計，在圖13的結(jié)構(gòu)中，將晶體管Q14記為晶體管Q17。而且，晶體管Q11、Q12、Q13、Q17合在一起可以實現(xiàn)半導(dǎo)體器件109。而且，在半導(dǎo)體器件109中，能夠?qū)⒕w管Q11、Q17的背柵極共用作晶體管Q13的基極、晶體管Q12的集電極。
圖14是例示出半導(dǎo)體器件109的結(jié)構(gòu)的剖面圖。在實施例1中用圖3說明的IGBT101中存在場絕緣膜81和電極9的位置處，設(shè)置相互隔離的一對場絕緣膜81a、81b，并且在它們的上面分別設(shè)置電極91、92。然后，在場絕緣膜81a、81b之間的半導(dǎo)體層2的主表面上設(shè)置P型半導(dǎo)體層54，在半導(dǎo)體層54的與半導(dǎo)體層2相反的一側(cè)，設(shè)置P+型半導(dǎo)體層74，在半導(dǎo)體74上設(shè)置電極24。電極92經(jīng)電極14與半導(dǎo)體層13連接。
圖13所示的各晶體管與圖14所示的各半導(dǎo)體層的對應(yīng)關(guān)系如下。晶體管Q11以半導(dǎo)體層51作為漏極，半導(dǎo)體層54作為源極，半導(dǎo)體層2、3、4作為背柵極，電極91作為柵極而構(gòu)成。晶體管Q17以半導(dǎo)體層54作為漏極，半導(dǎo)體層52作為源極，半導(dǎo)體層2、3、4作為背柵極，電極92作為柵極而構(gòu)成。晶體管Q13以半導(dǎo)體層51作為集電極，半導(dǎo)體層2、3、4作為基極，半導(dǎo)體層54作為發(fā)射極而構(gòu)成。晶體管Q12以半導(dǎo)體層12作為發(fā)射極，半導(dǎo)體層51作為基極，半導(dǎo)體層2、3、4作為集電極而構(gòu)成。
對電極24提供電位Vdd，晶體管Q1、Q2的漏極與電極91連接，晶體管Q1的柵極與電極14連接，晶體管Q4的漏極與電極11連接。電阻15連接在電極11與電極14之間。電極10的作用是使晶體管Q17的源極與背柵極同電位，它不必引出到半導(dǎo)體器件109的外部。
實施例7.
圖15是例示出本發(fā)明的實施例7的半導(dǎo)體電路的結(jié)構(gòu)的電路圖，采用了對在實施例1中用圖1例示的電路圖設(shè)置PNP晶體管Q15以代替晶體管Q12，并增添電阻18的結(jié)構(gòu)。該半導(dǎo)體電路例如也可應(yīng)用于顯示器驅(qū)動器。
晶體管Q11的漏極與晶體管Q15的集電極相連接，它們還一起與晶體管Q4漏極、晶體管Q1的柵極相連接。晶體管Q11的源極和背柵極與晶體管Q15的基極連接，它們又與電阻18的一端連接。對電阻18的另一端施加電位Vdd。其他連接與實施例1的相同。
輸入信號SI為“H”時，晶體管Q4導(dǎo)通，晶體管Q11關(guān)斷。因此，輸出信號S0大致為接地線GND的電位0。這時，在電阻18上流過的電流小，通過將電阻18的值設(shè)定得較小，可以減小這里的電壓降。
輸入信號SI為“L”時，晶體管Q4關(guān)斷，晶體管Q11導(dǎo)通。因此，由在電阻18上流過的電流引起的電壓降使晶體管Q15導(dǎo)通，輸出信號S0大體上升至電位Vdd。然后，與實施例1所示的晶體管Q12一樣，晶體管Q15也能提供大的電流作為輸出S0。
晶體管Q11、Q15合在一起可以實現(xiàn)半導(dǎo)體器件106。圖16是例示出半導(dǎo)體器件106的結(jié)構(gòu)的剖面圖。
在導(dǎo)電類型為P-型的襯底1上，例如作為阱形成導(dǎo)電類型為N-型的半導(dǎo)體層2。在半導(dǎo)體層2的主表面上有選擇地形成場絕緣膜85、86，使其并排在剖面上成對地出現(xiàn)于絕緣膜80之間。在半導(dǎo)體層2的主表面上，有選擇地形成導(dǎo)電類型皆為P型的半導(dǎo)體層51、52、53和導(dǎo)電類型為N型的半導(dǎo)體層4。半導(dǎo)體層51、52隔著場絕緣膜85互相相向，半導(dǎo)體層51、53隔著場絕緣膜86互相相向。半導(dǎo)體層4與半導(dǎo)體層52相鄰地，在與半導(dǎo)體層51相反的一側(cè)，在半導(dǎo)體層2的主表面上形成。半導(dǎo)體層4、52被場絕緣膜80、85夾持，半導(dǎo)體層53被場絕緣膜86、80夾持。
在與主表面相反的一側(cè)，與半導(dǎo)體層4、51、52、53的任何一個層都相向地形成導(dǎo)電類型為N+型的半導(dǎo)體層3。半導(dǎo)體層3例如設(shè)置在襯底1與半導(dǎo)體層2之間，在將半導(dǎo)體層2看作阱時，它可被看作該阱的掩埋層。
在與半導(dǎo)體層2相反的一側(cè)，分別在半導(dǎo)體層51上形成導(dǎo)電類型為P+型的半導(dǎo)體層13，在半導(dǎo)體層52上形成導(dǎo)電類型為P+型的半導(dǎo)體層7，在半導(dǎo)體層53上形成導(dǎo)電類型為P+型的半導(dǎo)體層71，在半導(dǎo)體層4上形成導(dǎo)電類型為N+型的半導(dǎo)體層6。
電極91隔著場絕緣膜85與半導(dǎo)體層2的主表面的由半導(dǎo)體層51、52夾持的區(qū)域相向，電極92隔著場絕緣膜86與半導(dǎo)體層2的主表面的由半導(dǎo)體層51、53夾持的區(qū)域相向。在半導(dǎo)體層13、71上分別形成電極14和電極19。另外，形成電極10，使其與半導(dǎo)體層6、7兩方接觸。
圖15所示的各晶體管與圖16所示的各半導(dǎo)體層的對應(yīng)關(guān)系如下。晶體管Q11以半導(dǎo)體層51作為漏極，半導(dǎo)體層52作為源極，半導(dǎo)體層2、3、4作為背柵極，電極91作為柵極而構(gòu)成。晶體管Q15以半導(dǎo)體層53作為發(fā)射極，半導(dǎo)體層2、3、4作為基極，半導(dǎo)體層51作為集電極而構(gòu)成。電阻18連接在電極10與電極19之間。箭頭31原理性地示出在晶體管Q15中移動的空穴。
用圖16所示的結(jié)構(gòu)還實現(xiàn)了在圖15的電路中未出現(xiàn)的晶體管。圖17是示出圖16所示結(jié)構(gòu)的、比圖15更為準(zhǔn)確的等效電路的電路圖。這里，存在以電極92作為柵極，半導(dǎo)體層53作為源極，半導(dǎo)體層51作為漏極，半導(dǎo)體層2、3、4作為背柵極的P型場晶體管Q16。但是，電極91、92在半導(dǎo)體器件106中例如作為一體而形成，因而相互連接。在晶體管Q16中，在電極92的下方空穴沿箭頭33所示的方向移動。這是與箭頭31所示的晶體管Q15的空穴的移動方向相同的方向，因此，晶體管Q16是所希望的在表觀上起增大晶體管Q15的電流放大系數(shù)hFE的作用。
半導(dǎo)體器件106采用了對用圖22作為現(xiàn)有技術(shù)而說明的場晶體管200增添場絕緣膜86，電極19、92，半導(dǎo)體層53、71的結(jié)構(gòu)。因此，可以避免大量改變制造工藝，而且也未大幅度地擴(kuò)大元件的面積。另外，可以將半導(dǎo)體器件106的電極91、92，電極10，電極14，電極19都設(shè)置在主表面?zhèn)取?br> 可以用在實施例6中用圖12所示的P型場晶體管Q14置換電阻18。這時，與采用電阻18的場合相比，具有晶閘管動作易于啟動的優(yōu)點。
實施例8.
圖18是例示出本發(fā)明的實施例8的半導(dǎo)體電路的結(jié)構(gòu)的電路圖。它例如可以應(yīng)用于顯示器驅(qū)動器。圖18所示的半導(dǎo)體電路具有用半導(dǎo)體電路108置換相當(dāng)于在實施例3中用圖8說明的半導(dǎo)體電路的IGBT101的部分的結(jié)構(gòu)。半導(dǎo)體電路108具有將半導(dǎo)體電路109的晶體管Q11的源極與晶體管Q13的發(fā)射極連接改為與晶體管Q11的背柵極連接的結(jié)構(gòu)。
對NMOS型場晶體管Q1的源極和背柵極，PNP晶體管Q15的發(fā)射極，PMOS型場晶體管Q17的漏極的任何一個皆被施加電位Vdd。在NMOS晶體管Q2、Q4、Q7的任何一個中，皆是源極和背柵極與接地線GNI連接，被施加電位0。晶體管Q1、Q2的漏極與PMOS型場晶體管Q11的柵極連接。晶體管Q11的漏極與晶體管Q1的柵極、晶體管Q17的柵極、NPN晶體管Q12的基極、晶體管Q15的集電極、晶體管Q7的漏極連接。晶體管Q11、Q17各自的源極和背柵極皆與晶體管Q15的基極和晶體管Q12的集電極連接在一起。
晶體管Q4的漏極與晶體管Q12的發(fā)射極連接在一起，在該連接點得到輸出S0。輸入信號SI也被施加于晶體管Q4、Q7兩者的柵極，由倒向器INV得到的輸入信號SI的反轉(zhuǎn)信號被施加于晶體管Q2的柵極。
晶體管Q11、Q12構(gòu)成IGBT101，而晶體管Q12、Q15構(gòu)成晶閘管。然后，晶體管Q15的基極-發(fā)射極間借助于晶體管Q17發(fā)生導(dǎo)通/非導(dǎo)通，晶體管Q12的基極-發(fā)射極間借助于晶體管Q4、Q7發(fā)生導(dǎo)通/非導(dǎo)通。另外，晶體管Q11進(jìn)行觸發(fā)該晶閘管而使之打開的導(dǎo)通。
更具體地說，若輸入信號SI的邏輯為“H”，晶體管Q2、Q11關(guān)斷，晶體管Q1、Q4、Q7、Q17導(dǎo)通。這時，該晶閘管關(guān)斷。然后，晶體管Q15的基極-發(fā)射極間以及晶體管Q12的基極-發(fā)射極間分別獨立地導(dǎo)通。于是，可高速地進(jìn)行關(guān)斷，減少開關(guān)損耗。
另一方面，若輸入信號SI的邏輯為“L”，晶體管Q2、Q11導(dǎo)通，晶體管Q1、Q4、Q7、Q17關(guān)斷。這時，該晶閘管導(dǎo)通。然后，插在晶體管Q15的基極-發(fā)射極間以及插在晶體管Q12的基極-發(fā)射極間的晶體管Q1、Q4、Q7、Q17的任何一個都關(guān)斷。這些晶體管不妨礙該晶閘管的導(dǎo)通。
還有，也可以用在實施例4中用圖9示出的晶體管Q8置換晶體管Q7，也可以用在實施例5中用圖10，在實施例6中用圖12、圖13示出的電阻15來置換晶體管Q7。
如在實施例1中所述，晶體管Q11、Q12可以合在一起作為IGBT101而形成。但是，在本實施例中，也可以將晶體管Q11、Q15、Q17合在一起實現(xiàn)半導(dǎo)體器件107。圖19是例示半導(dǎo)體器件107的結(jié)構(gòu)的剖面圖。在半導(dǎo)體器件107中，在導(dǎo)電類型為P-型的襯底1上，例如作為阱形成導(dǎo)電類型為N-型的半導(dǎo)體層2。在半導(dǎo)體層2的主表面上設(shè)置場絕緣膜88、89以對形成晶體管的區(qū)域進(jìn)行劃分。在圖19所示的剖面上，他們在左右兩端各出現(xiàn)一個。但是，這些場絕緣膜88、89在未出現(xiàn)于剖面的位置處相互連接，從平面上看也可以圍住下面將述及的半導(dǎo)體層4、51a、51b、52a、52b。
在用場絕緣膜88、89劃分的半導(dǎo)體層2的主表面上，依序排列并有選擇地形成場絕緣膜8a、8c、8b。然后，在半導(dǎo)體層2的主表面上，在場絕緣膜88、8a之間，從距場絕緣膜8a近的位置起依序形成導(dǎo)電類型為P型的半導(dǎo)體層52a、導(dǎo)電類型為N型的半導(dǎo)體層4a。另外，在半導(dǎo)體層2的主表面上，在場絕緣膜89、8b之間，從距場絕緣膜8b近的位置起依序形成導(dǎo)電類型為P型的半導(dǎo)體層52b、導(dǎo)電類型為N型的半導(dǎo)體層4b。在半導(dǎo)體層2的主表面上，在場絕緣膜8a、8c之間，形成導(dǎo)電類型為P型的半導(dǎo)體層51a。另外，在半導(dǎo)體層2的主表面上，在場絕緣膜8b、8c之間，形成導(dǎo)電類型為P型的半導(dǎo)體層51b。因此，半導(dǎo)體層51a、52a隔著場絕緣膜8a互相相向，半導(dǎo)體層51b、52b隔著場絕緣膜8b互相相向，半導(dǎo)體層51a、51b隔著場絕緣膜8c互相相向。
在與主表面相反的一側(cè)，與半導(dǎo)體層4a、4b、51a、51b、52a、52b的任何一個層都相向地形成導(dǎo)電類型為N+型的半導(dǎo)體層3。半導(dǎo)體層3例如設(shè)置在襯底1與半導(dǎo)體層2之間，在將半導(dǎo)體層2看作阱時，它可被看作該阱的掩埋層。
在與半導(dǎo)體層2、3相反的一側(cè)，在半導(dǎo)體層51a上形成導(dǎo)電類型為P+型的半導(dǎo)體層13a，在半導(dǎo)體層51b上形成導(dǎo)電類型為P+型的半導(dǎo)體層13b，在半導(dǎo)體層52a上形成導(dǎo)電類型為P+型的半導(dǎo)體層7a，在半導(dǎo)體層52b上形成導(dǎo)電類型為P+型的半導(dǎo)體層7b，在半導(dǎo)體層4a上形成導(dǎo)電類型為N+型的半導(dǎo)體層6a，在半導(dǎo)體層4b上形成導(dǎo)電類型為N+型的半導(dǎo)體層6b。
電極9a隔著場絕緣膜8a與半導(dǎo)體層2的由半導(dǎo)體層51a、52a夾持的區(qū)域相向，電極9b隔著場絕緣膜8b與半導(dǎo)體層2的由半導(dǎo)體層51b、52b夾持的區(qū)域相向。
晶體管Q11的柵極，背柵極，漏極和源極分別由電極9a，半導(dǎo)體層2、3、4a、4b，半導(dǎo)體層51a和半導(dǎo)體層52a形成。晶體管Q17的柵極，背柵極，漏極和源極分別由電極9b，半導(dǎo)體層2、3、4a、4b，半導(dǎo)體層51b和半導(dǎo)體層52b形成。晶體管Q15的基極，集電極和發(fā)射極分別由半導(dǎo)體層2、3、4a、4b，半導(dǎo)體層51a和半導(dǎo)體層51b形成。電極10a被設(shè)置成與半導(dǎo)體層6a、7a的任何一個層都接觸，電極10b被設(shè)置成與半導(dǎo)體層6b、7b的任何一個層都接觸，電極21a被設(shè)置成與半導(dǎo)體層13a接觸，電極21b被設(shè)置成與半導(dǎo)體層13b接觸。電極10a、10b雖相互連接，但沒有必要引出至半導(dǎo)體器件107的外部。電極9b、21a相互連接，在圖18所示的電路中它們與晶體管Q1的柵極連接。另外，在圖18所示的電路中對電極21b施加電位Vdd。
箭頭33、34兩者皆原理性地表示輸入信號SI的邏輯為“L”時的空穴的移動。由于對電極21b施加電位Vdd(＞0)，晶體管Q11、Q17分別導(dǎo)通和關(guān)斷，所以在晶體管Q15中，如箭頭34所示，空穴從半導(dǎo)體層51b向半導(dǎo)體層51a移動。另一方面，在晶體管Q11中，如箭頭33所示，空穴從半導(dǎo)體層52a向半導(dǎo)體層51a移動。由于這樣的空穴移動，晶體管Q15的集電極電流增大。由于晶體管Q4、Q7關(guān)斷，所以由晶體管Q12、Q15構(gòu)成的晶閘管導(dǎo)通。
一般情況下進(jìn)行的設(shè)計是，對晶體管Q17的背柵極施加電位Vdd。但是，如果設(shè)計成將晶體管Q17的背柵極與晶體管Q15的基極連接的半導(dǎo)體電路，則能使具有作為晶體管Q15的基極的功能的半導(dǎo)體層3有作為晶體管Q17的背柵極的功能。而且，據(jù)此能夠在半導(dǎo)體層3上形成晶體管Q11、Q15、Q17，減小半導(dǎo)體器件107的尺寸。并且由于晶體管Q17連接在晶體管Q15的基極-發(fā)射極之間，所以有二極管內(nèi)建電壓左右的耐壓就足夠了，因而即使晶體管Q17連接成正向偏置方向，耐壓也不會不足。
將晶體管Q11、Q12、Q15、Q17合在一起可以實現(xiàn)半導(dǎo)體器件108。圖20是例示半導(dǎo)體器件108的結(jié)構(gòu)的剖面圖。圖20所示的結(jié)構(gòu)可以通過對圖19所示的結(jié)構(gòu)作如下改變得到。即，在場絕緣膜8a、8c之間設(shè)置場絕緣膜8d；僅在場絕緣膜8a、8d之間配置半導(dǎo)體層13a和電極21a；在半導(dǎo)體層51a的與半導(dǎo)體層2、3相反的一側(cè)，在場絕緣膜8c、8d之間設(shè)置N+型半導(dǎo)體層12a；在半導(dǎo)體層12a上設(shè)置電極23。
半導(dǎo)體層12a，半導(dǎo)體層51a，半導(dǎo)體層2、3、4a、4b分別具有作為晶體管Q12的發(fā)射極、基極、集電極的功能。因此，電極23在圖18中與晶體管Q4的漏極連接。
由于半導(dǎo)體層2、3、4a、4b不僅有作為晶體管Q11、Q17的背柵極和晶體管Q15的基極的功能，而且還有作為晶體管Q12的集電極的功能，所以可以得到從平面上看面積小的半導(dǎo)體器件108。根據(jù)本發(fā)明中的第1方面的半導(dǎo)體電路，借助于第1雙極晶體管的電流放大，可以得到大電流作為輸出信號。而且，無需新設(shè)置附帶保護(hù)二極管的NMOS晶體管。
根據(jù)本發(fā)明中的第2方面的半導(dǎo)體電路，由于發(fā)生了由電導(dǎo)率調(diào)制引起的載流子增加，所以能夠得到更大的電流作輸出信號。
根據(jù)本發(fā)明中的第3方面的半導(dǎo)體電路，第1和第2電極分別具有作為絕緣柵型雙極晶體管的柵極電極和發(fā)射極電極的功能。另外，第5半導(dǎo)體層和第7半導(dǎo)體層分別具有作為絕緣柵型雙極晶體管的集電極和基極的功能。因此，不僅是柵極電極和發(fā)射極電極，而且集電極電極和基極電極也可以設(shè)置在主表面?zhèn)取?br> 根據(jù)本發(fā)明中的第4方面的半導(dǎo)體電路，在第1 MOS晶體管和第2場晶體管關(guān)斷，第1場晶體管和第2 MOS晶體管導(dǎo)通的場合，可以避免第1雙極晶體管的基極處于浮置狀態(tài)。因此，可以抑制第1雙極晶體管的耐壓性能下降。
特別是在由第2場晶體管和第1雙極晶體管構(gòu)成絕緣柵型雙極晶體管的場合，可以抑制該絕緣柵型雙極晶體管的耐壓性能下降，另外，還使該絕緣柵型雙極晶體管的關(guān)斷動作高速化，減少了開關(guān)時的能量損耗。
根據(jù)本發(fā)明中的第5方面的半導(dǎo)體電路，在第5半導(dǎo)體層與第7半導(dǎo)體層之間產(chǎn)生的、在第2半導(dǎo)體層中的擴(kuò)散電阻具有作為連接在第1雙極晶體管的基極與發(fā)射極之間的電阻的功能。因此，在第1 MOS晶體管和第2場晶體管關(guān)斷，第1場晶體管和第2 MOS晶體管導(dǎo)通的場合，可以避免第1雙極晶體管的基極處于浮置狀態(tài)。因此，可以抑制第1雙極晶體管的耐壓性能下降。另外，由于由第5半導(dǎo)體層和第2半導(dǎo)體層形成的pn結(jié)的正向偏壓受到限制，所以使絕緣柵型雙極晶體管的關(guān)斷動作高速化，減少了開關(guān)時的能量損耗。
根據(jù)本發(fā)明中的第6方面的半導(dǎo)體電路，第3和第4電極分別具有作為絕緣柵型雙極晶體管的基極電極和集電極電極的功能。
根據(jù)本發(fā)明中的第7方面的半導(dǎo)體電路，在第2場晶體管關(guān)斷時第3 MOS晶體管導(dǎo)通。因此，可以減小第1雙極晶體管的發(fā)射極與基極之間的電壓，抑制其耐壓性能下降。
特別是由第2場晶體管和第1雙極晶體管構(gòu)成絕緣柵型雙極晶體管的場合，因為由第5半導(dǎo)體層和第2半導(dǎo)體層形成的pn結(jié)的電壓大致為0，所以使該絕緣柵型雙極晶體管的關(guān)斷動作高速化，減少了開關(guān)時的能量損耗。另外，由于在第2場晶體管導(dǎo)通時第3 MOS晶體管關(guān)斷，所以第1雙極晶體管的發(fā)射極與基極之間斷開，不對該絕緣柵型雙極晶體管的導(dǎo)通電阻產(chǎn)生不良影響。
根據(jù)本發(fā)明中的第8方面的半導(dǎo)體電路，第2場晶體管關(guān)斷時第3場晶體管導(dǎo)通。因此，可以減小第1雙極晶體管的發(fā)射極與基極之間的電位差，抑制其耐壓性能下降。
特別是由第2場晶體管和第1雙極晶體管構(gòu)成絕緣柵型雙極晶體管的場合，因為由第5半導(dǎo)體層和第2半導(dǎo)體層形成的pn結(jié)的電壓大致為0，所以使該絕緣柵型雙極晶體管的關(guān)斷動作高速化，減少了開關(guān)時的能量損耗。另外，由于在第2場晶體管導(dǎo)通時第3場晶體管關(guān)斷，所以第1雙極晶體管的發(fā)射極與基極之間斷開，不對該絕緣柵型雙極晶體管的導(dǎo)通電阻產(chǎn)生不良影響。
根據(jù)本發(fā)明中的第9方面的半導(dǎo)體電路，第1雙極晶體管和第2雙極晶體管構(gòu)成晶閘管，可以從第1雙極晶體管的發(fā)射極輸出大電流。
根據(jù)本發(fā)明中的第10方面的半導(dǎo)體電路，在第2場晶體管和第1雙極晶體管導(dǎo)通時，由在電阻上流過的電流引起的電壓降在第2雙極晶體管的基極-發(fā)射極之間施加了正向偏壓。
根據(jù)本發(fā)明中的第11方面的半導(dǎo)體電路，由于第3場晶體管的通/斷與第2場晶體管的通/斷相對應(yīng)，所以晶閘管的動作易于啟動。
根據(jù)本發(fā)明中的第12至第14方面的半導(dǎo)體電路，能夠?qū)⒌?場晶體管的背柵極共用作第2場晶體管的背柵極、第1雙極晶體管的集電極、第2雙極晶體管的基極。而且不損害其耐壓。
根據(jù)本發(fā)明中的第15方面的半導(dǎo)體電路，能夠?qū)⒌?場晶體管的背柵極共用作第1雙極晶體管的集電極、第2雙極晶體管的基極。
根據(jù)本發(fā)明中的第16方面的半導(dǎo)體電路，第2電阻抑制了第1雙極晶體管的耐壓性能下降，減少了開關(guān)損耗。
根據(jù)本發(fā)明中的第17方面的半導(dǎo)體電路，第2半導(dǎo)體層具有作為第2場晶體管的漏極、第1雙極晶體管的基極和第2雙極晶體管的集電極的功能，第3半導(dǎo)體層具有作為第2場晶體管的源極和第2雙極晶體管的發(fā)射極的功能，第5半導(dǎo)體層具有作為第1雙極晶體管的發(fā)射極的功能，第1半導(dǎo)體層、第4半導(dǎo)體層和第6半導(dǎo)體層中的任何一個層都具有作為第2場晶體管的背柵極、第1雙極晶體管的集電極、第2雙極晶體管的基極的功能。第1電極具有作為第2場晶體管的柵極電極的功能。
根據(jù)本發(fā)明中的第18方面的半導(dǎo)體電路，第2半導(dǎo)體層具有作為第2場晶體管的漏極、第1雙極晶體管的基極和第2雙極晶體管的集電極的功能，第3半導(dǎo)體層具有作為第3場晶體管的源極的功能，第5半導(dǎo)體層具有作為第1雙極晶體管的發(fā)射極的功能，第8半導(dǎo)體層具有作為第2場晶體管的源極、第3場晶體管的漏極和第2雙極晶體管的發(fā)射極的功能，第1半導(dǎo)體層、第4半導(dǎo)體層和第6半導(dǎo)體層中的任何一個層都具有作為第2場晶體管的背柵極、第3場晶體管的背柵極、第1雙極晶體管的集電極、第2雙極晶體管的基極的功能。第1電極和第2電極分別具有作為第2場晶體管、第3場晶體管的柵極電極的功能。第3電極與第3場晶體管的源極和背柵極連接。
根據(jù)本發(fā)明中的第19方面的半導(dǎo)體電路，在第2 MOS晶體管關(guān)斷、第2場晶體管導(dǎo)通時，由在電阻18上流過的電流引起的電壓降使第1雙極晶體管導(dǎo)通。據(jù)此，可以輸出大的電流。
根據(jù)本發(fā)明中的第20方面的半導(dǎo)體電路，第3場晶體管在表觀上增大了第1雙極晶體管的電流放大系數(shù)。
根據(jù)本發(fā)明中的第21方面的半導(dǎo)體電路，第2半導(dǎo)體層具有作為第2場晶體管和第3場晶體管的漏極，以及作為第1雙極晶體管的集電極的功能，第3半導(dǎo)體層具有作為第2場晶體管的源極的功能，第1半導(dǎo)體層、第4半導(dǎo)體層和第6半導(dǎo)體層中的任何一個層都具有作為第2場晶體管和第3場晶體管的背柵極，以及作為第1雙極晶體管的基極的功能，第5半導(dǎo)體層具有作為第3場晶體管的源極和第1雙極晶體管的發(fā)射極的功能。第1電極和第2電極分別具有作為第2場晶體管、第3場晶體管的柵極電極的功能。另外，第3電極與第2場晶體管的源極和第1雙極晶體管的基極連接。
根據(jù)本發(fā)明中的第22方面的半導(dǎo)體電路，第2半導(dǎo)體層具有作為第2場晶體管的漏極和第2雙極晶體管的集電極的功能，第3半導(dǎo)體層具有作為第2場晶體管的源極的功能，第5半導(dǎo)體層具有作為第3場晶體管的漏極和第2雙極晶體管的發(fā)射極的功能，第6半導(dǎo)體層具有作為第3場晶體管的源極的功能，第1半導(dǎo)體層、第4半導(dǎo)體層、第7半導(dǎo)體層和第8半導(dǎo)體層中的任何一個層都具有作為第2和第3場晶體管的背柵極的功能。第1電極和第2電極分別具有作為第2場晶體管、第3場晶體管的柵極電極的功能。第3電極與第2和第3場晶體管各自的源極和背柵極連接。
根據(jù)本發(fā)明中的第2 3方面的半導(dǎo)體電路，第1半導(dǎo)體層、第4半導(dǎo)體層、第7半導(dǎo)體層和第8半導(dǎo)體層具有作為第1雙極晶體管的集電極的功能，第2半導(dǎo)體層具有作為第1雙極晶體管的基極的功能，第9半導(dǎo)體層具有作為第1雙極晶體管的發(fā)射極的功能。
根據(jù)本發(fā)明中的第24方面的半導(dǎo)體器件，通過在第1半導(dǎo)體層與第1電極之間施加規(guī)定的電壓，能夠使與第1電極相向的第1半導(dǎo)體層的導(dǎo)電類型反轉(zhuǎn)為第2導(dǎo)電類型。因此，通過在第2半導(dǎo)體層與第3半導(dǎo)體層之間施加規(guī)定的電壓，能夠使第2導(dǎo)電類型的載流子從第3半導(dǎo)體層經(jīng)由導(dǎo)電類型反轉(zhuǎn)了的第1半導(dǎo)體層向第2半導(dǎo)體層移動。這時，由于第2電極連接了第3半導(dǎo)體層和第4半導(dǎo)體層，所以可以從第5半導(dǎo)體層向第2半導(dǎo)體層注入第1導(dǎo)電類型的載流子。在第2半導(dǎo)體層中產(chǎn)生電導(dǎo)率調(diào)制，多數(shù)的第1導(dǎo)電類型的載流子經(jīng)由第1半導(dǎo)體層和第6半導(dǎo)體層注入第4半導(dǎo)體層。借助于以上工作，該半導(dǎo)體器件具有作為絕緣柵型雙極晶體管的功能，而且其柵極、集電極、發(fā)射極的各個電極的任何一個都可以設(shè)置在主表面?zhèn)取?br> 根據(jù)本發(fā)明中的第25方面的半導(dǎo)體器件，可以用本發(fā)明第1方面的半導(dǎo)體電路的第2場晶體管和第1雙極晶體管構(gòu)成絕緣柵型雙極晶體管。
根據(jù)本發(fā)明中的第26方面的半導(dǎo)體器件，可以使在第3電極與形成于第2半導(dǎo)體層上的第5半導(dǎo)體層和上述第7半導(dǎo)體層分別連接的一對位置之間的第2半導(dǎo)體層具有作為擴(kuò)散電阻的功能。因此，無需另外在外部設(shè)置電阻，就抑制了由本發(fā)明第1方面的半導(dǎo)體電路的第2場晶體管和第1雙極晶體管構(gòu)成的絕緣柵型雙極晶體管的耐壓性能下降，減少了開關(guān)時的能量損耗。
根據(jù)本發(fā)明中的第27方面的半導(dǎo)體器件，由于離開第2場絕緣膜采用了使第3電極與第7半導(dǎo)體層相接觸的位置，所以可以使連接第3電極的一對位置之間的第7半導(dǎo)體層具有作為擴(kuò)散電阻的功能。
根據(jù)本發(fā)明中的第28方面的半導(dǎo)體器件，由于離開第4電極采用了使第3電極與第5半導(dǎo)體層相接觸的位置，所以可以使連接第3電極的位置與連接第4電極的位置之間的第5半導(dǎo)體層具有作為擴(kuò)散電阻的功能。
根據(jù)本發(fā)明中的第29方面的半導(dǎo)體器件，它可以將第9至第13方面所述的半導(dǎo)體電路的第2場晶體管、第1雙極晶體管和第2雙極晶體管合在一起構(gòu)成。
根據(jù)本發(fā)明中的第30方面的半導(dǎo)體器件，它可以將第18方面所述的半導(dǎo)體電路的第2場晶體管、上述第3場晶體管、第1雙極晶體管和第2雙極晶體管合在一起構(gòu)成。
根據(jù)本發(fā)明中的第31方面的半導(dǎo)體器件，它可以將第20方面所述的半導(dǎo)體電路的第2和第3場晶體管、第1雙極晶體管合在一起構(gòu)成。
根據(jù)本發(fā)明中的第32方面的半導(dǎo)體器件，它可以將第22方面所述的半導(dǎo)體電路的第2場晶體管、第3場晶體管和第2雙極晶體管合在一起構(gòu)成。
根據(jù)本發(fā)明中的第33方面的半導(dǎo)體器件，它可以將第23方面所述的半導(dǎo)體電路的第2場晶體管、第3場晶體管、第1雙極晶體管和第2雙極晶體管合在一起構(gòu)成。
權(quán)利要求
1.一種半導(dǎo)體電路，其特征在于包括具有源極、漏極、柵極的P型第1場晶體管；具有源極、漏極、柵極的P型第2場晶體管；具有源極、漏極、柵極的N型第1 MOS晶體管；具有源極、漏極、柵極的N型第2 MOS晶體管；以及具有集電極、基極、發(fā)射極的NPN型第1雙極晶體管，比施加于上述第1 MOS晶體管的上述源極的電位和施加于上述第2 MOS晶體管的上述源極的電位的任何一個都高的電位被施加于上述第1場晶體管的上述源極、上述第2場晶體管的上述源極、上述第1雙極晶體管的上述集電極，上述第1場晶體管的上述漏極和上述第1 MOS晶體管的上述漏極與上述第2場晶體管的上述柵極連接，上述第2場晶體管的上述漏極與上述第1場晶體管的上述柵極和上述第1雙極晶體管的上述基極連接，在上述第2 MOS晶體管的上述漏極和上述第1雙極晶體管的上述發(fā)射極被連接在一起的連接點得到輸出信號，互補(bǔ)的信號分別輸入上述第1 MOS晶體管的上述柵極和上述第2MOS晶體管的上述柵極。
2.如權(quán)利要求1所述的半導(dǎo)體電路，其特征在于上述第2場晶體管和上述第1雙極晶體管構(gòu)成絕緣柵型雙極晶體管。
3.如權(quán)利要求1或2所述的半導(dǎo)體電路，其特征在于還包括連接在上述第1雙極晶體管的上述基極與上述發(fā)射極之間的第1電阻。
4.如權(quán)利要求1或2所述的半導(dǎo)體電路，其特征在于還包括具有源極、漏極、柵極的N型第3 MOS晶體管，與施加于上述第2 MOS晶體管的上述柵極的信號有相同邏輯的信號被施加于上述第3 MOS晶體管的上述柵極，上述第3 MOS晶體管的上述源極與上述第2 MOS晶體管的上述源極連接，上述第3 MOS晶體管的上述漏極與上述第1場晶體管的上述柵極、上述第2場晶體管的上述漏極、上述第1雙極晶體管的上述基極連接在一起。
5.如權(quán)利要求1或2所述的半導(dǎo)體電路，其特征在于還包括具有源極、漏極、柵極的N型第3場晶體管，上述第3場晶體管的上述柵極與上述第1 MOS晶體管的上述漏極和上述第1場晶體管的上述漏極連接在一起，上述第3場晶體管的上述源極與上述第2 MOS晶體管的上述源極連接，上述第3場晶體管的上述漏極與上述第1場晶體管的上述柵極、上述第2場晶體管的上述漏極、上述第1雙極晶體管的上述基極連接在一起。
6.一種半導(dǎo)體電路，其特征在于包括具有源極、漏極、柵極的P型第1場晶體管；具有源極、漏極、柵極的P型第2場晶體管；具有源極、漏極、柵極的N型第1 MOS晶體管；具有源極、漏極、柵極的N型第2 MOS晶體管；具有集電極、基極、發(fā)射極的NPN型第1雙極晶體管；以及具有集電極、基極、發(fā)射極的PNP型第2雙極晶體管，比施加于上述第1 MOS晶體管的上述源極的電位和施加于上述第2 MOS晶體管的上述源極的電位的任何一個都高的電位被施加于上述第1場晶體管的上述源極、上述第2雙極晶體管的上述發(fā)射極，上述第2場晶體管的上述源極與上述第2雙極晶體管的上述發(fā)射極或上述第2雙極晶體管的上述基極連接，上述第1場晶體管的上述漏極和上述第1 MOS晶體管的上述漏極與上述第2場晶體管的上述柵極連接，上述第2場晶體管的上述漏極與上述第1場晶體管的上述柵極、上述第1雙極晶體管的上述基極、上述第2雙極晶體管的上述集電極連接，上述第1雙極晶體管的上述集電極、上述第2雙極晶體管的上述基極相互連接在一起。
7.如權(quán)利要求6所述的半導(dǎo)體電路，其特征在于上述第2場晶體管的上述源極與上述第2雙極晶體管的上述發(fā)射極連接，還具有連接在上述第2雙極晶體管的上述基極與上述第2雙極晶體管的上述發(fā)射極之間的第1電阻。
8.如權(quán)利要求6所述的半導(dǎo)體電路，其特征在于還包括具有連接在上述第2雙極晶體管的上述基極與上述發(fā)射極之間的第1和第2電流電極，以及與上述第1場晶體管的上述柵極連接的柵極的第3場晶體管。
9.如權(quán)利要求8所述的半導(dǎo)體電路，其特征在于上述第3場晶體管還具有與上述第1雙極晶體管的上述集電極連接的背柵極。
10.如權(quán)利要求9所述的半導(dǎo)體電路，其特征在于上述第2場晶體管的上述源極與上述第2雙極晶體管的上述發(fā)射極連接。
11.如權(quán)利要求9所述的半導(dǎo)體電路，其特征在于上述第2場晶體管的上述源極與上述第2雙極晶體管的上述基極連接。
12.一種半導(dǎo)體電路，其特征在于包括具有源極、漏極、柵極的P型第1場晶體管；具有源極、漏極、柵極的P型第2場晶體管；具有源極、漏極、柵極的N型第1 MOS晶體管；具有源極、漏極、柵極的N型第2 MOS晶體管；以及具有集電極、基極、發(fā)射極的PNP型第1雙極晶體管，比施加于上述第1 MOS晶體管的上述源極的電位和施加于上述第2 MOS晶體管的上述源極的電位的任何一個都高的電位被施加于上述第1場晶體管的上述源極、上述第2場晶體管的上述源極和上述第1雙極晶體管的上述發(fā)射極，上述第1場晶體管的上述漏極和上述第1 MOS晶體管的上述漏極與上述第2場晶體管的上述柵極連接，上述第2場晶體管的上述漏極與上述第1場晶體管的上述柵極和上述第1雙極晶體管的上述集電極連接，上述第2場晶體管的上述源極與上述第1雙極晶體管的上述基極連接。
13.如權(quán)利要求12所述的半導(dǎo)體電路，其特征在于上述第2場晶體管還具有與上述第1雙極晶體管的上述基極連接的背柵極，該半導(dǎo)體電路還包含具有與上述第1雙極晶體管的上述發(fā)射極連接的源極、與上述第1雙極晶體管的上述集電極連接的漏極、與上述第1雙極晶體管的上述基極連接的背柵極的P型第3場晶體管。
全文摘要
本發(fā)明的課題是提供耐壓高、而且能輸出大電流的半導(dǎo)體電路。晶體管Q1、Q11交叉耦合。晶體管Q1的柵極和晶體管Q11的漏極不直接與晶體管Q4的漏極連接，而與晶體管Q12的基極連接。晶體管Q11的源極與晶體管Q12的集電極連接，晶體管Q4的漏極與晶體管Q12的發(fā)射極連接。當(dāng)設(shè)晶體管Q12的電流放大系數(shù)為β，使晶體管Q3、Q11的電流驅(qū)動能力相等時，能夠使輸出S0的電流大致為β倍。
文檔編號H03K3/012GK1426111SQ0215631
公開日2003年6月25日 申請日期2002年12月13日 優(yōu)先權(quán)日2001年12月13日
發(fā)明者寺島知秀 申請人:三菱電機(jī)株式會社