專利名稱：A/d轉(zhuǎn)換器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及用于將模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)的A/D轉(zhuǎn)換器，特別涉及并行類型的A/D轉(zhuǎn)換器。
背景技術(shù)：


圖10是表示傳統(tǒng)并行類型A/D轉(zhuǎn)換器800的結(jié)構(gòu)示意圖。這種傳統(tǒng)A/D轉(zhuǎn)換器800用于執(zhí)行高速模擬數(shù)字轉(zhuǎn)換。
傳統(tǒng)并行類型A/D轉(zhuǎn)換器800包括參考電壓產(chǎn)生器電路801，差分放大器陣列802，比較器電路陣列803，以及編碼器電路805。參考電壓產(chǎn)生器電路801使用多個(gè)電阻器R1-Rn來分壓，該電壓作用在高電平參考電壓801a和低電平參考電壓801b所作用的引線之間，以產(chǎn)生參考電壓VR1-VRn+1。參考電壓VR1-VRn+1被輸入到差分放大器陣列802。比較器電路陣列803將參考電壓VR1-VRn+1與以并行方式通過模擬信號(hào)電壓輸入引線804輸入的模擬信號(hào)電壓進(jìn)行比較。編碼器電路805根據(jù)比較器電路陣列803輸出的比較結(jié)果執(zhí)行邏輯處理(轉(zhuǎn)換)，使輸出具有規(guī)定分辨率的數(shù)字?jǐn)?shù)據(jù)信號(hào)。
傳統(tǒng)A/D轉(zhuǎn)換器，如具有上述并行結(jié)構(gòu)的A/D轉(zhuǎn)換器800，與其它各種類型的傳統(tǒng)A/D轉(zhuǎn)換器如積分類型、串行—并行類型等相比具有執(zhí)行高速A/D轉(zhuǎn)化的優(yōu)點(diǎn)。但是，傳統(tǒng)A/D轉(zhuǎn)換器地缺點(diǎn)在于隨著分辨能力的增加，就要求包含在傳統(tǒng)A/D轉(zhuǎn)換器中的差分放大器和比較器電路數(shù)量也增加，因而其功耗和差分電放大器和比較器電路占用的面積就增加了。
日本公開專利發(fā)表號(hào)4-43718公開說明了另一種傳統(tǒng)A/D轉(zhuǎn)換器900，這是一種克服上述缺點(diǎn)的改進(jìn)的A/D轉(zhuǎn)換器。
圖11是表示改進(jìn)的傳統(tǒng)并行類型的A/D轉(zhuǎn)換器900結(jié)構(gòu)的示意圖。A/D轉(zhuǎn)換器900包括參考電壓產(chǎn)生器電路911、差分放大器陣列912、插值電阻器陣列916、比較器電路陣列903和編碼器電路905。在A/D轉(zhuǎn)換器900中，比較器電路陣列903和編碼器電路905具有與圖10中A/D轉(zhuǎn)換器800的相應(yīng)元件相同的結(jié)構(gòu)。但是，A/D轉(zhuǎn)換器900不同于A/D轉(zhuǎn)換器800，在于包含在參考電壓產(chǎn)生器電路911中的電阻器數(shù)量少于包含在參考電壓產(chǎn)生器電路801中電阻器的數(shù)量，包含在差分放大器陣列912中的差分放大器的數(shù)量少于包含在差分放大器陣列802中的差分放大器的數(shù)量，并且還包括插值電阻器陣列916。
特別地，參考電壓產(chǎn)生器電路911使用m個(gè)電阻器R1-Rm，這少于依據(jù)A/D轉(zhuǎn)換器900的分辨能力進(jìn)行分壓所要求的數(shù)量，該電壓作用在高電平參考電壓911a和低電平參考電壓911b所作用的引線之間，以產(chǎn)生參考電壓VR1-VRm+1。
差分放大器陣列912使用m+1個(gè)差分放大器來放大每個(gè)參考電壓VR1-VRm+1與通過模擬信號(hào)電壓輸入引線904輸入的輸入模擬信號(hào)電壓之間的電壓差，以輸出差分輸出電壓(同相輸出電壓和反相輸出電壓)。
插值電阻器陣列916包括多個(gè)電阻器并且對(duì)作用在同相輸出電壓所作用的兩個(gè)相鄰的差分放大器的引線之間的電壓分壓，還對(duì)作用在反相輸出電壓所作用的兩個(gè)相鄰的差分放大器的引線之間的電壓分壓，以便插值。通過包含在比較器電路陣列903中相應(yīng)的比較器電路，從同相輸出電壓推導(dǎo)出的每個(gè)插值電壓與從反相輸出電壓推導(dǎo)出的相應(yīng)一個(gè)插值電壓相比較。比較的結(jié)果由編碼器電路905轉(zhuǎn)換為數(shù)字碼，以輸出數(shù)字?jǐn)?shù)據(jù)信號(hào)。
在A/D轉(zhuǎn)換器900中，每個(gè)參考電壓VR1-VRm+1與模擬信號(hào)電壓之間的電壓差，通過將該電壓差乘以差分放大器陣列912的增益而被放大。進(jìn)一步，包含在比較器電路陣列903中的每個(gè)比較器電路，根據(jù)兩個(gè)相鄰差分放大器的相應(yīng)輸出電壓來執(zhí)行電壓比較，這兩個(gè)相鄰差分放大器由插值電阻器陣列916來插值，因此，正如與沒有執(zhí)行插值處理情況相比較的那樣，差分放大器的數(shù)量可以減少到1/x，其中x是插值位的數(shù)量。因此，功耗和差分放大器作占用的面積就可能在一定程度上減少。
在圖12中表示了可以用在圖10A/D轉(zhuǎn)換器800中，也可用在圖11A/D轉(zhuǎn)換器900中的比較器電路。
圖12是用于傳統(tǒng)A/D轉(zhuǎn)換器的比較器電路850的電路圖。
比較器電路850將作用在NMOS晶體管m1門極上的電壓Vo與作用在NMOS晶體管m2門極上的電壓Vob進(jìn)行比較。
當(dāng)Vo＞Vob時(shí)，NMOS晶體管m1的漏電流(Id1)大于NMOS晶體管m2的漏電流(Id2)。在這種情況下，比較器電路850的輸出電壓由負(fù)載電阻(RL)和漏電流(Id1和Id2)來確定。比較器電路850被確定的輸出電壓之間的關(guān)系由Q(＝VDD-Id1·RL)＜QB(＝VDD-Id2·RL)表示。
當(dāng)Vo＜Vob時(shí)，NMOS晶體管m2的漏電流(Id2)大于NMOS晶體管m1的漏電流(Id1)。比較器電路850的輸出電壓之間的關(guān)系由Q＞QB表示。
但是，甚至在構(gòu)造A/D轉(zhuǎn)換器以便使用插值電阻器來插值并按上述方式比較由差分放大器放大的電壓的情況下，包含在A/D轉(zhuǎn)換器中的比較器電路的數(shù)量要服從A/D轉(zhuǎn)換器分辨能力的要求。特別地，當(dāng)A/D轉(zhuǎn)換器輸出n位數(shù)字碼時(shí)，要求2n-1個(gè)比較器電路。因此A/D轉(zhuǎn)換器存在一個(gè)問題，即隨著A/D轉(zhuǎn)換器分辨能力的增大，包含在A/D轉(zhuǎn)換器中的比較器電路的數(shù)量將可觀地增加，因此A/D轉(zhuǎn)換器的功耗也增加了。
降低比較器電路本身功耗的一項(xiàng)技術(shù)是熟知的Thomas ByunghakCho“A10b，20Msample/s，35mW管道A/D轉(zhuǎn)換器”，IEEEJOURNAL OF SOLID-STATE CIRCUIT，VOL.30，NO.3，1995年3月，第166-172頁。這篇發(fā)表的文章描述了動(dòng)態(tài)比較器電路使用在低分辨率A/D轉(zhuǎn)換部件中，該A/D轉(zhuǎn)換部件被提供在管道A/D轉(zhuǎn)換器的每個(gè)管道階段中，代替在典型A/D轉(zhuǎn)換器中使用的高速和高響應(yīng)恒定電流類型的比較電路。由于動(dòng)態(tài)比較電路不要求恒定電流，同使用恒定電流類型比較電路的情況相比，功耗得到可觀地降低。
但是，存在的一個(gè)問題是上述動(dòng)態(tài)比較器電路只能用于低分辨率A/D轉(zhuǎn)換器中，因?yàn)閷?duì)這種A/D轉(zhuǎn)換器的偏置影響很大，以致于降低比較的精度。更進(jìn)一步，為了在具有相對(duì)高分辨能力的A/D轉(zhuǎn)換器中使用該動(dòng)態(tài)比較電路，就要求執(zhí)行誤差糾正處理。要求附加電路來執(zhí)行誤差糾正處理，由于提供該附加電路，功耗和電路面積就增加了，這樣功耗和電路面積就不可忽略了。
發(fā)明概述
根據(jù)本發(fā)明的一個(gè)方面，提供一種A/D轉(zhuǎn)換器，它包括參考電壓產(chǎn)生單元，用于產(chǎn)生多個(gè)參考電壓；差分放大單元，用于放大多個(gè)參考電壓的每個(gè)參考電壓同輸入信號(hào)電壓之間的電壓差，以產(chǎn)生多個(gè)輸出電壓集，多個(gè)輸出電壓集的每個(gè)輸出電壓集包括互補(bǔ)的同相和反相輸出電壓；以及運(yùn)算單元，用于接收多個(gè)輸出電壓集，運(yùn)算單元依據(jù)時(shí)鐘信號(hào)來操作，其中，該運(yùn)算單元包括具有閾值電壓為Vtn的比較單元，該比較單元包括輸入晶體管單元，多個(gè)輸出電壓集中的第一和第二輸出電壓集被輸入到該晶體管單元中，以及依據(jù)該時(shí)鐘信號(hào)來操作的正反饋單元，第一輸出電壓集包括第一同相輸出電壓和第一反相輸出電壓，第二輸出電壓集包括第二同相輸出電壓和第二反相輸出電壓，輸入晶體管單元執(zhí)行規(guī)定的加權(quán)計(jì)算，以確定閾值電壓Vtn，并將第一同相輸出電壓和第一反相輸出電壓之間的差同第二同相輸出電壓和第二反相輸出電壓之間的差進(jìn)行比較，以向正反饋單元輸出比較結(jié)果，并且當(dāng)時(shí)鐘信號(hào)在規(guī)定電平時(shí)，該正反饋單元放大由輸入晶體管單元輸出的比較結(jié)果，并保持該放大的比較結(jié)果，同時(shí)將放大的比較結(jié)果作為數(shù)字信號(hào)來輸出。
在本發(fā)明的一個(gè)實(shí)施例中，A/D轉(zhuǎn)換器還包括用于對(duì)數(shù)字信號(hào)編碼的編碼單元。
在本發(fā)明的另一個(gè)實(shí)施例中，A/D轉(zhuǎn)換器還包括用于插值第一和第二同相輸出電壓的第一插值單元，和用于插值第一和第二反相輸出電壓的第二插值單元。
在本發(fā)明的再一個(gè)實(shí)施例中，A/D轉(zhuǎn)換器還包括輸入信號(hào)電壓電平檢測單元，用于檢測輸入信號(hào)電壓，以根據(jù)輸入信號(hào)電壓的電平來控制運(yùn)算單元。
在本發(fā)明的再一個(gè)實(shí)施例中，輸入晶體管單元包括多個(gè)晶體管，并且通過改變多個(gè)晶體管的各個(gè)大小來執(zhí)行加權(quán)計(jì)算。
在本發(fā)明的再一個(gè)實(shí)施例中，運(yùn)算單元包括2n個(gè)比較單元，其中n是整數(shù)。
在本發(fā)明的再一個(gè)實(shí)施例中，提供多個(gè)晶體管以形成各個(gè)規(guī)定的晶體管模式，并且在串聯(lián)晶體管模式的相對(duì)端提供空晶體管模式。
在本發(fā)明的再一個(gè)實(shí)施例中，提供多個(gè)晶體管以形成各個(gè)規(guī)定的晶體管模式，并且該串聯(lián)晶體管模式關(guān)于輸入晶體管單元的中心線是線性對(duì)稱的。
在本發(fā)明的再一個(gè)實(shí)施例中，參考電壓產(chǎn)生單元、差分放大單元和運(yùn)算單元均在單一芯片上形成。
本發(fā)明的另一個(gè)方面，提供一種系統(tǒng)，該系統(tǒng)包括時(shí)鐘信號(hào)產(chǎn)生單元，用于產(chǎn)生具有可變頻率的時(shí)鐘信號(hào)；以及時(shí)鐘信號(hào)產(chǎn)生單元所連接的A/D轉(zhuǎn)換器，該A/D轉(zhuǎn)換器包括參考電壓產(chǎn)生單元，用于產(chǎn)生多個(gè)參考電壓；差分放大單元，用于放大多個(gè)參考電壓的每個(gè)參考電壓同輸入信號(hào)電壓之間的電壓差，以產(chǎn)生多個(gè)輸出電壓集，多個(gè)輸出電壓集的每個(gè)參考電壓包括互補(bǔ)的同相和反相輸出電壓；以及運(yùn)算單元，用于接收多個(gè)輸出電壓集，該運(yùn)算單元依據(jù)時(shí)鐘信號(hào)操作，在其中，該運(yùn)算單元包括具有閾值電壓Vtn的比較單元，該比較單元包括多個(gè)輸出電壓集的第一和第二輸出電壓集所輸入的輸入晶體管單元，以及依據(jù)時(shí)鐘信號(hào)來操作的正反饋單元，第一輸出電壓集包括第一同相輸出電壓和第一反相輸出電壓，而第二輸出電壓集包括第二同相輸出電壓和第二反相輸出電壓，輸入晶體管單元執(zhí)行規(guī)定的加權(quán)計(jì)算，以確定閾值電壓Vtn，并將第一同相輸出電壓與第一反相輸出電壓之間的差同第二同相輸出電壓與第二反相輸出電壓之間的差進(jìn)行比較，以將比較結(jié)果輸出給正反饋單元，當(dāng)時(shí)鐘信號(hào)在規(guī)定電平時(shí)，正反饋單元放大由輸入晶體管單元輸出的比較結(jié)果，并保持放大的比較結(jié)果，同時(shí)將放大的比較結(jié)果作為數(shù)字信號(hào)輸出。
這樣，在此所述的本發(fā)明就可能提供實(shí)現(xiàn)低功耗的高速和高精度優(yōu)點(diǎn)的A/D轉(zhuǎn)換器。
當(dāng)本領(lǐng)域的普通技術(shù)人員閱讀和理解了以下參考附圖的詳細(xì)說明后，本發(fā)明的這些和其它優(yōu)點(diǎn)將變得更加明顯。
附圖的簡要說明
圖1是表示依據(jù)本發(fā)明的實(shí)施例1的A/D轉(zhuǎn)換器的結(jié)構(gòu)示意圖。
圖2是在本發(fā)明的實(shí)施例1中使用的包含在運(yùn)算電路中的比較器電路的電路圖。
圖3是表示輸入到圖2比較器電路的CLK引線的時(shí)鐘信號(hào)以及比較器電路的輸出Q和QB的波形圖。
圖4是表示圖2中比較器電路的輸入信號(hào)Vo1、Vob1、Vo2和Vob2，以及閾值電壓的軌跡示意圖。
圖5是表示依據(jù)本發(fā)明的實(shí)施例2的A/D轉(zhuǎn)換器的結(jié)構(gòu)示意圖。
圖6是表示依據(jù)本發(fā)明的實(shí)施例3的A/D轉(zhuǎn)換器的結(jié)構(gòu)示意圖。
圖7是在本發(fā)明的實(shí)施例3中使用的，包含在與輸入信號(hào)電壓電平檢測電路相連接的運(yùn)算電路中的比較器電路的電路圖。
圖8是表示晶體管布局實(shí)例的示意圖。
圖9是表示使用依據(jù)本發(fā)明的A/D轉(zhuǎn)換器的系統(tǒng)的示意圖。
圖10是表示傳統(tǒng)并行類型A/D轉(zhuǎn)換器的結(jié)構(gòu)示意圖。
圖11是表示改進(jìn)的傳統(tǒng)并行類型A/D轉(zhuǎn)換器的結(jié)構(gòu)示意圖。
圖12是表示在傳統(tǒng)A/D轉(zhuǎn)換器中使用的比較器電路的電路圖。
最佳實(shí)施例的說明
以下將參考附圖對(duì)依據(jù)本發(fā)明的并行類型A/D轉(zhuǎn)換器的實(shí)施例進(jìn)行詳細(xì)說明。(實(shí)施例1)
圖1是表示依據(jù)本發(fā)明的實(shí)施例1的A/D轉(zhuǎn)換器的結(jié)構(gòu)示意圖。A/D轉(zhuǎn)換器100包括參考電壓產(chǎn)生器電路(參考電壓產(chǎn)生單元)111，差分放大器陣列(差分放大單元)112，以及運(yùn)算電路(運(yùn)算單元)113。A/D轉(zhuǎn)換器100還可以包括編碼電路(編碼單元)105。參考電壓產(chǎn)生器電路111產(chǎn)生多個(gè)參考電壓VR1-VRm+1。差分放大陣列112包括m+1個(gè)差分放大器A1-Am+1，并將多個(gè)參考電壓的每個(gè)參考電壓同通過模擬信號(hào)電壓輸入引線104輸入的模擬信號(hào)電壓Ain之間的電壓差放大，以產(chǎn)生多個(gè)輸出電壓集。多個(gè)輸出電壓集的每個(gè)輸出電壓集包括互補(bǔ)的同相和反相輸出電壓。運(yùn)算電路113接收多個(gè)輸出電壓集，并依據(jù)時(shí)鐘信號(hào)來操作。運(yùn)算電路113還包括n+1個(gè)比較器電路(比較單元)Cr1-Crn+1。每個(gè)比較器電路Cr1-Crn+1具有四個(gè)輸入引線。包含在由差分放大器A1-Am+1提供的多個(gè)輸出電壓集中的同相和反相輸出電壓直接輸入到比較器電路Cr1-Crn+1中的相應(yīng)一個(gè)上。
每個(gè)比較器電路Cr1-Crn+1具有輸入晶體管單元和正反饋單元。輸入晶體管單元接收多個(gè)輸出電壓集中的第一和第二輸出電壓集。正反饋單元依據(jù)時(shí)鐘信號(hào)來操作。
編碼電路105將比較結(jié)果(數(shù)字信號(hào))編碼，以產(chǎn)生數(shù)字?jǐn)?shù)據(jù)信號(hào)。
以下將詳細(xì)說明上述的每個(gè)元件。
參考電壓產(chǎn)生電路111包括m個(gè)電阻器R1-Rm，這些電阻器是串聯(lián)在一起的。高電平參考電壓111a和低電平參考電壓111b被作用到串聯(lián)電阻器R1-Rm相對(duì)的引線上。串聯(lián)電阻器R1-Rm分壓，該電壓作用到高電平參考電壓111a和低電平參考電壓111b所作用的引線之間，以產(chǎn)生參考電壓VR1-VRm+1。
包含在差分放大器陣列112中的每個(gè)差分放大器A1-Am+1具有兩個(gè)輸入引線。輸入模擬信號(hào)電壓Ain輸入到每個(gè)差分放大器A1-Am+1的兩個(gè)輸入引線的一個(gè)上，而每個(gè)參考電壓VR1-VRm+1輸入到差分放大器A1-Am+1中相應(yīng)一個(gè)差分放大器的兩個(gè)輸入引線的另一個(gè)上。結(jié)果，每個(gè)差分放大器A1-Am+1輸出多個(gè)輸出電壓(例如，第一輸出電壓集，第二輸出電壓集等等)的集。多個(gè)輸出電壓中的每個(gè)電壓集包括同相輸出電壓V1-Vm+1中的一個(gè)，以及反相輸出電壓VB1-VBm+1中相應(yīng)的一個(gè)，同相輸出電壓和反相輸出電壓是互補(bǔ)的。
在運(yùn)算電路113中的每個(gè)比較器電路Cr1-Crn+1的輸入晶體管單元都執(zhí)行規(guī)定的加權(quán)計(jì)算，以確定閾值電壓Vtn，并輸出給正反饋單元，在相同的比較器電路中，通過將第一同相和反相輸出電壓之間的差同第二同相和反相輸出電壓之間的差進(jìn)行比較來獲得比較結(jié)果。第一同相和反相輸出電壓包含在第一輸出電壓集中，而第二同相和反相輸出電壓包含在第二輸出電壓集中。
當(dāng)時(shí)鐘信號(hào)在規(guī)定電平時(shí)，反饋部件放大由輸入晶體管單元輸出的比較結(jié)果，并保持放大的比較結(jié)果，同時(shí)將該放大的比較結(jié)果作為數(shù)字信號(hào)輸出給編碼器電路105。數(shù)字信號(hào)是代表比較結(jié)果的“高電平”或“低電平”數(shù)字信號(hào)。
下面將說明在本發(fā)明的實(shí)施例1中使用的包含在運(yùn)算電路113中的比較器電路。
圖2是在本發(fā)明的實(shí)施例1中使用的包含在運(yùn)算電路113中的比較器電路200的電路圖。
比較器電路200包括輸入晶體管單元，輸入晶體管包括NMOS晶體管m11、m12、m13和m14，比較器電路200還包括正反饋單元(交叉耦合反相器鎖存部件)，正反饋單元又包括NMOS晶體管m3和m4與PMOS晶體管m7和m8。輸出引線Q和QB連接到正反饋單元的門極。更進(jìn)一步，NMOS開關(guān)晶體管m5連接在NMOS晶體管m3和PMOS晶體管m7的漏極之間，而NMOS開關(guān)晶體管m6連接在NMOS晶體管m4和PMOS晶體管m8的漏極之間。但是NMOS開關(guān)晶體管m5和m6的位置并不局限于此。還有，在PMOS晶體管m7的漏極和電源VDD之間提供了PMOS開關(guān)晶體管m9，而在PMOS晶體管m8的漏極和電源VDD之間提供了PMOS開關(guān)晶體管m10。引線CLK連接到NMOS開關(guān)晶體管m5和m6，及PMOS開關(guān)晶體管m9和m10各自的門極上。在NMOS晶體管m3的源極和地VSS之間提供了NMOS晶體管m11和m12。輸入引線Vo1和Vo2分別與NMOS晶體管m11和m12的門極連接。在NMOS晶體管m4的源極和地VSS之間提供了NMOS晶體管m13和m14。輸入引線Vob1和Vob2分別與NMOS晶體管m13和m14的門極連接。
如上所述，輸入晶體管單元執(zhí)行規(guī)定的加權(quán)計(jì)算，以確定閾值電壓，并輸出給正反饋單元，在相同的比較器電路中，通過將第一同相和反相輸出電壓之間的差同第二同相和反相輸出電壓之間的差進(jìn)行比較來獲得比較結(jié)果。規(guī)定的加權(quán)計(jì)算，例如，通過設(shè)置輸入晶體管單元的晶體管之間的大小比率為一個(gè)常數(shù)來實(shí)現(xiàn)。例如，通過設(shè)置晶體管m11和m12的大小比率和晶體管m13和m14的大小比率為1∶3來實(shí)現(xiàn)，就可以獲得閾值電壓Vtn。應(yīng)注意到，可以用任意方法實(shí)現(xiàn)上述的規(guī)定權(quán)值的計(jì)算。例如，上述的規(guī)定加權(quán)計(jì)算可以通過設(shè)置輸入晶體管單元中的晶體管之間關(guān)于門極長度或?qū)挾鹊拇笮”嚷蕿橐粋€(gè)常數(shù)來實(shí)現(xiàn)。
當(dāng)時(shí)鐘信號(hào)在規(guī)定電平時(shí)，正反饋單元放大由輸入晶體管單元輸出的比較結(jié)果，并保持放大的比較結(jié)果，同時(shí)將該放大的比較結(jié)果作為數(shù)字信號(hào)輸出給編碼器電路105。
盡管結(jié)合這樣的情況，即輸入到第一和第二輸出電壓集的比較器電路的數(shù)量是四個(gè)，已經(jīng)對(duì)本發(fā)明的實(shí)施例1進(jìn)行了說明，但是本發(fā)明并不局限于此。比較器電路的數(shù)量可以是2n(n是整數(shù))，例如，2、8等等。
以下將參考圖2和3對(duì)比較器電路200的操作進(jìn)行說明。
圖3是表示輸入到引線CLK的時(shí)鐘信號(hào)以及比較器電路200的輸出Q和QB的波形圖。
當(dāng)時(shí)鐘信號(hào)在“低”電平時(shí)，NMOS開關(guān)晶體管m5和m6(圖2)關(guān)斷，而PMOS開關(guān)晶體管m9和m10(圖2)導(dǎo)通。結(jié)果，正反饋單元沒有操作，并且輸出Q和QB被上拉到電源電壓，以使輸出Q和QB固定在“高”電平(即在“復(fù)位”狀態(tài))。在這種情況下，在比較器電路200中沒有電流流過。
當(dāng)時(shí)鐘信號(hào)在“高”電平時(shí)，NMOS開關(guān)晶體管m5和m6導(dǎo)通，而PMOS開關(guān)晶體管m9和m10關(guān)斷。結(jié)果，正反饋單元進(jìn)入操作中。在這種情況下，每個(gè)NMOS晶體管m11、m12、m13和m14(圖2)都工作在線性區(qū)域，該區(qū)域中漏電流隨門極電壓線性變化，以便根據(jù)作用在NMOS晶體管m11和m12門極的輸入信號(hào)來產(chǎn)生漏電壓VDS1，并且根據(jù)作用在NMOS晶體管m13和m14門極的輸入信號(hào)來產(chǎn)生漏電壓VDS2。正反饋單元根據(jù)漏電壓VDS1和VDS2之間的電壓差執(zhí)行正反饋，以使該電壓差被放大到電源電壓(VDD)的電平，并保留放大的電壓差的狀態(tài)(“比較和鎖存”狀態(tài))。在此情況下，時(shí)鐘信號(hào)變成“高”，因此依據(jù)作用在NMOS晶體管m11、m12、m13和m14的輸入信號(hào)，電流將流過比較器電路200，直到比較器電路200的輸出Q和QB被放大，但是電流不流過比較器電路200，同時(shí)輸出Q和QB在比較器電路200中被保持。
例如，在VDS1＞VDS2的情況下，當(dāng)根據(jù)VDS1和VDS2之間的電壓差執(zhí)行正反饋時(shí)，輸出Q被放大到電源電壓(VDD)的電平，而輸出QB被放大到地(VSS)的電平。相反地，在VDS1＜VDS2的情況下，當(dāng)根據(jù)VDS1和VDS2之間的電壓差執(zhí)行正反饋時(shí)，輸出Q被放大到地(VSS)的電平，而輸出QB被放大到電源電壓(VDD)的電平。
在NMOS晶體管m11和m13的門極寬度為W1，NMOS晶體管m12和m14的門極寬度為W2，NMOS晶體管m11、m12、m13和m14的門極長度為L，比較器電路200的閾值電壓是VT，載流子遷移率為μn，門極電容是Cox，并且NMOS晶體管m11、m12、m13和m14的門極—源極電壓分別是VGS1(＝Vo1)、VGS2(＝Vo2)、VGS3(＝Vo1)和VGS4(＝Vo2)的情況下，NMOS晶體管m11、m12、m13和m14各自的漏極電導(dǎo)G11、G12、G13和G14通過以下的表達(dá)式(1.1)-(1.4)來表示
G11＝μn·Cox·(W1/L)(Vo1-VT-VDS1)……(1.1)；
G12＝μn·Cox·(W2/L)(Vo2-VT-VDS1)……(1.2)；
G13＝μn·Cox·(W1/L)(Vob1-VT-VDS2) ……(1.3)；以及
G14＝μn·Cox·(W2/L)(Vob2-VT-VDS2) ……(1.4)。
當(dāng)VDS1＝VDS2時(shí)，即NMOS晶體管m11和m12各自的漏電導(dǎo)G11G12的和等于NMOS晶體管m13和m14各自的漏電導(dǎo)G13和G14的和時(shí)，獲得圖2中比較器電路200的閾值電壓。從表達(dá)式(1.1)-(1.4)，G11+G12＝G13+G14，的關(guān)系可表示為
μn·Cox·[(W1/L)(Vo1-VT-VDS1)+(W2/L)(Vo2-VT-VDS1)]
＝μn·Cox·[(W1/L)(Vob1-VT-VDS2)+(W2/L)(Vob2-VT-VDS2)]
因此，可以得到下面的表達(dá)式(1.5)。
W1Vo1+W2Vo2＝W1Vob1+W2Vob2 ……(1.5)
在門極長度W1和W2的大小比率是n/m∶(m-n)/m的情況下，從表達(dá)式(1.5)，可以得到以下表達(dá)式(1.6)。
(nVo1+(m-n)Vo2)/m＝(nVob1+(m-n)Vob2)/m……(1.6)
以下將參考圖4對(duì)表達(dá)式(1.6)進(jìn)行詳細(xì)說明。
圖4是表示比較器電路200的輸入信號(hào)Vo1、Vob1、Vo2和Vob2以及閾值電壓的軌跡示意圖。在圖4中，虛線A代表表達(dá)式(1.6)的左邊的軌跡，它平行于輸入信號(hào)Vo1和Vo2的延伸，以使從輸入信號(hào)Vo1的軌跡到虛線A的距離與從輸入信號(hào)Vo2的軌跡到虛線A的距離之間的比率是n∶m-n，并且，虛線B代表表達(dá)式(1.6)的右邊的軌跡，它平行于輸入信號(hào)Vob1和Vob2的延伸，以使從輸入信號(hào)Vob1的軌跡到虛線B的距離與從輸入信號(hào)Vob2的軌跡到虛線B的距離之間的比率是n∶m-n。在虛線A和B之間的交叉點(diǎn)Vtn代表了比較器電路200的閾值電壓。在此情況下，交叉點(diǎn)Vtn將延伸在輸入信號(hào)Vo1和Vob1的交叉點(diǎn)Vt1與輸入信號(hào)Vo2和Vob2的交叉點(diǎn)Vt2之間的線段分成比率為n∶m-n的兩段。例如，在m＝4的情況下，當(dāng)n＝1時(shí)，NMOS晶體管m11或m13(圖2)同NMOS晶體管m12或m14(圖2)之間，關(guān)于門極寬度的大小比率(W1∶W2)是1∶3，因此比較器電路200的閾值電壓Vtn將延伸在交叉點(diǎn)Vt1與Vt2之間的線段分成比率為1∶3的兩段。當(dāng)n＝2時(shí)，NMOS晶體管m11或m13同NMOS晶體管m12或m14之間關(guān)于門極寬度的大小比率(W1∶W2)是2∶2，因此比較器電路200的閾值電壓Vtn將延伸在交叉點(diǎn)Vt1與Vt2之間的線段分成比率為2∶2的兩段。當(dāng)n＝3時(shí)，NMOS晶體管m11或m13同NMOS晶體管m12或m14之間關(guān)于門極寬度的大小比率(W1∶W2)是3∶1，因此比較器電路200的閾值電壓Vtn將延伸在交叉點(diǎn)Vt1與Vt2之間的線段分成比率為3∶1的兩段。按照這種方式，通過設(shè)置NMOS晶體管m11或m13同NMOS晶體管m12或m14之間關(guān)于門極寬度的大小比率(W1∶W2)成為n/m∶(m-n)/m，就可能獲得以任意比率將延伸在交叉點(diǎn)Vt1與Vt2之間的線段適當(dāng)劃分的比較器電路200的閾值電壓Vtn。
如上所述，依據(jù)本發(fā)明的實(shí)施例1，通過構(gòu)造包含在比較器電路200輸入晶體管單元中的晶體管具有任意大小比率(通過計(jì)算晶體管權(quán)值)，就可能消除傳統(tǒng)技術(shù)使用的插值電阻器陣列。因此，就不需要有插值電路要求的操作電流和插值電路占用的面積，因此可以實(shí)現(xiàn)低功耗和低成本的A/D轉(zhuǎn)換器。
雖然在動(dòng)態(tài)電路中出現(xiàn)顯著的偏置，但是依據(jù)本發(fā)明在前面的比較器電路階段提供了差分放大單元，因此就可能將動(dòng)態(tài)比較器電路的偏置對(duì)輸入信號(hào)電壓邊的影響控制為1/y，其中y是差分放大單元的增益。按照這種方式，在本發(fā)明中動(dòng)態(tài)比較器電路是可行的。還有，甚至在差分放大器輸出中出現(xiàn)偏置時(shí)，兩個(gè)相鄰差分放大器的同相輸出電壓和反相輸出電壓被輸入到多個(gè)比較器電路中，在該比較器電路中執(zhí)行規(guī)定權(quán)值的計(jì)算以具有任意閾值電壓值，因而在差分放大器中的偏置被分散到多個(gè)比較器電路的每個(gè)比較器電路中。因此，偏置的影響可以減少到比較器數(shù)量的倒數(shù)。
應(yīng)該注意到依據(jù)本發(fā)明實(shí)施例1的A/D轉(zhuǎn)換器100可以在單一芯片上形成(由圖1中虛線封閉起來的區(qū)域所表示)。采用這種方式，通過在單一芯片上形成A/D轉(zhuǎn)換器100以便在A/D轉(zhuǎn)換器100中有效地安排電路，減少這種電路所占用面積的影響就提高了。(實(shí)施例2)
如本發(fā)明實(shí)施例2，將要對(duì)A/D轉(zhuǎn)換器加以說明，其差分放大器比本發(fā)明實(shí)施例1的A/D轉(zhuǎn)換器的差分放大器少。
圖5是表示依據(jù)本發(fā)明的實(shí)施例2的A/D轉(zhuǎn)換器300的結(jié)構(gòu)的示意圖。在A/D轉(zhuǎn)換器300中，包含在差分放大器陣列332中的差分放大器數(shù)量A1-AK+1少于包含在本發(fā)明實(shí)施例1的A/D轉(zhuǎn)換器100中差分放大器陣列112的差分放大器的數(shù)量。進(jìn)一步，A/D轉(zhuǎn)換器300不同于依據(jù)本發(fā)明實(shí)施例1的A/D轉(zhuǎn)換器100，在于差分放大器A1-AK+1包括連接在兩個(gè)相應(yīng)相鄰輸出引線之間的電阻器。而且，差分放大器A1-AK+1和包含在運(yùn)算電路中的比較器電路Cr1-Crn+1之間采用與本發(fā)明實(shí)施例1不同的方式連接。
特別地，在依據(jù)實(shí)施例2的差分放大器A1-AK+1中，插值電阻器Rh1-Rh2K被連接在相鄰差分放大器A1-AK+1兩個(gè)相應(yīng)的同相輸出電壓引線之間，而插值電阻器RB1-RB2K被連接在相鄰差分放大器A1-AK+1相應(yīng)的兩個(gè)反相輸出電壓引線之間。這些插值電阻器Rh1-Rh2K和RB1-RB2K產(chǎn)生插值電壓。在本發(fā)明的實(shí)施例2中，差分放大器A1-AK+1的輸出和由插值電阻器Rh1-Rh2K和RB1-RB2K產(chǎn)生插值電壓被輸入到比較器電路Cr1-Crn+1中。由于比較器電路Cr1-Crn+1使用這些插值電壓執(zhí)行電壓比較，所以同本發(fā)明的實(shí)施例1相比可以減少差分放大器的數(shù)量。特別地，本發(fā)明實(shí)施例1要求m+1個(gè)插值放大器，而本發(fā)明的實(shí)施例2要求k+1個(gè)插值放大器，這里k＝m/2。因此，同本發(fā)明的實(shí)施例1比較，依據(jù)本發(fā)明實(shí)施例2的差分放大器的數(shù)量可以減少到m/2+1。
接下來說明依據(jù)本發(fā)明實(shí)施例2的A/D轉(zhuǎn)換器300的有關(guān)兩個(gè)示例的差分放大器A1和A2的比較操作。作用在差分放大器A1和A2的引線之間的電壓，其中同相輸出電壓從這兩個(gè)差分放大器輸出，利用插值電阻器Rh1和Rh2來插值以產(chǎn)生插值電壓Vh1。作用在差分放大器A1和A2的引線之間的電壓，其中反相輸出電壓從這兩個(gè)差分放大器輸出，利用插值電阻器RB1和RB2來插值以產(chǎn)生插值電壓VBh1。差分放大器A1的同相和反相輸出電壓以及被插值的電壓Vh1和VBh1被輸入到比較器電路Cr1-Cr4中。通過將比較器電路Cr1-Cr4中的晶體管之間的大小比率設(shè)置為規(guī)定的值，其中差分放大器A1的同相和反相輸出電壓被輸入到這些比較器電路Cr1-Cr4中，并且通過將插值電壓Vh1和VBh1所輸入的晶體管之間的大小比率設(shè)置為規(guī)定的值，就可能得到與實(shí)施例1的A/D轉(zhuǎn)換器100相似的比較結(jié)果。進(jìn)一步，在比較器電路Cr1-Cr4中，其中，差分放大器A2的同相和反相輸出電壓以及插值電壓Vh1和VBh1被輸入到這些較器電路Cr1-Cr4中，還可能得到與實(shí)施例1的A/D轉(zhuǎn)換器100的相似的比較結(jié)果。
在依據(jù)實(shí)施例2的A./D轉(zhuǎn)換器300中，依據(jù)圖1所示實(shí)施例1的差分放大器A2的同相和反相輸出電壓分別相應(yīng)與圖5所示的插值電壓Vh1和VBh1。因此，在實(shí)施例1和實(shí)施例2中使用相同的參考電壓執(zhí)行A./D轉(zhuǎn)換的情況下，在實(shí)施例1中需要三個(gè)差分放大器，而在實(shí)施例中僅需要兩個(gè)差分放大器，由此，依據(jù)減少的差分放大器的數(shù)量就可能降低功耗和減少元件的數(shù)量(由差分電路占用的面積)。進(jìn)一步，由于插值電阻器連接在同相輸出電壓作作用到的兩個(gè)相鄰差分放大器的引線之間，并且，另一個(gè)插值電阻器連接在反相輸出電壓所作用到的兩個(gè)相鄰差分放大器的引線之間，所以插值電阻器具有平均同相和反相電壓的功能。因而，當(dāng)在兩個(gè)相鄰差分放大器的輸出上出現(xiàn)偏置時(shí)，連接到兩個(gè)相鄰差分放大器的同相和反相輸出引線上的插值電阻器將該偏置平均，這樣同本發(fā)明的實(shí)施例1相比，就可以減少偏置對(duì)差分放大器的影響。(實(shí)施例3)
圖6是表示依據(jù)本發(fā)明的實(shí)施例3的A/D轉(zhuǎn)換器400的結(jié)構(gòu)的示意圖。同依據(jù)本發(fā)明實(shí)施例1的A/D轉(zhuǎn)換器100相比，A/D轉(zhuǎn)換器400可以進(jìn)一步降低功耗。A/D轉(zhuǎn)換器400的結(jié)構(gòu)除了包含一個(gè)輸入信號(hào)電壓電平檢測器電路(輸入信號(hào)電壓電平檢測單元)407，用于控制依據(jù)輸入信號(hào)電壓控制運(yùn)算單元以外，實(shí)質(zhì)上與A/D轉(zhuǎn)換器100相同，因而這里省略對(duì)A/D轉(zhuǎn)換器400結(jié)構(gòu)的詳細(xì)說明。
圖7是包含在運(yùn)算單元413中的比較器電路500的電路圖，而運(yùn)算單元413連接到在本發(fā)明實(shí)施例3使用的輸入信號(hào)電壓電平檢測電路407上。
比較器電路500，除了其包含附加的邏輯電路AND外，與圖2所示依據(jù)實(shí)施例1的的比較器電路200相同，時(shí)鐘信號(hào)和控制信號(hào)分別在輸入到引線CLK和引線CLKCTL上被輸入邏輯電路AND中，并且，輸出引線OAND連接到PMOS開關(guān)晶體管m9和m10以及NMOS開關(guān)晶體管m5和m6上。
下面將說明依據(jù)具有上述結(jié)構(gòu)的實(shí)施例3的A/D轉(zhuǎn)換器400的操作。表1表示邏輯電路AND的邏輯。(表1)
在輸入到引線CLKCTL的控制信號(hào)是在“低”電平的情況下，無論輸入到引線CLK的時(shí)鐘信號(hào)是“高”還是“低”電平，邏輯電路AND從引線OAND上輸出“低”電平信號(hào)。可選擇地，在輸入到引線CLKCTL的控制信號(hào)是在“高”電平的情況下，當(dāng)輸入到引線CLK的時(shí)鐘信號(hào)是“低”電平，邏輯電路AND從引線OAND上輸出“低”電平信號(hào)，而當(dāng)輸入到引線CLK的時(shí)鐘信號(hào)是“高”電平(即輸入到引線CLK的時(shí)鐘信號(hào)的邏輯是按照其電平值輸出)，邏輯電路AND從引線OAND上輸出“高”電平信號(hào)。
如上所述，當(dāng)輸入到引線CLKCLT的時(shí)鐘信號(hào)是“低”電平時(shí)，邏輯電路AND總輸出“低”電平信號(hào)，因而比較器電路500總處于“復(fù)位模式”，這樣就不操作比較器電路500，并且沒有操作電流流過比較器電路500中。相反，當(dāng)輸入到引線CLKCLT的時(shí)鐘信號(hào)是“高”電平，邏輯電路AND總按照向引線CLK輸入的信號(hào)的邏輯向引線OAND上輸出邏輯，因而只有當(dāng)“高”電平信號(hào)被輸入到引線CLK上時(shí)，比較器電路500才依據(jù)輸入到輸入引線上的差分電壓執(zhí)行電壓比較，并且將比較的結(jié)果放大。之后保持比較結(jié)果而不要求操作電流。
采用這種方式，就可能依據(jù)輸入到引線CLKCTL的時(shí)鐘信號(hào)來控制比較器電路500的操作。例如，通過將設(shè)置“高”電平時(shí)鐘信號(hào)輸入到引線CLKCTL上，以作為操作信號(hào)，并且通過將設(shè)置“低”電平時(shí)鐘信號(hào)輸入到引線CLKCTL上，以作為停止信號(hào)，就實(shí)現(xiàn)了這種操作控制。
圖6中所示的輸入信號(hào)電壓電平檢測電路407接收從模擬信號(hào)電壓輸入引線404輸入的模擬信號(hào)，并只向要求操作的比較器電路輸出“高”電平執(zhí)行信號(hào)，以使這樣的比較器電路開始進(jìn)入比較操作狀態(tài)。按照這種方式，在依據(jù)本發(fā)明實(shí)施例3的A/D轉(zhuǎn)換器400中，只有要求的比較器電路才依據(jù)模擬信號(hào)電壓電平來進(jìn)行操作，而使其它不要求的比較器電路的操作停止，這樣就可能顯著地降低功耗。(實(shí)施例4)
如本發(fā)明的實(shí)施例4，將說明使用在本發(fā)明的A/D轉(zhuǎn)換器中，包含在比較電路的輸入晶體管單元中的晶體管的優(yōu)選布局。
圖8是表示晶體管布局例子的示意圖。圖8中所示的布局600可以應(yīng)用到，例如，使用在本發(fā)明實(shí)施例1A/D轉(zhuǎn)換器100中，包含在比較器電路200的輸入晶體管單元中的NMOS晶體管m11、m12、m13和m14。圖8表示了這種情況，即包含在每個(gè)NMOS晶體管m11、m12、m13和m14中的兩個(gè)晶體管之間關(guān)于門極寬度的大小比率是2∶2。NMOS晶體管m11包括具有相同形狀和大小的晶體管模式M11和M14，而NMOS晶體管m12包括具有相同形狀和大小的晶體管模式M12和M13。在圖8中，參考數(shù)字D1、G1和S1分別表示NMOS晶體管m11的漏極、門極和源極，并且參考數(shù)字D2、G2和S2分別表示NMOS晶體管m12的漏極、門極和源極。更進(jìn)一步，NMOS晶體管m13包括具有相同形狀和大小的晶體管模式M22和M23，而NMOS晶體管m14包括具有相同形狀和大小的晶體管模式M21和M24。在圖8中，參考數(shù)字D3、G3和S3分別表示NMOS晶體管m13的漏極、門極和源極，并且參考數(shù)字D4、G4和S4分別表示NMOS晶體管m14的漏極、門極和源極。門極G1和G2分別與輸入引線Vo1和Vo2(圖2)連接。更進(jìn)一步，門極G3和G4分別與輸入引線Vob1和Vob2(圖2)連接。在圖8中，晶體管的模式按照以下的順序排列，從左起，M11、M12、M21、M22、M23、M24、M13和M14?？站w管模式MD1和MD2被提供在串聯(lián)晶體管模式M11、M12、M21、M22、M23、M24、M13和M14的相對(duì)端。空晶體管模式MD1、和MD2具有與晶體管模式M11、M12、M21、M22、M23、M24、M13和M14相同形狀和大小，采用這種方式，具有與晶體管模式M11、M12、M21、M22、M23、M24、M13和M14相同形狀和大小空晶體管模式MD1和MD2，被提供在串聯(lián)晶體管模式M11、M12、M21、M22、M23、M24、M13和M14的相對(duì)端，這樣就可能保持晶體管模式M11、M12、M21、M22、M23、M24、M13和M14的門極模式的精度。在該串聯(lián)晶體管模式M11、M12、M21、M22、M23、M24、M13和M14的對(duì)應(yīng)端沒有提供空模式的情況下，該串聯(lián)晶體管模式兩端的晶體管(M11和M14)的虛構(gòu)狀態(tài)(as-fabricated)不同于其它晶體管，因此晶體管的特性變得不均勻。
例如，在這種情況下，如以下說明的，即采用圖8所示的排列，在晶體管之間的門極電容上有梯度的情況下，該串聯(lián)晶體管模式M11、M12、M21、M22、M23、M24、M13和M14變成關(guān)于輸入晶體管單元(在圖8中用虛線表示)的中心線線性對(duì)稱的，因此，可以減少晶體管特性的不均勻。特別地，在這種情況下，即假設(shè)晶體管模式M11、M12、M21、M22、M23、M24、M13和M14的門極電容隨特定梯度變化，例如，從乘積的觀點(diǎn)等等看，按以下形式給出，晶體管模式的門極電容被表示為，從左起，Cox+ΔCox，Cox+2ΔCox，Cox+3ΔCox，Cox+4ΔCox，Cox+5ΔCox，Cox+6ΔCox，Cox+7ΔCox和Cox+8ΔCox。在此情況下，晶體管模式的各自的漏電流可代表為
IDM11＝μn(Cox+ΔCox)(W/L)[(Vo1-VT)-1/2VDS1]VDS1；
IDM12＝μn(Cox+2ΔCox)(W/L)[(Vo2-VT)-1/2VDS1]VDS1；
IDM21＝μn(Cox+3ΔCox)(W/L)[(Vob2-VT)-1/2VDS2]VDS2；
IDM22＝μn(Cox+4ΔCox)(W/L)[(Vob1-VT)-1/2VDS2]VDS2；
IDM23＝μn(Cox+5ΔCox)(W/L)[(Vob1-VT)-1/2VDS2]VDS2；
IDM24＝μn(Cox+6ΔCox)(W/L)[(Vob2-VT)-1/2VDS2]VDS2；
IDM13＝μn(Cox+7ΔCox)(W/L)[(Vo2-VT)-1/2VDS1]VDS1；以及
IDM14＝μn(Cox+8ΔCox)(W/L)[(Vo1-VT)-1/2VDS1]VDS1。
在此情況下，當(dāng)Vo1＝Vob2，且Vo2＝Vob1(即在圖4中，當(dāng)比較器電路200的閾值電壓是電壓Vt1和Vt2之間的中值時(shí))，NMOS晶體管m11和m12的漏電流IDS1和NMOS晶體管m13和m14的漏電流IDS2可以由以下的表達(dá)式分別表示
IDS1＝IDM11+IDM12+IDM13+IDM14
＝μn(Cox+18ΔCox)(W/L)[(Vo1-VT)-1/2VDS1]VDS1；以及
IDS2＝IDM21+IDM22+IDm23+IDM24
＝μn(Cox+18ΔCox)(W/L)[(Vo2-VT)-1/2VDS2]VDS2。因此，甚至在晶體管模式M11、M12、M21、M22、M23、M24、M13和M14的門極電容隨特定梯度變化的情況下，可以消除對(duì)其影響。
更進(jìn)一步，通過使NMOS晶體管m11和m12共享漏極(即通過公共電極連接NMOS晶體管m11和m12)，并且使NMOS晶體管m13和m14共享漏極(即通過公共電極連接NMOS晶體管m13和m14)，則可以減少NMOS晶體管m11、m12、m13和m14各自的門極—漏極電容，因此就可能控制反沖噪聲對(duì)比較器電路200的影響。(實(shí)施例5)
如本發(fā)明實(shí)施例5，說明使用本發(fā)明的A/D轉(zhuǎn)換器的系統(tǒng)。
圖9是表示使用依據(jù)本發(fā)明A/D轉(zhuǎn)換器的系統(tǒng)700的示意圖。系統(tǒng)700包括時(shí)鐘信號(hào)產(chǎn)生器電路(時(shí)鐘信號(hào)產(chǎn)生單元)701，用于產(chǎn)生具有可變頻率的時(shí)鐘信號(hào)，以及與時(shí)鐘信號(hào)產(chǎn)生電路701連接的A/D轉(zhuǎn)換器100。如圖9所示，在本發(fā)明實(shí)施例5中使用的A/D轉(zhuǎn)換器與依據(jù)本發(fā)明實(shí)施例1的A/D轉(zhuǎn)換器100相同。但是，本發(fā)明并不局限于這些，依據(jù)本發(fā)明其它實(shí)施例的任何A/D轉(zhuǎn)換器均可用在實(shí)施例5中，只要A/D轉(zhuǎn)換器具有本發(fā)明的特性即可。
在依據(jù)實(shí)施例5的系統(tǒng)700中，用于產(chǎn)生具有可變頻率時(shí)鐘信號(hào)的時(shí)鐘信號(hào)產(chǎn)生電路701與A/D轉(zhuǎn)換器100連接，并且當(dāng)時(shí)鐘頻率低時(shí)，沒有操作電流流過的時(shí)間段增加了。例如，本發(fā)明的系統(tǒng)作為包含需要切換復(fù)制速度的DVD/CD復(fù)制/錄音設(shè)備的系統(tǒng)是特別有用的。
進(jìn)一步，依據(jù)本發(fā)明的系統(tǒng)使用具有較小面積的A/D轉(zhuǎn)換器，因此這種系統(tǒng)可以被構(gòu)造得很緊湊。
依據(jù)本發(fā)明，運(yùn)算單元包括具有閾值電壓Vtn的比較單元，該比較單元包括由多個(gè)輸出電壓集的第一和第二輸出電壓集所輸入的輸入晶體管單元，以及依據(jù)時(shí)鐘信號(hào)操作的正反饋單元，第一輸出電壓集包括第一同相輸出電壓和第一反相輸出電壓，第二輸出電壓集包括第二同相輸出電壓和第二反相輸出電壓，輸入晶體管單元執(zhí)行規(guī)定的加權(quán)計(jì)算，以確定閾值電壓Vtn，并將第一同相輸出電壓和第一反相輸出的電壓差同第二同相輸出電壓和第二反相輸出的電壓差進(jìn)行比較，以將比較結(jié)果輸出給正反饋單元，當(dāng)時(shí)鐘信號(hào)在規(guī)定電平時(shí)，正反饋單元放大由輸入晶體管單元輸出的比較結(jié)果，并保持該放大的比較結(jié)果，同時(shí)將該放大的比較結(jié)果作為數(shù)字信號(hào)輸出。在比較結(jié)果被放大到VDD和VSS電平之后，沒有操作電流流過比較單元。而且，當(dāng)時(shí)鐘信號(hào)不在規(guī)定的電平時(shí)，正反饋單元不操作，于是就沒有操作電流流過比較單元。因此有可能實(shí)現(xiàn)低功率消耗的A/D轉(zhuǎn)換器。更進(jìn)一步，插值電路，如電阻器陣列，也不需要了，因此就可能進(jìn)一步地降低功耗和減少電路元件占用的面積。
依據(jù)本發(fā)明的A/D轉(zhuǎn)換器還包括用于插值第一和第二同相輸出電壓的第一插值單元，用于插值第一和第二反相輸出電壓的第二插值單元，于是，可能進(jìn)一步減少差分放大器的數(shù)量。
依據(jù)本發(fā)明的A/D轉(zhuǎn)換器還包括輸入信號(hào)電壓電平檢測單元，用于根據(jù)輸入信號(hào)電壓的電平來控制運(yùn)算單元，因此只有包含在被要求操作的運(yùn)算電路中的比較器電路是根據(jù)模擬信號(hào)的電壓電平來操作的，并且會(huì)引起其它沒要求的比較器電路暫停操作，由此可能顯著地降低功耗。
還有，輸入晶體管單元包括多個(gè)晶體管，并且通過改變多個(gè)晶體管各自的大小來實(shí)現(xiàn)加權(quán)計(jì)算，由此，就不需要插值電路了，如電阻器陣列，這樣就可能更進(jìn)一步地降低功耗和減少電路元件占用的面積。
還有，運(yùn)算電路包括2n個(gè)比較單元，其中n是整數(shù)，由此，可能實(shí)現(xiàn)具有這樣分辨能力的A/D轉(zhuǎn)換器，該分辨能力的改進(jìn)的正比于增加的比較單元數(shù)量。
再有，提供多個(gè)晶體管以形成各自規(guī)定的晶體管模式，并且在串聯(lián)晶體管模式的相對(duì)端提供空晶體管模式，因而保持了門極模式的精度。
再有，該串聯(lián)晶體管模式是關(guān)于輸入晶體管單元的中心線線性對(duì)稱的，由此，有可能控制晶體管特性的不均勻，如晶體管特性之間的失配。
再有，依據(jù)本發(fā)明的A/D轉(zhuǎn)換器能在單一芯片上形成，因此有可能增強(qiáng)減少由電路元件占用面積的效果。
再有，依據(jù)本發(fā)明的系統(tǒng)包括A/D轉(zhuǎn)換器和時(shí)鐘信號(hào)產(chǎn)生單元。當(dāng)時(shí)鐘頻率較低時(shí)，沒有操作電流流過的時(shí)間段就增長，因此有可能保持低功耗。而且，依據(jù)本發(fā)明的系統(tǒng)使用具有較小面積的A/D轉(zhuǎn)換器，因此能系統(tǒng)可以構(gòu)造得很緊湊。
在不脫離本發(fā)明的精神和范圍內(nèi)，本領(lǐng)域的普通技術(shù)人員將會(huì)明白并能進(jìn)行各種其它的修改。因此，希望所附加的權(quán)利要求所定義的范圍局不限于上述的說明書，而寧愿寬泛地編制權(quán)利要求書。
權(quán)利要求
1、一種A/D轉(zhuǎn)換器包括
參考電壓產(chǎn)生單元，用于產(chǎn)生多個(gè)參考電壓；
差分放大單元，用于放大多個(gè)參考電壓中每個(gè)參考電壓和輸入信號(hào)電壓之間的電壓差，以產(chǎn)生多個(gè)輸出電壓集，多個(gè)輸出電壓集中的每個(gè)輸出電壓集包括互補(bǔ)的同相和反相輸出電壓；
運(yùn)算單元，用于接收多個(gè)輸出電壓集，運(yùn)算單元依據(jù)時(shí)鐘信號(hào)進(jìn)行操作，
其中運(yùn)算單元包括一個(gè)具有閾值電壓Vtn的比較單元，
比較單元包括輸入晶體管單元，多個(gè)輸出電壓集中的第一和第二輸出電壓集被輸入到該晶體管單元中，比較單元還包括依據(jù)時(shí)鐘信號(hào)進(jìn)行操作的正反饋單元，
第一輸出電壓集包括第一同相輸出電壓和第一反相輸出電壓，第二輸出電壓集包括第二同相輸出電壓和第二反相輸出電壓，
輸入晶體管單元執(zhí)行預(yù)定的加權(quán)計(jì)算，以便確定閾值電壓Vtn，并且將第一同相輸出電壓和第一反相輸出電壓之差與第二同相輸出電壓和第二反相輸出電壓之差進(jìn)行比較，以將比較結(jié)果輸出到正反饋單元中，
當(dāng)時(shí)鐘信號(hào)在預(yù)定電平上時(shí)，正反饋單元放大由輸入晶體管單元輸出的比較結(jié)果，并且保持比較結(jié)果，同時(shí)輸出被放大的比較結(jié)果作為數(shù)字信號(hào)。
2.依據(jù)權(quán)利要求1的A/D轉(zhuǎn)換器，進(jìn)一步包括用于編碼數(shù)字信號(hào)的編碼單元。
3.依據(jù)權(quán)利要求1的A/D轉(zhuǎn)換器，進(jìn)一步包括第一插值單元，用于插值第一和第二同相輸出電壓，以及第二插值單元，用于插值第一和第二反相輸出電壓。
4.依據(jù)權(quán)利要求1的A/D轉(zhuǎn)換器，進(jìn)一步包括輸入信號(hào)電壓電平檢測單元，用于檢測輸入信號(hào)電壓以便依據(jù)輸入信號(hào)電壓的電平來控制運(yùn)算單元。
5.依據(jù)權(quán)利要求1的A/D轉(zhuǎn)換器，其中輸入晶體管單元包括多個(gè)晶體管，并且通過改變多個(gè)晶體管的相應(yīng)大小來執(zhí)行加權(quán)計(jì)算。
6.依據(jù)權(quán)利要求1的A/D轉(zhuǎn)換器，其中運(yùn)算單元包括2n個(gè)比較單元，其中n是一個(gè)整數(shù)。
7.依據(jù)權(quán)利要求5的A/D轉(zhuǎn)換器，其中多個(gè)晶體管被提供以便形成各個(gè)規(guī)定的晶體管模式，并且在串聯(lián)晶體管模式的相對(duì)端提供空晶體管模式。
8.依據(jù)權(quán)利要求5的A/D轉(zhuǎn)換器，其中多個(gè)晶體管被提供以便形成各個(gè)晶體管模式，并且串聯(lián)晶體管模式是關(guān)于輸入晶體管單元中心線線性對(duì)稱的。
9.依據(jù)權(quán)利要求1的A/D轉(zhuǎn)換器，其中參考電壓產(chǎn)生單元、差分放大單元和運(yùn)算單元形成在一個(gè)芯片上。
10.一個(gè)系統(tǒng)包括
時(shí)鐘信號(hào)產(chǎn)生單元，用于產(chǎn)生具有可變頻率的時(shí)鐘信號(hào)；
A/D轉(zhuǎn)換器，所述時(shí)鐘信號(hào)產(chǎn)生單元被連接到該A/D轉(zhuǎn)換器上，該A/D轉(zhuǎn)換器包括
參考電壓產(chǎn)生單元，用于產(chǎn)生多個(gè)參考電壓；
差分放大單元，用于放大多個(gè)參考電壓中的每個(gè)參考電壓與輸入信號(hào)電壓之間的電壓差，以便產(chǎn)生多個(gè)輸出電壓集，多個(gè)輸出電壓集中的每個(gè)輸出電壓集包括互補(bǔ)的同相和反相輸出電壓；
運(yùn)算單元，用于接收多個(gè)輸出電壓集，運(yùn)算單元依據(jù)時(shí)鐘信號(hào)進(jìn)行操作，
其中，運(yùn)算單元包括一個(gè)具有閾值電壓Vtn的比較單元，
比較單元包括輸入晶體管單元，多個(gè)輸出電壓集中的第一和第二輸出電壓集被輸入到該晶體管單元中，比較單元還包括依據(jù)時(shí)鐘信號(hào)而進(jìn)行操作的正反饋單元，
第一輸出電壓集包括第一同相輸出電壓和第一反相輸出電壓，第二輸出電壓集包括第二同相輸出電壓和第二反相輸出電壓，
輸入晶體管單元執(zhí)行預(yù)定的加權(quán)計(jì)算，以便確定閾值電壓Vtn，并且將第一同相輸出電壓和第一反相輸出電壓之差同第二同相輸出電壓和第二反相輸出電壓之差進(jìn)行比較，以將比較結(jié)果輸出到正反饋單元中，
當(dāng)時(shí)鐘信號(hào)在預(yù)定電平上時(shí)，正反饋單元放大由輸入晶體管單元輸出的比較結(jié)果，并且保持比較結(jié)果，同時(shí)輸出被放大的比較結(jié)果作為數(shù)字信號(hào)。
全文摘要
本發(fā)明的A/D轉(zhuǎn)換器包括參考電壓產(chǎn)生單元，用于產(chǎn)生多個(gè)參考電壓；差分放大單元，用于放大多個(gè)參考電壓中每個(gè)參考電壓與輸入信號(hào)電壓之間的電壓差，以便產(chǎn)生多個(gè)輸出電壓集，多個(gè)輸出電壓集中的每個(gè)輸出電壓集包括互補(bǔ)的同相和反相輸出電壓；以及運(yùn)算單元，用于接收多個(gè)輸出電壓集，所述運(yùn)算單元依據(jù)時(shí)鐘信號(hào)而操作。
文檔編號(hào)H03M1/20GK1404228SQ0214154
公開日2003年3月19日 申請(qǐng)日期2002年9月3日 優(yōu)先權(quán)日2001年9月4日
發(fā)明者須志原公治, 松澤昭 申請(qǐng)人:松下電器產(chǎn)業(yè)株式會(huì)社