專利名稱：用于液晶顯示器的數(shù)據(jù)驅(qū)動裝置和方法
本中請要求2001年10月13日在韓國提交的第P2001-63208號韓國專利申請的權(quán)益，特將其包含在此作為參考。
在液晶顯示板中，柵線和數(shù)據(jù)線以彼此交叉的方式排布。液晶盒位于這些柵線和數(shù)據(jù)線的每一交義點(diǎn)。液晶顯示板設(shè)置有像素電極和公共電極，用于向每一液晶盒提供電場。通過將薄膜晶體管之源電極和漏電極用做開關(guān)裝置，每一像素電極與任一條數(shù)據(jù)線相連。薄膜晶體管的柵極與任一條柵線相連，從而能夠向每一條線的像素電極提供像素電壓信號。
驅(qū)動電路包括用于驅(qū)動?xùn)啪€的柵驅(qū)動器、用于驅(qū)動數(shù)據(jù)線的數(shù)據(jù)驅(qū)動器、以及用于驅(qū)動公共電極的公共電壓發(fā)生器。柵驅(qū)動器順序地向柵線提供掃描信號，以一次一條線的方式順序地驅(qū)動液晶顯示板上的液晶盒。無論在向任意一條柵線提供柵信號時(shí)，數(shù)據(jù)驅(qū)動器都向每一條數(shù)據(jù)線提供數(shù)據(jù)電壓信號。公共電壓發(fā)生器向公共電極提供公共電壓。因此，LCD借助施加在像素電極與公共電極之間、與每個(gè)液晶盒的數(shù)據(jù)電壓信號相對應(yīng)的電場來控制光透射系數(shù)，從而顯示出圖象。每個(gè)數(shù)據(jù)驅(qū)動器和柵驅(qū)動器是由集成電路(IC)芯片構(gòu)成的。它們固定在帶狀載體封裝(TCP)中并主要通過帶式自粘(TAB)系統(tǒng)與液晶顯示板相連。


圖1示出了傳統(tǒng)型LCD中的數(shù)據(jù)驅(qū)動塊。
參見圖1所示，數(shù)據(jù)驅(qū)動塊包括經(jīng)TCP 6與液晶顯示板2相連的數(shù)據(jù)驅(qū)動IC 4，以及經(jīng)TCP 6與數(shù)據(jù)驅(qū)動IC 4相連的數(shù)據(jù)印刷電路板(PCB)8。
數(shù)據(jù)PCB 8接收來自定時(shí)控制器(未示出)的各種控制信號、來自電源(未示出)的數(shù)據(jù)信號和驅(qū)動電壓信號，以將這些信號與數(shù)據(jù)驅(qū)動IC 4連接。每個(gè)TCP 6與安裝在液晶顯示板2上部的數(shù)據(jù)墊片以及安裝在每個(gè)數(shù)據(jù)PCB 8上的輸出墊片電連接。數(shù)據(jù)驅(qū)動IC 4將數(shù)字像素?cái)?shù)據(jù)轉(zhuǎn)換成模擬像素信號，并將它們提供給液晶顯示板2上的數(shù)據(jù)線。
為此，如圖2所示，每個(gè)數(shù)據(jù)驅(qū)動IC 4包括移位寄存器部分14，用于提供順序的取樣信號；鎖存器部分16，響應(yīng)取樣信號順序地鎖存像素?cái)?shù)據(jù)VD、并同時(shí)輸出該像素?cái)?shù)據(jù)VD；數(shù)-模轉(zhuǎn)換器(DAC)18，用于將來自鎖存器部分16的像素?cái)?shù)據(jù)VD轉(zhuǎn)換成像素信號；輸出緩存器部分26，將來自DAC 18的像素信號緩存并輸出。此外，每個(gè)數(shù)據(jù)驅(qū)動IC 4還包括信號控制器10，用以形成來自定時(shí)控制器(未示出)的各種控制信號與像素?cái)?shù)據(jù)VD的接口；伽馬電壓部分12，提供DAC 18所需的正、負(fù)伽馬電壓。每個(gè)數(shù)據(jù)驅(qū)動IC 4驅(qū)動n條數(shù)據(jù)線DL1～DLn。
信號控制器10控制各種不同的控制信號，例如SSP，SSC，SOE，REV，POL以及像素?cái)?shù)據(jù)VD，并將它們輸出給相應(yīng)的元件。伽馬電壓部分12將來自伽馬參考電壓發(fā)生器(未示出)的多個(gè)伽馬參考電壓再細(xì)分成適于每個(gè)灰度等級的伽馬參考電壓，并輸出這些細(xì)分的伽馬參考電壓。
包含在移位寄存器部分14中的移位寄存器響應(yīng)電源取樣時(shí)鐘信號SSC而使來自信號控制器10的電源啟動脈沖SSP產(chǎn)生順序移位，從而將電源啟動脈沖SSP做為取樣信號輸出。
包含在鎖存器部分16中的n個(gè)鎖存器，響應(yīng)來自移位寄存器部分14的取樣信號，對來自信號控制器10的像素?cái)?shù)據(jù)VD進(jìn)行順序取樣并將其鎖存。繼而，n個(gè)鎖存器響應(yīng)來自信號控制器10的電源輸出使能信號SOE，同時(shí)將鎖存的像素?cái)?shù)據(jù)VD輸出。在此情況下，鎖存器部分16響應(yīng)數(shù)據(jù)反轉(zhuǎn)選擇信號REV，存入像素?cái)?shù)據(jù)VD，該像素?cái)?shù)據(jù)VD被調(diào)制成具有降低的轉(zhuǎn)換比特?cái)?shù)，之后再輸出該像素?cái)?shù)據(jù)VD。這是由于所提供的像素?cái)?shù)據(jù)VD具有超出參考值之上的轉(zhuǎn)換比特?cái)?shù)，于是對其進(jìn)行調(diào)制以達(dá)到降低的轉(zhuǎn)換比特?cái)?shù)，以使來自定時(shí)控制器的數(shù)據(jù)轉(zhuǎn)換所受到的電磁干擾(EMI)降到最低。
DAC 18將來自鎖存器部分16的像素?cái)?shù)據(jù)VD同時(shí)轉(zhuǎn)換成正、負(fù)像素信號并輸出這些信號。為此，DAC 18包括一正(P)解碼部分20和一負(fù)(N)解碼部分22，它們每個(gè)都與鎖存器部分16共接；以及一多路復(fù)用器(MUX)24，用于有選擇地輸出正、負(fù)解碼部分20和22的信號。
包含在正解碼部分20中的n個(gè)正解碼器，借助來自伽馬電壓部分12的正伽馬電壓，將n個(gè)從鎖存器部分16同時(shí)輸入的像素?cái)?shù)據(jù)轉(zhuǎn)換成正像素信號。包含在負(fù)解碼部分22中的n個(gè)負(fù)解碼器，借助來自伽馬電壓部分12的負(fù)伽馬電壓，將n個(gè)從鎖存器部分16同時(shí)輸入的像素?cái)?shù)據(jù)轉(zhuǎn)換成負(fù)像素信號。多路復(fù)用器24響應(yīng)來自信號控制器10的極性控制信號，有選擇地輸出來自正解碼部分20的正像素信號、或來自負(fù)解碼部分22的負(fù)像素信號。
包含在輸出緩存器部分26中的n個(gè)輸出緩存器由電壓跟隨器構(gòu)成，它們與n條排成序列的數(shù)據(jù)線DL1～DLn相連接。這些輸出緩存器對來自DAC 18的像素信號進(jìn)行緩存，并將這些信號提供給數(shù)據(jù)線DL1～DLn。
如上所述，每個(gè)傳統(tǒng)型數(shù)據(jù)驅(qū)動IC 4應(yīng)具有n個(gè)鎖存器和2n個(gè)解碼器，從而驅(qū)動n條數(shù)據(jù)線DL1～DLn。其結(jié)果是使傳統(tǒng)型數(shù)據(jù)驅(qū)動IC 4具有以下缺點(diǎn)構(gòu)造復(fù)雜且制造成本相對較高。
此外，每個(gè)傳統(tǒng)型數(shù)據(jù)驅(qū)動IC 4是與TCP 6固定成單一芯片，再如圖1所示粘附在液晶顯示板2和數(shù)據(jù)PCB8上。因此，TCP具有較高的例如斷裂或短路的可能性。于是，當(dāng)TCP 6斷裂或短路時(shí)，固定在TCP 6內(nèi)的數(shù)據(jù)驅(qū)動IC 4亦不能再使用，因而導(dǎo)致較高的成本損耗。
本發(fā)明的另一個(gè)目的在于提供一種用于液晶顯示器的數(shù)據(jù)驅(qū)動裝置和方法，其中分別集成有數(shù)-模轉(zhuǎn)換器和輸出緩存器，以顯著降低由簡陋帶狀載體封裝而引起的損耗。
本發(fā)明的另一目的在于提供一種用于液晶顯示器的數(shù)據(jù)驅(qū)動裝置和方法，其中數(shù)-模轉(zhuǎn)換器是以時(shí)分原理驅(qū)動的，以減少用于提供數(shù)-模轉(zhuǎn)換功能的集成電路的數(shù)量。
本發(fā)明的又一目的在于提供一種用于液晶顯示器的數(shù)據(jù)驅(qū)動裝置和方法，其中減少了輸出緩存IC的輸入引腳數(shù)量，以充分保證印刷電路板上輸出墊片的間距。
本發(fā)明的其它特征和優(yōu)點(diǎn)將通過后續(xù)說明揭示出來，并通過說明使其局部變得更加清楚，或通過對本發(fā)明的實(shí)踐而體會出來。借助在本說明書及其權(quán)利要求以及附圖中所特別指出的結(jié)構(gòu)，可以了解并實(shí)現(xiàn)本發(fā)明的目的及其它優(yōu)點(diǎn)。
為實(shí)現(xiàn)這些以及其它優(yōu)點(diǎn)，并根據(jù)本發(fā)明的目的，正如例示以及概括描述的那樣，用于液晶顯示器的數(shù)據(jù)驅(qū)動裝置包括數(shù)-模轉(zhuǎn)換器部分，用于將輸入的像素?cái)?shù)據(jù)轉(zhuǎn)換成多個(gè)像素信號、并對所轉(zhuǎn)換的像素信號進(jìn)行時(shí)分處理以輸出這些時(shí)分像素信號，其中，所轉(zhuǎn)換的像素信號的數(shù)量大于時(shí)分像素信號的數(shù)量；至少兩個(gè)輸出緩存器部分，用于順序接收來自數(shù)-模轉(zhuǎn)換器部分的像素信號、保持時(shí)分像素信號、然后對時(shí)分像素信號進(jìn)行緩存并輸出給多條數(shù)據(jù)線，在多個(gè)輸出緩存器部分中的至少兩個(gè)是與數(shù)-模轉(zhuǎn)換器部分共接的；定時(shí)控制器，用于控制數(shù)-模轉(zhuǎn)換器部分以及輸出緩存器部分、并將提供給數(shù)-模轉(zhuǎn)換器部分的像素?cái)?shù)據(jù)時(shí)分成至少兩個(gè)區(qū)域，從而向數(shù)據(jù)線順序地提供時(shí)分像素?cái)?shù)據(jù)。
本發(fā)明的另一方面是提供一種用于驅(qū)動數(shù)據(jù)驅(qū)動裝置的方法，該裝置用于驅(qū)動分布在液晶顯示板上的多條數(shù)據(jù)線，其中該驅(qū)動裝置包括與多條數(shù)據(jù)線中每一條相連接的多個(gè)輸出緩存器部分，以及與多個(gè)輸出緩存器部分中至少兩個(gè)的輸入端共接的數(shù)-模轉(zhuǎn)換器部分，該方法包括將供給數(shù)-模轉(zhuǎn)換器部分的像素?cái)?shù)據(jù)時(shí)分成至少兩個(gè)區(qū)域以提供時(shí)分像素?cái)?shù)據(jù)；令數(shù)-模轉(zhuǎn)換器部分將每一像素?cái)?shù)據(jù)轉(zhuǎn)換成模擬像素信號、并將轉(zhuǎn)換后的像素進(jìn)行時(shí)分處理；令至少兩個(gè)輸出緩存器部分順序地接收并保持每一像素信號、緩存這些像素信號，從而向多條數(shù)據(jù)線提供像素信號。
應(yīng)當(dāng)理解，上述概括說明以及后續(xù)詳細(xì)說明都是例示和解釋性質(zhì)的，為的是進(jìn)一步說明如權(quán)利要求所述的本發(fā)明。
在附圖中圖1是一示意圖，示出了傳統(tǒng)型液晶顯示器的數(shù)據(jù)驅(qū)動塊；圖2是一詳細(xì)的方框圖，示出了圖1中數(shù)據(jù)驅(qū)動集成電路的構(gòu)造；圖3是一方框圖，示出了根據(jù)本發(fā)明的一個(gè)實(shí)施方案的液晶顯示器中數(shù)據(jù)驅(qū)動器的構(gòu)造；圖4A和4B是對圖2所示鎖存器部分和圖3所示鎖存器部分之驅(qū)動信號的波形對比圖；圖5是一電路圖，示出了如圖3所示輸出緩存器部分中所包含的每個(gè)輸出緩存器的構(gòu)造；圖6是一示意圖，示出了包含如圖3所示數(shù)據(jù)驅(qū)動器的液晶顯示器之?dāng)?shù)據(jù)驅(qū)動塊；圖7是一方框圖，示出了根據(jù)本發(fā)明另一實(shí)施方案的液晶顯示器之?dāng)?shù)據(jù)驅(qū)動器的構(gòu)造；以及圖8是一驅(qū)動信號的波形圖，該信號用于圖7所示的第一多路分配器。
圖3是一張方框圖，示出了根據(jù)本發(fā)明一個(gè)實(shí)施例的液晶顯示器所用的數(shù)據(jù)驅(qū)動裝置的結(jié)構(gòu)。
參照圖3所示，數(shù)據(jù)驅(qū)動裝置大體被分成具有數(shù)-模轉(zhuǎn)換功能的DAC裝置和具有輸出緩存功能的緩存裝置，它們被集成在獨(dú)立的芯片中。換句話說，數(shù)據(jù)驅(qū)動裝置具有DAC IC 30和至少兩個(gè)單獨(dú)構(gòu)造的輸出緩存IC 50。特別地，DAC IC 30根據(jù)時(shí)分原理分成至少兩個(gè)區(qū)域，使得至少兩個(gè)輸出緩存IC 50與一個(gè)DAC IC 30共接來進(jìn)行驅(qū)動，從而提供DAC功能。
在下文中，將利用兩個(gè)輸出緩存IC 50與一個(gè)DAC IC 30共接做為例子來加以說明。
將供給2n條數(shù)據(jù)線DL11～DL1n以及DL21～DL2n的2n個(gè)像素?cái)?shù)據(jù)根據(jù)時(shí)分原理n個(gè)接n個(gè)(n by n)地時(shí)分成輸入DAC IC 30的像素?cái)?shù)據(jù)。DAC IC 30將n個(gè)輸入像素?cái)?shù)據(jù)轉(zhuǎn)換成模擬像素信號。此外，DAC IC 30再把已轉(zhuǎn)換成模擬信號的n個(gè)像素信號k個(gè)接k個(gè)(k by k)(其中k＜n)地時(shí)分，并有選擇地將它們提供給第一和第二輸出緩存IC 50。由于DAC IC 30要將2n個(gè)像素?cái)?shù)據(jù)n個(gè)接n個(gè)地分開以提供數(shù)-模轉(zhuǎn)換功能，所需驅(qū)動信號的頻率應(yīng)是傳統(tǒng)型驅(qū)動信號頻率的兩倍。
為此，DAC IC 30包括移位寄存器部分36，用于提供順序的取樣信號；鎖存器部分38，響應(yīng)取樣信號順序地鎖存像素?cái)?shù)據(jù)VD，并同時(shí)輸出該像素?cái)?shù)據(jù)VD；數(shù)-模轉(zhuǎn)換器(DAC)40，將來自鎖存器部分38的像素?cái)?shù)據(jù)VD轉(zhuǎn)換成像素信號；第一多路復(fù)用器48，將來自DAC 40的像素信號順序地提供給兩個(gè)輸出緩存IC 50。此外，DAC IC 30包括信號控制器32，用于對來自定時(shí)控制器(未示出)的各種控制信號與像素?cái)?shù)據(jù)VD之間形成接口；伽馬電壓部分34，提供DAC 40中所需要的正、負(fù)伽馬電壓。
信號控制器32對來自定時(shí)控制器的各種控制信號，例如SSP，SSC，SOE，REV，POL以及像素?cái)?shù)據(jù)VD加以控制，并將它們輸出給相應(yīng)的元件。在此情形下，定時(shí)控制器使各種控制信號和POL等以及像素?cái)?shù)據(jù)VD的頻率能夠達(dá)到先有技術(shù)裝置頻率的兩倍。特別地，定時(shí)控制器將對應(yīng)于2n條數(shù)據(jù)線DL11～DL1n及DL21～DL2n的2n個(gè)像素?cái)?shù)據(jù)VD分時(shí)成兩個(gè)區(qū)域，從而n個(gè)接n個(gè)地順序提供這些信號。
伽馬電壓部分34將來自伽馬參考電壓發(fā)生器(未示出)的多個(gè)伽馬參考電壓再細(xì)分成用于每一灰度級別的電壓，并輸出這些再細(xì)分的伽馬參考電壓。
包含在移位寄存器部分36中的移位寄存器，響應(yīng)電源取樣時(shí)鐘信號SSC對來自信號控制器32的電源啟動脈沖SSP順序移位，從而將電源啟動脈沖SSP做為取樣信號輸出。在此情況下，移位寄存器部分36響應(yīng)電源啟動脈沖SSP以及電源取樣時(shí)鐘信號SSC，這兩者的頻率都被加倍，以兩倍于先有技術(shù)裝置的速度輸出取樣信號。
響應(yīng)來自移位寄存器部分36的取樣信號，包含在鎖存器部分38中的n個(gè)鎖存器對來自信號控制器32的像素?cái)?shù)據(jù)VD進(jìn)行順序取樣并鎖存。在此情況下，在來自信號控制器32的電源取樣時(shí)鐘信號SSC的上升沿或下降沿處，鎖存器對像素?cái)?shù)據(jù)VD進(jìn)行取樣。隨后，響應(yīng)來自信號控制器32的電源輸出使能信號SOE，n個(gè)鎖存器將已鎖存的像素?cái)?shù)據(jù)VD同時(shí)輸出。在此情況下，鎖存器再存入像素?cái)?shù)據(jù)VD，該像素?cái)?shù)據(jù)VD被調(diào)制成具有降低的轉(zhuǎn)換比特?cái)?shù)，從而響應(yīng)數(shù)據(jù)反轉(zhuǎn)選擇信號REV，然后再輸出該像素?cái)?shù)據(jù)VD。這是因?yàn)樗峁┑南袼財(cái)?shù)據(jù)VD具有超出參考值之上的轉(zhuǎn)換比特?cái)?shù)，于是對其進(jìn)行調(diào)制以達(dá)到降低的轉(zhuǎn)換比特?cái)?shù)，為的是使來自定時(shí)控制器的數(shù)據(jù)轉(zhuǎn)換所受到的電磁干擾(EMI)降到最低。
在此，提供給移位寄存器部分36和鎖存器部分38的電源取樣時(shí)鐘信號SSC和電源輸出使能信號SOE，其頻率是提供給如圖2所示傳統(tǒng)型移位寄存器部分14及鎖存器部分16的“SSC”及“SOE”之頻率的兩倍，正如圖4A和4B中“NSSC”和“NSOE”分別所示。
DAC 40將n個(gè)來自鎖存器部分38的像素?cái)?shù)據(jù)同時(shí)轉(zhuǎn)換成正、負(fù)像素信號，并且響應(yīng)極性控制信號POL和第一選擇控制信號SEL1，將這些像素信號k個(gè)接k個(gè)地分開并輸出這些信號。為此，DAC 40包括正(P)解碼部分42和負(fù)(N)解碼部分44，它們每個(gè)都與鎖存器部分38共接，還具有多路復(fù)用器(MUX)46，用于選擇正、負(fù)解碼部分42和44的輸出信號。
包含在正解碼部分42中的n個(gè)正解碼器，借助伽馬電壓部分34所產(chǎn)生的正伽馬電壓，將從鎖存器部分38同時(shí)輸入的n個(gè)像素?cái)?shù)據(jù)轉(zhuǎn)換成正像素信號。包含在負(fù)解碼部分44中的n個(gè)負(fù)解碼器，借助伽馬電壓部分34所產(chǎn)生的負(fù)伽馬電壓，將從鎖存器部分38同時(shí)輸入的n個(gè)像素?cái)?shù)據(jù)轉(zhuǎn)換成負(fù)像素信號。響應(yīng)來自信號控制器32的極性控制信號POL，多路復(fù)用器46選擇從正解碼部分42輸出正像素信號、或選擇從負(fù)解碼部分44輸出負(fù)像素信號，并且響應(yīng)第一選擇控制信號SEL1，將n個(gè)像素信號k個(gè)接k個(gè)地分開并輸出這些信號。在此情況下，第一選擇控制信號SEL1的比特?cái)?shù)是根據(jù)n個(gè)像素信號的時(shí)分頻率j限定的。例如，假設(shè)n個(gè)像素信號在輸出的同時(shí)被分成8份(j＝8)，則第一選擇控制信號SEL1可能由3個(gè)比特構(gòu)成。如上所述，為了處理2n個(gè)像素?cái)?shù)據(jù)，DAC 40以兩倍于傳統(tǒng)型DAC 18的速度將每n個(gè)像素?cái)?shù)據(jù)轉(zhuǎn)換成像素信號，并將n個(gè)像素信號k個(gè)接k個(gè)(其中k＜n)地分開并輸出這些信號。
響應(yīng)從信號控制器32輸入的第二選擇控制信號SEL2，第一多路分配器48將來自多路復(fù)用器46的k個(gè)像素信號中的每一個(gè)輸出給第一輸出緩存IC 50或第二輸出緩存IC 50。在此情況下，由于第二選擇控制信號SEL2也是根據(jù)n個(gè)像素信號的時(shí)分頻率j來限定的，因而與第一選擇控制信號SEL1具有相同的比特?cái)?shù)。
第一和第二輸出緩存IC 50中的每一個(gè)對于k個(gè)接k個(gè)地從DAC IC 30輸入的像素信號進(jìn)行取樣并保持，并將它們同時(shí)輸出給n條數(shù)據(jù)線DL11～DL1k，…，DLj1～DLjk。為此，第一和第二輸出緩存IC 50中的每一個(gè)均含有第二多路分配器52和第1～j個(gè)輸出緩存器部分54。
響應(yīng)來自定時(shí)控制器(未示出)的第三選擇控制信號SEL3，第二多路分配器52將k個(gè)接k個(gè)地從第一多路分配器48輸入的像素信號順序地提供給第1～j個(gè)輸出緩存器部分54。在此情況下，與第一和第二選擇控制信號SEL1和SEL2相同，第三選擇控制信號SEL3也具有與n個(gè)像素信號的時(shí)分頻率j相對應(yīng)的比特?cái)?shù)。
第1～j個(gè)輸出緩存器部分54順序接收來自第二多路分配器52的k個(gè)像素信號中的每個(gè)并保持該信號。然后，響應(yīng)來自定時(shí)控制器的開關(guān)控制信號SWS，第1～j個(gè)輸出緩存器部分54將所保持的k個(gè)像素信號中的每一個(gè)同時(shí)提供給相應(yīng)的數(shù)據(jù)線DL1～DL1k，…，DLj1～DLjn。第1～j個(gè)輸出緩存器部分54的每個(gè)由k個(gè)輸出緩存器組成，它們與相應(yīng)的數(shù)據(jù)線DL11～DL1k，…，DLj1～DLjn以一對一的關(guān)系相連接。如圖5所示，k個(gè)輸出緩存器中的每一個(gè)包括電容C，用于充電并保持輸入像素信號INPUT；開關(guān)裝置56，能夠響應(yīng)來自定時(shí)控制器的開關(guān)控制信號SWS而輸出電容C所保持的像素信號；電壓跟隨器58，與開關(guān)裝置56相連，用以緩存該像素信號，從而將其作為輸出像素信號OUTPUT來輸出。
如圖6所示，DAC IC 30安裝在數(shù)據(jù)PCB 68中，而輸出緩存IC 50單獨(dú)安裝在TCP 66中。數(shù)據(jù)PCB 68將來自定時(shí)控制器(未示出)的各種控制信號以及數(shù)據(jù)信號發(fā)送給DAC IC 30，并通過TCP 66將來自DAC IC 30的像素信號發(fā)送給輸出緩存IC 50。TCP 66與安裝在液晶顯示板62上部的數(shù)據(jù)墊片以及安裝在PCB 68上的輸出墊片分別電連通。
如上所述，構(gòu)造簡單、只具有單一緩存功能的輸出緩存IC 50安裝在TCP66中，使得當(dāng)TCP 66被損壞時(shí)，只有輸出緩存IC 50會被損壞。其結(jié)果是在先有技術(shù)中由于TCP 66被損壞導(dǎo)致昂貴的數(shù)據(jù)驅(qū)動IC無法使用而產(chǎn)生的巨大成本損失被顯著降低。此外，DAC IC 30是根據(jù)時(shí)分原理驅(qū)動的，用以向至少兩個(gè)輸出緩存IC 50順序地提供像素信號。因此，與先有技術(shù)裝置相比較，DAC IC 30的數(shù)量至少減少1/2，因而使降低制造成本成為可能。
特別地，由于DAC IC 30的DAC 40將n個(gè)像素信號時(shí)分成j個(gè)信號、并k個(gè)接k個(gè)地提供使用，每個(gè)輸出緩存IC 50的輸入引腳數(shù)量可以減少到k＜n，該值是與n條數(shù)據(jù)線DL1I～DL1k，…，DLj1～DLjn相連接的輸出引腳的數(shù)量。因而，安裝在輸出緩存IC 50的TCP 66的輸入引腳數(shù)量也相應(yīng)減少，從而易于確保與TCP 66的輸入引腳相連接的數(shù)據(jù)PCB 68之輸出墊片的間距。換句話說，在當(dāng)前數(shù)據(jù)驅(qū)動裝置經(jīng)數(shù)據(jù)PCB68和TCP66將來自DAC IC 30的像素信號發(fā)送給輸出緩存IC 50時(shí)，與發(fā)送數(shù)字像素?cái)?shù)據(jù)的傳統(tǒng)型數(shù)據(jù)PCB相比，數(shù)據(jù)PCB 68需要相對更大量的信號發(fā)送線和輸出墊片。其結(jié)果是盡管在先有技術(shù)裝置中難以確保數(shù)據(jù)PCB 68之輸出墊片的間距，但本數(shù)據(jù)驅(qū)動裝置按照時(shí)分原理來驅(qū)動像素信號以減少輸出墊片數(shù)量，從而更易于對輸出墊片的間距提供保證。
圖7是一張方框圖，示出了根據(jù)本發(fā)明另一實(shí)施例之液晶顯示器所用的數(shù)據(jù)驅(qū)動裝置。
圖7中所示的數(shù)據(jù)驅(qū)動裝置具有與圖3所示相同的元件，只有一點(diǎn)除外，就是還包含有第二和第三多路復(fù)用器90，用于對圖3中所示的多路復(fù)用器46的n個(gè)像素信號提供時(shí)分功能。在這里，至少有兩個(gè)輸出緩存IC 92與一個(gè)DAC IC 70共接。
參照圖7所示，根據(jù)時(shí)分原理，將供給2n條數(shù)據(jù)線DL11～DL1n以及DL21～DL2n的2n個(gè)像素?cái)?shù)據(jù)n個(gè)接n個(gè)地分開，輸入給DAC IC 70。DAC IC70將n個(gè)輸入像素?cái)?shù)據(jù)轉(zhuǎn)換成模擬像素信號。此外，DAC IC 70再將n個(gè)已轉(zhuǎn)換成模擬信號的像素信號k個(gè)接k個(gè)(其中k＜n)地分開，有選擇地將它們提供給第一和第二輸出緩存IC 92。由于DAC IC 70要將2n個(gè)像素?cái)?shù)據(jù)n個(gè)接n個(gè)地分開以提供數(shù)-模轉(zhuǎn)換功能，這樣就要求驅(qū)動信號的頻率達(dá)到傳統(tǒng)型驅(qū)動信號頻率的兩倍。
為此，DAC IC 70包括一移位寄存器部分76，用于提供順序的取樣信號；一鎖存器部分78，響應(yīng)取樣信號而順序地鎖存像素?cái)?shù)據(jù)VD、并同時(shí)輸出該像素?cái)?shù)據(jù)VD；數(shù)-模轉(zhuǎn)換器(DAC)80，將來自鎖存器部分78的像素?cái)?shù)據(jù)VD轉(zhuǎn)換成像素信號；第一多路分配器(DEMUX)88，將來自DAC 80的像素信號順序地提供給第二和第三多路復(fù)用器90；第二和第三多路復(fù)用器90，按照時(shí)分原理將來自第一多路復(fù)用器88的像素信號分開，并向第一和第二輸出緩存IC 92提供信號。此外，DAC IC 70包括信號控制器72，用于在來自定時(shí)控制器(未示出)的各種控制信號與像素?cái)?shù)據(jù)VD之間形成接口；伽馬電壓部分74，提供DAC 40中所需的正、負(fù)伽馬電壓。
信號控制器72對來自定時(shí)控制器的各種控制信號，例如SSP，SSC，SOE，REV，POL以及像素?cái)?shù)據(jù)VD加以控制，并將它們輸出給相應(yīng)的元件。在此情況下，定時(shí)控制器使各種控制信號以及像素?cái)?shù)據(jù)VD的頻率能夠達(dá)到兩倍于先有技術(shù)裝置的頻率。特別地，定時(shí)控制器將對應(yīng)于2n條數(shù)據(jù)線DL11～DL1n及DL21～DL2n的2n個(gè)像素?cái)?shù)據(jù)VD分成兩個(gè)區(qū)域，從而n個(gè)接n個(gè)地順序提供這些信號。
伽馬電壓部分74將來自伽馬參考電壓發(fā)生器(未示出)的多個(gè)伽馬參考電壓再細(xì)分成適于每個(gè)灰度等級的伽馬參考電壓并輸出。
包含在移位寄存器部分76中的移位寄存器，響應(yīng)電源取樣時(shí)鐘信號SSC對來自信號控制器72的電源啟動脈沖SSP順序地移位，從而將電源啟動脈沖SSP作為取樣信號輸出。在此情況下，響應(yīng)電源啟動脈沖SSP和電源取樣時(shí)鐘信號SSC，這兩者的頻率都被加倍，移位寄存器部分76以兩倍于先有技術(shù)裝置的速度輸出取樣信號。
響應(yīng)來自移位寄存器部分76的取樣信號，包含在鎖存器部分78中的n個(gè)鎖存器對來自信號控制器72的像素?cái)?shù)據(jù)VD進(jìn)行順序取樣并鎖存。隨后，n個(gè)鎖存器響應(yīng)來自信號控制器72的電源輸出使能信號SOE而同時(shí)輸出已鎖存的像素?cái)?shù)據(jù)VD。在此情況下，鎖存器再存入像素?cái)?shù)據(jù)VD，該像素?cái)?shù)據(jù)VD被調(diào)制成具有降低的轉(zhuǎn)換比特?cái)?shù)，從而與數(shù)據(jù)反轉(zhuǎn)選擇信號REV相對應(yīng)，然后再輸出該像素?cái)?shù)據(jù)VD。這是因?yàn)樗峁┑南袼財(cái)?shù)據(jù)VD具有超出參考值之上的轉(zhuǎn)換比特?cái)?shù)，于是對其進(jìn)行調(diào)制以達(dá)到降低的轉(zhuǎn)換比特?cái)?shù)，為的是使來自定時(shí)控制器的數(shù)據(jù)轉(zhuǎn)換所受到的電磁干擾(EMI)降到最低。
在此，提供給移位寄存器部分76和鎖存器部分78的電源取樣時(shí)鐘信號SSC和電源輸出使能信號SOE，它們的頻率是提供給如圖2所示傳統(tǒng)型移位寄存器部分14及鎖存器部分16的“SSC”及“SOE”之頻率的兩倍，正如圖4A和4B中“NSSC”和“NSOE”分別所示。
DAC 80將來自鎖存器部分78的n個(gè)像素?cái)?shù)據(jù)同時(shí)轉(zhuǎn)換成正、負(fù)像素信號、并輸出這些信號。為此，DAC 80包括一正(P)解碼部分82和一負(fù)(N)解碼部分84，它們每個(gè)都與鎖存器部分78共接；以及一多路復(fù)用器(MUX)86，用于選擇輸出正、負(fù)解碼部分82和84的信號。
包含在正解碼部分82中的n個(gè)正解碼器，借助來自伽馬電壓部分74的正伽馬電壓，將n個(gè)從鎖存器部分78同時(shí)輸入的像素?cái)?shù)據(jù)轉(zhuǎn)換成正像素信號。包含在負(fù)解碼部分84中的n個(gè)負(fù)解碼器，借助來自伽馬電壓部分74的負(fù)伽馬電壓，將n個(gè)從鎖存器部分78同時(shí)輸入的像素?cái)?shù)據(jù)轉(zhuǎn)換成負(fù)像素信號。響應(yīng)來自信號控制器72的極性控制信號POL，第一多路復(fù)用器86選擇來自正解碼部分82的正像素信號、或選擇來自負(fù)解碼部分84的負(fù)像素信號，從而n個(gè)接n個(gè)地輸出這些信號。如上所述，為了處理2n個(gè)像素?cái)?shù)據(jù)，DAC 80以兩倍于傳統(tǒng)DAC 18的速度將每n個(gè)像素?cái)?shù)據(jù)轉(zhuǎn)換成像素信號。
如圖8所示，響應(yīng)從信號控制器72所輸入的第一選擇控制信號SEL1，第一多路分配器88將來自第一多路復(fù)用器86的n個(gè)像素信號有選擇地輸出給第二和第三多路復(fù)用器90。第一選擇控制信號SEL1在提供給鎖存器部分78的電源輸出使能信號SOE的每一周期反轉(zhuǎn)一個(gè)邏輯值，從而使n個(gè)像素信號中的每一個(gè)能夠有選擇地輸出給兩個(gè)第二多路復(fù)用器90。
響應(yīng)來自信號控制器72的第二選擇控制信號SEL2，第二和第三多路復(fù)用器90中的每一個(gè)將來自第一多路分配器88、n個(gè)接n個(gè)地提供的像素信號k個(gè)接k個(gè)地分開并輸出這些像素信號。在此情況下，第二選擇控制信號SEL2的比特?cái)?shù)是由n個(gè)像素信號的時(shí)分頻率j來限定的。例如，假設(shè)n個(gè)像素信號在輸出的同時(shí)被分成8份(j＝8)，則第二選擇控制信號SEL2可能由3個(gè)比特構(gòu)成。
第一和第二輸出緩存IC 92中的每一個(gè)對于k個(gè)接k個(gè)地從DAC IC 70輸入的像素信號進(jìn)行取樣并保持，并將這些像素信號同時(shí)輸出給n條數(shù)據(jù)線DL11～DL1k，…，DLj1～DLjk。為此，第一和第二輸出緩存IC 92中的每一個(gè)均具有第二多路分配器94和第1～j個(gè)輸出緩存器部分96。
響應(yīng)來自定時(shí)控制器(未示出)的第三選擇控制信號SEL3，第二多路分配器94將k個(gè)接k個(gè)地從第二和第三多路復(fù)用器90輸入的像素信號順序地提供給第1～j輸出緩存器部分96。在此情況下，與第一和第二選擇控制信號SEL1和SEL2相同，第三選擇控制信號SEL3也具有與n個(gè)像素信號的時(shí)分頻率j相對應(yīng)的比特?cái)?shù)。
第1～j個(gè)輸出緩存器部分96順序接收來自第二多路分配器94的k個(gè)像素信號中的每一個(gè)并保持該像素信號。然后，響應(yīng)來自定時(shí)控制器的開關(guān)控制信號SWS，第1～j個(gè)輸出緩存器部分96將所保持的k個(gè)像素信號中的每一個(gè)同時(shí)提供給相應(yīng)的數(shù)據(jù)線DL11～DL1k，…，DLj1～DLjn。第1～j個(gè)輸出緩存器部分96的每一個(gè)由k個(gè)輸出緩存器組成，它們與相應(yīng)的數(shù)據(jù)線DL11～DL1k，…，DLj1～DLjn以一對一的關(guān)系相連接。如圖5所示，k個(gè)輸出緩存器中的每一個(gè)具有電容C，用于充電并保持輸入像素信號INPUT。開關(guān)裝置56能夠響應(yīng)來自定時(shí)控制器的開關(guān)控制信號SWS而輸出電容C所保持的像素信號。電壓跟隨器58與開關(guān)裝置56相連，用以緩存該像素信號，從而將其做為輸出像素信號OUTPUT來輸出。
如圖6所示，DAC IC 70安裝在數(shù)據(jù)PCB 68中，而輸出緩存IC 92單獨(dú)安裝在TCP 66中。數(shù)據(jù)PCB 68將來自定時(shí)控制器(未示出)的各種控制信號以及數(shù)據(jù)信號發(fā)送給DAC IC 70，并通過TCP 66將來自DAC IC 70的像素信號發(fā)送給輸出緩存IC 92。TCP 66與安裝在液晶顯示板62上部的數(shù)據(jù)墊片以及安裝在PCB 68上的輸出墊片分別電連通。
如上所述，構(gòu)造簡單、只具有單一緩存功能的輸出緩存IC 92固定在TCP66中，使得當(dāng)TCP 66被損壞時(shí)，只有輸出緩存IC 92會被損壞。其結(jié)果是在先有技術(shù)中由于TCP 66被損壞導(dǎo)致昂貴的數(shù)據(jù)驅(qū)動IC無法使用而產(chǎn)生的巨大成本損大被顯著降低。此外，DAC IC 70是根據(jù)時(shí)分原理驅(qū)動的，用以向至少兩個(gè)輸出緩存IC 50順序地提供像素信號。因此，與先有技術(shù)裝置相比較，DAC IC 70的數(shù)量至少減少1/2，從而有可能降低制造成本。
特別地，由于DAC IC 70將n個(gè)像素信號時(shí)分成j個(gè)信號，并將k個(gè)接k個(gè)地提供使用，每個(gè)輸出緩存IC 92的輸入引腳數(shù)量可以減少到k＜n，該值是與n條數(shù)據(jù)線DL11～DL1k，…，DLj1～DLjn相連接的輸出引腳的數(shù)量。于是，安裝在輸出緩存IC 92的TCP 66的輸入引腳數(shù)量也相應(yīng)減少，從而易于保證與TCP 66的輸入引腳相連接的數(shù)據(jù)PCB 68之輸出墊片的間距。換句話說，由于當(dāng)前的數(shù)據(jù)驅(qū)動裝置經(jīng)數(shù)據(jù)PCB 68和TCP 66將來自DAC IC 70的像素信號發(fā)送給輸出緩存IC 92，與發(fā)送數(shù)字像素?cái)?shù)據(jù)的傳統(tǒng)型數(shù)據(jù)PCB相比，當(dāng)前的數(shù)據(jù)PCB 68需要相對更大量的信號發(fā)送線和輸出墊片。其結(jié)果是盡管在先有技術(shù)裝置中難以保證數(shù)據(jù)PCB 68之輸出墊片的間距，但當(dāng)前的數(shù)據(jù)驅(qū)動裝置根據(jù)時(shí)分原理來驅(qū)動像素信號以減少輸出墊片數(shù)量，從而更易于對輸出墊片的間距提供保證。
如上所述，根據(jù)本發(fā)明，DAC裝置和輸出緩存裝置被集成在獨(dú)立的芯片中，因此只把構(gòu)造簡單的輸出緩存IC固定在TCP中，TCP具有較高的的斷裂或短路的可能性。因此，對于先有技術(shù)裝置中由于TCP損壞致使昂貴的數(shù)據(jù)驅(qū)動IC不能使用所造成的損失，有可能被顯著降低。
另外，根據(jù)本發(fā)明，DAC IC是根據(jù)時(shí)分原理并借助具有較高頻率的驅(qū)動信號來驅(qū)動的，于是將一個(gè)信號DAC IC與至少兩個(gè)輸出緩存IC共接，使得有可能減少DAC IC的數(shù)量并因而降低制造成本。
此外，根據(jù)本發(fā)明，DAC IC對轉(zhuǎn)換成模擬信號的像素信號進(jìn)行時(shí)分以提供這些像素信號，從而減少每個(gè)輸出緩存IC的輸入引腳的數(shù)量。因此，安裝在輸出緩存IC的TCP的輸入引腳數(shù)量亦減少，使得與TCP輸入引腳相連接的數(shù)據(jù)PCB之輸出墊片的間距易于得到保證。
顯而易見，只要不背離本發(fā)明的實(shí)質(zhì)和范圍，本領(lǐng)域的技術(shù)人員可以對本發(fā)明之液晶顯示器的數(shù)據(jù)驅(qū)動裝置和方法進(jìn)行各種改型和變更。因此，本發(fā)明意欲涵蓋所有屬于所附權(quán)利要求及其等效條件范圍之內(nèi)、對本發(fā)明所做的各種改型和變更。
權(quán)利要求
1.一種用于液晶顯示器的數(shù)據(jù)驅(qū)動裝置，包括數(shù)-模轉(zhuǎn)換器部分，用于將輸入的像素?cái)?shù)據(jù)轉(zhuǎn)換成多個(gè)像素信號，并對所轉(zhuǎn)換的像素信號進(jìn)行時(shí)分處理以輸出這些時(shí)分像素信號，其中所轉(zhuǎn)換的像素信號的數(shù)量大于時(shí)分像素信號的數(shù)量；至少兩個(gè)輸出緩存器部分，用于順序地接收來自數(shù)-模轉(zhuǎn)換器部分的像素信號、保持時(shí)分像素信號、然后將這些時(shí)分像素信號緩存并輸出給多條數(shù)據(jù)線，多個(gè)輸出緩存器部分中的至少兩個(gè)與數(shù)-模轉(zhuǎn)換器部分共接；以及定時(shí)控制器，用于控制數(shù)-模轉(zhuǎn)換器部分和輸出緩存器部分，并且將提供給數(shù)-模轉(zhuǎn)換器部分的像素?cái)?shù)據(jù)時(shí)分成至少兩個(gè)區(qū)域，從而將時(shí)分像素?cái)?shù)據(jù)順序地提供給各數(shù)據(jù)線。
2.如權(quán)利要求1所述的數(shù)據(jù)驅(qū)動裝置，其中數(shù)-模轉(zhuǎn)換器部分安裝在與定時(shí)控制器相連的印刷電路板上，輸出緩存器部分安裝在帶狀載體封裝上，該帶狀載體封裝電連接在印刷電路板和布置有數(shù)據(jù)線的液晶顯示板之間。
3.如權(quán)利要求1所述的數(shù)據(jù)驅(qū)動裝置，其中數(shù)-模轉(zhuǎn)換器部分包含移位寄存器，用于在定時(shí)控制器的控制下順序地輸出取樣信號；鎖存器，用于隨定時(shí)控制器和取樣信號的控制，順序地鎖存從定時(shí)控制器輸入的像素?cái)?shù)據(jù)，同時(shí)輸出這些鎖存的像素?cái)?shù)據(jù)；數(shù)-模轉(zhuǎn)換器，用于借助輸入伽馬電壓將像素?cái)?shù)據(jù)轉(zhuǎn)換成正、負(fù)像素信號，以響應(yīng)來自定時(shí)控制器的極性控制信號而輸出這些像素信號，并且用于響應(yīng)來自定時(shí)控制器的第一選擇控制信號，時(shí)分這些像素信號并輸出這些像素信號；以及多路分配器，用于響應(yīng)來自定時(shí)控制器的第二選擇控制信號，有選擇地將來自數(shù)-模轉(zhuǎn)換器的像素信號輸出給至少兩個(gè)輸出緩存器部分。
4.如權(quán)利要求1所述的數(shù)據(jù)驅(qū)動裝置，其中數(shù)-模轉(zhuǎn)換器部分包括信號控制器，用于在來自定時(shí)控制器的控制信號和像素?cái)?shù)據(jù)之間形成接口，以向移位寄存器、鎖存器、數(shù)-模轉(zhuǎn)換器、以及多路分配器提供控制信號；以及伽馬電壓發(fā)生器，用于對輸入伽馬參考電壓再細(xì)分以生成伽馬電壓。
5.如權(quán)利要求3所述的數(shù)據(jù)驅(qū)動裝置，其中數(shù)-模轉(zhuǎn)換器包括正解碼器，用于借助伽馬電壓將像素?cái)?shù)據(jù)轉(zhuǎn)換成正像素信號；負(fù)解碼器，用于借助伽馬電壓將像素?cái)?shù)據(jù)轉(zhuǎn)換成負(fù)像素信號；以及多路復(fù)用器，與正、負(fù)解碼器共接，用以響應(yīng)極性控制信號和第一選擇控制信號而順序地向多路分配器輸出每一像素信號。
6.如權(quán)利要求3所述的數(shù)據(jù)驅(qū)動裝置，其中第一和第二選擇控制信號的比特?cái)?shù)與像素信號被時(shí)分后的頻率相對應(yīng)。
7.如權(quán)利要求1所述的數(shù)據(jù)驅(qū)動裝置，其中數(shù)-模轉(zhuǎn)換器部分包括移位寄存器，用于在定時(shí)控制器的控制下順序地輸出取樣信號；鎖存器，用于隨定時(shí)控制器和取樣信號的控制，順序地鎖存從定時(shí)控制器輸入的像素?cái)?shù)據(jù)，同時(shí)輸出這些鎖存的像素?cái)?shù)據(jù)；數(shù)-模轉(zhuǎn)換器，用于借助輸入伽馬電壓將n個(gè)像素?cái)?shù)據(jù)轉(zhuǎn)換成正、負(fù)像素信號，響應(yīng)來自定時(shí)控制器的極性控制信號有選擇地輸出這些像素信號；多路分配器，用于響應(yīng)來自定時(shí)控制器的第一選擇控制信號，有選擇地將像素信號輸出給至少兩個(gè)輸出端子；以及至少兩個(gè)多路復(fù)用器，與至少兩個(gè)輸出端子相連，用于響應(yīng)來自定時(shí)控制器的第二選擇控制信號，對像素信號進(jìn)行時(shí)分并輸出。
8.如權(quán)利要求7所述的數(shù)據(jù)驅(qū)動裝置，其中數(shù)-模轉(zhuǎn)換器部分包括信號控制器，用于在來自定時(shí)控制器的控制信號和像素?cái)?shù)據(jù)之間形成接口，以向移位寄存器、鎖存器、數(shù)-模轉(zhuǎn)換器、以及多路分配器提供控制信號；以及伽馬電壓發(fā)生器，用于對輸入伽馬參考電壓再細(xì)分以生成伽馬電壓。
9.如權(quán)利要求3所述的數(shù)據(jù)驅(qū)動裝置，其中第一選擇控制信號在控制鎖存器的輸出的輸出使能信號的每一周期有一個(gè)反轉(zhuǎn)的邏輯狀態(tài)，第二選擇控制信號的比特?cái)?shù)與像素信號時(shí)分后的頻率相對應(yīng)。
10.如權(quán)利要求1所述的數(shù)據(jù)驅(qū)動裝置，其中每個(gè)輸出緩存器部分包括多個(gè)輸出緩存器，與多條數(shù)據(jù)線中的每一條相連接，用以提供像素信號的保持和緩存功能；以及多路分配器，用于響應(yīng)來自定時(shí)控制器的選擇控制信號，順序地將數(shù)-模轉(zhuǎn)換部分輸出的像素信號提供給輸出緩存器。
11.如權(quán)利要求10所述的數(shù)據(jù)驅(qū)動裝置，其中輸出緩存器是由與多條數(shù)據(jù)線相連的多個(gè)輸出緩存電路所組成的，每個(gè)輸出緩存器包括保持器，用于接收并保持像素信號；開關(guān)，用于響應(yīng)來自定時(shí)控制器的控制信號而輸出所保持的像素信號；以及電壓跟隨器，與開關(guān)裝置相連接，用于提供信號緩存功能。
12.如權(quán)利要求10所述的數(shù)據(jù)驅(qū)動裝置，其中選擇控制信號的比特?cái)?shù)與像素信號時(shí)分后的頻率相對應(yīng)。
13.如權(quán)利要求1所述的數(shù)據(jù)驅(qū)動裝置，其中由定時(shí)控制器提供給數(shù)-模轉(zhuǎn)換器部分的控制信號以及像素?cái)?shù)據(jù)的頻率至少提高至兩倍。
14.如權(quán)利要求2所述的數(shù)據(jù)驅(qū)動裝置，其中安裝在多個(gè)輸出緩存器部分的帶狀載體封裝具有多條輸入引腳和多條輸出引腳。
15.一種驅(qū)動數(shù)據(jù)驅(qū)動裝置的方法，用于驅(qū)動液晶顯示板上分布的多條數(shù)據(jù)線，其中該驅(qū)動裝置包括與多條數(shù)據(jù)線中每一條相連接的多個(gè)輸出緩存器部分；以及數(shù)-模轉(zhuǎn)換器部分，與多個(gè)輸出緩存器部分中至少兩個(gè)的輸入端共接，該方法包括將提供給數(shù)-模轉(zhuǎn)換器部分的像素?cái)?shù)據(jù)時(shí)分成至少兩個(gè)區(qū)域，用以提供時(shí)分像素?cái)?shù)據(jù)；令數(shù)-模轉(zhuǎn)換器部分將每個(gè)像素?cái)?shù)據(jù)轉(zhuǎn)換成模擬像素信號，并對所轉(zhuǎn)換的像素進(jìn)行時(shí)分；以及令至少兩個(gè)輸出緩存器部分順序地接收并保持每一像素信號，并對該像素信號進(jìn)行緩存，從而將該像素信號提供給多條數(shù)據(jù)線。
16.如權(quán)利要求15所述的方法，其中令數(shù)-模轉(zhuǎn)換器部分將像素?cái)?shù)據(jù)轉(zhuǎn)換成像素信號，包括借助伽馬電壓將像素?cái)?shù)據(jù)轉(zhuǎn)換成正、負(fù)像素信號，并響應(yīng)來自外部的極性控制信號和第一選擇控制信號，順序地提供每一像素信號；以及響應(yīng)來自外部的第二選擇控制信號，有選擇地將每一像素信號提供給至少兩個(gè)輸出緩存器部分。
17.如權(quán)利要求15所述的方法，其中令數(shù)-模轉(zhuǎn)換器部分將像素?cái)?shù)據(jù)轉(zhuǎn)換成像素信號，包括借助伽馬電壓將像素?cái)?shù)據(jù)轉(zhuǎn)換成正、負(fù)像素信號，并響應(yīng)來自外部的極性控制信號，順序地提供像素信號；以及響應(yīng)來自外部的選擇控制信號，將像素信號進(jìn)行時(shí)分并提供這些像素信號。
18.如權(quán)利要求15所述的方法，其中像素?cái)?shù)據(jù)的取樣速度以及像素?cái)?shù)據(jù)轉(zhuǎn)換成像素信號的速度至少提高至兩倍。
全文摘要
一種用于液晶顯示器的數(shù)據(jù)驅(qū)動裝置，包括數(shù)－模轉(zhuǎn)換器部分，用于將輸入的像素?cái)?shù)據(jù)轉(zhuǎn)換成多個(gè)像素信號，并對所轉(zhuǎn)換的像素信號進(jìn)行時(shí)分處理以輸出這些時(shí)分像素信號，其中所轉(zhuǎn)換的像素信號的數(shù)量大于時(shí)分像素信號的數(shù)量；至少兩個(gè)輸出緩存器部分，用于順序接收來自數(shù)－模轉(zhuǎn)換器部分的像素信號、保持時(shí)分像素信號、然后將這些時(shí)分像素信號緩存并輸出給多條數(shù)據(jù)線，多個(gè)輸出緩存器部分中的至少兩個(gè)與數(shù)－模轉(zhuǎn)換器部分共接；定時(shí)控制器，用于控制數(shù)－模轉(zhuǎn)換器部分和輸出緩存器部分，并且將提供給數(shù)－模轉(zhuǎn)換器部分的像素?cái)?shù)據(jù)時(shí)分成至少兩個(gè)區(qū)域，從而將時(shí)分像素?cái)?shù)據(jù)順序地提供給各數(shù)據(jù)線。
文檔編號H03M1/66GK1412737SQ0212285
公開日2003年4月23日 申請日期2002年6月4日 優(yōu)先權(quán)日2001年10月13日
發(fā)明者李錫雨, 崔秀敬 申請人:Lg.菲利浦Lcd株式會社