專利名稱：中心相位判定電路及其中心相位判定方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種檢測和校正數(shù)據(jù)信號波形的紊亂，特別是判定適當(dāng)?shù)闹行南辔?、并處理?shù)據(jù)信號的中心相位判定電路及其中心相位判定方法。
該電路包括第1觸發(fā)器81、第2觸發(fā)器82和1/3分頻電路83。
在圖5的分頻電路的時序波形中，分別用①、②、③表示三種時鐘信號。
在現(xiàn)有的技術(shù)中，存在如以下所述的缺點。
如圖6的例所示，在現(xiàn)有的技術(shù)中，相對于時鐘信號在數(shù)據(jù)信號中產(chǎn)生抖動成分(波形的紊亂)的狀態(tài)下，會產(chǎn)生不確定區(qū)域的相位并有數(shù)據(jù)信號的誤讀或誤處理的危險。
如圖6所示，在第1觸發(fā)器81的輸出信號序列中，存在幾個相位不確定的區(qū)域，分頻電路82的分頻時鐘信號為相位①和③時，第2觸發(fā)器82的輸出成為不確定的相位。
本發(fā)明2的中心相位判定電路，其特征在于，所述串并行轉(zhuǎn)換電路，在每一個所述數(shù)據(jù)信號的n倍周期內(nèi)，分別由(n+1)個輸出接口，輸出將所述數(shù)據(jù)信號的各個周期的比特進(jìn)行串并行轉(zhuǎn)換后的并行數(shù)據(jù)；所述相位比較電路，在所述輸出接口中，所述數(shù)據(jù)信號的第i個(i＝1～n)周期所分配的輸出接口輸出的所述并行數(shù)據(jù)的相位，分別與所述數(shù)據(jù)信號的第i+1個周期所分配的輸出接口輸出的所述并行數(shù)據(jù)的相位進(jìn)行比較，檢測相位不一致。
本發(fā)明3的中心相位判定電路，其特征在于，包括判定由所述計數(shù)器所計數(shù)的相位不一致的產(chǎn)生次數(shù)，為最大值的所述輸出接口的最大判定電路；根據(jù)事先設(shè)定的、所述相位不一致的產(chǎn)生次數(shù)為最大值的輸出接口的組合，與把所輸出的并行數(shù)據(jù)的相位判定為所述中心相位的輸出接口之間的對應(yīng)關(guān)系，判定所述中心相位的電路。
本發(fā)明4的校正電路，校正輸入n(n為大于2的整數(shù))相位串行數(shù)據(jù)的數(shù)據(jù)信號的相位紊亂，其特征在于，包括通過多個輸出接口，輸出將所述數(shù)據(jù)信號串并行轉(zhuǎn)換為n倍周期的并行數(shù)據(jù)的串并行轉(zhuǎn)換電路；對分別由所述輸出接口所輸出的并行數(shù)據(jù)的相位進(jìn)行比較，檢測相位不一致的相位比較電路；通過所述相位比較電路，對在每一個所述輸出接口的相位不一致的檢測次數(shù)進(jìn)行計數(shù)的計數(shù)器；以及根據(jù)所述所計數(shù)的相位不一致的產(chǎn)生次數(shù)，判定所述中心相位，并且根據(jù)所判定的所述中心相位，把所述串并行轉(zhuǎn)換的所述數(shù)據(jù)信號，轉(zhuǎn)換為正確周期的串行數(shù)據(jù)并輸出的電路。
本發(fā)明5的校正電路，其特征在于，所述串并行轉(zhuǎn)換電路，在每一IN020354個所述數(shù)據(jù)信號的n倍周期內(nèi)，分別由(n+1)個輸出接口，輸出將所述數(shù)據(jù)信號的各個周期的比特進(jìn)行串并行轉(zhuǎn)換后的并行數(shù)據(jù)；所述相位比較電路，在所述輸出接口中，所述數(shù)據(jù)信號的第i個(i＝1～n)周期所分配的輸出接口輸出的所述并行數(shù)據(jù)的相位，分別與所述數(shù)據(jù)信號的第i+1個周期所分配的輸出接口輸出的所述并行數(shù)據(jù)的相位進(jìn)行比較，檢測相位不一致。
本發(fā)明根據(jù)6的相位校正電路，其特征在于，包括判定由所述計數(shù)器所計數(shù)的相位不一致的產(chǎn)生次數(shù)，為最大值的所述輸出接口的最大判定電路；根據(jù)事先設(shè)定的、所述相位不一致的產(chǎn)生次數(shù)為最大值的輸出接口的組合，與把所輸出的并行數(shù)據(jù)的相位判定為所述中心相位的輸出接口之間的對應(yīng)關(guān)系，判定所述中心相位的電路。
本發(fā)明權(quán)力要求8的中心相位判定方法，判定輸入n(n為大于2的整數(shù))相位串行數(shù)據(jù)的數(shù)據(jù)信號的中心相位，其特征在于，包括通過多個輸出接口，輸出將所述數(shù)據(jù)信號串并行轉(zhuǎn)換為n倍周期的并行數(shù)據(jù)的串并行轉(zhuǎn)換步驟；對分別由所述輸出接口所輸出的并行數(shù)據(jù)的相位進(jìn)行比較，檢測相位不一致的相位比較步驟；對在每一個所述輸出接口的相位不一致的檢測次數(shù)進(jìn)行計數(shù)的計數(shù)器；以及根據(jù)所述所計數(shù)的相位不一致的產(chǎn)生次數(shù)，判定所述中心相位的步驟。
本發(fā)明9所述的中心相位判定方法，其特征在于，在所述串并行轉(zhuǎn)換步驟中，在每一個所述數(shù)據(jù)信號的n倍周期內(nèi)，分別由(n+1)個輸出接口，輸出將所述數(shù)據(jù)信號的各個周期的比特進(jìn)行串并行轉(zhuǎn)換后的并行數(shù)據(jù)；在所述相位比較步驟中，在所述輸出接口中，所述數(shù)據(jù)信號的第i個(i=1～n)周期所分配的輸出接口輸出的所述并行數(shù)據(jù)的相位，分別與所述數(shù)據(jù)信號的第i+1個周期所分配的輸出接口輸出的所述并行數(shù)據(jù)的相位進(jìn)行比較，檢測相位不一致。
本發(fā)明10的中心相位判定方法，其特征在于，包括判定由所述計數(shù)器所計數(shù)的相位不一致的產(chǎn)生次數(shù)，為最大值的所述輸出接口的最大判定步驟；根據(jù)事先設(shè)定的、所述相位不一致的產(chǎn)生次數(shù)為最大值的輸出接口的組合，與把所輸出的并行數(shù)據(jù)的相位判定為所述中心相位的輸出接口之間的對應(yīng)關(guān)系，判定所述中心相位的步驟。IN020354
圖2是表示判定本發(fā)明相位校正電路的3相位中心相位的實施例結(jié)構(gòu)的方框圖。
圖3是為了說明根據(jù)圖2實施例的相位校正電路動作的時序圖。
圖4是表示現(xiàn)有的電路結(jié)構(gòu)圖。
圖5是表示圖4中現(xiàn)有的電路處于正常動作時的時序圖。
圖6是表示圖4中現(xiàn)有的電路處于數(shù)據(jù)信號中產(chǎn)生波形的紊亂時的時序圖。
圖中符號說明100—相位校正電路；10—串并行轉(zhuǎn)換電路；20—分頻電路；30—相位比較電路；31—比較器；40—計數(shù)電路；41—計數(shù)器；50—最大判定電路；60—選擇電路；10a—1∶4串并行轉(zhuǎn)換電路；20a—1/3分頻電路；30a—相位比較電路；31a—比較器；40a—計數(shù)電路；41a—計數(shù)器；50a—最大判定電路；60a—3選1選擇電路；70—內(nèi)部邏輯處理電路；81、82—觸發(fā)器；83—1/3分頻電路。


圖1是表示本發(fā)明實施方案1的相位校正電路100結(jié)構(gòu)的方框圖。
本實施方案的相位校正電路100，接受n相位串行數(shù)據(jù)輸入，對所接受的數(shù)據(jù)信號的中心相位進(jìn)行判定。并且，當(dāng)數(shù)據(jù)信號中產(chǎn)生波形紊亂時，根據(jù)所判定的中心相位將其適當(dāng)?shù)匦Ｕ?，并輸出校正后的?shù)據(jù)信號。在此，“n”為大于2的整數(shù)，并不需要特別限定其值。
如圖1所示，本實施方案的相位校正電路100包括串并行轉(zhuǎn)換電路10、分頻電路20、相位比較電路30、比較器31、計數(shù)電路40、計數(shù)器41、最大判定電路50、以及選擇電路60。并且，具有n相位串行數(shù)據(jù)的數(shù)據(jù)信號輸入端子(IN_Data)、數(shù)據(jù)信號的時鐘輸入端子(IN_CLK)、以及為了接受中心相位的判定指令的相位判定檢測時間控制端子(IN_LD)，分別通過這些端子接受來自外部的數(shù)據(jù)、時鐘和指令I(lǐng)N020354等。
1∶n+1串并行轉(zhuǎn)換電路10包括輸入n相位串行數(shù)據(jù)的輸入接口ID、輸入時鐘信號IN_CLK的時鐘輸入接口ICLK、輸入時鐘信號IN_CLK的1/n分頻信號即控制信號的輸入接口IEN、以及并行輸出由串并行轉(zhuǎn)換所得到的n+1比特的n+1個輸出接口OD1-ODn+1。
在此，并行數(shù)據(jù)的周期是數(shù)據(jù)信號周期的n倍，輸出接口的個數(shù)是n+1個，即如圖3中的例所示，在輸出數(shù)據(jù)信號的最早周期比特的輸出接口，與輸出最后周期比特的輸出接口中，所輸出的并行數(shù)據(jù)是只相差一個周期(數(shù)據(jù)信號周期的n倍)的同一個信號。
由1/n分頻電路20的接口OCLK所輸出的分頻時鐘信號，共同地供給1∶n串并行轉(zhuǎn)換電路10的IEN接口，和計數(shù)器41的時鐘輸入接口CLK。
第i個(i＝1～n)比較器(comparator)31，具有輸入1∶n+1串并行轉(zhuǎn)換電路10的兩個相鄰的第i個和第i+1個輸出接口ODi和ODi+1的信號對的兩個輸入接口，對信號對進(jìn)行比較，并由輸出接口OD輸出比較結(jié)果。
計數(shù)電路40包括n個計數(shù)器41，各個計數(shù)器具有輸入所對應(yīng)的比較器31的比較結(jié)果的輸入接口EN、輸入把由1/n分頻電路20所輸出的分頻時鐘信號作為計數(shù)時鐘的接口CLK、輸入從相位判定檢測時間控制端子IN_LD所得到的控制信號的輸入接口LD、以及輸出計數(shù)值的接口OD。
當(dāng)輸入接口LD為非有效狀態(tài)時，則計數(shù)器41進(jìn)行計數(shù)動作，當(dāng)輸入接口LD為有效狀態(tài)時，則計數(shù)器停止。當(dāng)計數(shù)器41在進(jìn)行計數(shù)動作，而輸入接口EN的信號呈現(xiàn)相位不一致時，對時鐘輸入接口CLK的時鐘進(jìn)行計數(shù)。
具體地說，最大值判定電路50具有接受n個計數(shù)器41輸出信號的n個輸入接口、輸入來自端子IN_LD的控制信號的接口LD、以及輸出檢測結(jié)果的接口OD。當(dāng)接口LD為有效狀態(tài)(高電平)時，最大判定電路50從由輸入接口ID1-IDn所接受的計數(shù)值之中檢測出為最大值的計數(shù)器，并由接口OD輸出檢測結(jié)果。IN020354n選1選擇電路60，具有由1∶n+1串并行轉(zhuǎn)換電路10的第1輸出接口OD1，輸入第n輸出接口ODn所輸出信號的n個輸入接口ID1～I(xiàn)Dn、輸入最大判定電路50所輸出的檢測結(jié)果的接口SEL和輸出所選擇的信號的輸出接口Y，輸出接口與端子OUT_Da連接。
并且，n選1選擇電路60將所述串并行轉(zhuǎn)換的所述數(shù)據(jù)信號，根據(jù)所判定的所述中心相位，轉(zhuǎn)換成正確周期的串行數(shù)據(jù)，并由輸出端子OUT_Da輸出。
另外，選擇電路60根據(jù)相位判定檢測時間控制端子(IN_LD)的指令實行所述的中心相位的判定處理。
圖2是表示判定本發(fā)明相位校正電路的3相位中心相位的實施例結(jié)構(gòu)的方框圖。圖3是為了說明圖2實施例的相位校正電路動作的時序圖。并且，動作均以時鐘輸入的上升沿為基準(zhǔn)。
參照圖2、圖3，在本實施例中，為了進(jìn)行3相位的中心相位的判定，包括1∶4串并行轉(zhuǎn)換電路10a、1/3分頻電路20a、具有A～C的3個比較器31a(xor A、xor B、xor A)的相位比較電路30a、具有A～C的3個計數(shù)器41a(cnt A、cnt B、cnt C)的計數(shù)電路40a、最大判定電路50a、以及3選1選擇電路60a。
輸出接口(A～D)(spA spB、sp spD)分別由觸發(fā)器構(gòu)成，各個觸發(fā)器具有SMC(Scan Mode Control)接口、SIN(Scan In)接口、SCK(Scan CLK)接口、數(shù)據(jù)輸入接口D、以及數(shù)據(jù)輸出接口Q。在各個觸發(fā)器中，SMC接口輸入1/3分頻電路20a的分頻時鐘，SCK接口輸入來自端子IN_CLK的時鐘，SIN接口與數(shù)據(jù)輸出接口Q連接。當(dāng)SMC接口為低電平時，觸發(fā)器為掃描狀態(tài)，把供給到SIN端子的信號(數(shù)據(jù)輸出接口Q的輸出數(shù)據(jù)供給SIN)取樣后從輸出接口Q輸出，當(dāng)SMC接口為高電平時，為通常狀態(tài)，把供給到數(shù)據(jù)輸入端子D的信號取樣后從輸出接口Q輸出。因此，各個觸發(fā)器把供給到數(shù)據(jù)輸入端子D的信號以時鐘信號IN_CLK的3倍周期取樣輸出。
比較器31a(xor A)對從兩個輸出接口12(sp A、sp B)輸出的信號進(jìn)行比較，比較器31a(xor B)對從兩個輸出接口12(sp B、sp C)輸出的信號進(jìn)行比較，比較器31a(xor C)對從兩個輸出接口12(sp C、IN020354sp D)輸出的信號進(jìn)行比較。
在此，相位判定檢測時間控制端子(IN_LD)為“低電平”時，在各個相位比較器31a中，分別通過所對應(yīng)的各個計數(shù)電路41a，對所檢測出的不一致的次數(shù)進(jìn)行計數(shù)。
3選1選擇電路60a具有分別輸入從1∶4串并行轉(zhuǎn)換電路10a的輸出接口12(sp A、sp B、sp C)所輸出的信號的3個輸入接口D0、D1、D2，和輸入從最大判定電路50a輸出的判定結(jié)果的輸入接口S。
在圖3的例中，cnt A的計數(shù)器41a檢測出了最多的“10000”次的相位不一致。在此，cnt A的計數(shù)器41a是對從sp A和sp B的各個輸出接口31a輸出的并行數(shù)據(jù)的不一致的次數(shù)進(jìn)行計數(shù)的，因此，是把距離該sp A和sp B的相位最遠(yuǎn)的sp C的輸出接口31a輸出的并行數(shù)據(jù)的相位作為中心相位來判定的。
該判定處理，例如，當(dāng)cnt A的計數(shù)器41a為最大時，通過事先設(shè)定把(距離該sp A和sp B最遠(yuǎn)的)sp C的相位作為中心相位來判定的指令，使3選1選擇電路60a根據(jù)這一設(shè)定可以判定中心相位。并且在這種情況下，同樣地設(shè)定，當(dāng)cnt B為最大時把sp A的相位作為中心相位來判定的、當(dāng)cnt C為最大時把sp B的相位作為中心相位來判定的指令。
如上所述，根據(jù)本實施方案，相對于時鐘即使數(shù)據(jù)信號中產(chǎn)生抖動成分，通過時常以中心相位檢測數(shù)據(jù)信號，也可以消除數(shù)據(jù)誤傳送的產(chǎn)生。
另外，在圖1中所示的本發(fā)明實施方案中，表示了判定所輸入的數(shù)據(jù)信號的中心相位，根據(jù)所判定的中心相位輸出校正相位紊亂后的適當(dāng)?shù)臄?shù)據(jù)信號的相位校正電路100，同樣，將本發(fā)明的電路作為輸出所判定的中心相位的中心相位判定電路的實施方案也是可以。
在作為中心相位判定電路的實施方案中，也可以由包括根據(jù)最大判定電路50的判定判定中心相位(與圖1的選擇電路60同樣)并輸出的電路，替代圖1的選擇電路60。并且，由本實施方案的中心相位判定電路輸出的中心相位，可以輸入給進(jìn)行其它數(shù)據(jù)信號校正的電路、或進(jìn)行數(shù)據(jù)信號讀取的電路等，在這些電路的處理中使用。IN020354另外，在圖2的實施例中，是進(jìn)行3相位的中心相位判定，通過同樣的構(gòu)成，可以做成判定由任意n(n≥2)構(gòu)成的n相位的中心相位的電路。例如，使用4相位的時候，同樣地，可以做成4相位的中心相位判定電路或4相位的相位校正電路。
雖然通過列舉以上優(yōu)選實施方案及實施例，對本發(fā)明進(jìn)行了說明，但本發(fā)明并不局限于所述實施方案及實施例，在其技術(shù)思想的范圍內(nèi)，可以實施各種各樣的變形。
如上所述，根據(jù)本發(fā)明，相對于時鐘即使數(shù)據(jù)信號中產(chǎn)生抖動成分時，通過時常地用中心相位檢測數(shù)據(jù)信號，也可以消除數(shù)據(jù)的誤傳送的發(fā)生。
權(quán)利要求
1.一種中心相位判定電路，判定輸入n(n為大于2的整數(shù))相位串行數(shù)據(jù)的數(shù)據(jù)信號的中心相位，其特征在于，包括通過多個輸出接口，輸出將所述數(shù)據(jù)信號串并行轉(zhuǎn)換為n倍周期的并行數(shù)據(jù)的串并行轉(zhuǎn)換電路；對分別由所述輸出接口所輸出的并行數(shù)據(jù)的相位進(jìn)行比較，檢測相位不一致的相位比較電路；通過所述相位比較電路，對在每一個所述輸出接口的相位不一致的檢測次數(shù)進(jìn)行計數(shù)的計數(shù)器；以及根據(jù)所計數(shù)的相位不一致的產(chǎn)生次數(shù)，判定所述中心相位的電路。
2.根據(jù)權(quán)利要求1所述的中心相位判定電路，其特征在于，所述串并行轉(zhuǎn)換電路，在每一個所述數(shù)據(jù)信號的n倍周期內(nèi)，分別由(n+1)個輸出接口，輸出將所述數(shù)據(jù)信號的各個周期的比特進(jìn)行串并行轉(zhuǎn)換后的并行數(shù)據(jù)；所述相位比較電路，在所述輸出接口中，所述數(shù)據(jù)信號的第i個(i＝1～n)周期所分配的輸出接口輸出的所述并行數(shù)據(jù)的相位，分別與所述數(shù)據(jù)信號的第i+1個周期所分配的輸出接口輸出的所述并行數(shù)據(jù)的相位進(jìn)行比較，檢測相位不一致。
3.根據(jù)權(quán)利要求1所述的中心相位判定電路，其特征在于，包括判定由所述計數(shù)器所計數(shù)的相位不一致的產(chǎn)生次數(shù)，為最大值的所述輸出接口的最大判定電路；根據(jù)事先設(shè)定的、所述相位不一致的產(chǎn)生次數(shù)為最大值的輸出接口的組合，與把所輸出的并行數(shù)據(jù)的相位判定為所述中心相位的輸出接口之間的對應(yīng)關(guān)系，判定所述中心相位的電路。
4.一種相位校正電路，校正輸入n(n為大于2的整數(shù))相位串行IN020354數(shù)據(jù)的數(shù)據(jù)信號的相位紊亂，其特征在于，包括通過多個輸出接口，輸出將所述數(shù)據(jù)信號串并行轉(zhuǎn)換為n倍周期的并行數(shù)據(jù)的串并行轉(zhuǎn)換電路；對分別由所述輸出接口所輸出的并行數(shù)據(jù)的相位進(jìn)行比較，檢測相位不一致的相位比較電路；通過所述相位比較電路，對在每一個所述輸出接口的相位不一致的檢測次數(shù)進(jìn)行計數(shù)的計數(shù)器；以及根據(jù)所計數(shù)的相位不一致的產(chǎn)生次數(shù)，判定所述中心相位，并且根據(jù)所判定的所述中心相位，把所述串并行轉(zhuǎn)換的所述數(shù)據(jù)信號，轉(zhuǎn)換為正確周期的串行數(shù)據(jù)并輸出的電路。
5.根據(jù)權(quán)利要求4所述的相位校正電路，其特征在于，所述串并行轉(zhuǎn)換電路，在每一個所述數(shù)據(jù)信號的n倍周期內(nèi)，分別由(n+1)個輸出接口，輸出將所述數(shù)據(jù)信號的各個周期的比特進(jìn)行串并行轉(zhuǎn)換后的并行數(shù)據(jù)；所述相位比較電路，在所述輸出接口中，所述數(shù)據(jù)信號的第i個(i＝1～n)周期所分配的輸出接口輸出的所述并行數(shù)據(jù)的相位，分別與所述數(shù)據(jù)信號的第i+1個周期所分配的輸出接口輸出的所述并行數(shù)據(jù)的相位進(jìn)行比較，檢測相位不一致。
6.根據(jù)權(quán)利要求4所述的相位校正電路，其特征在于，包括判定由所述計數(shù)器所計數(shù)的相位不一致的產(chǎn)生次數(shù)，為最大值的所述輸出接口的最大判定電路；根據(jù)事先設(shè)定的、所述相位不一致的產(chǎn)生次數(shù)為最大值的輸出接口的組合，與把所輸出的并行數(shù)據(jù)的相位判定為所述中心相位的輸出接口之間的對應(yīng)關(guān)系，判定所述中心相位的電路。
7.根據(jù)權(quán)利要求5所述的相位校正電路，其特征在于，包括判定由所述計數(shù)器所計數(shù)的相位不一致的產(chǎn)生次數(shù)，為最大值的所述輸出接口的最大判定電路；IN020354根據(jù)事先設(shè)定的、所述相位不一致的產(chǎn)生次數(shù)為最大值的輸出接口的組合，與把所輸出的并行數(shù)據(jù)的相位判定為所述中心相位的輸出接口之間的對應(yīng)關(guān)系，判定所述中心相位的電路。
8.一種中心相位判定方法，判定輸入n(n為大于2的整數(shù))相位串行數(shù)據(jù)的數(shù)據(jù)信號的中心相位，其特征在于，包括通過多個輸出接口，輸出將所述數(shù)據(jù)信號串并行轉(zhuǎn)換為n倍周期的并行數(shù)據(jù)的串并行轉(zhuǎn)換步驟；對分別由所述輸出接口所輸出的并行數(shù)據(jù)的相位進(jìn)行比較，檢測相位不一致的相位比較步驟；對在每一個所述輸出接口的相位不一致的檢測次數(shù)進(jìn)行計數(shù)的計數(shù)器；以及根據(jù)所述所計數(shù)的相位不一致的產(chǎn)生次數(shù)，判定所述中心相位的步驟。
9.根據(jù)權(quán)利要求8所述的中心相位判定方法，其特征在于，在所述串并行轉(zhuǎn)換步驟中，在每一個所述數(shù)據(jù)信號的n倍周期內(nèi)，分別由(n+1)個輸出接口，輸出將所述數(shù)據(jù)信號的各個周期的比特進(jìn)行串并行轉(zhuǎn)換后的并行數(shù)據(jù)；在所述相位比較步驟中，在所述輸出接口中，所述數(shù)據(jù)信號的第i個(i＝1～n)周期所分配的輸出接口輸出的所述并行數(shù)據(jù)的相位，分別與所述數(shù)據(jù)信號的第i+1個周期所分配的輸出接口輸出的所述并行數(shù)據(jù)的相位進(jìn)行比較，檢測相位不一致。
10.根據(jù)權(quán)利要求8所述的中心相位判定方法，其特征在于，包括判定由所述計數(shù)器所計數(shù)的相位不一致的產(chǎn)生次數(shù)，為最大值的所述輸出接口的最大判定步驟；根據(jù)事先設(shè)定的、所述相位不一致的產(chǎn)生次數(shù)為最大值的輸出接口的組合，與把所輸出的并行數(shù)據(jù)的相位判定為所述中心相位的輸出接口之間的對應(yīng)關(guān)系，判定所述中心相位的步驟。
11.根據(jù)權(quán)利要求9所述的中心相位判定方法，其特征在于，IN020354包括判定由所述計數(shù)器所計數(shù)的相位不一致的產(chǎn)生次數(shù)，為最大值的所述輸出接口的最大判定步驟；根據(jù)事先設(shè)定的、所述相位不一致的產(chǎn)生次數(shù)為最大值的輸出接口的組合，與把所輸出的并行數(shù)據(jù)的相位判定為所述中心相位的輸出接口之間的對應(yīng)關(guān)系，判定所述中心相位的步驟。
12.一種中心相位判定電路，判定輸入n(n為大于2的整數(shù))相位串行數(shù)據(jù)的數(shù)據(jù)信號的中心相位，包括具有輸入串行數(shù)據(jù)比特流的一個輸入接口，和將通過串并行轉(zhuǎn)換所得到的數(shù)據(jù)以所述數(shù)據(jù)信號的n倍周期n+1比特并行輸出的n+1個輸出接口，的串并行轉(zhuǎn)換電路；由n個比較器所組成的，第i個比較器(i為1～n)具有輸入由所述串并行轉(zhuǎn)換電路的第i個和第i+1個的輸出接口分別輸出的信號對的兩個輸入接口，并對所述信號對的相位進(jìn)行比較，檢測它們之間的不一致，然后輸出比較結(jié)果的比較電路；由n個計數(shù)器所組成的，各個計數(shù)器接受所對應(yīng)的比較器的比較結(jié)果，對用所述對應(yīng)的比較器檢測的不一致次數(shù)進(jìn)行計數(shù)的計數(shù)電路；具有輸入由所述n個計數(shù)器所輸出的計數(shù)值的n個輸入接口，并且檢測不一致產(chǎn)生的計數(shù)次數(shù)為最大值的計數(shù)器的最大值判定電路；具有輸入由所述串并行轉(zhuǎn)換電路的第1至第n個輸出接口并行輸出的數(shù)據(jù)的n個輸入接口，根據(jù)所述最大值檢測結(jié)果，從輸入所述n個輸入接口的信號中選擇一個作為中心相位的信號，由輸出接口輸出所選擇的信號的選擇電路。
13.根據(jù)權(quán)利要求12所述的中心相位判定電路，所述計數(shù)電路的每一個所述計數(shù)器，具有輸入向所述計數(shù)器共同供給控制信號的控制信號輸入接口，并根據(jù)所述控制信號是處在非有效狀態(tài)還是處在有效狀態(tài)，而分別動作、停止，所述最大值判定電路，具有輸入所述控制信號的控制信號輸入接口，當(dāng)控制信號處在非有效狀態(tài)時，進(jìn)行所述最大值檢測動作。
全文摘要
一種中心相位判定電路及其中心相位判定方法,使n為大于2的整數(shù),判定輸入n相位串行數(shù)據(jù)的數(shù)據(jù)信號的中心相位,其特征在于,包括:將數(shù)據(jù)信號進(jìn)行串并行轉(zhuǎn)換,分別用多個輸出接口,輸出串并行轉(zhuǎn)換為數(shù)據(jù)信號的n倍周期的并行數(shù)據(jù)的串并行轉(zhuǎn)換電路;對分別由輸出接口所輸出的并行數(shù)據(jù)的相位進(jìn)行比較,檢測相位不一致的相位比較電路;通過所述相位比較電路,對在每一個所述輸出接口的相位不一致的檢測次數(shù)進(jìn)行計數(shù)的計數(shù)器;以及根據(jù)所計數(shù)的相位不一致的產(chǎn)生次數(shù),判定所述中心相位的電路。
文檔編號H03M9/00GK1383286SQ0211615
公開日2002年12月4日 申請日期2002年4月19日 優(yōu)先權(quán)日2001年4月20日
發(fā)明者伊澤一成, 增子英克 申請人:日本電氣株式會社