專利名稱：動態(tài)擺動電壓調(diào)整的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及動態(tài)輸出阻抗的調(diào)整。
背景技術(shù)：
驅(qū)動器是用于保持二進制數(shù)值以及與其相連接的其它電路相互通信的數(shù)字電路。二進制數(shù)值由電壓電平表示。一般來說，驅(qū)動器與數(shù)據(jù)總線相連接，用于通過將總線“驅(qū)動”到所要求的電壓電平與接收電路通信二進制數(shù)值。在典型的并聯(lián)接口中，電壓電平之一(高或低)是電源的干線電壓，而另一個電壓信號是偏離電源干線電壓的“擺動電壓”。即，在總線的電壓高信號和電壓低信號之間的差值稱為“擺動電壓”。
驅(qū)動器具有一個內(nèi)在的輸出阻抗。驅(qū)動器在使總線驅(qū)動至電壓高電平時的輸出阻抗可以不同于驅(qū)動器在使總線驅(qū)動至電壓低電平時的輸出阻抗。另外，總線具有內(nèi)在的傳輸線或特性阻抗，并且并聯(lián)端口系統(tǒng)的接收端具有稱為端口阻抗的輸入阻抗。為了能獲得數(shù)據(jù)傳輸在總線上的高速率，特性阻抗應(yīng)該盡可能與端口阻抗相匹配。


圖1a和1b是具有并聯(lián)端口的發(fā)射機-接收機系統(tǒng)的框圖。
圖2是驅(qū)動器系統(tǒng)的框圖。
圖3是驅(qū)動器系統(tǒng)的框圖。
圖4是下拉驅(qū)動器元件的電路圖。
圖5是說明動態(tài)阻抗調(diào)整的流程圖。
圖6是雙收發(fā)機系統(tǒng)的框圖。
圖7是說明雙收發(fā)機系統(tǒng)中動態(tài)阻抗調(diào)整的流程圖。
圖8是說明雙收發(fā)機系統(tǒng)中動態(tài)阻抗調(diào)整的流程圖。
具體實施例方式
圖1a和1b是顯示典型的并聯(lián)接口的框圖。在圖1a所示的并聯(lián)接口10中，在發(fā)送電路14中的驅(qū)動器12通過總線16向接收電路20中的接收機18發(fā)送數(shù)據(jù)。驅(qū)動器12將總線16的電壓驅(qū)動到所要求的數(shù)值?？偩€16的動態(tài)電壓取決于驅(qū)動器12的輸出阻抗與傳輸線阻抗的比例和接收電路20的上拉電壓24的乘積。
在圖1a中，接收機18使用連接著正電源電壓Vcc 24的上拉電阻22，于是它接近于Vcc。接收機也可以接近于另一電源干線電壓，即接地，如圖1b所示。在圖1b中，接收機26使用連接到電路接地點32的下拉電阻30。上拉和下拉電阻22和30表示上拉和下拉端口阻抗，并不需要一個實際的電阻。
從總線16來看，驅(qū)動器12可視為由總線16的特性阻抗和端口阻抗，即上拉和下拉阻抗，所引起的阻抗。接收機的輸入阻抗一般都很高，并且因為上拉和下拉阻抗與接收機相并聯(lián)，所以從驅(qū)動器來看接收機不具有高的阻抗。
特性阻抗和端口阻抗影響在總線16上傳輸?shù)男盘?。理想的是，特性阻抗和端口阻抗?yīng)該盡可能地接近匹配，以使得信號的反射減到最小。如果能將信號反射減小最小，則通過動態(tài)調(diào)整驅(qū)動器的輸出阻抗就能真正地調(diào)節(jié)擺動電壓。
圖2顯示了驅(qū)動器系統(tǒng)50，在該系統(tǒng)中，驅(qū)動器52包括預(yù)驅(qū)動器和邏輯電路54以及驅(qū)動器元件56。預(yù)驅(qū)動器54為驅(qū)動器元件56提供二進制數(shù)值。驅(qū)動器元件56將總線58的電壓驅(qū)動到所要求的電壓。正如以下將要討論的那樣，驅(qū)動器元件56的阻抗是可編程的并且可動態(tài)調(diào)整的。驅(qū)動器元件56的阻抗可通過稱為“RCOMP控制器”的電阻補償控制器64的可編程信號以及調(diào)諧器72的調(diào)諧信號70來調(diào)節(jié)。調(diào)諧器72檢測總線58的電壓反饋信號60，以調(diào)整阻抗從而調(diào)節(jié)擺動電壓。
圖3顯示了驅(qū)動系統(tǒng)50，該系統(tǒng)被構(gòu)造成將總線的數(shù)據(jù)傳輸給具有上拉阻抗的接收機，其中接收機諸如圖1a所示的接收機18。驅(qū)動器系統(tǒng)50也可被構(gòu)造成向具有下拉阻抗的接收機傳輸數(shù)據(jù)，但是為了簡單，將只討論向具有上拉阻抗接收機的傳輸。
驅(qū)動器元件56包括上拉驅(qū)動器元件80和下拉驅(qū)動器元件82。上拉驅(qū)動器元件80的阻抗和下拉驅(qū)動器元件82的阻抗是可編程的。因為接收機18具有上拉阻抗22，所以下拉驅(qū)動器元件82將向相反的端口拉動，因此以下將討論對下拉驅(qū)動器元件82阻抗的動態(tài)調(diào)整。
為了便于對驅(qū)動器系統(tǒng)50輸出阻抗的動態(tài)調(diào)整，上拉驅(qū)動器元件80的阻抗和下拉驅(qū)動器元件82的阻抗都是電子調(diào)整的。更具體地說，上拉驅(qū)動器元件80的阻抗是由上拉控制信號66所控制的，而下拉驅(qū)動器元件82的阻抗是由下拉控制信號70所控制的。各個驅(qū)動器元件80和82的阻抗都可以由RCOMP控制器64來調(diào)節(jié)。此外，下拉驅(qū)動器元件82的阻抗可由調(diào)諧器72來動態(tài)調(diào)整。上拉控制信號66和下拉控制信號70都是數(shù)字信號并且可以在多個數(shù)據(jù)線上傳輸，每根數(shù)據(jù)線只傳輸一個控制位。RCOMP控制器向調(diào)諧器66輸出的信號68也同樣是數(shù)字信號并且可以在多個數(shù)據(jù)線上傳輸。
為了便于解釋，假定總線58上的電壓高信號為電源電壓Vcc 24或接近于電源電壓Vcc，而理想的電壓低信號則為低于電源電壓的某個擺動電壓。在圖3中，理想的電壓低電平為電源電壓Vcc 24的三分之一，并表示為“VSWING”。驅(qū)動器系統(tǒng)50與可調(diào)節(jié)的參考電壓84相連接，該參考電壓設(shè)置了VSWING的幅值，即電源電壓的三分之一。并進一步假定總線58的電壓和驅(qū)動器52的輸出阻抗之間的關(guān)系是已知的。當端口阻抗與特性阻抗接近于匹配時，該關(guān)系基于電壓的分壓。
當總線58被下拉驅(qū)動器元件82驅(qū)動至低電平時，總線58上產(chǎn)生的電壓應(yīng)該接近于VSWING 84的數(shù)值。然而，總線58的實際電壓可以大于或低于VSWING 84。
RCOMP控制器64可以對下拉驅(qū)動元件82的阻抗進行編程。電阻86將RCOMP控制器64與電路的接地點相連接，在本實例中，該接地點也是接收機18所使用的另一個電源干線電壓。電壓分壓器是由電阻器86以及與RCOMP控制線88相耦合的RCOMP控制器64中上拉驅(qū)動元件80的拷貝65所組成。當上拉驅(qū)動元件65的阻抗為所要求的數(shù)值時，電壓分壓器就產(chǎn)生等于VSWING電壓84的RCOMP輸入電壓88。以同樣的方式，利用驅(qū)動元件82的拷貝(未顯示)和RCOMP控制器64中的另一電壓分壓器(未顯示)，來設(shè)置下拉驅(qū)動器元件82的目標阻抗。
RCOMP控制器64最初將下拉驅(qū)動元件82的阻抗設(shè)置成接近于所希望產(chǎn)生等于VSWING 84的電壓低信號的數(shù)值上。當被更新時鐘輸入94觸發(fā)時，RCOMP進一步周期性地更新所設(shè)置的阻抗。在RCOMP更新時，總線58上的通信可以暫停。然而，在實際傳輸?shù)倪^程中，端口阻抗可以不同于所希望的數(shù)值，或者端口阻抗可以隨接收機的負載、發(fā)熱及其它因素而變化。隨著驅(qū)動器52所看到的阻抗的變化，擺動電壓也會變化，并且電壓低信號也不會一直保持等于VSWING 84。為了補償擺動電壓的偏移，下拉驅(qū)動元件82的阻抗應(yīng)該動態(tài)調(diào)整。
動態(tài)調(diào)整是通過向調(diào)諧器72反饋總線58上傳輸?shù)碾妷?0來實現(xiàn)的。調(diào)諧器72包括比較器90，它接收反饋電壓60作為一個輸入，以及經(jīng)調(diào)節(jié)的VSWING電壓84作為另一輸入。比較器90對兩個輸入電壓60和84進行比較并確定兩個輸入電壓中那一個較高，以及產(chǎn)生誤差信號92。圖3所顯示的比較器90的極性可以是任意的，但為了便于解釋，VSWING電壓84采用了同相輸入。總之，當總線58上傳輸?shù)碾妷?0是兩個電壓中的較高電壓時，比較器90就產(chǎn)生電壓低誤差信號，另外當經(jīng)調(diào)節(jié)的VSWING電壓84為較高電壓時，比較器90就產(chǎn)生電壓高誤差信號。
調(diào)諧器控制器100接收誤差信號92。調(diào)諧器控制器100補償因電子增加或減小下拉驅(qū)動器元件82的阻抗而產(chǎn)生的誤差。調(diào)諧器控制器100包括加法器98，用于數(shù)字增加或減小數(shù)字下拉控制信號70，從而增加或減小下拉驅(qū)動器元件82的阻抗。調(diào)諧器控制器100可以用加法器98大量或少量地進行調(diào)整。為了提高驅(qū)動器系統(tǒng)50的穩(wěn)定性，調(diào)諧器控制器100一般不會產(chǎn)生超出某一范圍的增量，并且允許存在阻抗與各個調(diào)整有一定程度的不相匹配。通過重復增加或減小阻抗，調(diào)諧器72追蹤下拉驅(qū)動器元件的阻抗，并產(chǎn)生盡可能接近于VSWING 84的電壓低信號。對阻抗的調(diào)整是動態(tài)進行的，即同時驅(qū)動器52進行著數(shù)據(jù)傳輸。
調(diào)諧器控制器100包括存儲器96，用于存儲表征總線58特征阻抗的數(shù)據(jù)。調(diào)諧器控制器100可進一步被構(gòu)造成忽略總線58上傳輸?shù)碾妷焊咝盘?，因為該信號與下拉驅(qū)動器元件82的阻抗調(diào)整無關(guān)。調(diào)諧器控制器100也可以采用搜索的策略進行編程，以獲得下拉驅(qū)動器元件的最佳阻抗。例如，調(diào)諧器控制器100可以首先利用編程來進行基本的調(diào)整，隨后由調(diào)諧器72追蹤最佳電壓電平來進行較小的調(diào)整。調(diào)諧器控制器100也可以利用編程來識別電壓低和VSWING 84不可能相匹配的情況。
圖4是可編程下拉驅(qū)動器元件82的舉例圖形。一組n溝道金屬氧化物半導體場效應(yīng)晶體管(MOSFET)106并聯(lián)在端口102和104之間。端口102連接著輸出總線58，而端口104連接著電路的接地點32。當下拉驅(qū)動器元件100啟動時，MOSFET 106導通的數(shù)量和數(shù)值將確定在端口102和104之間的阻抗。在較佳實施例中，MOSFET 106的尺寸是二進制遞進的，以允許阻抗的編程具有較寬的范圍(例如，在25和100歐姆之間)以及具有足夠的數(shù)量以滿足小的間隔尺度(例如，大于1.5歐姆)。MOSFET 106的尺寸也可以采用其它方法，例如，采用對數(shù)和線性的方法。
每一個MOSFET 106的柵極都由一組對應(yīng)與門108中一個的輸出來驅(qū)動。每一個與門108的一個輸入與多位控制線112中的一條線相耦合，多位控制線112對應(yīng)于下拉控制信號70。每一個控制線112為高時則啟動它所對應(yīng)的MOSFET，而為低時則禁止它所對應(yīng)的MOSFET。每一個與門108的另一個輸入是單個位數(shù)據(jù)線110，它傳遞總線58上傳輸?shù)臄?shù)據(jù)。在單個位數(shù)據(jù)線110上傳遞的數(shù)據(jù)是由預(yù)驅(qū)動器54提供的。假定在單個位數(shù)據(jù)線110上出現(xiàn)的高電壓對應(yīng)于將輸出總線58驅(qū)動到它的低電壓。
如果MOSFET 106的控制線112是低，則MOSFET 106就被截止。如果MOSFET 106的控制線112是高，則MOSFET 106的狀態(tài)就取決于單個位數(shù)據(jù)線110。于是，控制線112上的數(shù)值就確定了那一個MOSFET 106的導通，隨后當單個位數(shù)據(jù)線110為高時便確定在端口102和端口104之間的阻抗。在說明MOSFET 106的尺寸是以二進制遞進的情況中，控制線112所傳輸?shù)亩M制數(shù)值對應(yīng)于阻抗的二進制數(shù)值，以及每一個控制線112都對應(yīng)于二進制的每一位。對二進制數(shù)值的加或減也就是對阻抗的增加或減小。
雖然上述討論的舉例系統(tǒng)是下拉的并且與上拉的接收機一起起作用，但是與下拉接收機相反的上拉驅(qū)動器系統(tǒng)50的結(jié)構(gòu)是類似的。在這種情況下，上拉驅(qū)動器元件80可以由調(diào)諧器控制器72所控制?？删幊躺侠?qū)動器元件的結(jié)構(gòu)類似于可編程下拉82的結(jié)構(gòu)，除了可編程上拉中的MOSFET是采用p溝道器件，邏輯門電路是或門而不是與門，并且控制線的檢測與可編程上拉元件80的檢測相反。
圖5呈現(xiàn)了系統(tǒng)50的一種操作模式的流程圖。圖5所闡明的方法適用于總線58的數(shù)據(jù)采用驅(qū)動器52向具有上拉阻抗的接收機18傳輸?shù)那闆r。適用于具有下拉阻抗的接收機26的方法的流程圖也是類似的。RCOMP控制器64將驅(qū)動器56的阻抗設(shè)置成與所希望的端口阻抗的數(shù)值相匹配(120)。在操作的過程中，調(diào)諧器72檢測總線58的電壓(122)。當總線58的電壓太低時，調(diào)諧器72就調(diào)整驅(qū)動器52的阻抗。正如以上所討論的，調(diào)諧器控制器100能夠上下調(diào)整阻抗，也能夠以大的或小的增量來調(diào)整。調(diào)諧器控制器100可以是可編程的，例如，可以將阻抗調(diào)整到一定的數(shù)值。例如，當總線58的電壓持續(xù)兩個周期太低時，調(diào)諧器控制器100可以編程的方式以原先周期的相同量來調(diào)整當前周期的阻抗。調(diào)諧器控制器100也可以編程的方式來預(yù)測阻抗的調(diào)整。當調(diào)諧器控制器100具有等待狀態(tài)的預(yù)先計算調(diào)整(126)時，可以在不需要進一步計算的條件下來進行調(diào)整(136)。否則，調(diào)諧器控制器100檢索新的調(diào)整(128)并進行調(diào)整(136)。當總線58上的電壓太高時，處理是同樣的(130，132，134)。例如，當反饋信號60表明總線58的電壓接近但只是稍微超過VSWING 84時，調(diào)諧器控制器100就可以編程的方式來進行調(diào)整(130)。換句話說，調(diào)諧器控制器100能夠被構(gòu)造成識別小的阻抗調(diào)整造成總線58電壓太低的情況。
圖6顯示了兩個收發(fā)機的系統(tǒng)150。電路154和156共享總線152，并且分別包括收發(fā)機158和160。兩個收發(fā)機158和160都包括上拉和下列的驅(qū)動器元件以及端口元件。每一個驅(qū)動器元件和端口元件都包含可調(diào)整的阻抗。在接收時，上拉或下拉驅(qū)動器元件都可用于構(gòu)成端口元件，或者端口元件也可以是與驅(qū)動器元件相隔離的元件。為了簡化，可以假定系統(tǒng)150所采用的協(xié)議是電壓高信號是電源電壓Vcc 24或接近于電源電壓Vcc 24而電壓低信號為低于Vcc 24的擺動電壓。利用該假定，在接收時，上拉驅(qū)動器元件可以作為端口阻抗來使用。
圖7是顯示收發(fā)機158和160是如何來調(diào)節(jié)總線152擺動電壓的流程圖。在傳輸之前，每一個收發(fā)機158、160的RCOMP控制器將收發(fā)機上拉阻抗調(diào)整到與總線152的特性阻抗相匹配(170)。在收發(fā)機158和160之間通信過程中，一個收發(fā)機進行發(fā)送，而另一個收發(fā)機進行接收。每次只能由一個收發(fā)機，例如收發(fā)機158控制總線152的電壓。在發(fā)送時，收發(fā)機158動態(tài)調(diào)整它的下拉阻抗，以調(diào)節(jié)總線152的擺動電壓(172)。當收發(fā)機160發(fā)送而收發(fā)機158接收時，收發(fā)機160動態(tài)調(diào)整它的下拉阻抗，以調(diào)節(jié)總線152的擺動電壓(174)。兩個收發(fā)機都動態(tài)調(diào)整驅(qū)動器的阻抗，以調(diào)節(jié)總線152的電壓。
圖8顯示了調(diào)節(jié)總線152擺動電壓的另一種技術(shù)。收發(fā)機的RCOMP控制器使收發(fā)機的上拉阻抗與總線152的阻抗相匹配(176)。隨后，收發(fā)機設(shè)置其本身與上拉阻抗相反的下拉阻抗，調(diào)整下拉阻抗直至總線152呈現(xiàn)出適當?shù)腣SWING電壓(178)。在一個收發(fā)機在發(fā)送時，發(fā)送收發(fā)機的調(diào)諧器動態(tài)調(diào)整它的下拉阻抗直至在總線152呈現(xiàn)出所要求的VSWING(180)。在接收時，另一個收發(fā)機隨后調(diào)整它的端口阻抗直至在總線152呈現(xiàn)出適當?shù)腣SWING電壓(182)。一般來說，端口阻抗調(diào)整允許總線的線—端口阻抗之間的不匹配。在圖8所定義的假設(shè)中，一個元件的動態(tài)調(diào)整將根據(jù)另一元件的阻抗由一個收發(fā)機來完成。
已經(jīng)討論了本發(fā)明的一些實施例。各種實施例都在所附的權(quán)利要求的范圍內(nèi)。
權(quán)利要求
1.一種包括具有輸出阻抗的驅(qū)動器的器件，驅(qū)動器被構(gòu)造成在總線上傳輸信號，其特征在于，該驅(qū)動器被構(gòu)造成可動態(tài)調(diào)整它的輸出阻抗。
2.權(quán)利要求1所述的器件，其特征在于，進一步包括控制器，它被構(gòu)造成電子設(shè)置驅(qū)動器的輸出阻抗。
3.權(quán)利要求1所述的器件，其特征在于，驅(qū)動器的輸出阻抗是可以數(shù)字調(diào)整的。
4.權(quán)利要求1所述的器件，其特征在于，進一步包括與驅(qū)動器相耦合的調(diào)諧器，該調(diào)諧器被構(gòu)造成調(diào)整驅(qū)動器的輸出阻抗。
5.權(quán)利要求1所述的器件，其特征在于調(diào)諧器包括存儲器。
6.權(quán)利要求4所述的器件，其特征在于，進一步包括與驅(qū)動器和調(diào)諧器的總線；以及與調(diào)諧器相耦合的參考電壓源；其特征在于調(diào)諧器被構(gòu)造成將總線的電壓與參考電壓相比較且根據(jù)比較結(jié)果來調(diào)整驅(qū)動器的輸出阻抗。
7.權(quán)利要求4所述的器件，其特征在于，調(diào)諧器包括一比較器，該比較器被構(gòu)造成接收總線電壓和參考電壓。
8.一種方法，其特征在于，包括設(shè)置驅(qū)動器的輸出阻抗，該驅(qū)動器被構(gòu)造成傳輸總線信號；檢測總線的電壓，其中該電壓是驅(qū)動器輸出阻抗的函數(shù)；以及調(diào)整驅(qū)動器的輸出阻抗。
9.權(quán)利要求8所述的方法，其特征在于，進一步包括提供參考電壓；將所檢測到的電壓與參考電壓相比較；以及根據(jù)比較結(jié)果來調(diào)整驅(qū)動器的輸出阻抗。
10.權(quán)利要求8所述的方法，進一步包括提供參考電壓；其特征在于，調(diào)整驅(qū)動器的輸出阻抗的步驟包括移動輸出阻抗使得總線的電壓能接近于參考電壓。
11.權(quán)利要求8所述的方法，其特征在于，進一步包括計算驅(qū)動器輸出阻抗的調(diào)整量。
12.權(quán)利要求8所述的方法，其特征在于，進一步包括調(diào)整驅(qū)動器的輸出阻抗的步驟包括調(diào)整驅(qū)動器元件的阻抗。
13.權(quán)利要求8所述的方法，其特征在于，進一步包括設(shè)置接收機的端口阻抗，該接收機被構(gòu)造成接收總線信號；以及調(diào)整接收機的輸出阻抗。
14.一種器件，其特征在于，包括總線；驅(qū)動器，被構(gòu)造成傳輸總線信號，該驅(qū)動器具有可編程的阻抗；第一控制器，被構(gòu)造成建立驅(qū)動器的起始阻抗數(shù)值；反饋電路，被構(gòu)造成將總線電壓與參考電壓相比較，其中總線電壓是阻抗的函數(shù)；以及第二控制器，被構(gòu)造成根據(jù)比較結(jié)果來動態(tài)調(diào)整驅(qū)動器的阻抗。
15.權(quán)利要求14所述的器件，其特征在于，第二控制器被構(gòu)造成動態(tài)調(diào)整驅(qū)動器的阻抗，使得總線的電壓接近于參考電壓。
16.權(quán)利要求14所述的器件，其特征在于，驅(qū)動器包括一個信號源；多個并聯(lián)的晶體管；將每個晶體管與信號源相耦合的數(shù)據(jù)線；以及將每個晶體管與第二控制器相耦合的控制線，其中每個晶體管的狀態(tài)都是數(shù)據(jù)線和控制線上信號的函數(shù)。
17.權(quán)利要求16所述的器件，其特征在于器件的輸出阻抗是晶體管狀態(tài)的函數(shù)。
18.一種方法，其特征在于，包括設(shè)置第一收發(fā)機的端口阻抗，第一收發(fā)機被構(gòu)造成接收總線信號；設(shè)置第二收發(fā)機的輸出阻抗，第二收發(fā)機被構(gòu)造成傳輸總線信號；檢測總線的電壓，其中該電壓是第二收發(fā)機輸出阻抗的函數(shù)；以及調(diào)整第二收發(fā)機的輸出阻抗。
19.權(quán)利要求18所述的方法，其特征在于，進一步包括設(shè)置第二收發(fā)機的端口阻抗，第二收發(fā)機被構(gòu)造成接收總線信號；設(shè)置第一收發(fā)機的輸出阻抗，第一收發(fā)機被構(gòu)造成傳輸總線信號；以及調(diào)整第一收發(fā)機的輸出阻抗。
20.權(quán)利要求18所述的方法，其特征在于，進一步包括提供參考電壓；將檢測到的電壓與參考電壓相比較；以及根據(jù)比較結(jié)果來調(diào)整第二收發(fā)機的輸出阻抗。
21.權(quán)利要求18所述的方法，其特征在于，進一步包括提供參考電壓，其中調(diào)整第二收發(fā)機的輸出阻抗的步驟包括移動輸出阻抗，使得總線電壓接近于參考電壓。
22.權(quán)利要求18所述的方法，其特征在于，進一步包括提供參考電壓；將檢測到的電壓與參考電壓相比較；以及根據(jù)比較結(jié)果來調(diào)整第一收發(fā)機的端口阻抗。
全文摘要
本發(fā)明提出了一種包括驅(qū)動器的器件，該驅(qū)動器被構(gòu)造成傳輸總線信號，該器件還包括被構(gòu)造成上拉端口阻抗的驅(qū)動器元件。驅(qū)動器元件的阻抗可以動態(tài)調(diào)整的。本發(fā)明還提出電子調(diào)整驅(qū)動器元件的阻抗來調(diào)節(jié)總線擺動電壓的方法。
文檔編號H03K19/00GK1466816SQ01816464
公開日2004年1月7日 申請日期2001年9月26日 優(yōu)先權(quán)日2000年9月29日
發(fā)明者A·弗爾科, W·莫羅, A 弗爾科 申請人:英特爾公司