專利名稱：分段電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及分段電路，例如數(shù)模轉(zhuǎn)換器。
背景技術(shù)：
附圖的圖1表示所謂″電流操縱″型的傳統(tǒng)數(shù)模轉(zhuǎn)換器(DAC)部分。DAC1設(shè)計(jì)成將m比特的數(shù)字輸入字(D1-Dm)轉(zhuǎn)換成相應(yīng)的模擬輸出信號。
DAC1包括多個(gè)(n)完全相同的電流源21到2n，在此n＝2m-1。每個(gè)電流源2通過大致恒定的電流I。DAC1另外包括多個(gè)分別相應(yīng)于n個(gè)電流源21到2n的差動開關(guān)電路41到4n。每個(gè)差動開關(guān)電路4連接到其相應(yīng)的電流源2，并將電流源產(chǎn)生的電流I轉(zhuǎn)換到連接到轉(zhuǎn)換器第一連接線A的第一端，或連接到轉(zhuǎn)換器第二連接線B的第二端。
每個(gè)差動開關(guān)電路4接收多個(gè)控制信號T1到Tn(由于下面將要解釋的原因稱為″溫度計(jì)編碼信號″)的其中一個(gè)，并根據(jù)有關(guān)的信號值選擇第一端或第二端。DAC1的第一輸出電流IA是傳送到差動開關(guān)電路第一端的各個(gè)電流的總和，DAC1的第二輸出電流IB是傳送到差動開關(guān)電路第二端的各個(gè)電流的總和。
模擬輸出信號是DAC1的第一輸出電流IA加到電阻R產(chǎn)生的電壓VA與轉(zhuǎn)換器的第二輸出電流加到另一個(gè)電阻R產(chǎn)生的電壓VB之間的電壓差VA-VB。
在圖1的DAC中，溫度計(jì)編碼信號T1到Tn由二進(jìn)制溫度計(jì)譯碼器6從二進(jìn)制輸入字D1-Dm得到。譯碼器6按照下面工作。
當(dāng)二進(jìn)制輸入字D1-Dm具有最低值時(shí)，溫度計(jì)編碼信號T1-Tn使每個(gè)差動開關(guān)電路41到4n選擇第二端，因此所有的電流源21到2n連接到第二連接線B。在此狀態(tài)下，VA＝0和VB＝nIR。模擬輸出信號VA-VB＝-nIR。
當(dāng)二進(jìn)制輸入字D1-Dm的值逐步增加時(shí)，譯碼器6產(chǎn)生的溫度計(jì)編碼信號T1到Tn使更多的差動開關(guān)電路選擇其各自的第一端(從差動開關(guān)電路41開始)，而已經(jīng)選擇第一端的差動開關(guān)電路不會轉(zhuǎn)換回到第二端。當(dāng)二進(jìn)制輸入字D1-Dm具有值i時(shí)，前i個(gè)差動開關(guān)電路41到4i選擇其各自的第一端，而剩余的n-i個(gè)差動開關(guān)電路4i+1到4n選擇其各自的第二端。模擬輸出信號VA-VB等于(2i-n)IR。
附圖的圖2表示三位二進(jìn)制輸入字D1-D3(即，此例中m＝3)產(chǎn)生溫度計(jì)編碼信號的例子。在這種情況下，需要七個(gè)溫度計(jì)編碼信號T1到T7(n＝2m-1＝7)。
如圖2所示，由二進(jìn)制溫度計(jì)譯碼器6生成的溫度計(jì)編碼信號T1到Tn跟在所謂的溫度計(jì)碼之后，在這種溫度計(jì)碼中，已知當(dāng)觸發(fā)第r階信號Tr(設(shè)置為″1″)時(shí)，所有的低階信號T1到Tr-1將被觸發(fā)。
溫度計(jì)編碼在電流操縱型的+DAC中很普及，因?yàn)殡S著二進(jìn)制輸入字的增加，更多的電流源轉(zhuǎn)換到第一連接線A，而已經(jīng)轉(zhuǎn)換到線路A的電流源不會轉(zhuǎn)換到另一條線B。相應(yīng)地，DAC的輸入/輸出特征是單調(diào)的，輸入字中1的改變導(dǎo)致的低頻干擾脈沖較小。
可以理解在圖1結(jié)構(gòu)中電流源2和相應(yīng)差動開關(guān)電路4的數(shù)目相當(dāng)大，特別是當(dāng)m大于等于6時(shí)。例如當(dāng)m＝6時(shí)，n＝63，需要63個(gè)電流源和63個(gè)差動開關(guān)電路。為了處理如此之多的電流源，和允許溫度計(jì)信號有效傳送到不同的差動開關(guān)電路，已經(jīng)建議了將電流源和差動開關(guān)電路排列成二維網(wǎng)格陣列，每個(gè)網(wǎng)格包括一個(gè)電流源及其相關(guān)的差動開關(guān)電路。此排列表示在附圖的圖3中。
圖3中，64個(gè)網(wǎng)格CLij安排成8×8方形陣列，具有八行八列。圖3中，用于每個(gè)網(wǎng)格下標(biāo)的第一個(gè)數(shù)字表示該網(wǎng)格所處的行，下標(biāo)的第二個(gè)數(shù)字表示該網(wǎng)格所處的列。因此，網(wǎng)格CL18是在行1列8的網(wǎng)格。
每個(gè)網(wǎng)格CLij包括其自己的電流源2及其自己的差動開關(guān)電路4。陣列網(wǎng)格的各個(gè)第一端一起連接到DAC的第一連接線A，陣列網(wǎng)格的各個(gè)第二端一起連接到DAC的第二連接線B，正如圖1的DAC。
分配給圖3網(wǎng)格CLij的數(shù)表示網(wǎng)格被觸發(fā)(或控制)以從選擇其各個(gè)第二端變?yōu)檫x擇其各個(gè)第一端的順序。觸發(fā)順序符合陣列中網(wǎng)格的物理順序，從行1開始，按列的順序依次觸發(fā)行1的網(wǎng)格，隨后行2等等，對于該陣列連續(xù)的每一行。
圖3這種排列出現(xiàn)的一個(gè)問題在于雖然該陣列不同網(wǎng)格的各個(gè)電流源2的輸出電流應(yīng)當(dāng)均一，實(shí)際上網(wǎng)格的實(shí)際輸出電流遭受由各種原因引起的非均勻性。
例如，沿電源線的電壓降可能沿行或列引起分級的誤差，如附圖的圖4(A)所示。在這種情況下，在有關(guān)行或列的前四個(gè)網(wǎng)格的電流源具有負(fù)誤差，象征每個(gè)網(wǎng)格產(chǎn)生低于平均的輸出電流。這些負(fù)誤差向著有關(guān)行或列中心遞減。有關(guān)行或列的剩余網(wǎng)格5到8的電流源具有各自的正誤差，象征每個(gè)網(wǎng)格產(chǎn)生高于平均的輸出電流。這些正誤差從行或列的中心到底遞增。
包括這陣列芯片內(nèi)的熱分布可能引起行或列內(nèi)的對稱誤差，如附圖的圖4(B)所示。在這種情況下，在行或列兩端的網(wǎng)格1、2、7和8的電流源具有負(fù)誤差，而行或列中心網(wǎng)孔3到6的電流源具有正誤差。
另外，可能存在諸如隨機(jī)誤差的其它類型的誤差，在下面將更詳細(xì)地討論。網(wǎng)格陣列的最終誤差分布通過疊加所有不同誤差成分產(chǎn)生。
圖4(A)和圖4(B)所示的分級和對稱誤差傾向累加并導(dǎo)致較大的整數(shù)線性誤差(INL)。例如，想象一下圖4(A)所示的分級誤差分布存在于圖3所示網(wǎng)格陣列的第一行內(nèi)。在這種情況下，當(dāng)網(wǎng)格1到4逐漸觸發(fā)(由選擇其各自的第二端變?yōu)檫x擇其各自的第一端)時(shí)，負(fù)誤差累計(jì)，當(dāng)數(shù)字輸入碼是4時(shí)，達(dá)到顯著的總的負(fù)誤差。只有當(dāng)網(wǎng)孔5到8被依次觸發(fā)時(shí)，屬于這些網(wǎng)格的正誤差開始抵消屬于網(wǎng)格1到4的較大的負(fù)誤差。
當(dāng)然，如果存在相應(yīng)于圖4(A)沿每一列1到8的分級誤差，情形會更壞。在這種情況下，當(dāng)網(wǎng)格1到8逐漸被觸發(fā)時(shí)，對于行1八個(gè)網(wǎng)孔的每一個(gè)出現(xiàn)最大的負(fù)誤差(在圖4(A)中位置1的誤差)。同樣，在行2，相應(yīng)于圖4(A)位置2的負(fù)誤差累計(jì)八次。因此，在輸入碼增加到32時(shí)(相應(yīng)于觸發(fā)行1到4所有的網(wǎng)格)，累積的負(fù)誤差的確非常大。
累積圖4(B)所示的對稱型誤差時(shí)出現(xiàn)類似的問題。
由于分級和對稱誤差導(dǎo)致的失配可以通過按照不同于網(wǎng)格陣列物理排列順序的專門順序選擇網(wǎng)格而降低。特別是，在本申請人待審查的歐洲專利EP-A-0929158(相應(yīng)于英國專利GB-A-2333190)中描述了符合所謂″魔方″順序的專用網(wǎng)格選擇順序，這里并入其全文作為參考。
但是即使當(dāng)使用這種專用網(wǎng)格選擇順序時(shí)，也不可避免地會保持不同段所產(chǎn)生各個(gè)電流之間的失配。這反過來會引起DAC性能的非線性。
在加利福尼亞圣地亞哥1999年3月16-19日的Delta-Sigma數(shù)據(jù)轉(zhuǎn)換器研討會Jesper Steensgaard的名稱為″SC Delta-Sigma ADC的結(jié)構(gòu)優(yōu)化和定標(biāo)″的論文中建議利用元件(或片段)旋轉(zhuǎn)以整形DAC元件之間的失配。在此建議中，利用指向數(shù)據(jù)的旋轉(zhuǎn)量旋轉(zhuǎn)這些元件。來自同一研討會Ian Galton的名稱為″用于Delta-Sigma ADC和DAC的失配形成多位DAC″另一篇論文披露了將噪聲從低頻移到高頻的失配形成技術(shù)，以改進(jìn)噪聲形狀。在這些技術(shù)中，在高輸出信號頻率上噪聲隨頻率迅速增加，因此必須使用較大的過量抽樣率(例如8或25)以得到有用的結(jié)果。來自同一研討會Bob Adams的名稱為″噪聲整形技術(shù)的非傳統(tǒng)應(yīng)用″再一篇論文披露了元件″擾頻″可用于sigma-delta DAC以將失真變成整形后的噪聲。擾頻可以是隨機(jī)的，其將噪聲均衡分布于輸出信號期望頻率范圍內(nèi)外的整個(gè)頻譜，或者擾頻可以是指向數(shù)據(jù)的，其將噪聲移出DC，而噪聲隨頻率幅度逐漸增加。
在我們待審查的歐洲申請EP-A-1100203中還建議了一項(xiàng)技術(shù)，這里并入其全文作為參考。這項(xiàng)技術(shù)為了將噪聲移出特定的頻帶，將片段旋轉(zhuǎn)一個(gè)不是數(shù)據(jù)定向的量來整形DAC片段之間的失配。
上述的技術(shù)用于克服或減輕特定器件中片段源的分級、對稱和隨機(jī)誤差引起的問題。但是，由于隨機(jī)信源的失配器件之間仍然保持顯著的性能變化，現(xiàn)在將更詳細(xì)地描述。
其附圖的圖5(A)中，線S說明在例如雙極性DAC器件中模擬輸出信號如何隨二進(jìn)制輸入信號D1-Dm變化的圖。線L1表示這種設(shè)備中的理想輸入輸出行為，在此模擬輸出以線性方式精確地跟隨數(shù)字輸入。如上所述，在實(shí)際的器件中，各種誤差不可避免地存在，引起實(shí)際輸出的模擬信號偏離理想(線L1)，如下所述。為了說明誤差已經(jīng)被夸大。
對于所有的數(shù)字輸入值，偏移誤差使得線L1表示的理想輸出信號上移特定量E0，如線L2所示。增益誤差改變響應(yīng)曲線的斜率以使線L2的偏移誤差旋轉(zhuǎn)一量EG，由線L3所示。最后，由信源失配引起的諸如隨機(jī)誤差的剩余誤差使實(shí)際的模擬輸出信號偏離線L3剩余(隨機(jī))誤差量ER，其隨著二進(jìn)制輸入信號的改變而改變。線L1、L2和L3當(dāng)然是為了解釋的目的仿真的表示，畫線L3經(jīng)過在數(shù)字輸入范圍末端的實(shí)際模擬輸出信號值(圖5(A)的A和D)。
附圖的圖5(B)是相應(yīng)于圖5(A)的曲線圖，但表示了當(dāng)數(shù)字輸入信號變化時(shí)圖5(A)中線S和L3之間輸出信號值的差別。因此，圖5(B)的曲線表示圖5(A)的實(shí)際輸出信號離開直線的程度；圖5(B)不考慮上述的偏移和增益誤差E0和EG。因此圖5(B)的曲線表示線L3所示仿真直線的偏離，如此構(gòu)造以便與在點(diǎn)A和D的線S一致，而不是偏離線L1所示的理想直線。圖5(B)的曲線還在線S與線L3相交的點(diǎn)B和C返回到零。
對于特定DAC器件的圖5(B)的曲線這里稱為該器件的″傳遞函數(shù)″。因?yàn)闄M軸表示以離散步長遞增的數(shù)字輸入信號，所以傳遞函數(shù)實(shí)際上以步進(jìn)方式變化。
定義傳遞函數(shù)(非線性誤差)E的等式可以通過更詳細(xì)地考慮圖1的DAC而得出。雖然n個(gè)電流源21到2n理想地產(chǎn)生完全相同的電流I，但實(shí)際上電流源具有各自的可以是正、負(fù)或零的電流誤差e1到en。圖1的DAC具有差動輸出信號IA-IB，在此對于x的數(shù)字輸入信號值(D1-Dm)IA=Σi=1x(I+ei)]]>IB=Σi=x+1n(I+ei)]]>相關(guān)的誤差E(IA)和E(IB)分別通過給出E(IA)=Σi=1xei]]>E(IB)=Σi=x+1nei]]>因此，總誤差E(I)由下列公式給出E(I)=E(IA-IB)=E(IA)-E(IB)=Σi=1xei-Σi=x+1nei]]>在誤差E(I)的等式中，已經(jīng)忽略上面參照圖5(A)所述的偏移誤差E0。通過考慮誤差e1到en的平均值μ還可以從E(I)等式中消除上面參照圖5(A)所述的增益誤差EGμ=(Σi=1nei)/n]]>器件的非零平均值μ引起上面參照圖5(A)所述的增益誤差EG，因?yàn)槊總€(gè)電流源產(chǎn)生它所連接的線A或B的平均誤差μ，這導(dǎo)致輸入輸出響應(yīng)斜率的整個(gè)改變。通過如下從每個(gè)電流源誤差ei減去平均誤差μ，則可以從誤差E(I)的表示式消除增益誤差EG。
連接到線A的電流源21到2x的誤差總和(相對于平均誤差μ)是EA=Σi=1x(ei-μ)]]>同樣，連接到線B的電流源2x+1到2n的誤差總和(相對于平均誤差μ)是EB=Σi=x+1n(ei-μ)]]>因此，傳遞函數(shù)E可以表示成E＝EA-EBE=Σi=1xei-xμ-(Σi=x+1nei-(n-x)μ)]]>E=Σi=1xei-Σi=x+1nei+(n-2x)μ]]>當(dāng)x＝0時(shí)，所有的誤差e1到en連接到線B，這意味著EA為零。EB也是零，因?yàn)槎x線B的誤差e1到en總和等于n倍的平均誤差μ。因此，E＝0，正如圖5(B)的點(diǎn)A所示。
同樣，當(dāng)x＝n時(shí)，所有的誤差e1到en連接到線A，這意味著EB為零。EA也為零，因?yàn)榫€A的誤差e1到en總和定義為nμ。因此，E＝0，正如圖5(B)的點(diǎn)D所示。
對于x的所有其它值，誤差將以不同的組合連接到線A和B，因此傳遞函數(shù)E是″隨機(jī)走動″的形式，其總是在零開始和結(jié)束，并可以在中間的點(diǎn)為正、負(fù)或零。
當(dāng)輸入值從x-1變成x時(shí)，電流源2x從連接到線B變?yōu)檫B接到線A，EA增加(ex-μ)，EB減少(ex-μ)。因此，傳遞函數(shù)E隨機(jī)走動的每一步是2(ex-μ)。相應(yīng)地，傳遞函數(shù)E可以被認(rèn)為是特定DAC器件的累加電流源誤差，相對于平均電流源誤差。選擇使E在x＝0和n等于零只不過等于選擇將線L3畫過在圖5(A)點(diǎn)A和D的實(shí)際輸出信號值。
傳遞函數(shù)使DAC的輸出發(fā)生不必要的變形，其程度和影響隨傳遞函數(shù)的準(zhǔn)確形狀而變。例如，圖6(A)所示以單個(gè)圓弧向上(或向下)彎曲形狀的傳遞函數(shù)將使輸出信號生成不必要的二次諧波。圖6(B)形狀的傳遞函數(shù)將使輸出信號產(chǎn)生不必要的三次諧波，它是在或接近中點(diǎn)經(jīng)過零誤差軸的S形狀。
電流源誤差ei符合高斯型(或正態(tài))分布。當(dāng)DAC器件已制成時(shí)，已制成器件的傳遞函數(shù)E也根據(jù)電流源誤差的高斯分布而隨DAC器件不同。
附圖的圖7(A)表示六個(gè)例子的DAC傳遞函數(shù)。在每個(gè)DAC器件中，電流源誤差符合高斯分布，電流源誤差分布器件之間是類似的，但是器件之間存在某些偏差，如附圖的圖7(B)所示。每個(gè)器件中的片段越多，不同器件的電流源誤差分布越相似，但是因?yàn)椴煌钠骷圆煌捻樞虬才?或選擇)誤差，所以一個(gè)器件的傳送函數(shù)幾乎總是不同于另一個(gè)器件。
由于不同器件的傳遞函數(shù)不同的事實(shí)，因此在相同輸入信號的條件下，不同器件的輸出信號的失真也不同。例如，如果DAC生成100MHz的正弦波作為其輸出信號，則二次諧波將是以200MHz的離散音頻，一般具有例如-55dBc的幅度，(即相對于主信號的-55dB)。但是，因?yàn)檎缟厦娼忉尩?，傳遞函數(shù)隨器件而不同，此二次諧波的幅度在器件之間一般也不同最大可達(dá)±10dB。器件非線性輸出響應(yīng)的另一個(gè)失真成分也以類似的幅度隨器件而變化。
這種器件與器件性能之間的變化對這些器件可以實(shí)現(xiàn)的制造成品率具有重要的影響。
從器件制造商的角度，需要在器件成品率和保證最小器件性能(例如，特定重要頻帶的最小信噪比)的折衷進(jìn)行評估。器件與器件的性能變化意味著最小的性能必須指定為劣于典型若干個(gè)dB。這隱含著需要生產(chǎn)測試和篩選。即使考慮到某些成品率損耗以淘汰最糟的器件，規(guī)范必須降低。根據(jù)熟知的器件成品率曲線，例如已知如果根據(jù)“平均值-2δ”引入保證的最小噪聲特性圖(通過從平均值減去兩倍標(biāo)準(zhǔn)偏差產(chǎn)生)，大致97％的已制成器件將符合或超過保證的性能，即成品率將是97％。
如果，代替利用″平均值-2δ″圖，制造商根據(jù)更適當(dāng)?shù)摹迤骄?3δ″圖引入保證的性能，成品率將增加到99.9％，以使單價(jià)更低，但是當(dāng)然引入的性能還可以更低，使器件更不吸引客戶。如果制造商根據(jù)更需要的″平均值-δ″圖引入保證的性能，成品率將降低到大約84％，單價(jià)上漲，但引入的性能將更高，使器件更吸引客戶?！迤骄?2δ″圖經(jīng)常是明智的折衷，因?yàn)樗o出吸引顧客的性能程度，同時(shí)保持成品率期望的高，所以單價(jià)是經(jīng)濟(jì)的。
因此從制造商的角度來說，減少不同傳遞函數(shù)引起的器件與器件的性能變化是理想的，因此允許制造商指定更好的最小性能和/或用于給定最小性能程度的改進(jìn)成品率。

發(fā)明內(nèi)容
實(shí)際上，經(jīng)常難以評價(jià)上述技術(shù)對片段失配所導(dǎo)致失真分量的影響，期望有以經(jīng)驗(yàn)為依據(jù)的檢驗(yàn)以選擇最適當(dāng)?shù)膮?shù)適用特定的應(yīng)用，或者測試特定的一組參數(shù)實(shí)現(xiàn)的期望影響。因此希望提供一種以經(jīng)驗(yàn)為依據(jù)的選擇或確認(rèn)這種參數(shù)的器件。
根據(jù)本發(fā)明的第一方面，提供混合信號電路，操作執(zhí)行一系列操作周期，包括n個(gè)電路片段，一起產(chǎn)生一模擬輸出信號；控制信號產(chǎn)生器件，在每個(gè)所述周期操作以根據(jù)數(shù)字輸入信號生成一組n段控制信號，用于所述片段的各自一段，以影響產(chǎn)生的模擬輸出信號；和變形器件，用于使n段控制信號在各自不同時(shí)間以至少兩個(gè)不同的次序用于n段，所述次序應(yīng)當(dāng)保證至少一個(gè)次序與下一個(gè)次序的不同在段中大于一個(gè)起始順序位置，并且由應(yīng)用段控制信號的改變帶來的段順序位置的改變數(shù)目和/或幅值(magnitude)相對于所述段數(shù)n有限。
根據(jù)本發(fā)明的第二個(gè)方面，提供一種噪聲整形方法，用于混合信號電路中，該電路動作執(zhí)行一系列操作周期并包括n個(gè)電路段，這些電路段一起產(chǎn)生模擬輸出信號，所述方法包括在每個(gè)所述周期，根據(jù)數(shù)字輸入信號生成一組n段控制信號，用于所述片段的各自一段，以影響產(chǎn)生的模擬輸出信號；和使n段控制信號在各自不同時(shí)間以至少兩個(gè)不同的次序用于n段，所述次序應(yīng)當(dāng)保證至少一個(gè)次序與下一個(gè)次序的不同在段中大于一個(gè)起始順序位置，并且由應(yīng)用段控制信號的改變帶來的段順序位置的改變數(shù)目和/或值幅相對于所述段數(shù)n有限。
有許多不同的方式可以限制順序位置改變的次數(shù)和/或幅值。
至于段的數(shù)目，在一實(shí)施例中，每次次序發(fā)生改變，至少有一段不改變順序位置。在另一個(gè)實(shí)施例中，對于每次次序發(fā)生改變，至少n/16個(gè)段不改變順序位置。在另一個(gè)實(shí)施例中，仍要限制改變的段數(shù)。例如，對于每次次序發(fā)生改變，至多n/2段順序位置發(fā)生改變，或最多兩個(gè)段可以改變順序位置。
也可以用每次次序發(fā)生改變帶來的順序位置的變化程度來表達(dá)該限制。例如，可以考慮使每個(gè)從一個(gè)次序到下一個(gè)次序的改變有一個(gè)相關(guān)的段改變參數(shù)，該參數(shù)通過將有關(guān)次序改變帶來的所有n段各自順序位置變化(如果有的話)相加來計(jì)算。然后該限制可以用段變化參數(shù)值來表示。在一實(shí)施例中，與次序發(fā)生改變有關(guān)的各個(gè)段改變參數(shù)都低于n2/4，更好是都小于或等于16n，最好是都低于2n。在另一個(gè)實(shí)施例中，每個(gè)周期所述段改變參數(shù)的平均值低于n2/64，更好低于16n，最好低于2n。
在另一個(gè)實(shí)施例中，相對所述段數(shù)n來限制段改變參數(shù)的各個(gè)最小值和最大值之間的差值。例如，該差值可以低于n2/64，更好低于16n，最好低于2n。它甚至可以是零。
實(shí)際上，為了降低復(fù)雜性，任一周期中段控制信號應(yīng)用到段的次序最好從多個(gè)預(yù)定的可用次序中選擇。所述預(yù)定的可用次序總數(shù)最好大于4，最好大于n。可用的次序數(shù)越高，傳遞函數(shù)變化縮減的越大。
可以預(yù)定的次序順序選擇所述預(yù)定可用次序的每一個(gè)，但更好地，為了降低噪聲分量的幅值(同時(shí)將擴(kuò)展它們)，以隨機(jī)或偽隨機(jī)方式選擇每個(gè)可用的次序。在一實(shí)施例中，包括更有限的順序位置全體改變的次序變化平均將比包括更大順序位置全體變化的次序變化出現(xiàn)得更頻繁。這幫助限制了段改變參數(shù)值的變化。在另一個(gè)實(shí)施例中，預(yù)定可用次序是這樣的，即所有的次序變化包括大致相同的順序位置的全體變化，即大致相同的段改變參數(shù)值，并且所有的次序改變平均以大約相同的頻率發(fā)生。
一種改變次序而不使電路太復(fù)雜和順序位置的全體變化不太大的優(yōu)選方式是對換屬于一對或更多對預(yù)選段的各自順序位置。噪聲分量的擴(kuò)展量受給定次序變化重復(fù)的平均時(shí)間間隔的影響。在一實(shí)施例中，平均時(shí)間間隔至少是0.1μs。
n段可以細(xì)分成m組段，在此m≥2。在一實(shí)施例中，當(dāng)n＝128時(shí)，m＝8或16。當(dāng)形成組時(shí)，可以只改變例如對換屬于同一組的段的順序位置。在這種情況下，為了限制改變順序位置的段數(shù)，在任何時(shí)間只允許m組中的m-1或更少組，例如在任何時(shí)間只一個(gè)組中改變順序位置。為了在改變次序時(shí)，段可以移到跨越n個(gè)可能順序位置范圍的順序位置，屬于同一組的段的順序位置最好分布(例如均衡地)于n個(gè)可能順序位置的范圍內(nèi)。
根據(jù)本發(fā)明的第三個(gè)方面，提供分段電路，包括多個(gè)電路段，每段具有第一模擬量定義器件，操作定義該段的第一模擬量，還具有第二模擬量定義器件，操作定義該段的第二模擬量，對于所述第二模擬量對于該段與所述第一模擬量相比不明確；模擬量選擇器件，用于選擇所述第一模擬量或所述第二模擬量；和組合器件，根據(jù)電路段的組合選擇的模擬量產(chǎn)生組合的模擬量。
根據(jù)本發(fā)明的第四個(gè)方面，具體實(shí)現(xiàn)本發(fā)明第三個(gè)方面的分段電路操作執(zhí)行一系列操作周期，并進(jìn)一步包括控制信號產(chǎn)生器件，在每個(gè)所述周期操作以根據(jù)數(shù)字輸入信號生成一組n段控制信號，用于所述片段的各自一段，以影響所述組合的模擬量；和噪聲整形器件，用于使段控制信號以在各自不同時(shí)間的至少兩個(gè)不同的次序用于所述段，從而使不同段的所述第一模擬量之間失配引起的失真轉(zhuǎn)換成在預(yù)選期望頻率的噪聲分量。測試分段電路的方法包括使所述模擬量選擇器件選擇所述第二模擬量；設(shè)置所述噪聲整形器件的操作參數(shù)，由所述噪聲整形器件用于影響所述不同的次序；和實(shí)現(xiàn)對所述組合模擬量得到信號的測量，以識別信號的所述噪聲分量在頻譜中的位置。


現(xiàn)在將通過例子參照附圖描述本發(fā)明，其中圖1正如上面所討論的，表示先前考慮的電流操縱DAC的部分；
圖2，也正如上面所討論的，表示用于解釋如何從圖1DAC的二進(jìn)制輸入字得到溫度計(jì)編碼控制信號的表；圖3，也正如上面所討論的，表示用于DAC的先前考慮的網(wǎng)格陣列電路部分；圖4(A)和4(B)，也正如上面所討論的，表示用于解釋在圖3的網(wǎng)格陣列電路中發(fā)生遞增和對稱誤差的示意圖；圖5(A)和5(B)，也正如上面所討論的，表示用于解釋在圖3的網(wǎng)格陣列電路中發(fā)生隨機(jī)信源誤差的圖；圖6(A)和6(B)，也正如上面所討論的，表示兩個(gè)實(shí)例器件的傳遞函數(shù)；圖7(A)和7(B)，也正如上面所討論的，是用于解釋器件與器件之間傳遞函數(shù)變化的圖；圖8是用于解釋具體實(shí)現(xiàn)本發(fā)明的DAC操作的方框圖；圖9(A)，9(B)和9(C)是說明在本發(fā)明的實(shí)施例中對換段的示意圖；圖10(A)，10(B)和10(C)示意地說明分別相應(yīng)于圖9(A)、9(B)和9(C)的分段電路的傳遞函數(shù)；圖11是總結(jié)參照圖8和9示出的分段序列和隨機(jī)誤差次序的表；圖12是表示在本發(fā)明的實(shí)施例中傳遞函數(shù)變形部分例子的方框圖；圖13是表示與八個(gè)唯一的本地段ID相關(guān)比特的表；圖14是表示根據(jù)圖13的ID，段本地變形ID輸入到變形ID信號總線的連接排列表；圖15是表示當(dāng)細(xì)分為七個(gè)可能的變化時(shí)，與八個(gè)唯一的本地段ID相關(guān)比特的表；圖16是表示根據(jù)圖15的ID，段本地變形ID輸入到變形ID信號總線的連接排列；圖17是說明段分成單獨(dú)幾組段的方框圖；圖18是表示在本發(fā)明的另一個(gè)實(shí)施例中傳遞函數(shù)變形部分例子的方框圖；圖19是表示圖18所示一組段的結(jié)構(gòu)的方框圖；圖20是表示圖19所示一組譯碼器的結(jié)構(gòu)的方框圖；
圖21(A)和21(B)是更詳細(xì)表示圖19這組譯碼器結(jié)構(gòu)的方框圖；圖22是表示圖19所示一段譯碼器的結(jié)構(gòu)的方框圖；圖23是表示段本地變形ID輸入到變形ID信號總線的連接排列表；圖24是表示如何由變形信號產(chǎn)生中間解碼比特的表；圖25(A)，25(B)和25(C)是說明段旋轉(zhuǎn)的示意圖；圖26是先前考慮的DAC部分的方框圖；圖27更詳細(xì)地表示在圖26的DAC中的部分段結(jié)構(gòu)；圖28(A)、圖28(B)和圖28(C)是DAC輸出頻譜的模擬曲線圖，用于說明應(yīng)用段旋轉(zhuǎn)的效果；和圖29更詳細(xì)表示在具體實(shí)現(xiàn)本發(fā)明第三個(gè)方面的DAC中，圖26的部分段結(jié)構(gòu)。
圖8是用于從總體上解釋具體實(shí)現(xiàn)本發(fā)明DAC的結(jié)構(gòu)和操作的方框圖。此后將描述更詳細(xì)具體實(shí)施例。用相同的附圖標(biāo)記表示與上面討論的圖1DAC部分相同或相應(yīng)的圖8DAC部分，省略這些部分的描述。
圖8DAC包括數(shù)字電路部分DC和模擬電路部分AC。模擬電路部分AC以圖1DAC相同的方式構(gòu)造，并包括多個(gè)段(或網(wǎng)格)，每段具有恒流源2和開關(guān)4。每段的開關(guān)4受數(shù)字電路部分DC提供的各個(gè)相應(yīng)的溫度計(jì)編碼信號T的控制。
在圖8的DAC中，數(shù)字電路部分DC包括傳遞函數(shù)變形部分22和變形控制部分24。在此實(shí)施例中不需要圖1的二進(jìn)制溫度計(jì)譯碼器6，因?yàn)樗墓δ鼙挥行Р⑷雮鬟f函數(shù)變形部分22，這將在下面更詳細(xì)地描述。
傳遞函數(shù)變形部分22具有用于接收二進(jìn)制輸入字D1-Dm的m個(gè)輸入和n個(gè)輸出，在該輸出產(chǎn)生數(shù)字電路部分DC的各個(gè)溫度計(jì)編碼輸出信號T1到Tn。
傳遞函數(shù)變形部分22還具有連接到變形控制部分24輸出的控制輸入，用于從此接收變形控制信號M。
現(xiàn)在描述圖8DAC的操作。DAC以預(yù)定的工作頻率(采樣率)FDAC執(zhí)行一系列操作周期(轉(zhuǎn)換周期)。FDAC例如是100兆樣值每秒(100M樣值/S)。
在每個(gè)周期，傳遞函數(shù)變形部分22接收用于該周期的變形控制信號M并根據(jù)接收信號M將外部施加的輸入字D1-Dm轉(zhuǎn)換成n個(gè)溫度計(jì)編碼信號(段控制信號)T1到Tn。
現(xiàn)在將參照一說明性的例子描述傳遞函數(shù)變形部分22和變形控制部分24，在此例中為了簡化解釋DAC只有8段。
圖9(A)是表示一組八個(gè)段S0到S7的示意圖，每段按照上面參照圖8所述的構(gòu)造。每段Si內(nèi)的電流源2產(chǎn)生電流I，電流I具有與其有關(guān)的隨機(jī)電流源誤差ei，因此段Si產(chǎn)生(I+ei)的電流。圖9(A)每段內(nèi)表示段號和與該段有關(guān)的隨機(jī)電流源誤差。
在圖8的DAC中，如同圖1傳統(tǒng)的DAC，隨著二進(jìn)制輸入字的增加，段從線B依次逐漸轉(zhuǎn)換到線A，即該段的差動開關(guān)4i將電流(I+ei)從線B轉(zhuǎn)換到線A。但是，在圖8的DAC中，可以在預(yù)定的時(shí)間間隔，例如每個(gè)轉(zhuǎn)換周期由傳遞函數(shù)變形部分22改變段的順序，因此在一個(gè)轉(zhuǎn)換周期段以第一預(yù)定次序開關(guān)，在另一個(gè)轉(zhuǎn)換周期以不同于第一次序的第二預(yù)定次序開關(guān)。
通過變形控制部分24將變形控制信號應(yīng)用到傳遞函數(shù)變形部分22，使段次序受到變形控制部分24的控制。變形信號M例如可以指示所用的絕對順序，或者它可以指示該順序如何相對于以前的轉(zhuǎn)換周期改變。在每個(gè)轉(zhuǎn)換周期，傳遞函數(shù)變形部分22然后解碼收到的二進(jìn)制輸入字(數(shù)字輸入信號)D1-Dm并根據(jù)變形控制信號M向差動開關(guān)應(yīng)用溫度計(jì)編碼輸出信號T1到Tn，以使段按照該信號指示的順序排列。
正如引言中所述，相應(yīng)的各個(gè)隨機(jī)電流源誤差e0、e1、e2、e3、e4、e5、e6和e7限據(jù)其安排轉(zhuǎn)換的順序影響傳遞函數(shù)(非線性誤差)。
首先，如圖9(A)所示，段最初是S0、S1、S2、S3、S4、S5、S6、最后S7的順序。由圖9(A)所示的最初段次序得出的傳遞函數(shù)E示意地由圖10(A)的線E1示出。在此例中，誤差e0到e7相對于平均誤差μ的幅值假設(shè)如下e0＝μ+1、e1＝μ+1.5、e2＝μ-1、e3＝μ-0.5、e4＝μ+1、e5＝μ-3、e6＝μ-0.5和e7＝μ+1.5。從圖10(A)中可以看出，當(dāng)輸入信號值從負(fù)滿刻度(NFS)增加到正滿刻度(PFS)時(shí)，段按順序轉(zhuǎn)換，累積誤差(傳遞函數(shù))逐步增加或減少根據(jù)兩倍于與正轉(zhuǎn)換段有關(guān)的隨機(jī)電流源誤差(相對于平均誤差μ)的量。因此當(dāng)例如段S1正在轉(zhuǎn)換時(shí)，傳遞函數(shù)改變2(e1-μ)(此例中上升了3)。當(dāng)段S5正在轉(zhuǎn)換時(shí)，傳遞函數(shù)改變2(e5-μ)(此例中落下了6)。
此說明性例子的第一周期的段的順序在圖11表中的名稱為″第一轉(zhuǎn)換周期″兩列的第一列中總結(jié)出來。
在此例中，在下一個(gè)轉(zhuǎn)換周期之前，變形控制部分24發(fā)送一變形控制信號M，相比較初始順序的順序位置，該變形控制信號M表示段S1和S5對換，因此段以圖9(B)示出的新次序(第二次序)轉(zhuǎn)換段。這具有改變選擇隨機(jī)電流源誤差順序的作用，如圖11表中兩列名稱為″第二轉(zhuǎn)換周期″的第一列所示。改變選擇隨機(jī)電流源的順序?qū)е吕鄯e誤差(傳遞函數(shù)E)不同的″隨機(jī)走動″，如圖10(B)的線E2示出。在第二個(gè)轉(zhuǎn)換周期，在輸入值范圍內(nèi)比前一個(gè)周期更早地應(yīng)用較大的負(fù)電流源誤差段S5(e5＝μ-3)，導(dǎo)致看起來完全不同的輪廊，早早的傾斜到零下，至于其他的輸入值范圍則保持為負(fù)。在這點(diǎn)上，DAC在第二周期的傳遞函數(shù)E2類似于參照圖6(A)所述的傳送函數(shù)形式，而DAC在第一周期的，E1更類似于上面參照圖6(B)所述。
最后，在第三轉(zhuǎn)換周期，變形控制部分24發(fā)送變形控制信號M，指示相比較其第二次的段位置，如圖9(C)所示對換段S2和S4。這再次具有改變選擇隨機(jī)電流源誤差順序的作用，如圖11表中兩列名稱為″第三轉(zhuǎn)換周期″的第一列所示，導(dǎo)致圖10(C)中線E3示意示出的傳遞函數(shù)。
雖然圖10(A)到10(C)示出的三個(gè)傳遞函數(shù)E1到E3涉及在三個(gè)不同各自周期的同一器件，或者它們被看作涉及三個(gè)各自不同的DAC，每個(gè)具有相同的隨機(jī)電流源誤差分布，但以不同的順序排列。上述的對換段的順序具有使單個(gè)DAC的傳遞函數(shù)從一種形狀″變形″到另一種的效果。
考慮兩個(gè)單獨(dú)的DAC，它們具有與這些段有關(guān)的相同的一組隨機(jī)電流源誤差的八個(gè)段，但在芯片上以不同的物理順序布置。沒有如上所述執(zhí)行的變形，這兩個(gè)器件的傳遞函數(shù)也是不同的。例如，假定第一器件具有圖9(A)所示順序選擇的這組隨機(jī)電流源誤差，第二器件具有圖9(B)所示不同順序選擇的同一組隨機(jī)電流源誤差。第一器件具有圖10(A)所示形式的傳遞函數(shù)，而第二器件具有圖10(B)所示形式的傳遞函數(shù)。因?yàn)椋缟纤?，第一DAC的傳遞函數(shù)類似于上面參照圖6(B)所述的傳遞函數(shù)形式，而第二DAC的傳遞函數(shù)更類似于上面參照圖6(A)所述的傳遞函數(shù)，可以料想第二DAC將比第一DAC呈現(xiàn)更大的二次諧波失真。
通過在每個(gè)器件執(zhí)行上述的″變形″操作，因此在每個(gè)DAC中隨時(shí)間以兩個(gè)或多個(gè)不同的順序排列段，DAC的傳遞函數(shù)將隨時(shí)間變成具有兩個(gè)或多個(gè)不同的形式。結(jié)果，每個(gè)DAC具有依據(jù)兩個(gè)或多個(gè)不同形式平均的傳遞函數(shù)。因?yàn)槠骄瑑蓚€(gè)DAC將傾向具有更類似的失真性能。所用的不同段順序的數(shù)目越高，變形性能的會聚越大。
上面已經(jīng)參照圖9(A)到(C)和10(A)到(C)關(guān)于實(shí)際DAC不可避免存在的電流源失配描述了傳遞函數(shù)變形技術(shù)。這些電流源失配在每個(gè)轉(zhuǎn)換周期對輸出信號的幅度捐獻(xiàn)一誤差(和因此使輸出信號失真)。實(shí)際上，各段除了電流幅度失配之外，還具有與其相關(guān)的時(shí)間延遲失配。通過在傳遞函數(shù)的點(diǎn)上貢獻(xiàn)水平(而不是垂直)偏移，這些延時(shí)失配誤差可以認(rèn)為是改變了傳遞函數(shù)形狀。變形技術(shù)對降低由于這些延時(shí)失配(其隨著抽樣頻率的增加而會變得更顯著)而產(chǎn)生的變形也很有效。
當(dāng)段數(shù)目小到八時(shí)，器件之間的隨機(jī)電流源誤差的分布實(shí)際上有極大的不同。結(jié)果，對于兩個(gè)選定的器件，不太可能呈現(xiàn)同一組電流源誤差，正如剛剛描述的，因此變形操作通常不會使有效的傳遞函數(shù)看起來完全相同。
但是，因?yàn)檎`差從高斯分布得出，隨著器件中段數(shù)目的增加，不同器件的源誤差分布將變得更相似。這是因?yàn)椋鶕?jù)統(tǒng)計(jì)理論，如果原始樣本具有平均值μ和標(biāo)準(zhǔn)偏差δ，然后樣值平均值構(gòu)成平均值μ和標(biāo)準(zhǔn)偏差 的大致的高斯型(對于較大的n)，樣值方差構(gòu)成平均值為{(n-1)/n}σ2的樣本。因此，當(dāng)n較大時(shí)，分布會聚。
結(jié)果，當(dāng)段數(shù)目較大時(shí)(例如多于16，最好是128或更多)，每個(gè)器件的傳遞函數(shù)被通過該器件中許多不同的形式(例如多于16，最好是128或更多)進(jìn)行變形，不同器件的總有效傳遞函數(shù)將看起來非常相似。這具有減低器件之間性能偏差的效果，正如上面提到的，從它在給定一個(gè)最小性能要求的情況下提高成品率以及在給定成品率的情況下提高成品率以及在給定成品率的情況下提高確保的最小性能這方面講，這是我們所需要的。例如，如果傳遞函數(shù)變形成128個(gè)不同的形式，則變形之前呈現(xiàn)的器件之間變化±10dB的特定偏差分量在變形之后可以期望呈現(xiàn)大約 倍于該偏差或±1dB的器件之間的偏差。
注意此效果不同于上述的旋轉(zhuǎn)技術(shù)和″魔方″技術(shù)。當(dāng)從一個(gè)周期到另一個(gè)周期旋轉(zhuǎn)段選擇順序時(shí)，這具有沿傳遞函數(shù)移動起點(diǎn)(段的起始順序位置)的效果，同時(shí)仍然以相同的順序選擇誤差，因此能保持相同的器件傳遞函數(shù)的總輪廊。因此每個(gè)器件仍然與另一個(gè)器件的傳遞函數(shù)不同。在″魔方″技術(shù)中，總是以相同的順序選擇段，可是它們的芯片上布置的物理順序不同，因此特定器件的傳遞函數(shù)是不變的并且器件與器件之間將會發(fā)生變化。
變形的效果是取出隨器件變化(例如±10dB)的離散失真分量(例如諧波失真)，并將這些分量變成同一頻率的窄帶噪聲信號，但是具有小得多的隨器件的變化。剩余的變化將依賴段數(shù)和它們重新排序的方式，但一般至少是10分之一小。例如，如果DAC生成100MHz的正弦波作為其輸出信號，則二次諧波將是一200MHz的離散音頻，一般具有例如-55dBc的幅度，(即相對于主信號-55dB)，但不同的器件間具有-45dBc到65dBc的范圍。如果有效傳遞函數(shù)在1μs的時(shí)間內(nèi)變形成許多可能的形式，則二次諧波將在大約200MHz表現(xiàn)為噪聲，具有大致±{1/1μs}或±1MHz的擴(kuò)展頻率(即±3db點(diǎn))和-55dBc的能量，在所有的器件間一般具有例如-54dBc到-56dBc的范圍。
傳遞函數(shù)最好應(yīng)該相對較慢地改變，因?yàn)閭鬟f函數(shù)要被調(diào)制，這會導(dǎo)致失真分量在頻率擴(kuò)散。如果傳遞函數(shù)的改變速度太高，則失真分量能擴(kuò)散到有用信號帶。如果改變速度太慢，則很容易看出瞬時(shí)的失真隨時(shí)間改變得很慢。因此這兩個(gè)極端之間的改變速度是理想的。傳遞函數(shù)的較大階躍變化也不受歡迎，因?yàn)檫@將導(dǎo)致輸出信號的突然跳躍，這反過來將引起寬帶噪聲。
慢變形不同于快速和/或大步長改變傳遞函數(shù)，即使只是偶而，快速和/或大步長改變傳遞函數(shù)也將失真變成寬帶噪聲(例如，通過打亂段的順序，即在圖3的陣列中段被一個(gè)象限一個(gè)象限地打亂順序)，因?yàn)槁冃沃粚⑹д鏀U(kuò)散到窄頻帶。
現(xiàn)在將參照圖12描述上面參照圖8所述的傳遞函數(shù)變形部分22一個(gè)可能的結(jié)構(gòu)。
圖12的傳遞函數(shù)變形部分122包括八個(gè)本地解碼器1240到1247。每個(gè)本地解碼器124具有兩個(gè)輸入，第一個(gè)用于接收上面參照圖8所述的變形控制信號M，第二個(gè)用于接收二進(jìn)制輸入字D1-Dm。每個(gè)本地解碼器輸入圖8所示的n個(gè)溫度器解碼信號(段控制信號)T1-Tn的其中一個(gè)。
每個(gè)本地解碼器包括具有兩個(gè)輸入的比較器126。比較器126在這兩個(gè)輸入接收用于該本地解碼器第二輸入的二進(jìn)制輸入字D1-Dm和包含特定比特的morph_id信號，這些特定比特每個(gè)本地解碼器都不同，并從下面將要描述的變形控制信號中選擇，該比較器126還輸出該段的溫度計(jì)編碼信號T。
現(xiàn)在要描述具有圖12所示的傳遞函數(shù)變形部分122的實(shí)例DAC操作。在此例中，為了簡便，假設(shè)段數(shù)n是8，但是應(yīng)當(dāng)理解進(jìn)行適當(dāng)?shù)母淖?，此概念就能很容易地用于具?個(gè)以上段的DAC。在此例中，因?yàn)橛?段，二進(jìn)制輸入字是3比特寬，就是上述的morph_id。
通過圖12與圖1的比較可以看出，在此例中，并不能(由例如圖1解碼器的居于中心的二進(jìn)制-溫度計(jì)解碼器)“全局地”地將二進(jìn)制輸入字解碼成溫度計(jì)編碼的信號T1-Tn，而是在n段的每一段中本地地進(jìn)行，正如現(xiàn)在所詳細(xì)描述的。
8段的每一段被分配值為0-7其中一個(gè)的唯一ID(本地ID)，比較器126比較該唯一ID與二進(jìn)制輸入字D1-Dm以確定所涉及段的差分開關(guān)4的狀態(tài)。在此例中，如果該二進(jìn)制輸入字大于ID，則比較器(T)的輸出高(1)，這使得開關(guān)4將電流源連接到線A(此后的“開”狀態(tài))。
當(dāng)這種大于比較器264用于上述的8個(gè)段的每一個(gè)時(shí)，其中一個(gè)段(ID＝7的段)在任何周期都處于關(guān)狀態(tài)(T＝0)，因?yàn)槎M(jìn)制輸入字永不會大于7。為了保持零偏移(考慮到開關(guān)電路的差分電流開關(guān)特性)，包含額外的“虛設(shè)”段，其總是保持開狀態(tài)(T＝1)。這比只利用7個(gè)段會更簡便。如果該比較轉(zhuǎn)而執(zhí)行大于或等于比較，則其中一個(gè)段(ID＝0的段)總是處于開狀態(tài)(T＝1)，因此額外的“虛設(shè)”段將轉(zhuǎn)而總是保持關(guān)狀態(tài)(T＝0)以實(shí)現(xiàn)零偏移。
如上所述，這些段具有范圍從0到7的ID。因此，其ID小于二進(jìn)制輸入字的每一段使其溫度計(jì)編碼信號T設(shè)置為1。所有其它的段使其溫度計(jì)編碼信號T設(shè)置為0。在此例中，因此這組比較器126執(zhí)行與圖1DAC的二進(jìn)制解碼器6相同的功能。
具有此結(jié)構(gòu)，現(xiàn)在可以很容易的通過用morph_id信號改變分配給每段的ID來改變段的選擇順序(段順序位置)。
利用可改變的ID，必須確保在任何時(shí)刻這8個(gè)本地編碼器126的每一個(gè)具有從圖13表所示的這組ID中選擇唯一ID。每個(gè)ID是三比特的二進(jìn)制數(shù)，這些比特標(biāo)有(從低位到高位)B0、B1和B2。確保每個(gè)本地解碼器具有分配給它的不同ID的一種方式是保持和改變單個(gè)3比特主碼，并將這3比特加上其各自的反數(shù)發(fā)送到本地解碼器。這六比特形成變形控制信號M。然后每個(gè)本地解碼器從這六比特中選出三個(gè)形成其自己的morph_id信號。
圖14的表表示本地解碼器可以將六比特的變形控制信號M用于8段的每一段的一種方式。例如，段0的morph_id是包括順序從高位到低位比特(B2，B1，B0)的三比特字，而段5的morph_id是包括從高位到低位比特(B2，B1，B0)。當(dāng)主碼的值例如為011時(shí)，則段0的morph_id是011，而段5的morph_id是110。利用這種方式可以保證每個(gè)本地解碼器的morph_id輸入是唯一的。這也使改變段的本地ID變得簡單，因?yàn)橹槐仨毟?比特的主碼。
順便說一下，盡管上面已經(jīng)描述這3比特加上它們的反數(shù)(總共6比特)發(fā)送到每個(gè)本地解碼器126，當(dāng)然有可能只需要發(fā)送這三比特本身而不需要反數(shù)，并在適當(dāng)?shù)谋镜亟獯a器中提供倒相器以本地的產(chǎn)生反信號。但是，這具有不希望的結(jié)果，即每個(gè)本地解碼器的電路系統(tǒng)不同。
根據(jù)3比特主碼的如何改變可以多種方式在每個(gè)周期改變段的選擇順序。如果主碼在每個(gè)周期簡單的加一(111之后繞到000)，則段的順序被旋轉(zhuǎn)。這不能產(chǎn)生傳遞函數(shù)變形的期望效果，因?yàn)椋缟纤?，旋轉(zhuǎn)無法改變傳遞函數(shù)的基本形狀，而只是改變沿傳遞函數(shù)的起始位置。
為 了實(shí)現(xiàn)變形，主碼三個(gè)比特B0，B1和B2每一個(gè)的二進(jìn)制狀態(tài)可以隨周期而改變。當(dāng)考慮以它們ID順序?qū)⒍伟才旁诓煌母髯晕恢脮r(shí)，這具有將在特定位置的多對段以該順序?qū)Q的效果。例如，如果比特B0的狀態(tài)改變，則對換在下面位置的段0 12 34 56 7一對中兩個(gè)段移動(位置改變)的距離是1，一次對換四段，因此總有效移動是8。總有效移動可用于定義與每次順序改變有關(guān)的段改變參數(shù)(SCP)。這通過計(jì)算順序改變帶來的n段順序位置的所有改變(如果有的話)的和而得出。這充當(dāng)順序改變帶來的順序位置總體改變的測量值。
如果B1的狀態(tài)改變，則對換在下列位置的段0 21 34 65 7在此情況下，一對中兩個(gè)段移動的距離為2，一次對換四段，因此總有效移動(SCP)是16。
如果B2的狀態(tài)改變，則對換在下列位置的段0 41 52 63 7在此情況下，一對中兩個(gè)段移動的距離為4，一次對換四段，因此總有效移動(SCP)是32。
如果每次隨機(jī)地選擇這三個(gè)更新的其中一個(gè)，則每個(gè)轉(zhuǎn)換周期的平均總有效移動(每周期的平均SCP)是(改變*概率)＝8*(1/3)+16*(1/3)+32*(1/3)＝56/3＝18.67。
總有效移動(段改變參數(shù))反映在每次改變傳遞函數(shù)的總體改變中。如上所述，希望傳遞函數(shù)從一個(gè)狀態(tài)慢慢地變?yōu)榱硪粋€(gè)狀態(tài)，不希望一次作太大的變化。這可以通過限制次序改變帶來的段順序位置平均改變相對于總段數(shù)n的數(shù)目和/或幅度。這等于將SCP值限制為n。另外，SCP最大值和最小值之間的差值最好限制為n。例如，在此情況下，SCP最大值和最小值是8和32，因此差值(24)是3n。在下面的例子中將給出示范性的值。
考慮到此例中比特B2的變換引起相對較大的整體變化32(4n)，則最好B2最不經(jīng)常變化。
實(shí)現(xiàn)這種情形的一種方式是每次根據(jù)格雷(Gray-scale)碼更新主碼，即以下面的方式000-＞001-＞011-＞010-＞110-＞111-＞101-＞100-＞101-＞111等。在這種情況下，B2在16個(gè)周期改變兩次，而B1改變四次，B0改變8次，因此現(xiàn)在每個(gè)轉(zhuǎn)換周期的平均移動＝32*(2/16)+16*(4/16)+8*(8/16)＝192/16＝12(即這種情況下，平均SCP限制為1.5n)。
但是在這種情況下，一組有限的傳遞函數(shù)在固定的間隔重復(fù)。在這種情況下，相同序列的傳遞函數(shù)將每隔16個(gè)轉(zhuǎn)換周期重復(fù)，給出了(FCLK/16)的重復(fù)頻率，其中FCLK是轉(zhuǎn)換周期的頻率，這具有產(chǎn)生離散邊帶的效果。
在上述的方法中，比特B0，B1和B2的二進(jìn)制狀態(tài)在每個(gè)周期都發(fā)生變化，比特B2的改變引起四對段一次移動四段的距離。為了將總有效移動(SCP)限制為總共8段，有可能將B2改變分成單獨(dú)的改變，一次只作一個(gè)改變，例如(0 4)，(1 5)，(2 6)或(3 7)。以相同的方式，B1的改變可以限制為8段的總有效移動(SCP)，通過將它分成兩個(gè)可能的改變，例如(0 2 & 4 6)，(1 3 & 5 7)。B0的改變已經(jīng)引起8個(gè)總有效移動，因此，只有一個(gè)可能的選擇(0 1 & 2 3 & 4 5 & 6 7)。為了簡便，下面列出了這7種可能的改變B0 (0 1 & 2 3 & 4 5 & 6 7)B1a(0 2 & 4 6)B1b(1 3 & 5 7)B2a(0 4)B2b(1 5)B2c(2 6)B2d(3 7)這可以通過保持和更新7比特主碼來實(shí)現(xiàn)(而不是以前的3比特主碼)，通過對換7比特相應(yīng)一個(gè)比特的值來實(shí)現(xiàn)上面7個(gè)可能變化的每一個(gè)。為了實(shí)現(xiàn)這種情況，本地ID相應(yīng)于圖15表所示的7比特主碼。比較該表與圖13的表，可以看出圖13的B2列已經(jīng)分成四列B2a，B2b，B2c和B2d，分別相應(yīng)于上述標(biāo)有B2a，B2b，B2c和B2d的改變，當(dāng)這些二進(jìn)制值取反時(shí)，每列只包含在兩對段四個(gè)位置的兩對相反的二進(jìn)制值。圖15的B0列與圖13的相同。
變形控制信號M現(xiàn)在具有總共14個(gè)比特(7比特B0，B1a，B1b，B2a，B2b，B2c和B2d)分配給本地解碼器126。因?yàn)槊總€(gè)本地解碼器只需要3比特morph_id，它根據(jù)圖16所示的表從變形信號M中選出3比特。
在此例中，變形控制部分24負(fù)責(zé)在任一周期對換變形信號M7比特的一個(gè)，每個(gè)轉(zhuǎn)換周期的平均移動8(n)，而在不劃分高位比特B1和B2的情況下平均是18.67。
從7個(gè)可能選項(xiàng)中隨機(jī)選擇一個(gè)優(yōu)選通過生成隨機(jī)的3比特?cái)?shù)來實(shí)現(xiàn)，該數(shù)選擇要進(jìn)行的7個(gè)改變的一個(gè)。因?yàn)榇穗S機(jī)3比特?cái)?shù)實(shí)際具有8個(gè)狀態(tài)，優(yōu)選進(jìn)行其中的兩個(gè)，以選擇通過對換比特B0表示的改變。
如上所述，在上面參照圖12描述的傳遞函數(shù)變形部分122中，不是“全局地”(通過例如圖1解碼器6的居于中心的二進(jìn)制-溫度計(jì)解碼器)進(jìn)行二進(jìn)制輸入字D1-Dm到溫度計(jì)編碼信號T1-Tn的解碼，而是在n段的每一個(gè)中本地執(zhí)行?？梢岳斫庖部梢云渌煌姆绞綄?shí)現(xiàn)圖8的傳遞函數(shù)變形部分22，例如首先利用圖1解碼器6的二進(jìn)制溫度計(jì)解碼器的生成一組溫度計(jì)編碼信號，然后重新排序這些溫度計(jì)編碼信號(例如利用桶形移位器)，以產(chǎn)生段控制信號T1-Tn。
為了實(shí)現(xiàn)最低的器件與器件之間的偏差，DAC中段選擇順序應(yīng)當(dāng)理想地逐漸通過每個(gè)可能的順序改變，因此隨時(shí)間經(jīng)過如此之多的不同形式的傳遞函數(shù)。但實(shí)際上，對于較多的段實(shí)現(xiàn)這種情形所需的電路(例如門電路數(shù))復(fù)雜性受到抑制?？紤]到此，必須在一方面電路復(fù)雜性的增加和另一方面限制可以覆蓋的總段順序數(shù)(和因此限制變形可以減少的器件之間的變化量)之間作出明智的妥協(xié)。
一個(gè)可能妥協(xié)是將段分成多組，并只在各組內(nèi)對換段。通過進(jìn)一步在每組內(nèi)將段均勻擴(kuò)展到整個(gè)傳遞函數(shù)，有可能在實(shí)現(xiàn)良好的變形性能，同時(shí)顯著降低整個(gè)電路的復(fù)雜性。例如，圖17表示一個(gè)例子，其中總共16個(gè)段S0到S15分成兩組“組0”和“組1”，每組包括8段(S0，S2，S4，S6，S8，S10，S12，S14)在組0，(S1，S3，S5，S7，S9，S11，S13，S15)在組1。這些段所示的位置與傳遞函數(shù)有關(guān)(選擇順序)，而不必是它們在芯片上的物理位置。因此有可能(并優(yōu)選)將一組中所有的段彼此鄰近的排列在芯片上，即使實(shí)際上它們擴(kuò)展到整個(gè)傳遞函數(shù)。一組之中的段從不與另一組中的段對換。
組數(shù)的選擇是另一種妥協(xié)。越多的組給出越線性的改進(jìn)(不同DAC間的匹配)，但是越小的組給出越小的寬帶噪聲因?yàn)槊總€(gè)時(shí)鐘周期段改變位置越少。
在上面參照圖12-16所述的例子中，總共8段由3比特二進(jìn)制數(shù)據(jù)輸入字D1-Dm編址。每段的本地解碼器具有3比特本地ID，相比較3比特二進(jìn)制數(shù)據(jù)輸入字D1-Dm以得到溫度計(jì)編碼信號T1-Tn。另外，與每段有關(guān)的本地ID要以各種方式對換，因此段順序持續(xù)變化。圖12-16的排列很容易修改為現(xiàn)在將描述的更實(shí)際的DAC，其有128個(gè)段。
128個(gè)段可以分成16組每組8個(gè)段，如下組0＝段(0，16，…96，112)組1＝段(1，17，…97，113)…組14＝段(14，30，…110，126)組15＝段(15，31，…111，137)利用此排列，在傳遞函數(shù)中，一組中的每個(gè)元素與其該組的鄰近元素隔開16段的距離，每組中的元素均勻擴(kuò)展到整個(gè)傳遞函數(shù)。每組具有用于這組所有元素公用的固定和每組不同的4個(gè)ID比特(四個(gè)最低位比特)，它們是固定的，且每組不同，和(三個(gè)最高位比特)該組每個(gè)元素都不同的3個(gè)ID比特。
因?yàn)镈AC中有128個(gè)DAC要編址，需要7比特二進(jìn)制輸入字D1-Dm，每段的本地解碼器具有7比特本地ID。一個(gè)特定組的這7比特本地ID的低4位可以硬線連接到該組唯一的4比特組合，而該組的每個(gè)元素可從14比特的變形信號中選擇三個(gè)不同的比特，但如上所述提供該元素的本地ID的高3位。改變主碼現(xiàn)在將對換一組內(nèi)的所有元素，但不對換屬于不同組的元素。
為了減少每個(gè)轉(zhuǎn)換周期執(zhí)行的對換總數(shù)(或SCP)，還最好每個(gè)周期只對換一組。這可以通過生成四比特隨機(jī)數(shù)來實(shí)現(xiàn)，在一個(gè)特定的轉(zhuǎn)換周期選擇其中一個(gè)組工作。然后該變形控制信號M在該周期充當(dāng)對換工作組的元素。
圖18表示圖8的傳遞函數(shù)變形部分22在本發(fā)明另一個(gè)優(yōu)選實(shí)施例中的解構(gòu)，其中總共128個(gè)段分成8組，每組16段，如下組0＝段(0，8，…112，120)組1＝段(1，9，…113，121)…組6＝段(6，14，…118，126)組7＝段(7，15，…119，137)用這種此排列，在傳遞函數(shù)中，一組中的每個(gè)元素與其該組的鄰近元素隔開8段的距離，每組中的元素均勻擴(kuò)展到整個(gè)傳遞函數(shù)。
圖18的傳遞函數(shù)變形部分22包括組使能解碼器8，8段組300到307。傳遞函數(shù)變形部分22具有接收7比特二進(jìn)制輸入字D1-Dm，4比特“l(fā)ocal_en”信號和3比特“global_en”信號?！發(fā)ocal_en”信號和3比特“global_en”信號包括上面參照圖8所述的變形控制信號M。每段組30輸出128個(gè)溫度計(jì)編碼輸出T1-Tn的16個(gè)。組使能編碼器8具有接收8比特global_en信號的輸入和輸出8比特global_en信號的輸出。每段組具有接收8比特group_en中預(yù)定一個(gè)比特的輸入，接收local_en信號的輸入，和接收二進(jìn)制輸入字D1-Dm的輸入。
local_en信號和global_en在每個(gè)轉(zhuǎn)換周期由圖8所示的變形控制部分24生成。global_en信號是3比特隨機(jī)數(shù)，其選擇8段組300到307的其中一個(gè)以使其段在該特定轉(zhuǎn)換周期對換。所有未選擇的段組中的段保持與前一周期相同的段次序。組使能解碼器解碼此3比特global_en信號以生成1/N的8比特group_en信號，對于3比特global_en的每個(gè)不同值，group_en比特的一個(gè)不同比特設(shè)置成1(所有剩余的group_en設(shè)置成0)。8比特的group_en信號用于8段組300到307的不同的一個(gè)。
變形控制部分24生成的local_en信號是4比特隨機(jī)數(shù)其選擇15個(gè)可能段的其中一個(gè)對換以在該轉(zhuǎn)換周期選擇的段組30中的段進(jìn)行。因?yàn)閘ocal_en具有16個(gè)不同的狀態(tài)，所以兩個(gè)該信號選擇相共一個(gè)15個(gè)可能段對換。這將在下面更詳細(xì)的描述。
圖19更詳細(xì)的表示段組300到307的結(jié)構(gòu)。每個(gè)段組30包括16個(gè)段解碼器340到3415和在所有段解碼器340到3415之間共享的單個(gè)組解碼器32。組解碼器32具有接收上述local_en和group_en信號的輸入，接收二進(jìn)制輸入字D1-Dm的3個(gè)低位的輸入。組解碼器32還具有接收3比特group_id信號的輸入，該信號表示這組中所有16段的本地ID的3個(gè)低位。組解碼器32也有單比特的“comp”輸出和30比特的morph_id_bus輸出。每個(gè)段解碼器34具有接收二進(jìn)制輸入字D1-Dm的4個(gè)高位的輸入，和進(jìn)一步接收comp信號和組解碼器輸出的morph_id_bus信號選擇比特的輸入，和在輸出溫度計(jì)編碼輸出信號T其中一個(gè)的單個(gè)比特輸出。
現(xiàn)在將參照圖20到圖22更詳細(xì)的描述組解碼器32和段解碼器34的結(jié)構(gòu)和操作。組解碼器32包括圖21(A)中更詳細(xì)表示的LSB解碼器321和圖21(B)中更詳細(xì)表示的變形信號解碼器325。LSB解碼器321包括比較器322和鎖存器323，同時(shí)變形信號解碼器325包括對換選擇器和一組D型觸發(fā)器327。每個(gè)段解碼器34包括比較器342和鎖存器344。
LSB解碼器321中的比較器322比較二進(jìn)制輸入字D1-Dm的低三位與該組的唯一三比特組ID“group_id”。此比較的結(jié)果由鎖存器323鎖存，作為信號“comp”輸出，并傳遞到在每個(gè)段解碼器340到3415的比較器243。段解碼器34中的比較器342然后對高位執(zhí)行類似的操作，比較二進(jìn)制輸入字D1-Dm的高四位與該組的四位“group_id”，利用低位的比較結(jié)果“comp”。在段解碼器34中執(zhí)行的比較結(jié)果表示控制該段微分開關(guān)4的溫度計(jì)編碼輸出信號T。
在上面參照圖12的例子中，段沒有分成組，每個(gè)本地解碼器124的比較器126比較二進(jìn)制輸入字D1-Dm的所有m比特與morph_id信號的所有m比特。在此例中，本地解碼器執(zhí)行的操作分成由組解碼器32的LSB解碼器執(zhí)行的對低位的操作和由段解碼器34執(zhí)行的對高位的操作。LSB解碼器321只利用二進(jìn)制輸入字D1-Dm的三個(gè)低位，和段ID的三個(gè)低位(group_id)。段解碼器34利用二進(jìn)制輸入字D1-Dm的四個(gè)高位，和段ID的四個(gè)高位(morph_id)。進(jìn)位比特“comp”需要從低位比較器322傳遞到高位比較器342。
可以理解，兩級比較過程不是必須的?？梢园才琶慷螆?zhí)行單個(gè)7比特比較，四個(gè)高位包括morph_id比特，三個(gè)低位包括group_id比特，它們?yōu)樵摻M的所有段所公用。但是，最好使用兩級處理，因?yàn)榈腿坏谋容^電路可以在一組中的所有段之間共享，每個(gè)段解碼器中只需要提供4位比較器。另外，兩級處理允許本地解碼器執(zhí)行的操作形成管道，一個(gè)轉(zhuǎn)換周期的操作與另一個(gè)轉(zhuǎn)換周期的操作重疊，正如我們的待審查歐洲專利申請EP-A-1100203中所詳細(xì)討論的。
現(xiàn)在將參照圖21(B)，23和24描述每段ID的高四位(或morph_id)。如上所述，變形信號解碼器325接收來自變形控制部分24的local_en信號是4位隨機(jī)數(shù)，其選擇15個(gè)可能段的其中一個(gè)在隨機(jī)組選擇信號group_en在轉(zhuǎn)換周期選擇的段組30中的段上進(jìn)行對換。對于上面參照圖12描述的例子，一組只有8段，由一三位隨機(jī)數(shù)任意選擇7個(gè)可能兌換的一個(gè)并通過對換7位主碼其中一位的二進(jìn)制狀態(tài)。由變形信號解碼器25執(zhí)行與此等同的功能。
在此例中，一組中16個(gè)段需要4位morph_id。如果通過改變四位主碼其中一位B3，B2，B1和B0的二進(jìn)制狀態(tài)實(shí)現(xiàn)對換，則下面的對換可以發(fā)生B0(02468ACE) (13579BDF)B1(014589CD) (2367ABEF)B2(012389AB) (4567CDEF)B3(01234567) (89ABCDEF)這里，每組元素以十六進(jìn)制表示成元素0，1，2，...9，A，B，C，D，E，F(xiàn)。例如，組0中，元素0是段0，元素1是段8，元素E是段112，元素F是段120。
每個(gè)上述對換一組內(nèi)元素移動的總距離分別對于對換B0，B1，B3和B4來說是16，32，64和128。因?yàn)橐唤M的每個(gè)元素與鄰近元素實(shí)際隔開8段，這分別表示128(n)，256(2n)，512(4n)和1024(8n)的平均總有效移動(SCP)。為了限制傳遞函數(shù)引起的總變化，上述改變以類似于上述的方式分成下面的子選擇B0(02468ACE) (13579BDF)B1a(048C) (26AE)B1b(159D) (37BF)B2a(08) (4C)B2b(19) (5D)B2c(2A) (6E)B2d(3B) (7F)B3a(0) (8)
B3b(1) (9)B3c(2) (A)B3d(3) (B)B3e(4) (C)B3f(5) (D)B3g(6) (E)B3h(7) (F)這些選擇每一個(gè)的總改變是16個(gè)元素的移動。因?yàn)槊總€(gè)元素隔開8段，任何改變的總有效移動(SCP)是16×8個(gè)段，即128個(gè)段。因此，在此情況下，每個(gè)周期的平均SCP限制為n。
每個(gè)轉(zhuǎn)換周期更新的上述主碼在此例中表示成圖21(B)這組15個(gè)D型觸發(fā)器327的15個(gè)Q輸出。這15個(gè)Q輸出以及15個(gè)Q輸出形成饋送到段解碼器34的morph_id_bus。每個(gè)段解碼器利用來自morph_id_bus信號這組唯一四個(gè)比特，以形成在圖23表總結(jié)的其自己的四位morph_id信號。
四位local_en信號選擇特定轉(zhuǎn)換周期中所作的上述15對換的其中一個(gè)。如果該周期中特定組的group_en信號為高，則只進(jìn)行該對換。因?yàn)閘ocal_en具有16個(gè)不同的狀態(tài)，所以其中有兩個(gè)選擇15個(gè)可能段對換的相同一個(gè)。變形信號解碼器325的對換選擇器326根據(jù)圖24所示的表生成N分之一15比特的中間解碼信號，高位選擇其中一位對換。在此例中，0000和0001的local_en值都啟動對換“B0”。當(dāng)group_en設(shè)置為0時(shí)不進(jìn)行對換。
這組D型觸發(fā)器327的Q輸出作為各自的D輸入反饋到觸發(fā)器。每次為觸發(fā)器提供時(shí)鐘時(shí)這使得輸出觸發(fā)。但是，因?yàn)橹虚g解碼信號只使能一個(gè)觸發(fā)器，每個(gè)轉(zhuǎn)換周期觸發(fā)15比特主碼的其中一個(gè)比特。
具有16組，每組具有8個(gè)可能的對換(或等同于8組16個(gè)可能的對換)，每個(gè)給定對換在(平均)128個(gè)時(shí)鐘周期的間隔重復(fù)。這具有將每個(gè)失真分量變成擴(kuò)展到大約±(FCLK/128)噪聲，因此每個(gè)噪聲頻帶是在624Ms/s的10MHz寬(或±5MHz)。通過適當(dāng)?shù)倪x擇FCLK和平均對換重復(fù)間隔，可以限制以每個(gè)失真分量為中心的噪聲頻帶大小從而使它們不延伸到希望的信號頻帶中。
在一個(gè)實(shí)施例中，噪聲擴(kuò)展實(shí)際上只有這一半，因此每個(gè)噪聲頻帶是在624Ms/s的大約5MHz寬(或±2.5MHz)。這是因?yàn)镈AC提供有兩塊解碼器電路來實(shí)現(xiàn)，一個(gè)是用于在奇數(shù)轉(zhuǎn)換周期解碼輸入信號的“奇”塊，另一個(gè)是用于在偶數(shù)轉(zhuǎn)換周期解碼輸入信號的“偶”塊。因此每個(gè)“奇”和“偶”塊以DAC更新速率的一半提供時(shí)鐘，正如我們共同未決的英國專利申請GB-A-235630所更詳細(xì)描述的。
正如上面關(guān)于使用格雷碼更新方法所提到的，如果相同的一組傳遞函數(shù)每16個(gè)周期重復(fù)一次，則具有以FCLK/16的間隔產(chǎn)生離散邊帶的效果。但是，如果這組傳遞函數(shù)也改變，則噪聲大致擴(kuò)展到此帶寬。如果噪聲帶寬擴(kuò)展太大，則段對換的速率可以降低，因此變形發(fā)生得更慢。段順序不必每個(gè)周期都變化，因此在某些周期(例如，每隔一個(gè)周期)可以安排段順序不改變。
選擇利用8組每組16個(gè)段而不選擇16組每組8段部分是處于設(shè)計(jì)的考慮。每組布置成一行16個(gè)元素，一端有組邏輯。因?yàn)檎麄€(gè)塊為“奇”和“偶”邏輯復(fù)制，所以此布置達(dá)到16×16陣列，在兩組之間有公用邏輯。每個(gè)元素(本地解碼器，大約200個(gè)門)大致是正方形(因?yàn)檫@是最小化互聯(lián)的最好形狀)，因此頂層布置大致是正方形。
上述的變形技術(shù)也可以結(jié)合在我們待審查歐洲專利EP-A-1100203所詳細(xì)描述的段旋轉(zhuǎn)技術(shù)使用，這里并入其全文作為參考。
正如圖25(A)所示意示出的，在旋轉(zhuǎn)技術(shù)中，段在每個(gè)轉(zhuǎn)換周期旋轉(zhuǎn)一定數(shù)目r的段(旋轉(zhuǎn)量)。例如，圖25(A)的段順序已經(jīng)旋轉(zhuǎn)三段量r，段從結(jié)束回卷到開始。三段的進(jìn)一步旋轉(zhuǎn)使段排序成圖25(C)所示。這具有移動傳遞函數(shù)起始位置的效果而不必真正改變傳遞函數(shù)的形狀。
段旋轉(zhuǎn)的實(shí)現(xiàn)可以很容易的包括在上面參照圖18到24所述的變形電路中，通過在每個(gè)轉(zhuǎn)換周期為段的整個(gè)本地ID增加旋轉(zhuǎn)量r，通過將與該段有關(guān)的group_id和morph_id相結(jié)合進(jìn)行。這通過在組解碼器32的LSB解碼器325的比較器322執(zhí)行比較操作之前為group_id加旋轉(zhuǎn)量r的低三位，和在段解碼器34比較器342比較之前，為morph_id加旋轉(zhuǎn)量r的高四位。最低位加法器的進(jìn)位比特也發(fā)送到最高位加法器。
當(dāng)結(jié)合旋轉(zhuǎn)應(yīng)用變形時(shí)，變形去除了旋轉(zhuǎn)之后仍然存在的器件與器件變化，也去除了旋轉(zhuǎn)所引起頻譜的離散音調(diào)。當(dāng)使用變形時(shí)，以前要求使用旋轉(zhuǎn)量的隨機(jī)擴(kuò)展現(xiàn)在不再必要，盡管現(xiàn)在仍然可用其來改進(jìn)固有噪聲電平的平滑性。
舉一個(gè)GSM通信系統(tǒng)的例子，其中信道隔開100-200KHz，希望將噪聲擴(kuò)展至少一個(gè)信道帶寬。擴(kuò)展也可以小到足以使旋轉(zhuǎn)產(chǎn)生的失真分量不明顯擴(kuò)展到離開其期望的位置，即一般離開頻帶至少5MHz。變形引起的擴(kuò)展一般是±2.5MHz的數(shù)量級，因此旋轉(zhuǎn)分量不擴(kuò)展到有用頻帶內(nèi)。
現(xiàn)在將參照具有分段結(jié)構(gòu)的電路描述本發(fā)明的第三個(gè)方面，特別是分段數(shù)字模擬轉(zhuǎn)換器(DAC)。
如上所述，我們的待審查歐洲專利申請EP-A-1100203描述了“噪聲整形”技術(shù)，由此器件非線性引起的失真分量被進(jìn)行頻率轉(zhuǎn)換，因此它們出現(xiàn)在希望的信號頻帶外(帶外)。這通過旋轉(zhuǎn)所選擇段的順序?qū)崿F(xiàn)，另外對旋轉(zhuǎn)量應(yīng)用某些小隨機(jī)擴(kuò)展，因此離散音調(diào)不出現(xiàn)在輸出中。本發(fā)明的第三個(gè)方面設(shè)計(jì)實(shí)現(xiàn)適當(dāng)參數(shù)選擇或確認(rèn)的電路，用于實(shí)現(xiàn)失真的希望的重新定位。但下面將描述用于其他情形的更一般的應(yīng)用。
圖26表示應(yīng)用本發(fā)明第三方面的部分DAC。圖26的DAC包括數(shù)字電路部分和模擬電路部分。模擬電路部分包括多個(gè)段(或網(wǎng)格)，每段具有恒流源2和開關(guān)4。每段的開關(guān)4受用于此處的來自數(shù)字電路部分DC各自相應(yīng)溫度計(jì)編碼信號OT的控制。
圖27更詳細(xì)的表示圖26其中一個(gè)段中的電流源和開關(guān)4的結(jié)構(gòu)。恒電流10具有門電路，其保持在電勢Vpcs并充當(dāng)在所涉及段中產(chǎn)生恒電流I。串聯(lián)晶體管20具有門電路，其保持在電勢Vpcasc并充當(dāng)在電路使用中時(shí)保護(hù)恒流晶體管10不受電壓變化。這兩個(gè)晶體管一起組成圖26的恒流源2。第一和第二晶體管30和40組成圖26段的各個(gè)差分開關(guān)電路4。適于驅(qū)動這些第一和第二晶體管30和40電路在我們待審查的英國專利GB-A-2356304中描述，這里并入其全文作為參考。晶體管30和40的漏極分別連接到各自的輸出節(jié)點(diǎn)OUTA和OUTB，其分別相應(yīng)于圖26差分開關(guān)電路的第一和第二端。
在圖26的DAC中，數(shù)字電路部分包括，除了二進(jìn)制溫度計(jì)解碼器6之外，段旋轉(zhuǎn)部分22和旋轉(zhuǎn)控制部分24。段旋轉(zhuǎn)部分22具有n個(gè)輸入，接收一組溫度計(jì)編碼輸入信號IT1-ITn。這些溫度計(jì)編碼信號IT1-ITn由二進(jìn)制解碼器根據(jù)用于DAC的二進(jìn)制輸入字D1-Dm生成。
段旋轉(zhuǎn)部分22還具有n個(gè)輸出，在此產(chǎn)生數(shù)字電路DC的溫度計(jì)編碼輸出信號OT1-OTn。段旋轉(zhuǎn)部分22還具有連接到旋轉(zhuǎn)控制部分24的控制輸入，用于接收旋轉(zhuǎn)量r。旋轉(zhuǎn)控制部分24具有第一和第二輸入，用于分別接收外部施加的控制信號MEAN和SPREAD。
DAC以預(yù)定的操作頻率(抽樣率)FDAC執(zhí)行一系列操作周期(轉(zhuǎn)換周期)。FDAC例如是每秒一億個(gè)樣值(100Msamples/s)。在每個(gè)周期，二進(jìn)制溫度計(jì)解碼器6將外部應(yīng)用的輸入字D1-Dm轉(zhuǎn)換成n個(gè)溫度計(jì)編碼信號IT1-ITn。而且在每個(gè)周期，段旋轉(zhuǎn)部分22接收用于該周期的旋轉(zhuǎn)量r值，并根據(jù)收到的r值從溫度計(jì)編碼輸入信號IT1-ITn得出的溫度計(jì)編碼輸出信號OT1-OTn。
段旋轉(zhuǎn)的效果可以參照圖28(A)到28(C)解釋。每條曲線表示圖26輸出信號(VA-VB)從DC到DAC抽樣率FDAC一半頻率的頻率范圍的信噪比(SNR)。在每條曲線中，豎軸表示的SNR以dB測量，橫軸表示的頻率與抽樣率FDAC成正比測量。假設(shè)此例中，段數(shù)n是64。
可以看出，在每個(gè)例子中，有從大致0.3FDAC到0.5FDAC的寬噪聲峰值(奈奎斯特頻率)。該寬噪聲峰值是用于輸入數(shù)據(jù)D1-Dm的高通濾波抖動的結(jié)果以消除量化誤差的影響。為了本發(fā)明的解釋，可以忽略寬噪聲峰值。
在此例中，假設(shè)DAC正用于在其輸出合成由四個(gè)“音調(diào)”T，即四個(gè)不同頻率分量組成的輸出信號。這四個(gè)音調(diào)集中在0.09FDAC附近的頻率。每個(gè)音調(diào)T具有DAC全輸出幅度FS的峰值幅度-13dB。音調(diào)總和的峰值是-1dB FS。順便提一下在此例中假設(shè)輸出信號由四個(gè)音調(diào)組成，因?yàn)槎鄠€(gè)音調(diào)使得更容易識別輸出頻譜中的噪聲分量。
圖28(A)表示當(dāng)從一個(gè)周期到下一個(gè)周期沒有執(zhí)行段旋轉(zhuǎn)，即每個(gè)周期中r＝0時(shí)的輸出信號頻譜?？梢钥闯霰M管從DC到0.3FDAC頻率范圍的平均噪聲電平大約是-90dB，在接近四個(gè)音調(diào)T的頻率有多個(gè)重要的交叉調(diào)制產(chǎn)物M。這些交叉調(diào)制產(chǎn)物M是段失配的結(jié)果。
圖28(B)表示當(dāng)每個(gè)周期使用r＝1的旋轉(zhuǎn)量時(shí)的輸出信號頻譜。在這種情況下，可以看出音調(diào)T附近的交叉調(diào)制產(chǎn)物M不見了。但是，輸出信號頻譜包含頻率間隔為Δf＝FDAC/n(在此例中＝0.0156 FDAC)。由于段隨周期旋轉(zhuǎn)的結(jié)果這些頻率分量出現(xiàn)在輸出信號頻譜中，這里稱為“旋轉(zhuǎn)分量”。
第一旋轉(zhuǎn)分量(分量1)具有頻率rΔf。第二旋轉(zhuǎn)分量(分量2)具有頻率2rΔf，第三和更高級旋轉(zhuǎn)分量在頻率3rΔf，4rΔf等等。
平均來說，次序越高旋轉(zhuǎn)分量幅度就越低。但是，從圖28(B)可以看出，例如分量1和2不比分量3大，這與平均期望相反。這只是圖28(B)特定曲線的統(tǒng)計(jì)變化。
當(dāng)旋轉(zhuǎn)量r＝1時(shí)，正如圖28(3)的曲線，最重要的分量都包含在從DC到0.16FDAC的頻帶內(nèi)。這意味著所有的分量都在DAC輸出信號頻率的期望范圍內(nèi)。例如，在使用4x過抽樣的系統(tǒng)內(nèi)，輸出信號頻率的期望范圍是從DC到0.125FDAC。
圖28(C)表示當(dāng)每個(gè)周期的旋轉(zhuǎn)量r＝21時(shí)的輸出信號頻譜。旋轉(zhuǎn)分量1到19現(xiàn)在的位置與圖28(B)完全不同。第一旋轉(zhuǎn)分量(分量1)位于21Δf頻率。應(yīng)當(dāng)具有2rΔf(42Δf)的分量2被映射到頻率21Δf。該映射的出現(xiàn)是因?yàn)?2Δf比奈奎斯特頻率(n/2)Δf(＝32Δf)超出10Δf，因此該分量映射到(n/2-10)Δf(＝22Δf)。類似的，分量3映射到Δf(因?yàn)?rΔf(＝63Δf)比奈奎斯特頻率超出+31Δf，該分量映射為(n/2-31)Δf＝Δf)。分量4映射到20Δf(因?yàn)?rΔf(＝88Δf)比奈奎斯特頻率超出52Δf，因此被映射到-20Δf，這是因?yàn)楸?小所以反過來映射到20Δf)。以相同的方式映射更高階的分量。
從圖28(C)可以看出，10個(gè)低階分量1到10只有分量3，6和9現(xiàn)在保持在從DC到0.125FDAC的期望范圍內(nèi)。另外一些高階分量(分量12，15和18)在期望頻率范圍內(nèi)，但是這些是較不重要的分量。順便提一下，圖28(C)的分量18的相對較大幅度(相比較其它的分量)也是統(tǒng)計(jì)變化。平均來說，分量18的幅度比圖28(C)所示的要小。
通過改變各周期間的旋轉(zhuǎn)量施加一個(gè)小隨機(jī)擴(kuò)展可以實(shí)現(xiàn)旋轉(zhuǎn)量r的非整數(shù)值，這同時(shí)具有平滑固有噪聲的作用。器件的噪聲整形特性通過將上述的外部應(yīng)用控制信號MEAN和SPREAD用于圖26的旋轉(zhuǎn)控制部分24來設(shè)置。
盡管通過適當(dāng)選擇旋轉(zhuǎn)控制參數(shù)MEAN和SPREAD，旋轉(zhuǎn)分量可以移到適當(dāng)?shù)摹皫狻蔽恢?，但必須便給該DAC的一個(gè)特定應(yīng)用能夠進(jìn)行這種選擇。在我們待審查的歐洲專利申請EP-A-1100203中描述了系統(tǒng)選擇旋轉(zhuǎn)量r的一些圖形技術(shù)，但是即使具有這樣的技術(shù)，也希望能夠確認(rèn)該技術(shù)達(dá)到的控制參數(shù)旋轉(zhuǎn)在將旋轉(zhuǎn)分量移到預(yù)定頻率中有效。另外，當(dāng)利用旋轉(zhuǎn)而不利用變形時(shí)，將會有器件與器件之間的偏差，這意味著，在圖形技術(shù)建議的旋轉(zhuǎn)控制參數(shù)兩個(gè)可能的選擇之間，一種選擇將優(yōu)于另一個(gè)。也期望可以選擇旋轉(zhuǎn)控制參數(shù)而不利用這種圖形技術(shù)，例如，當(dāng)通過利用變形(正如本發(fā)明的第一個(gè)方面)結(jié)合旋轉(zhuǎn)使圖形技術(shù)復(fù)雜時(shí)。
可以考慮到由制造者在測試階段或銷售后由用戶在DAC上實(shí)現(xiàn)實(shí)際的測量，其中適當(dāng)?shù)妮斎胄盘?預(yù)期應(yīng)用的典型情況)用于DAC，并測量輸出信號頻譜的實(shí)際噪聲分量。通過改變旋轉(zhuǎn)控制參數(shù)MEAN和SPREAD，旋轉(zhuǎn)分量可以移到頻譜中適當(dāng)?shù)膸馕恢??？蛇x地，可以檢驗(yàn)圖形技術(shù)達(dá)到的旋轉(zhuǎn)控制參數(shù)以確定旋轉(zhuǎn)分量被導(dǎo)致在預(yù)定的帶外位置。這種測量可以有利的用于產(chǎn)生類似于圖28(A)到28(C)曲線，但這種測量實(shí)際上不能產(chǎn)生圖28(A)到28(C)所清楚和容易解釋的曲線。圖28(A)到28(C)曲線實(shí)際上不是通過測量而是通過基于模型DAC的計(jì)算機(jī)模擬產(chǎn)生的，其中不同段的圖26的電流源2(圖27的晶體管10和20)假設(shè)具有1.7％標(biāo)準(zhǔn)方差σ的的失配。該標(biāo)準(zhǔn)方差σ的圖是人為選擇的高，以強(qiáng)調(diào)輸出信號頻譜中的噪聲分量，因此它們足夠大以區(qū)別出背景噪聲。
0.06到0.17％標(biāo)準(zhǔn)方差σ實(shí)際上在前面的DAC中實(shí)現(xiàn)了，標(biāo)準(zhǔn)方差σ如此低的值使得端用戶難以從背景噪聲中難以區(qū)分出噪聲分量，并且實(shí)際很耗時(shí)，因此難以選擇MEAN和SPREAD適當(dāng)?shù)闹狄愿鶕?jù)DAC自身實(shí)現(xiàn)的實(shí)際測量實(shí)現(xiàn)各自期望的噪聲輪廓。
如圖29所示，本發(fā)明第三個(gè)方面的實(shí)施例在每段使用兩個(gè)單獨(dú)的電流源一個(gè)測試電流源，在測試和制造芯片期間使用；一個(gè)主電流源，在芯片的實(shí)際操作期間使用。主電流源包括上面參照圖27所述的兩個(gè)PMOS FET晶體管10和20。測試電流源也包括兩個(gè)PMOS FET晶體管15和25，其大小不同于其各自相應(yīng)的主晶體管10和20，下面將解釋。
一次只能啟動兩個(gè)電流源中的一個(gè)，因此當(dāng)選擇主電流源時(shí)，高度匹配工作電流I產(chǎn)生并饋送到由晶體管20和40形成的差分開關(guān)，當(dāng)選擇測試電流源時(shí)，較差匹配的測試電流Itest產(chǎn)生并饋送到差分開關(guān)。不同段的高度匹配工作電流I的標(biāo)準(zhǔn)方差σhm例如好于不同段的較差匹配工作電流Itest的標(biāo)準(zhǔn)方差σpm。例如，δnm可以是0.17％或更好(例如0.06％)，而δpm可以是1.7％或更差(例如2％)。主或測試電流源的選擇受用于兩個(gè)開關(guān)SW3和SW4的信號TEST和用于兩個(gè)開關(guān)SW1和SW2的信號TEST(TEST的反)的控制。該TEST信號可以經(jīng)器件的輸入端外部用于該器件。
當(dāng)TEST低時(shí)，開關(guān)SW1開，開關(guān)SW2關(guān)，這使得主串聯(lián)晶體管20的柵極連接到ANALOG VDD因此使該晶體管關(guān)。開關(guān)SW3關(guān)，開關(guān)SW4開，允許測試串聯(lián)偏壓Vpcasctest通過并到達(dá)串聯(lián)晶體管25的柵極將其打開。因此選擇較差匹配的測試電流Itest傳遞到微分DAC開關(guān)。
當(dāng)TEST高時(shí)，開關(guān)SW1關(guān)，開關(guān)SW2開，允許主串聯(lián)偏壓Vpcasc通過并到達(dá)串聯(lián)晶體管20的柵極將其打開。開關(guān)SW3開，開關(guān)SW4關(guān)，使得主串聯(lián)晶體管25的柵極連接到ANALOG VDD因此使該晶體管關(guān)。因此選擇高度匹配的工作電流I傳遞到微分DAC開關(guān)。
在一個(gè)實(shí)施例中，主電流源晶體管10的寬度大約是測試電流源晶體管15的30倍。主電流源晶體管10的長度也大約是測試電流源晶體管15的30倍。例如，主電流源晶體管10的相對大小是寬240，長15，測試電流源晶體管15的相對大小是寬8，長1/2。通過使晶體管15的長寬比等于晶體管10的，偏置電壓Vpcs和Vpcstest可以相同。
在這種情況下，I和Itest是都大致為160μA。晶體管10和15的長寬比相同，但是晶體管10的門電路面積是晶體管15的900倍。因?yàn)殡娏鞯氖渑c 成正比，這使得晶體管10的失配是晶體管15的1/30，即低20dB。
因此測試電流源的選擇允許顯著的噪聲分量突出于背景噪聲中，因此幫助制造商在測試設(shè)備中和/或端用戶在將設(shè)備設(shè)置成該端用戶特定的希望用途中用于測量和定位該噪聲分量，一旦已經(jīng)利用測試電流源在頻譜中定位到噪聲分量，則主電流源可以向回切換以再次將噪聲分量降低到正常操作，來完成測試或設(shè)置操作和確定噪聲分量沒有干擾設(shè)備的正常操作(利用主電流源)。因?yàn)楫?dāng)選擇測試電流源時(shí)可以很容易的確定噪聲分量的頻率位置，因此可以在主電流源向回切換時(shí)仔細(xì)檢查相同的頻率位置，以便能夠檢驗(yàn)到出現(xiàn)的甚至非常小的噪聲分量。
有利的選擇主和測試電流源的物理布局，因此工作電流I的失配在一定程度上與測試電流Itest的失配有關(guān)。這使得可以可靠的優(yōu)化變形操作，或甚至根據(jù)對測試源所取的測量值選擇特定的“最佳”傳遞函數(shù)，其具有與主電流源足夠的相關(guān)程度。即使主和測試電流源之間沒有或沒有實(shí)質(zhì)的相關(guān)性，旋轉(zhuǎn)分量仍然匹配相同的頻率，盡管主電流源和測試電流源之間的相對幅度可能不同。
已經(jīng)關(guān)于分段混合信號電路描述了本發(fā)明的第三個(gè)方面，其操作執(zhí)行段旋轉(zhuǎn)技術(shù)而不是上面關(guān)于本發(fā)明第一個(gè)方面所述的段變形技術(shù)。本領(lǐng)域技術(shù)人員很容易理解本發(fā)明第三個(gè)方面的技術(shù)可以用于分段混合信號電路，其操作只執(zhí)行段變形，或段旋轉(zhuǎn)和段變形的組合。選擇較差匹配電流源的能力在任何分段混合信號電路中有用，其中期望夸大失真的效果，以利于器件的測試或變化或選擇適當(dāng)?shù)牟僮鲄?shù)。
可以理解本發(fā)明的第三個(gè)方面也可以應(yīng)用到其他類型的分段電路，例如其中每段定義一個(gè)模擬量而不是上述的電流。模擬量可以是電壓、電容或電阻，每段具有以明確定義方式定義該模擬量的第一部份，和以較不明確方式定義該模擬量的第二部分，該段選擇的實(shí)際模擬量可以在兩者之間選擇。本發(fā)明的第三個(gè)方面也可以應(yīng)用于除了混合信號選擇電路之外的分?jǐn)嚯娐?，例如純模擬電路。在這種情況下，段可以根據(jù)模擬而不是數(shù)字信號控制。
也可以理解本發(fā)明的所有方面也可以用于不產(chǎn)生差分輸出信號的混合信號電路。不是將其電流從一條線轉(zhuǎn)換到另一條線，每段可以根據(jù)數(shù)字輸入信號簡單的打開或關(guān)閉信號或以某種其它的方式改變其幅度。
權(quán)利要求
1.混合信號電路，操作執(zhí)行一系列操作周期，包括n個(gè)電路片段，一起產(chǎn)生一模擬輸出信號；控制信號產(chǎn)生裝置，在每個(gè)所述周期操作以根據(jù)數(shù)字輸入信號生成一組n段控制信號，用于所述片段的各自一段，以影響產(chǎn)生的模擬輸出信號；和變形裝置，用于使n段控制信號在各自不同時(shí)間以至少兩個(gè)不同的次序用于n段，所述次序應(yīng)當(dāng)保證至少一個(gè)次序與下一個(gè)次序的不同在段中大于一個(gè)起始順序位置，并且由應(yīng)用段控制信號的改變帶來的段順序位置的改變數(shù)目和/或幅值相對于所述段數(shù)n有限。
2.如權(quán)利要求1所述的電路，其中每次次序發(fā)生改變，至少有一段不改變順序位置。
3.如權(quán)利要求1所述的電路，其中每次次序發(fā)生改變，至少有n/16段不改變順序位置。
4.如權(quán)利要求1所述的電路，其中每次次序發(fā)生改變，至多n/2段改變順序位置。
5.如權(quán)利要求1所述的電路，其中每次次序發(fā)生改變，至多一對段改變順序位置。
6.如前面任何一個(gè)權(quán)利要求所述的電路，其中每個(gè)從一個(gè)次序到下一個(gè)的改變都有一個(gè)相關(guān)的段改變參數(shù)，該相關(guān)的段改變參數(shù)通過將由于所涉及的次序改變帶來的所有n段各自順序位置的變化，如果有，相加計(jì)算得到，并且這些與次序改變相關(guān)的各個(gè)段改變參數(shù)每個(gè)低于n2/4。
7.如權(quán)利要求1到5任何一個(gè)所述的電路，其中每個(gè)從一個(gè)次序到下一個(gè)次序的改變都有一個(gè)相關(guān)的段改變參數(shù)，該相關(guān)的段改變參數(shù)通過將由于所涉及的次序改變帶來的所有n段各自順序位置的變化，如果有，相加計(jì)算得到，并且這些與該次序改變相關(guān)的各個(gè)段改變參數(shù)每個(gè)小于等于16n。
8.如權(quán)利要求1到5任何一個(gè)所述的電路，其中每個(gè)從一個(gè)次序到下一個(gè)次序的改變都有一個(gè)相關(guān)的段改變參數(shù)，該相關(guān)的段改變參數(shù)通過將由于所涉及的次序改變帶來的所有n段各自順序位置的變化，如果有，相加計(jì)算得到，并且這些與該次序改變相關(guān)的各個(gè)段改變參數(shù)每個(gè)低于2n。
9.如權(quán)利要求1到8任何一個(gè)所述的電路，其中每個(gè)從一個(gè)次序到下一個(gè)次序的改變都有一個(gè)相關(guān)的段改變參數(shù)，該相關(guān)的段改變參數(shù)通過將由于所涉及的次序改變帶來的所有n段各自順序位置的變化，如果有，相加計(jì)算得到，并且每一周期所述段改變參數(shù)的平均值低于n2/64。
10.如權(quán)利要求1到8任何一個(gè)所述的電路，其中每個(gè)從一個(gè)次序到下一個(gè)次序的改變都有一個(gè)相關(guān)的段改變參數(shù)，該相關(guān)的段改變參數(shù)通過將由于所涉及的次序改變帶來的所有n段各自順序位置的變化，如果有，相加計(jì)算得到，并且每一周期所述段改變參數(shù)的平均值低于16n。
11.如權(quán)利要求1到8任何一個(gè)所述的電路，其中每個(gè)從一個(gè)次序到下一個(gè)次序的變化都有一個(gè)相關(guān)的段改變參數(shù)，該相關(guān)的段改變參數(shù)通過將由于所涉及的次序改變帶來的所有n段各自順序位置的變化，如果有，相加計(jì)算得到，并且每一周期所述段改變參數(shù)的平均值低于2n。
12.如前面任何一個(gè)權(quán)利要求所述的電路，其中每個(gè)從一個(gè)次序到下一個(gè)次序的改變都有一個(gè)相關(guān)的段改變參數(shù)，該相關(guān)的段改變參數(shù)通過將由于所涉及的次序改變帶來的所有n段各自順序位置的變化，如果有，相加計(jì)算得到，并且段改變參數(shù)各個(gè)最小值和最大值之間的差值相對所述的段數(shù)n是受限的。
13.如前面任何一個(gè)權(quán)利要求所述的電路，其中所述變形裝置操作使在任一周期所述段控制信號應(yīng)用到所述段的順序從多個(gè)預(yù)定可用順序中選擇。
14.如權(quán)利要求13所述的電路，其中所述預(yù)定的可用順序總數(shù)大于4。
15.如權(quán)利要求13所述的電路，其中所述預(yù)定的可用順序總數(shù)大于等于所述段數(shù)n。
16.如權(quán)利要求13、14或15所述的電路，其中每個(gè)所述預(yù)定的可用順序隨機(jī)或偽隨機(jī)選擇。
17.如權(quán)利要求13到15任何一個(gè)所述的電路，其中那些包括順序位置更加受限的總體改變的次序改變平均比包括順序位置更大總體改變的次序改變出現(xiàn)得更頻繁。
18.如權(quán)利要求13到16任何一個(gè)所述的電路，其中所述預(yù)定的可用順序是這樣的，即所有的次序改變包括大致相同的總體順序位置改變，并且所有的次序改變平均以大致相同的頻率發(fā)生。
19.如前面任何一個(gè)權(quán)利要求所述的電路，其中所述次序改變包括對換屬于一個(gè)或多個(gè)預(yù)選段對的各個(gè)順序位置的段。
20.如前面任何一個(gè)權(quán)利要求所述的電路，其中一個(gè)給定次序改變的重復(fù)平均時(shí)間間隔至少是0.1μs。
21.如前面任何一個(gè)權(quán)利要求所述的電路，其中所述變形器件操作將n段細(xì)分為m組段，其中m≥2，操作改變屬于同一組的段的順序位置。
22.如權(quán)利要求21的所述的電路，其中所述變形器件在任何一次允許在所述m組的m-1或更少的組中改變順序位置。
23.如權(quán)利要求21的所述的電路，其中所述變形器件在任何一次只允許一組改變順序位置。
24.如權(quán)利要求21、22或23所述的電路，其中n＝128和m＝8或16。
25.如權(quán)利要求21到24任何一個(gè)所述的電路，其中屬于同一組的段的順序位置擴(kuò)展到n個(gè)可能的順序位置范圍。
26.如前面任何一個(gè)權(quán)利要求所述的電路，具有相應(yīng)于每段并連接的譯碼器電路，用于接收所述數(shù)字輸入信號和ID信號，根據(jù)所述數(shù)字輸入信號和所述ID信號之間的比較結(jié)果操作設(shè)置用于其相應(yīng)段的段控制信號的邏輯狀態(tài)；所述變形裝置操作改變不同段的譯碼器電路收到的各個(gè)ID信號，以導(dǎo)致所述次序改變。
27.如權(quán)利要求26所述的電路，當(dāng)權(quán)利要求26從屬于權(quán)利要求21到25的任何一個(gè)時(shí)，其中屬于同一組段的相應(yīng)段的譯碼器電路部分共享。
28.如前面任何一個(gè)權(quán)利要求所述的電路，進(jìn)一步包括段旋轉(zhuǎn)裝置，在每個(gè)所述周期相比較前一個(gè)周期，操作旋轉(zhuǎn)r段的所述順序位置，其中r是為所涉及周期設(shè)置的旋轉(zhuǎn)量。
29.一種噪聲整形方法，用于混合信號電路中，該電路動作執(zhí)行一系列操作周期并包括n個(gè)電路段，這些電路段一起產(chǎn)生模擬輸出信號，所述方法包括在每個(gè)所述周期，根據(jù)數(shù)字輸入信號生成一組n段控制信號，用于所述片段的各自一段，以影響產(chǎn)生的模擬輸出信號；和使n段控制信號在各自不同時(shí)間以至少兩個(gè)不同的次序用于n段，所述次序應(yīng)當(dāng)保證至少一個(gè)次序與下一個(gè)次序的不同在段中大于一個(gè)起始順序位置，并且由應(yīng)用段控制信號的改變帶來的段順序位置的改變數(shù)目和/或量值相對于所述段數(shù)n有限。
30.分段電路，包括多個(gè)電路段，每段具有第一模擬量定義裝置，操作為其段定義第一模擬量，還具有第二模擬量定義裝置，操作為其段定義第二模擬量，對于所涉及的段，所述第二模擬量不如所述第一模擬量定義的明確。模擬量選擇裝置，用于選擇所述第一模擬量或所述第二模擬量；和組合裝置，根據(jù)電路段的組合選擇的各模擬量產(chǎn)生組合的模擬量。
31.如權(quán)利要求30的所述的電路，其中對于每個(gè)單獨(dú)的電路段所述第一模擬量大致與所述第二模擬量相同。
32.如權(quán)利要求30或31的所述的電路，其中所述第一模擬量在所有的電路段大致相同，所述第二模擬量在所有的電路段大致相同。
33.如權(quán)利要求32的所述的電路，其中所述第一模擬量的標(biāo)準(zhǔn)偏差小于所述第二模擬量的標(biāo)準(zhǔn)偏差。
34.如權(quán)利要求30到33任何一個(gè)所述的電路，其中每個(gè)所述第一和第二模擬量是電流。
35.如權(quán)利要求34的所述的電路，其中每個(gè)所述第一和第二模擬量定義裝置包括恒流場效應(yīng)晶體管，用于提供(sourcing)或接收(sinking)所述電流，所述第一模擬量定義裝置中的所述恒流晶體管的輸入門區(qū)域大于所述第二模擬量定義裝置中的所述恒流晶體管。
36.如權(quán)利要求35的所述的電路，其中所述第一模擬量定義裝置中的所述恒流晶體管的長寬比與所述第二模擬量定義裝置中的恒流晶體管大致相等。
37.如權(quán)利要求30到36任何一個(gè)所述的電路，其中所述模擬量選擇裝置根據(jù)從外部應(yīng)用到該電路的控制信號選擇所述第一模擬量或所述第二模擬量。
38.如權(quán)利要求30到37任何一個(gè)所述的電路，操作執(zhí)行一系列操作周期，并進(jìn)一步包括控制信號產(chǎn)生裝置，在每個(gè)所述周期操作以根據(jù)數(shù)字輸入信號生成一組n段控制信號，用于所述片段的各自一段，以影響所述組合的模擬量；和噪聲整形裝置，用于使段控制信號在各自不同時(shí)間以至少兩個(gè)不同的次序用于所述段，從而使不同段的所述第一模擬量之間失配引起的失真轉(zhuǎn)換成在預(yù)選期望頻率的噪聲分量。
39.如權(quán)利要求38的所述的電路，其中所述噪聲噪聲整形裝置包括段旋轉(zhuǎn)裝置，在每個(gè)各個(gè)周期相比較前一個(gè)周期，操作旋轉(zhuǎn)r段的各個(gè)順序位置，其中是為所涉及周期設(shè)置的旋轉(zhuǎn)量。
40.如權(quán)利要求38或39的所述的電路，其中所述噪聲整形裝置包括變形裝置，其設(shè)置所述不同的順序，因此各段之間至少一個(gè)次序與下一個(gè)次序的差值大于一起始順序位置，由于改變段控制信號的應(yīng)用順序?qū)е碌亩雾樞蛭恢玫母淖兤骄恳恢芷谙拗茷槎慰倲?shù)的數(shù)目和/或幅值。
41.如權(quán)利要求38到40的任何一個(gè)所述的測試分段電路的方法，包括使所述模擬量選擇裝置選擇所述第二模擬量；設(shè)置所述噪聲整形裝置的操作參數(shù)，所述操作參數(shù)被所述噪聲整形裝置用于影響所述不同的次序；和執(zhí)行對所述組合模擬量得到信號的測量，以識別信號的所述噪聲分量在頻譜中的位置。
全文摘要
諸如數(shù)字模擬轉(zhuǎn)換器器件的混合信號電路,操作執(zhí)行一系列操作周期。該電路具有一起產(chǎn)生模擬輸出信號的n個(gè)電路段。在每個(gè)周期,傳遞函數(shù)變形部分根據(jù)數(shù)字輸入信號生成一組n段控制信號,用于所述片段的各自一段,以影響產(chǎn)生DE模擬輸出信號。使n段控制信號以在各自不同時(shí)間的至少兩個(gè)不同的次序用于n段,各段之間至少一個(gè)次序與下一個(gè)次序的差值大于起始順序位置。另外,段控制信號的應(yīng)用次序改變帶來的段順序位置的修改限制為相對于所述段數(shù)n的數(shù)目和/或幅值。這在操作周期過程中將傳遞函數(shù)變成兩個(gè)或更多的不同形式。這減少了不同已制成器件之間的傳遞函數(shù)變化,對于給定的制造領(lǐng)域可以提供保證的最小性能的改進(jìn)或?qū)τ诮o定的性能提供產(chǎn)量的改進(jìn)。
文檔編號H03M1/06GK1351422SQ01137539
公開日2002年5月29日 申請日期2001年10月26日 優(yōu)先權(quán)日2000年10月26日
發(fā)明者伊恩·朱索·戴迪克, 桑杰·阿什溫-庫馬·尤邁德拜海·帕特爾 申請人:富士通株式會社