基于cpld芯片的pwm波互鎖保護(hù)電路的制作方法
【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型屬于電力電子變換設(shè)備領(lǐng)域，具體涉及一種基于CPLD芯片的HVM波互鎖保護(hù)電路。
【背景技術(shù)】
[0002]目前在電力電子變換設(shè)備中，主要運(yùn)用HVM脈沖信號(hào)控制功率開關(guān)器件的導(dǎo)通和關(guān)斷時(shí)間，從而獲得所需頻率和幅值的輸出電壓。由于開關(guān)器件自身開通和關(guān)斷都需要一定的時(shí)間，按照理想的、完全互補(bǔ)的驅(qū)動(dòng)信號(hào)控制開關(guān)器件的開通和關(guān)斷，就容易引起同一橋臂的上下兩管“直通”，造成開關(guān)器件的損壞。為避免“直通”問題，需要設(shè)置死區(qū)時(shí)間。同時(shí)，在實(shí)際應(yīng)用中，不同型號(hào)驅(qū)動(dòng)板的有效電平也不同。例如:三菱公司有的IPM驅(qū)動(dòng)部分采用低電平開通，即低有效;而Concept公司的驅(qū)動(dòng)板采用高電平開通，即高有效。
[0003]工程實(shí)際中，DSP產(chǎn)生的PffM信號(hào)在傳輸過程中可能會(huì)受EMI影響產(chǎn)生誤脈沖，有導(dǎo)致開關(guān)器件“直通”的危險(xiǎn)，所以提高PWM信號(hào)在強(qiáng)電磁干擾環(huán)境下的抗干擾性十分關(guān)鍵。例如Concept公司提出在SCALE-2門極驅(qū)動(dòng)核外部增加死區(qū)和互鎖電路，該電路既可以產(chǎn)生死區(qū)時(shí)間，又可以實(shí)現(xiàn)互鎖。但該方法是通常采用電阻、電容搭建硬件電路來實(shí)現(xiàn)死區(qū)和互鎖功能的，通過調(diào)整電阻R和電容C的值來調(diào)節(jié)RC電路的時(shí)間常數(shù)，配合硬件反相電路產(chǎn)生帶死區(qū)的兩個(gè)PWM信號(hào)。這種方法的問題在于要求的死區(qū)一致性越高，對(duì)電阻和電容的精度要求也就越高，而電阻和電容的個(gè)體之間的差異性比較大，就必須對(duì)采用的電阻和電容進(jìn)行嚴(yán)格篩選，費(fèi)時(shí)費(fèi)力，精度也不高，在工業(yè)現(xiàn)場(chǎng)調(diào)整不方便。

【發(fā)明內(nèi)容】

[0004]本實(shí)用新型的目的就是針對(duì)上述技術(shù)的不足，提供一種基于CPLD芯片的HVM波互鎖保護(hù)電路，實(shí)現(xiàn)上、下橋臂PWM波的互鎖功能，且死區(qū)時(shí)間精確可控，還可以實(shí)現(xiàn)不同的有效電平來觸發(fā)不同的驅(qū)動(dòng)板，靈活方便、適應(yīng)性強(qiáng)。
[0005]為實(shí)現(xiàn)上述目的，本實(shí)用新型所設(shè)計(jì)的基于CPLD芯片的PWM波互鎖保護(hù)電路，包括四個(gè)可編程延時(shí)模塊，分別為可編程延時(shí)模塊Dl、可編程延時(shí)模塊D2、可編程延時(shí)模塊D3及可編程延時(shí)模塊D4，四個(gè)可編程延時(shí)模塊的輸入端均與時(shí)鐘信號(hào)單元相連;還包括用于輸出信號(hào)的兩個(gè)輸出PWM驅(qū)動(dòng)信號(hào)的與或門集成模塊，分別為與或門集成模塊Ml和與或門集成模塊M2;所述可編程延時(shí)模塊Dl和所述可編程延時(shí)模塊D4的輸出端與所述與或門集成?！缐〉妮斎攵讼噙B，所述可編程延時(shí)模塊D2和所述可編程延時(shí)模塊D3的輸出端與所述與或門集成模塊M2的輸入端相連，所述與或門集成模塊Ml和所述與或門集成模塊M2的輸入端均與外部控制電平選擇電路相連;所述可編程延時(shí)模塊D2的輸入端與非門模塊NOTl相連，所述可編程延時(shí)模塊D4的輸入端與非門模塊N0T2相連;PffM脈沖信號(hào)的INA分別輸至所述可編程延時(shí)模塊Dl和非門模塊NOTl，PWM信號(hào)的INB分別輸至所述可編程延時(shí)模塊D3和非門模塊N0T2。
[0006]進(jìn)一步地，所述外部控制電平選擇電路的輸入電平信號(hào)來控制與或門集成模塊進(jìn)行與或運(yùn)算；當(dāng)外部控制電平信號(hào)選擇電路輸出高電平信號(hào)時(shí)，與或門集成模塊做與運(yùn)算，與或門集成模塊輸出高電平有效；當(dāng)外部控制電平信號(hào)選擇電路輸出低電平信號(hào)時(shí)，與或門集成模塊做或運(yùn)算，與或門集成模塊輸出低電平有效。
[0007]進(jìn)一步地，所述外部控制電平選擇電路通過跳線來設(shè)定高低電平，外部驅(qū)動(dòng)板高電平有效時(shí)，跳線連接2、3口，外部控制電平信號(hào)選擇電路輸出高電平信號(hào)，外部驅(qū)動(dòng)板低電平有效時(shí)，跳線連接1、2口，外部控制電平信號(hào)選擇電路輸出低電平信號(hào)。
[0008]進(jìn)一步地，所述可編程延時(shí)模塊采用上升沿延時(shí)或下降沿延時(shí);無延時(shí)時(shí)，輸出狀態(tài)I，電平保持；有延時(shí)時(shí)，時(shí)鐘信號(hào)單元的一個(gè)時(shí)鐘信號(hào)周期計(jì)數(shù)器計(jì)數(shù)一次，計(jì)數(shù)器counter小于設(shè)定次數(shù)N時(shí)，計(jì)數(shù)器加I過程中輸出狀態(tài)I，計(jì)數(shù)器counter不小于設(shè)定次數(shù)N時(shí)，輸出狀態(tài)2，電平翻轉(zhuǎn)。
[0009]與現(xiàn)有技術(shù)相比，本實(shí)用新型具有以下優(yōu)點(diǎn):本實(shí)用新型基于CPLD芯片的PWM波互鎖保護(hù)電路，不僅能實(shí)現(xiàn)上、下橋臂PWM波的互鎖功能，而且通過可編程延時(shí)模塊能精確可控死區(qū)時(shí)間，省去了硬件產(chǎn)生死區(qū)方法中更換電阻、電容的麻煩;可以實(shí)現(xiàn)不同的有效電平來觸發(fā)不同公司、不同型號(hào)的驅(qū)動(dòng)板，靈活方便、適應(yīng)性強(qiáng)。
【附圖說明】
[0010]圖1為本實(shí)用新型基于CPLD芯片的PffM波互鎖保護(hù)電路的電路圖；
[0011 ]圖2為圖1中可編程延時(shí)模塊程序流程圖；
[0012]圖3為圖1中外部控制電平選擇電路的電路圖；
[0013]圖4為圖1中與或門集成模塊程序流程圖；
[0014]圖5為實(shí)施例中驅(qū)動(dòng)板高電平有效時(shí)的死區(qū)時(shí)間產(chǎn)生實(shí)例圖；
[0015]圖6為實(shí)施例中驅(qū)動(dòng)板高電平有效時(shí)的互鎖情況實(shí)例圖。
【具體實(shí)施方式】
[0016]下面結(jié)合附圖和具體實(shí)施例對(duì)本實(shí)用新型作進(jìn)一步的詳細(xì)說明。
[0017]如圖1為基于CPLD芯片的HVM波互鎖保護(hù)電路，包括四個(gè)可編程延時(shí)模塊、用于輸出PffM驅(qū)動(dòng)信號(hào)的兩個(gè)與或門集成模塊、兩個(gè)非門模塊及一個(gè)外部控制電平選擇電路，四個(gè)可編程延時(shí)模塊分別為可編程延時(shí)模塊Dl、可編程延時(shí)模塊D2、可編程延時(shí)模塊D3及可編程延時(shí)模塊D4，兩個(gè)與或門集成模塊分別為與或門集成模塊Ml和與或門集成模塊M2。
[0018]為可編程延時(shí)模塊Dl、可編程延時(shí)模塊D2、可編程延時(shí)模塊D3及可編程延時(shí)模塊D4輸入端均與時(shí)鐘信號(hào)單元CLK_CPLD相連，并且可編程延時(shí)模塊Dl和可編程延時(shí)模塊D4的輸出端與與或門集成模塊Ml的輸入端相連，可編程延時(shí)模塊D2和可編程延時(shí)模塊D3的輸出端與與或門集成模塊M2的輸入端相連，與或門集成模塊Ml和與或門集成模塊M2的輸入端均與外部控制電平選