一種用于三相同步電機驅(qū)動控制的數(shù)字分頻移相電路的制作方法
【專利摘要】本發(fā)明涉及一種用于三相同步電機驅(qū)動控制的數(shù)字分頻移相電路,包括2?4分頻電路、偽4/3分頻電路、64分頻電路和分頻移相電路,所述2?4分頻電路的輸入端與方波輸入信號相連,其輸出端與偽4/3分頻電路的輸入端相連,所述偽4/3分頻電路的輸出端經(jīng)64分頻電路與分頻移相電路的輸入端相連,分頻移相電路的輸出端外接驅(qū)動電路。本發(fā)明通過2?4分頻電路、偽4/3分頻和64分頻的組合分頻設(shè)計,把信號頻率分為最終輸出信號頻率的6倍,提高了相位差精度,使電路產(chǎn)品相位差120°±0.3°,保證了電路的可靠運行,使輸出頻率穩(wěn)定為1kHz。
【專利說明】
一種用于三相同步電機驅(qū)動控制的數(shù)字分頻移相電路
技術(shù)領(lǐng)域
[0001]本發(fā)明涉及三相同步電機驅(qū)動控制領(lǐng)域,具體涉及一種用于三相同步電機驅(qū)動控制的數(shù)字分頻移相電路。
【背景技術(shù)】
[0002]三相同步電機廣泛應(yīng)用于航天、航空、船舶、兵器、電子、醫(yī)療、工業(yè)等軍民用電子系統(tǒng)中,相應(yīng)的電機驅(qū)動控制電路也得到了廣泛應(yīng)用。隨著電子技術(shù)的高速發(fā)展,大多數(shù)三相同步電機驅(qū)動控制系統(tǒng)對三相電路控制信號的頻率和相位差精度要求較高。頻率精度的提尚要求分頻的精度相應(yīng)提尚,相位差精度的提尚則要求移相的精度相應(yīng)提尚。但目如所采用的三相同步電機驅(qū)動電路在硬件上大多采用FPGA或DSP芯片并結(jié)合用軟件實現(xiàn),這種三相同步電機驅(qū)動控制系統(tǒng)由于硬件生產(chǎn)工藝等原因,使控制信號的頻率和相位差精度要求差,逐漸被數(shù)字分頻移相電路控制系統(tǒng)所代替。
【發(fā)明內(nèi)容】
[0003]本發(fā)明的目的在于提供一種用于三相同步電機驅(qū)動控制的數(shù)字分頻移相電路,該電路不僅能夠保證移相的精度,而且保證了電路的可靠運行。
[0004]為實現(xiàn)上述目的,本發(fā)明采用了以下技術(shù)方案:一種用于三相同步電機驅(qū)動控制的數(shù)字分頻移相電路,包括2-4分頻電路、偽4/3分頻電路、64分頻電路和分頻移相電路,所述2-4分頻電路的輸入端與方波輸入信號相連,其輸出端與偽4/3分頻電路的輸入端相連,所述偽4/3分頻電路的輸出端經(jīng)64分頻電路與分頻移相電路的輸入端相連,分頻移相電路的輸出端外接驅(qū)動電路。
[0005]所述偽4/3分頻電路包括三輸入與非門D1、D5、D10,非門D2、D3、D4、D6、D9,與門D7、D8,電阻Rl、R2,電容Cl、C2,所述與非門Dl的其中兩個輸入端分別與2-4分頻電路的輸出端相連,其另一輸入端與非門D2的輸出端相連,非門D2的輸入端經(jīng)電阻Rl外接方波輸入信號,所述電容Cl的一端與非門D2的輸入端相連,其另一端接地,所述與非門D5的一輸入端外接方波輸入信號,其另外兩輸入端分別與非門D3、非門D4的輸出端相連,非門D3及非門D4的輸入端與2-4分頻電路的輸出端相連,所述與門D7的其中一輸入端與非門D6的輸出端相連,與門D7的另一輸入端以及非門D6的輸入端與2-4分頻電路的輸出端相連,與門D7的輸出端與與門D8的一輸入端相連,與門D8的另一輸入端外接方波輸入信號,與門D8的輸出端經(jīng)電阻R2與非門D9的輸入端相連,所述與非門D1、與非門D5和非門D9的輸出端與與非門DlO的輸入端相連,與非門Dl O的輸出端與64分頻電路的輸入端相連。
[0006]所述分頻移相電路由異或門D13、D14、D15,與門D12,非門D11和移位寄存器D16組成,所述與門D12的輸入端分別與異或門D13和異或門D14的輸出端相連,其輸出與非門Dll的輸入端相連,非門D11的輸出端與異或門D15的一輸入端相連,異或門D15的另一輸入端及異或門D13的一輸入端均與移位寄存器D16的輸出端Q2相連,異或門D13的另輸入端及異或門D14的一輸入端均與移位寄存器D16的輸出端QI相連,異或門D14的另一輸入端與移位寄存器D16的輸出端QO相連,異或門D15的輸出端與移位寄存器D16的輸入端相連,所述移位寄存器D16的輸出端QO、Ql和Q2為分頻移相電路的輸出端。
[0007]所述2-4分頻電路、64分頻電路均采用七級二進制計數(shù)器。
[0008]由上述技術(shù)方案可知,本發(fā)明所述的三相同步電機驅(qū)動控制的數(shù)字分頻移相電路,通過2-4分頻電路、偽4/3分頻和64分頻的組合分頻設(shè)計,把信號頻率分為最終輸出信號頻率的6倍,為后面的分頻移相做準備、并在此基礎(chǔ)上,前期分頻把信號周期分得盡量小,以提高相位差精度。使用本電路后,電路產(chǎn)品相位差120° ±0.3°,移相反饋采用糾錯電路,SP邏輯判斷電路,保證了電路的可靠運行,使輸出頻率穩(wěn)定為1kHz。
【附圖說明】
[0009]圖1是本發(fā)明的電路框圖;
圖2是本發(fā)明偽4/3分頻電路的電路圖;
圖3是本發(fā)明分頻移相電路的電路圖;
圖4是本發(fā)明移位寄存器輸出端QO、Ql、Q2的電路狀態(tài)轉(zhuǎn)移圖。
【具體實施方式】
[0010]下面結(jié)合附圖對本發(fā)明做進一步說明:
如圖1所示,本實施例的用于三相同步電機驅(qū)動控制的數(shù)字分頻移相電路,包括2-4分頻電路1、偽4/3分頻電路2、64分頻電路3和分頻移相電路4,2_4分頻電路I的輸入端與方波輸入信號相連,其輸出端與偽4/3分頻電路2的輸入端相連,偽4/3分頻電路2的輸出端經(jīng)64分頻電路3與分頻移相電路4的輸入端相連,分頻移相電路4的輸出端外接驅(qū)動電路。本實施例中,方波信號為512kHz,該方波信號經(jīng)2-4分頻電路1、偽4/3分頻電路2、64分頻電路3和分頻移相電路4后使輸出A、B、C三端的輸出頻率穩(wěn)定為I kHz,保證了電路的可靠運行。
[0011]如圖2所示,偽4/3分頻電路2包括三輸入與非門01、05、010,非門02、03、04、06、09,與門D7、D8,電阻Rl、R2,電容C1、C2,與非門DI的其中兩個輸入端分別與2_4分頻電路I的輸出端相連,其另一輸入端與非門D2的輸出端相連,非門D2的輸入端經(jīng)電阻Rl外接512kHz方波輸入信號,電容Cl的一端與非門D2的輸入端相連,其另一端接地,與非門D5的一輸入端外接方波輸入信號,其另外兩輸入端分別與非門D3、非門D4的輸出端相連,非門D3及非門D4的輸入端與2-4分頻電路I的輸出端相連,與門D7的其中一輸入端與非門D6的輸出端相連,與門D7的另一輸入端以及非門D6的輸入端與2-4分頻電路I的輸出端相連,與門D7的輸出端與與門D8的一輸入端相連,與門D8的另一輸入端外接512kHz方波輸入信號,與門D8的輸出端經(jīng)電阻R2與非門D9的輸入端相連,與非門D1、與非門D5和非門D9的輸出端與與非門DlO的輸入端相連,與非門Dl O的輸出端與64分頻電路3的輸入端相連。
[0012]如圖3所示,分頻移相電路4由異或門D13、D14、D15,與門D12,非門Dll和移位寄存器D16組成,與門D12的輸入端分別與異或門D13和異或門D14的輸出端相連,其輸出與非門Dl I的輸入端相連,非門Dl I的輸出端與異或門D15的一輸入端相連,異或門Dl 5的另一輸入端及異或門D13的一輸入端均與移位寄存器D16的輸出端Q2相連,異或門D13的另輸入端及異或門D14的一輸入端均與移位寄存器D16的輸出端Ql相連,異或門D14的另一輸入端與移位寄存器D16的輸出端QO相連,異或門D15的輸出端與移位寄存器Dl 6的輸入端相連,移位寄存器D16的輸出端QO、Ql和Q2為分頻移相電路4的輸出端。
[0013]本實施例中,2-4分頻電路1、64分頻電路3均采用七級二進制計數(shù)器。
[0014]本發(fā)明的工作原理:
首先,把512kHz的方波信號經(jīng)過分頻器進行2分頻和4分頻,得到256 kHz和128kHz方波信號,256kHz、128kHz兩種頻率的信號與512kHz方波信號一起按如圖2所示進行邏輯處理。按脈沖數(shù)計算則是進行4/3分頻得到了偽384kHz的方波信號。以512kHz的周期(1.9531251^)為一個時鐘1',則3個方波間隔時間為1.11'、1.51'、1.41'。
[0015]其次,把這種偽384kHz(實際128kHz)的方波信號再通過分頻器進行64分頻,得到了偽6kHz (實際2kHz )的方波信號,即連續(xù)三個方波間隔時間不同,分別為166.22us、166.99118、166.78118,以5121^^的周期(1.953125118)為一個時鐘1',則三個方波間隔時間分別為 85.1Τ、85.5Τ、85.4Τ。
[0016]再次,把偽6kHz的方波信號作為移位寄存器D16的時鐘觸發(fā)信號,如圖3所示,取QOQ2 Q4為三路輸出的控制信號,6個觸發(fā)時鐘為I個周期,則其輸出控制信號的周期時間為85.1T+85.5T+85.4T+85.1T+85.5T+85.4T =512T,頻率為512kHz/512=lkHz,三個控制信號的時間差分別為 85.1T+85.5Τ=170.6Τ,85.4Τ+85.1Τ=170.5Τ,85.5Τ+85.4Τ=170.9Τ,其相位差分別為 170.6Τ/512ΤΧ360°=119.953°,170.5T/512TX360° =119.882°,170.9T/512TX360° =120.164°,相位差滿足120° ±0.6°的指標要求。
[0017]最后,分頻移相電路4包含了糾錯電路,即邏輯判斷電路,如圖3所示,反饋信號為移位寄存器D16的輸出端QO Ql Q2,Q3 Q4是通過Q2移位過來的,所以分頻移相電路4主要分析QO Ql Q2的運行情況,QO Ql Q2共有6種狀態(tài)000、100、110、111、011、001,并按這6種狀態(tài)進行周期循環(huán)。按照排列組合這3個狀態(tài)點共有8種狀態(tài),還有010、101兩種狀態(tài)未出現(xiàn)在周期循環(huán)中。在電路產(chǎn)品使用過程中,特別是在剛開始上電,或出現(xiàn)干擾時可能會出現(xiàn)010、101兩種狀態(tài),當移位寄存器D16的輸出端QO Ql Q2在6種狀態(tài)000、100、110、111、011、001循環(huán)時,D取Q2的反相狀態(tài)值,而當QO Ql Q2出現(xiàn)010、101兩種狀態(tài)時,D取Q2的原狀態(tài)值。當開始出現(xiàn)010、101兩種狀態(tài)時,狀態(tài)被拉回到正常的循環(huán)周期,移位寄存器D16的輸出端QO QlQ2的狀態(tài)轉(zhuǎn)移圖如圖4所示。
[0018]以上所述的實施例僅僅是對本發(fā)明的優(yōu)選實施方式進行描述,并非對本發(fā)明的范圍進行限定,在不脫離本發(fā)明設(shè)計精神的前提下,本領(lǐng)域普通技術(shù)人員對本發(fā)明的技術(shù)方案作出的各種變形和改進,均應(yīng)落入本發(fā)明權(quán)利要求書確定的保護范圍內(nèi)。
【主權(quán)項】
1.一種用于三相同步電機驅(qū)動控制的數(shù)字分頻移相電路,其特征在于:包括2-4分頻電路、偽4/3分頻電路、64分頻電路和分頻移相電路,所述2-4分頻電路的輸入端與方波輸入信號相連,其輸出端與偽4/3分頻電路的輸入端相連,所述偽4/3分頻電路的輸出端經(jīng)64分頻電路與分頻移相電路的輸入端相連,分頻移相電路的輸出端外接驅(qū)動電路。2.根據(jù)權(quán)利要求1所述的用于三相同步電機驅(qū)動控制的數(shù)字分頻移相電路,其特征在于:所述偽4/3分頻電路包括三輸入與非門01、05、010,非門02、03、04、06、09,與門07、08,電阻R1、R2,電容C1、C2,所述與非門DI的其中兩個輸入端分別與2_4分頻電路的輸出端相連,其另一輸入端與非門D2的輸出端相連,非門D2的輸入端經(jīng)電阻Rl外接方波輸入信號,所述電容Cl的一端與非門D2的輸入端相連,其另一端接地,所述與非門D5的一輸入端外接方波輸入信號,其另外兩輸入端分別與非門D3、非門D4的輸出端相連,非門D3及非門D4的輸入端與2-4分頻電路的輸出端相連,所述與門D7的其中一輸入端與非門D6的輸出端相連,與門D7的另一輸入端以及非門D6的輸入端與2-4分頻電路的輸出端相連,與門D7的輸出端與與門D8的一輸入端相連,與門D8的另一輸入端外接方波輸入信號,與門D8的輸出端經(jīng)電阻R2與非門D9的輸入端相連,所述與非門D1、與非門D5和非門D9的輸出端與與非門DlO的輸入端相連,與非門D1的輸出端與6 4分頻電路的輸入端相連。3.根據(jù)權(quán)利要求1所述的用于三相同步電機驅(qū)動控制的數(shù)字分頻移相電路,其特征在于:所述分頻移相電路由異或門D13、D14、D15,與門D12,非門Dll和移位寄存器D16組成,所述與門D12的輸入端分別與異或門D13和異或門D14的輸出端相連,其輸出與非門Dll的輸入端相連,非門Dl I的輸出端與異或門D15的一輸入端相連,異或門D15的另一輸入端及異或門D13的一輸入端均與移位寄存器D16的輸出端Q2相連,異或門D13的另輸入端及異或門D14的一輸入端均與移位寄存器D16的輸出端Ql相連,異或門D14的另一輸入端與移位寄存器D16的輸出端QO相連,異或門D15的輸出端與移位寄存器D16的輸入端相連,所述移位寄存器D16的輸出端QO、Ql和Q2為分頻移相電路的輸出端。4.根據(jù)權(quán)利要求1所述的用于三相同步電機驅(qū)動控制的數(shù)字分頻移相電路,其特征在于:所述2-4分頻電路、64分頻電路均采用七級二進制計數(shù)器。
【文檔編號】H02P25/022GK105897111SQ201610409488
【公開日】2016年8月24日
【申請日】2016年6月3日
【發(fā)明人】周向紅, 張志陽, 王毅
【申請人】中國電子科技集團公司第四十三研究所